JP2010199338A - Method of manufacturing laminated wafer - Google Patents

Method of manufacturing laminated wafer Download PDF

Info

Publication number
JP2010199338A
JP2010199338A JP2009043207A JP2009043207A JP2010199338A JP 2010199338 A JP2010199338 A JP 2010199338A JP 2009043207 A JP2009043207 A JP 2009043207A JP 2009043207 A JP2009043207 A JP 2009043207A JP 2010199338 A JP2010199338 A JP 2010199338A
Authority
JP
Japan
Prior art keywords
wafer
crystal
active layer
amorphous silicon
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009043207A
Other languages
Japanese (ja)
Inventor
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009043207A priority Critical patent/JP2010199338A/en
Publication of JP2010199338A publication Critical patent/JP2010199338A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a laminated wafer in which a region differing in crystal plane is easily formed on a surface of a wafer for an active layer of a laminated substrate. <P>SOLUTION: A surface of the laminated substrate at the side of the wafer for the active layer is irradiated with the high-energy light under a condition that a material of the wafer for the active layer is not fused but amorphous silicon having a high coefficient of light absorption is fused to fuse and solidify the silicon in a window part. At this time, the amorphous silicon is altered into single-crystal silicon through liquid-phase epitaxy to easily form the region differing in crystal plane on the surface of the wafer for the active layer of the laminated substrate. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は貼り合わせウェーハの製造方法、詳しくは活性層用ウェーハと支持基板用ウェーハとを、素材(単結晶)と結晶面と結晶方位とのうち、少なくとも1つを異ならせて貼り合わせたウェーハの製造方法に関する。   The present invention relates to a method for manufacturing a bonded wafer, and more specifically, a wafer in which an active layer wafer and a support substrate wafer are bonded together by changing at least one of a material (single crystal), a crystal plane, and a crystal orientation. It relates to the manufacturing method.

金属酸化膜半導体電界効果トランジスタ(MOSFET:Metal Oxide
Semiconductor Field Effect Transistor)によって構成されたLSI(Large Scale Integrated circuit)の基板には、一般に(100)面のシリコンウェーハが使用されている。
Metal oxide semiconductor field effect transistor (MOSFET: Metal Oxide)
In general, a (100) -plane silicon wafer is used as a substrate of an LSI (Large Scale Integrated circuit) constituted by a Semiconductor Field Effect Transistor (LSI).

シリコンウェーハにおいては、MOSFETのキャリアのうち、電子は(100)面ウェーハの結晶方位<110>方向で高い移動度を示す一方、正孔は(110)面ウェーハの結晶方位<110>方向で高い移動度を示す。そこで、結晶面が異なるウェーハを貼り合わせたHOT(Hybrid Orientation Technology)基板が開発されている。HOT基板では、支持基板の表面に異なる結晶面の領域(ウェーハ片)が存在する。具体的には、(100)面の領域上にnMOSFETが形成され、(110)面の領域上にpMOSFETが形成されることで、高性能で高集積化されたLSIが得られる。   In the silicon wafer, among the MOSFET carriers, electrons exhibit high mobility in the crystal orientation <110> direction of the (100) plane wafer, while holes are high in the crystal orientation <110> direction of the (110) plane wafer. Indicates mobility. Therefore, a HOT (Hybrid Orientation Technology) substrate in which wafers with different crystal planes are bonded together has been developed. In the HOT substrate, there are different crystal plane regions (wafer pieces) on the surface of the support substrate. Specifically, an nMOSFET is formed on the (100) plane region and a pMOSFET is formed on the (110) plane region, thereby obtaining a high-performance and highly integrated LSI.

特開2008−108999号公報JP 2008-108999 A

ところで、nMOSFETおよびpMOSFETは、例えば、チャネル方向を互いに直交させた2種類の方向を混在させてレイアウトした方が、半導体装置の省スペース化が図れて好ましい。そのため、従来のHOT基板では、それぞれ所定サイズの(110)面のウェーハ片と(110)面のウェーハ片とを、支持基板の表面の予め設定された位置に、nMOSFETおよびpMOSFETの各チャネル方向を考慮し、正確に位置合わせして貼り合わせる必要があった。
また、ウェーハ表面上に部分的に窓部を形成し、窓部を通してエッチングされた孔部にシリコンをエピタキシャル成長させる方法が開発されている。しかしながら、狭面積の孔部に均一なエピタキシャル膜を成長させるには、減圧下での低温加熱という困難な条件での成膜が必要となる。そのため、良質なエピタキシャル膜を形成することは困難であった。
By the way, it is preferable that the nMOSFET and the pMOSFET are laid out by mixing two kinds of directions in which the channel directions are orthogonal to each other in order to save the space of the semiconductor device. Therefore, in the conventional HOT substrate, each of the (110) plane wafer piece and the (110) plane wafer piece of a predetermined size is placed at a predetermined position on the surface of the support substrate, and the channel directions of the nMOSFET and the pMOSFET are set. In consideration, it was necessary to align and paste them accurately.
In addition, a method has been developed in which a window is partially formed on the wafer surface and silicon is epitaxially grown in a hole etched through the window. However, in order to grow a uniform epitaxial film in a hole having a small area, it is necessary to form a film under difficult conditions such as low-temperature heating under reduced pressure. Therefore, it has been difficult to form a good quality epitaxial film.

そこで、発明者は鋭意研究の結果、活性層用ウェーハと支持基板用ウェーハとを、素材(単結晶)と結晶面と結晶方位とのうち、少なくとも1つを異ならせて貼り合わせた貼り合わせ基板において、活性層用ウェーハの表面の一部に支持基板用ウェーハまで達する孔部を形成し、この孔部にアモルファスシリコン膜または多結晶シリコン膜を堆積後、この貼り合わせ基板を熱処理して堆積物を単結晶化すれば、活性層用ウェーハの表面の一部に、素材、結晶面、結晶方位のうち、少なくとも1つが異なる異種領域を簡単に形成できることを知見し、この発明を完成させた。   Therefore, as a result of earnest research, the inventor has bonded the active layer wafer and the support substrate wafer by bonding at least one of a material (single crystal), a crystal plane, and a crystal orientation. , A hole reaching the support substrate wafer is formed in a part of the surface of the active layer wafer, and after depositing an amorphous silicon film or a polycrystalline silicon film in the hole, the bonded substrate is heat-treated to obtain a deposit. As a result, it has been found that a heterogeneous region in which at least one of a material, a crystal plane, and a crystal orientation is different can be easily formed on a part of the surface of the active layer wafer.

なお、孔部内のアモルファスシリコン、および支持基板用ウェーハのアモルファスシリコンとの界面付近に非ドーパント、例えばシリコンやアルゴンなどをドーズ量5×1014〜1×1017atoms/cmでイオン注入すれば、アモルファス化が促進され、熱処理による結晶回復を速めることも可能である。すなわち、アモルファスシリコンは単結晶シリコンと比較して特定波長領域で光吸収係数が1桁以上程高いため、高エネルギ光、例えばレーザ光を特定領域に照射加熱することで、周りの単結晶は維持したまま、アモルファス領域のみを容易に結晶改質することが可能となる。これにより、上述の問題は解消することを知見した。
この発明は、貼り合わせ基板の活性層用ウェーハの表面の一部に、支持基板用ウェーハに起因した素材、結晶面、結晶方位のうち、少なくとも1つが異なる異種領域を簡単に形成することができる貼り合わせウェーハの製造方法を提供することを目的としている。
If non-dopant, for example, silicon or argon is ion-implanted at a dose of 5 × 10 14 to 1 × 10 17 atoms / cm 2 near the interface between the amorphous silicon in the hole and the amorphous silicon of the support substrate wafer. Amorphization is promoted, and crystal recovery by heat treatment can be accelerated. In other words, amorphous silicon has a light absorption coefficient that is higher by one digit or more in a specific wavelength region than single crystal silicon, so that the surrounding single crystal is maintained by irradiating and heating the specific region with high energy light such as laser light. Thus, it is possible to easily modify the crystal of only the amorphous region. As a result, it has been found that the above-mentioned problems are solved.
According to the present invention, a heterogeneous region in which at least one of the material, crystal plane, and crystal orientation resulting from the support substrate wafer is different can be easily formed on a part of the surface of the wafer for active layer of the bonded substrate. It aims at providing the manufacturing method of a bonded wafer.

請求項1に記載の発明は、単結晶シリコンからなって、表面が第1の結晶面の支持基板用ウェーハと、単結晶シリコンまたは異種単結晶からなり、かつ表面が前記第1の結晶面と異なる第2の結晶面の活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製するか、前記支持基板用ウェーハと、単結晶シリコンまたは異種単結晶からなり、かつ表面が前記第1の結晶面と同じ結晶面であるものの結晶方位が異なる活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製するか、前記支持基板用ウェーハと、前記異種単結晶からなり、かつ表面が結晶方位を含めて前記第1の結晶面と同じ結晶面の活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製する基板作製工程と、前記活性層用ウェーハの一部をエッチングし、前記支持基板用ウェーハまで達する孔部を形成する開孔工程と、前記孔部にアモルファスシリコン膜または多結晶シリコン膜を堆積させる堆積工程と、該堆積工程後、前記孔部内のアモルファスシリコン膜または多結晶シリコン膜を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、前記アモルファスシリコン膜または多結晶シリコン膜を、表面の結晶面および結晶方位が前記支持基板用ウェーハの結晶面および結晶方位と同じ単結晶シリコンに改質する熱処理工程とを備えた貼り合わせウェーハの製造方法である。   The invention according to claim 1 is made of single crystal silicon, the surface is a support substrate wafer having a first crystal plane, the single crystal silicon or a heterogeneous single crystal, and the surface is the first crystal plane. An active layer wafer having a different second crystal plane is bonded to produce a bonded substrate, or the support substrate wafer and single crystal silicon or a different single crystal are used, and the surface is the first crystal plane. A wafer for active layer having the same crystal plane but different crystal orientation is bonded together to produce a bonded substrate, or the support substrate wafer and the heterogeneous single crystal and the surface includes the crystal orientation. A substrate manufacturing step of manufacturing a bonded substrate by bonding an active layer wafer having the same crystal plane as the first crystal plane; and etching a part of the active layer wafer to form the support substrate An opening step for forming a hole reaching the wafer; a deposition step for depositing an amorphous silicon film or a polycrystalline silicon film in the hole; and an amorphous silicon film or a polycrystalline silicon film in the hole after the deposition step. The amorphous silicon film or the liquid phase epitaxy heat treatment conditions with melting by irradiation with high energy light or the solid phase epitaxy heat treatment conditions without melting with high energy light irradiation, and then cooled. A method for producing a bonded wafer, comprising: a heat treatment step for modifying a polycrystalline silicon film into a single crystal silicon having a crystal plane and a crystal orientation on the surface that are the same as the crystal plane and crystal orientation of the support substrate wafer.

請求項1に記載の発明によれば、活性層用ウェーハの一部をエッチングし、支持基板用ウェーハまで達する孔部を形成する。その後、孔部にアモルファスシリコンまたは多結晶シリコンを、例えばCVD(化学的気相成長)法などの薄膜成長法により堆積させ、アモルファスシリコン膜または多結晶シリコン膜とする。   According to the first aspect of the present invention, a part of the active layer wafer is etched to form a hole reaching the support substrate wafer. Thereafter, amorphous silicon or polycrystalline silicon is deposited in the hole portion by a thin film growth method such as a CVD (chemical vapor deposition) method to form an amorphous silicon film or a polycrystalline silicon film.

次に、孔部内のアモルファスシリコン膜または多結晶シリコン膜を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件、または、溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、貼り合わせ基板の活性層用ウェーハの表面の一部に、支持基板用ウェーハと同じ結晶面、結晶方位の単結晶シリコンに改質する。このとき、活性層用ウェーハの素材には、アモルファスシリコンの溶融温度以上の融点を有するものを採用している。例えば、活性層用ウェーハの素材に、融点が1412℃の単結晶シリコンなどを用いる。単結晶シリコンに比べて、アモルファスシリコンや多結晶シリコンは融点が低い。特に、アモルファスシリコンの場合は融点が1150℃前後で、単結晶シリコンより約260℃も低い。そこで、貼り合わせ基板を例えばレーザアニール炉内に挿入し、1150℃以上1412℃未満の温度で熱処理すれば、アモルファスシリコン膜または多結晶シリコン膜が支持基板用ウェーハと同じ結晶性(結晶面および結晶方位など)の単結晶シリコンに変質する(液相エピタキシー;Liquid Phase Epitaxy)。   Next, the amorphous silicon film or the polycrystalline silicon film in the hole is heated under the heat treatment conditions of liquid phase epitaxy accompanied by melting by irradiation with high energy light, or the heat treatment conditions of solid phase epitaxy without melting, and then By cooling, a part of the surface of the wafer for active layer of the bonded substrate is modified to single crystal silicon having the same crystal plane and crystal orientation as the wafer for supporting substrate. At this time, a material having a melting point equal to or higher than the melting temperature of amorphous silicon is adopted as the material for the active layer wafer. For example, single crystal silicon having a melting point of 1412 ° C. is used as the material for the active layer wafer. Compared to single crystal silicon, amorphous silicon and polycrystalline silicon have a lower melting point. In particular, in the case of amorphous silicon, the melting point is around 1150 ° C., which is about 260 ° C. lower than that of single crystal silicon. Therefore, if the bonded substrate is inserted into, for example, a laser annealing furnace and heat-treated at a temperature of 1150 ° C. or higher and lower than 1412 ° C., the amorphous silicon film or the polycrystalline silicon film has the same crystallinity (crystal plane and crystal as the support substrate wafer). It changes to single crystal silicon (orientation etc.) (liquid phase epitaxy; Liquid Phase Epitaxy).

また、光吸収係数に関しても、アモルファスシリコンと多結晶シリコン、特にアモルファスシリコンは、単結晶シリコンと比較して特定波長領域では光吸収係数が1桁以上高いと言われている。そのため、光加熱式のアニール炉を使用し、貼り合わせ基板を1150℃以上1412℃未満の温度で熱処理すれば、活性層用ウェーハの素材が融点に達する前に、アモルファスシリコン膜が溶融する。その後、これを冷却、固化することで、単結晶シリコン膜が形成される。
これは、孔部内の光加熱により溶融したアモルファスシリコン膜(または多結晶シリコン膜)が、単結晶シリコンからなる支持基板用ウェーハの貼り合わせ面(固液界面)を基準とし、固体領域である支持基板用ウェーハの結晶性を引き継いで単結晶化するためである。これにより、貼り合わせ基板の活性層用ウェーハの表面の一部に、支持基板用ウェーハと同じ結晶性の領域を簡単に形成することができる。
Regarding the light absorption coefficient, it is said that amorphous silicon and polycrystalline silicon, particularly amorphous silicon, have a light absorption coefficient higher by one digit or more in a specific wavelength region than single crystal silicon. Therefore, if an optical heating type annealing furnace is used and the bonded substrate is heat-treated at a temperature of 1150 ° C. or higher and less than 1412 ° C., the amorphous silicon film is melted before the material of the active layer wafer reaches the melting point. Thereafter, this is cooled and solidified to form a single crystal silicon film.
This is because the amorphous silicon film (or polycrystalline silicon film) melted by light heating in the hole is a solid region based on the bonding surface (solid-liquid interface) of the wafer for supporting substrate made of single crystal silicon. This is for taking over the crystallinity of the substrate wafer and making it into a single crystal. Thereby, the same crystalline region as the support substrate wafer can be easily formed on a part of the surface of the active layer wafer of the bonded substrate.

次に、アモルファスシリコン膜に対する溶融を伴わない固相エピタキシー(Solid Phase Epitaxy)の場合について説明する。活性層用ウェーハの素材には、融点が1412℃の単結晶シリコンなどを用い、貼り合わせ基板に対してアモルファスシリコンの融点を若干下回る温度(例えば1100℃)のレーザ照射を行う。これにより、アモルファスシリコン膜が、溶融することなく、単結晶シリコンからなる支持基板用ウェーハの貼り合わせ面を基準とし、支持基板用ウェーハの結晶性(結晶面および結晶方位など)を引き継いで単結晶化される。その後、これを冷却、固化することで、単結晶シリコン膜が形成される。   Next, the case of solid phase epitaxy without melting the amorphous silicon film will be described. Single crystal silicon having a melting point of 1412 ° C. is used as the material for the active layer wafer, and the bonded substrate is irradiated with laser at a temperature slightly lower than the melting point of amorphous silicon (for example, 1100 ° C.). As a result, the amorphous silicon film is not melted, and takes over the crystallinity (crystal plane, crystal orientation, etc.) of the support substrate wafer with reference to the bonded surface of the support substrate wafer made of single crystal silicon. It becomes. Thereafter, this is cooled and solidified to form a single crystal silicon film.

加熱方法は、アモルファスシリコン膜または多結晶シリコン膜を溶融する条件での加熱としてもよい。このとき、孔部内のアモルファスシリコン膜または多結晶シリコン膜が、単結晶シリコンからなる支持基板用ウェーハの貼り合わせ面を基準とし、固体領域である支持基板用ウェーハの結晶面を含む結晶性を引き継いで単結晶化する(液相エピタキシー)。
一方、固相エピタキシーの場合には、アモルファスシリコン膜を溶融させず、溶融温度付近までの例えばレーザ照射光により加熱させる。これにより、アモルファスシリコン膜が、単結晶シリコンからなる支持基板用ウェーハの貼り合わせ面を基準とし、固体領域である支持基板用ウェーハの結晶面を含む結晶性を引き継いで単結晶化する。特に、イオン注入など用いてアモルファス膜や多結晶シリコン膜および支持基板界面を通過した領域までアモルファス化させれば、レーザ照射後に良好な単結晶を得ることができる。
The heating method may be heating under conditions that melt the amorphous silicon film or the polycrystalline silicon film. At this time, the amorphous silicon film or the polycrystalline silicon film in the hole takes over the crystallinity including the crystal plane of the support substrate wafer, which is a solid region, based on the bonding surface of the support substrate wafer made of single crystal silicon. Single crystallize (liquid phase epitaxy).
On the other hand, in the case of solid phase epitaxy, the amorphous silicon film is not melted, but is heated by, for example, laser irradiation light up to around the melting temperature. As a result, the amorphous silicon film is single-crystallized by taking over the crystallinity including the crystal plane of the support substrate wafer, which is a solid region, with reference to the bonding surface of the support substrate wafer made of single crystal silicon. In particular, when an amorphous film, a polycrystalline silicon film, and a region passing through the support substrate interface are made amorphous by ion implantation or the like, a good single crystal can be obtained after laser irradiation.

支持基板用ウェーハの素材は、単結晶シリコンである。
活性層用ウェーハの素材としては、単結晶シリコンまたは異種単結晶を採用することができる。ここでの異種単結晶とは、融点が単結晶シリコンの融点以上で、かつ単結晶シリコンと異なる半導体素材の単結晶をいう。この半導体素材としては、例えば炭化珪素(SiC)、ガリウム砒素(GaAs)、インジウムガリウム砒素(InGaAs)、ガリウムナイトライド(GaN)、サファイアなどを採用することができる。活性層用ウェーハの素材に、シリコンとは異なる半導体素材を採用した場合には、熱処理工程において、ヘテロエピタキシーを伴うアモルファスシリコンまたは多結晶シリコンの単結晶シリコンへの変質が行われる。
The material of the support substrate wafer is single crystal silicon.
As the material for the active layer wafer, single crystal silicon or different single crystal can be adopted. The different single crystal here refers to a single crystal of a semiconductor material having a melting point equal to or higher than that of single crystal silicon and different from single crystal silicon. As this semiconductor material, for example, silicon carbide (SiC), gallium arsenide (GaAs), indium gallium arsenide (InGaAs), gallium nitride (GaN), sapphire, and the like can be employed. When a semiconductor material different from silicon is adopted as the material for the active layer wafer, the amorphous silicon or the polycrystalline silicon accompanied by heteroepitaxy is converted into single crystal silicon in the heat treatment process.

第1の結晶面および第2の結晶面としては、例えば(100)面、(110)面、(111)面、(211)面、(511)面などを採用することができる。ただし、第1の結晶面と第2の結晶面とは、総称では同じ結晶面であってもよいが、単独の結晶面としては同一の結晶方位とならないように選択する必要がある。具体的には、第1の結晶面と第2の結晶面とが、総称では同じ{100}面であっても、第1の結晶面の結晶方位<110>に対して第2の結晶面の結晶方位<110>を45°ずらして貼り合わせを選択する必要がある。   As the first crystal plane and the second crystal plane, for example, a (100) plane, a (110) plane, a (111) plane, a (211) plane, a (511) plane, or the like can be employed. However, the first crystal face and the second crystal face may be the same crystal face in a generic name, but it is necessary to select the single crystal face so as not to have the same crystal orientation. Specifically, even if the first crystal plane and the second crystal plane are collectively the same {100} plane, the second crystal plane with respect to the crystal orientation <110> of the first crystal plane It is necessary to select the bonding by shifting the crystal orientation <110> of the film by 45 °.

貼り合わせ基板としては、(1)単結晶シリコンからなって、表面が第1の結晶面である支持基板用ウェーハと、単結晶シリコンまたは異種単結晶からなり、かつ表面が第1の結晶面と異なる第2の結晶面の活性層用ウェーハとを貼り合わせたもの、(2)単結晶シリコンからなって、表面が第1の結晶面である支持基板用ウェーハと、単結晶シリコンまたは異種単結晶からなり、かつ表面が第1の結晶面であるが結晶方位は異なる活性層用ウェーハとを貼り合わせたもの、(3)支持基板用ウェーハと、異種単結晶からなり、かつ表面が結晶方位を含めて第1の結晶面と同じ結晶面の活性層用ウェーハとを貼り合わせたものの何れかを採用することができる。   As the bonded substrate, (1) a wafer for a supporting substrate made of single crystal silicon and having a surface having a first crystal plane, and a single crystal silicon or a different single crystal and the surface being made of a first crystal plane Bonded active layer wafers having different second crystal planes, (2) Support substrate wafer made of single crystal silicon and having the first crystal plane on the surface, and single crystal silicon or different single crystal And a wafer having an active layer whose surface is the first crystal plane but having a different crystal orientation, and (3) a wafer for a supporting substrate and a heterogeneous single crystal, and the surface has a crystal orientation. In addition, any of those obtained by bonding an active layer wafer having the same crystal face as the first crystal face can be employed.

貼り合わせ基板の種類は任意である。例えば、(1)支持基板用ウェーハと活性層用ウェーハとを直接貼り合わせた貼り合わせ基板、(2)支持基板用ウェーハに埋め込み酸化膜(埋め込み絶縁膜)を介して、活性層用ウェーハを貼り合わせた貼り合わせSOI基板でもよい。埋め込み酸化膜としては、例えばシリコン酸化膜、窒化シリコンなどを採用することができる。埋め込み酸化膜の厚さは、例えば0.01〜2.0μmである。   The kind of the bonded substrate is arbitrary. For example, (1) a bonded substrate in which a support substrate wafer and an active layer wafer are directly bonded together, and (2) an active layer wafer is bonded to the support substrate wafer through a buried oxide film (embedded insulating film). A bonded bonded SOI substrate may be used. As the buried oxide film, for example, a silicon oxide film, silicon nitride, or the like can be employed. The thickness of the buried oxide film is, for example, 0.01 to 2.0 μm.

貼り合わせ基板の形成後、活性層用ウェーハは減厚されて活性層となる。ただし、必ずしも減厚する必要はない。この減厚方法が採用される貼り合わせ基板としては、例えば、活性層用ウェーハの薄膜化に選択エッチングを採用したELTRAN方式のSOI基板、活性層用ウェーハの薄膜化に水素イオン剥離を採用したスマートカット方式のSOI基板、活性層用ウェーハの薄膜化に局所プラズマエッチングを採用したPACE方式のSOI基板を採用することができる。   After forming the bonded substrate, the active layer wafer is reduced in thickness to become an active layer. However, it is not always necessary to reduce the thickness. Examples of bonded substrates that use this thickness reduction method include ELTRAN-type SOI substrates that employ selective etching to reduce the thickness of active layer wafers, and smarts that employ hydrogen ion stripping to reduce the thickness of active layer wafers. A cut-type SOI substrate and a PACE-type SOI substrate that employs local plasma etching for thinning an active layer wafer can be employed.

活性層用ウェーハの一部にエッチングにより孔部を形成する方法としては、例えば、まず貼り合わせ基板の活性層用ウェーハの表面に保護膜を形成し(保護膜形成工程)、次に保護膜を部分的に除去する。その後、保護膜に活性層用ウェーハの一部を露出させる窓部を形成(窓部形成工程)し、それからこの窓部を通して、活性層用ウェーハの一部に孔部をエッチングする方法などを採用することができる。
この場合の保護膜としては、例えばシリコン酸化膜、窒化膜などを採用することができる。
保護膜の形成方法としては、例えば熱酸化膜、CVD(Chemical Vapor Deposition)法、真空蒸着法、スパッタリング法、エピタキシャル成長法などを採用することができる。
As a method of forming a hole in a part of the wafer for active layer by etching, for example, a protective film is first formed on the surface of the wafer for active layer of the bonded substrate (protective film forming step), and then a protective film is formed. Partially remove. Then, a window that exposes part of the active layer wafer to the protective film is formed (window forming process), and then a hole is etched through the window to part of the active layer wafer. can do.
As the protective film in this case, for example, a silicon oxide film, a nitride film, or the like can be employed.
As a method for forming the protective film, for example, a thermal oxide film, a CVD (Chemical Vapor Deposition) method, a vacuum deposition method, a sputtering method, an epitaxial growth method, or the like can be employed.

保護膜の除去は、例えば、アモルファスシリコン膜または多結晶シリコン膜を堆積する前に行うことができる。その他、堆積工程後から熱処理工程の前までの間や、熱処理工程後に保護膜を除去してもよい。
窓部の形成方法としては、フォトリソグラフィおよびエッチングにより、保護膜を部分的に溶失させる方法を採用することができる。窓部形成用のエッチング液は、保護膜の素材に応じて適宜変更される。例えば、保護膜がシリコン酸化膜の場合には、HF溶液などを採用することができる。または、RIE(Reactive Ion Etching)によるドライエッチング法などを用いてもよい。
The protective film can be removed before depositing, for example, an amorphous silicon film or a polycrystalline silicon film. In addition, the protective film may be removed after the deposition process and before the heat treatment process, or after the heat treatment process.
As a method for forming the window portion, a method in which the protective film is partially melted by photolithography and etching can be employed. The etching solution for forming the window is appropriately changed according to the material of the protective film. For example, when the protective film is a silicon oxide film, an HF solution or the like can be employed. Alternatively, a dry etching method by RIE (Reactive Ion Etching) or the like may be used.

開孔工程で使用される活性層用ウェーハ用のエッチング液は、活性層用ウェーハの素材に応じて適宜選択される。開孔工程でのエッチング方法としては、ドライエッチング法、ウェット法、スパッタリング法などを採用することができる。また、単結晶シリコンからなる支持基板用ウェーハ用のエッチング液としては、例えばウェットエッチング法ではTMAH(Tetra Methyl Ammonium Hydroxide)やHF:HNO:CHCOOHの混酸液などを採用することができる。電子サイクロトロン共鳴(ECR)または反応性イオンエッチング(RIE)によるドライエッチング法では、SFなどをエッチャントに採用することができる。
孔部の深さは、活性層用ウェーハと支持基板用ウェーハとの界面に達する程度でもよいものの、その界面を超えて支持基板用ウェーハの内部まで達する程度が好ましい。
The etching solution for the active layer wafer used in the opening step is appropriately selected according to the material of the active layer wafer. As an etching method in the opening step, a dry etching method, a wet method, a sputtering method, or the like can be employed. As an etching solution for a wafer for a supporting substrate made of single crystal silicon, for example, a wet acid method may use TMAH (Tetra Methyl Ammonium Hydroxide) or a mixed acid solution of HF: HNO 3 : CH 3 COOH. In the dry etching method using electron cyclotron resonance (ECR) or reactive ion etching (RIE), SF 6 or the like can be used as an etchant.
Although the depth of the hole may reach the interface between the active layer wafer and the support substrate wafer, it preferably reaches the inside of the support substrate wafer beyond the interface.

熱処理工程では、支持基板用ウェーハ上で溶融したアモルファスシリコン膜または多結晶シリコン膜が、支持基板用ウェーハの単結晶シリコン構造に反映した液相エピタキシャル成長または固相エピタキシャル成長を行い、単結晶シリコンとなる。
また、液相エピタキシャル成長されたシリコン膜の比抵抗の調整は、アモルファスシリコンまたは多結晶シリコン中に予めドーパントを規定量導入することで対応できる。
In the heat treatment step, the amorphous silicon film or the polycrystalline silicon film melted on the support substrate wafer is subjected to liquid phase epitaxial growth or solid phase epitaxial growth reflected on the single crystal silicon structure of the support substrate wafer to become single crystal silicon.
Moreover, the adjustment of the specific resistance of the liquid phase epitaxially grown silicon film can be dealt with by introducing a specified amount of dopant in advance into amorphous silicon or polycrystalline silicon.

ここでいう「堆積」とは、エピタキシャル成長を含むアモルファスシリコンまたは多結晶シリコンの成長をいう。
アモルファスシリコンまたは多結晶シリコンを堆積させる方法としては、例えば気相成長法を採用すればよい。その他、スパッタリング法などでもよい。
気相成長法としては、例えば常圧気相成長法、減圧気相成長法、有機金属気相成長法等を採用することができる。
気相成長装置としては、貼り合わせ基板を1枚ずつ処理する枚葉型、複数枚の貼り合わせ基板を同時に処理可能なパンケーキ型、バレル型、ホットウォール型、クラスタ型でもよい。
気相成長法で使用される反応ガス(ソースガス)の成分としては、例えばSiHを採用することができる。また、キャリアガスの成分としては、水素を採用することができる。
“Deposition” here refers to the growth of amorphous silicon or polycrystalline silicon including epitaxial growth.
As a method for depositing amorphous silicon or polycrystalline silicon, for example, a vapor phase growth method may be employed. In addition, a sputtering method or the like may be used.
As the vapor phase growth method, for example, an atmospheric pressure vapor phase growth method, a reduced pressure vapor phase growth method, a metal organic vapor phase growth method, or the like can be employed.
The vapor phase growth apparatus may be a single wafer type that processes bonded substrates one by one, a pancake type that can simultaneously process a plurality of bonded substrates, a barrel type, a hot wall type, or a cluster type.
For example, SiH 4 can be used as a component of the reaction gas (source gas) used in the vapor phase growth method. Further, hydrogen can be employed as a component of the carrier gas.

高エネルギ光としては、例えばランプ光、レーザ光などを採用することができる。高エネルギ光の照射エネルギは、装置仕様により大きく変わるものの、可能な限りエネルギの高いものの方が処理時間の短縮が図れて好ましい。例えば、レーザ光の照射エネルギ密度は0.1〜20J/cmである。0.1J/cm未満では、溶融時間が長くなりすぎて生産性が低下する。また、20J/cmを超えれば、生産性は高まるが装置コストの問題が生じる。高エネルギ光の好ましい照射エネルギは、0.5〜5J/cmである。この範囲であれば、市販のレーザ装置を使用することができる。
また、レーザ種はエキシマレーザ、固体レーザ、半導体レーザなどシリコン内部に侵入できる波長のレーザが適用される。また、2種類以上の波長のレーザ光をシリコン表面から照射してもよい。
As the high energy light, for example, lamp light, laser light or the like can be employed. Although the irradiation energy of high-energy light varies greatly depending on the specifications of the apparatus, it is preferable that the energy is as high as possible because the processing time can be shortened. For example, the irradiation energy density of laser light is 0.1 to 20 J / cm 2 . If it is less than 0.1 J / cm 2 , the melting time becomes too long and the productivity is lowered. On the other hand, if it exceeds 20 J / cm 2 , productivity is increased, but there is a problem of apparatus cost. A preferable irradiation energy of the high energy light is 0.5 to 5 J / cm 2 . If it is this range, a commercially available laser apparatus can be used.
As the laser type, an excimer laser, a solid-state laser, a semiconductor laser, or the like having a wavelength that can enter the silicon is used. Further, laser light having two or more types of wavelengths may be irradiated from the silicon surface.

なお、レーザ照射方法としては、以下のものが好ましい。すなわち、まず平面視して窓部の形成領域(面積)より小さなビームまでレーザ光を集光させ、その後、このレーザ光を窓部の中央部付近から照射し、窓部内に堆積されたアモルファスシリコン膜または多結晶シリコン膜(堆積物)の支持基板用ウェーハ側まで十分加熱する。次に、レーザ光を走査し、最終的に活性層とアモルファスシリコン膜の界面付近にレーザ光を照射するという方法である。その理由は、窓部の形成壁付近からレーザ光の照射を開始し、引き続いてレーザ光を横方向(窓部の開口面方向)へ走査すれば、前記堆積物に対して活性層用ウェーハ側からの単結晶成長も同時に発生し、横方向と縦方向(窓部の深さ方向)という2方向から同時に単結晶化するためである。この2方向からの単結晶化が発生すれば、実質的に支持基板用ウェーハからの縦方向の成長が阻害される。   In addition, as a laser irradiation method, the following are preferable. That is, the laser beam is first condensed to a beam smaller than the window formation region (area) in plan view, and then irradiated with the laser beam from near the center of the window to deposit amorphous silicon deposited in the window Sufficiently heating the film or polycrystalline silicon film (deposit) to the support substrate wafer side. Next, a laser beam is scanned, and finally the laser beam is irradiated near the interface between the active layer and the amorphous silicon film. The reason for this is that if irradiation of laser light is started from the vicinity of the formation wall of the window portion, and subsequently the laser light is scanned laterally (in the direction of the opening surface of the window portion), the active layer wafer side with respect to the deposit This is because the single crystal growth from the same occurs simultaneously, and the single crystal is formed simultaneously from the two directions of the horizontal direction and the vertical direction (depth direction of the window portion). If the single crystallization from these two directions occurs, the vertical growth from the support substrate wafer is substantially hindered.

請求項2に記載の発明は、前記固相エピタキシーを伴う熱処理工程では、前記孔部内のアモルファスシリコン膜または多結晶シリコン膜を加熱する前に、非ドーパントを5×1014〜1×1017atoms/cmのドーズ量で、前記アモルファスシリコン膜または前記多結晶シリコン膜に対して、前記支持基板用ウェーハとの界面までもしくは該界面を通過して前記支持基板用ウェーハに達する領域までイオン注入する請求項1に記載の貼り合わせウェーハの製造方法である。 According to a second aspect of the present invention, in the heat treatment step involving the solid phase epitaxy, before heating the amorphous silicon film or the polycrystalline silicon film in the hole, the non-dopant is 5 × 10 14 to 1 × 10 17 atoms. With a dose of / cm 2 , ions are implanted into the amorphous silicon film or the polycrystalline silicon film to the interface with the support substrate wafer or to the region reaching the support substrate wafer through the interface. It is a manufacturing method of the bonded wafer of Claim 1.

請求項2に記載の発明によれば、固相エピタキシーを伴う熱処理工程において、孔部内のアモルファスシリコン膜または多結晶シリコン膜を加熱する前に、支持基板用ウェーハとの界面までまたはこの界面を通過して支持基板用ウェーハに達する領域まで、アモルファスシリコン膜または多結晶シリコン膜に非ドーパントをイオン注入する。これにより、アモルファスシリコン膜または多結晶シリコン膜のアモルファス化の促進が図れる。その結果、良好な単結晶シリコンが得られる。   According to the second aspect of the present invention, in the heat treatment step involving solid phase epitaxy, the amorphous silicon film or the polycrystalline silicon film in the hole is heated to or through the interface with the support substrate wafer before heating the amorphous silicon film or the polycrystalline silicon film in the hole. Then, a non-dopant is ion-implanted into the amorphous silicon film or the polycrystalline silicon film up to a region reaching the support substrate wafer. As a result, the amorphous state of the amorphous silicon film or the polycrystalline silicon film can be promoted. As a result, good single crystal silicon can be obtained.

非ドーパントとしては、例えばシリコンまたはアルゴンを採用することができる。非ドーパントのイオン注入量が5×1014atoms/cm未満では、イオンドーズ量が少なく、アモルファスシリコン膜または多結晶シリコン膜のアモルファス化の促進が図れない。また、1×1017atoms/cmを超えれば、イオン注入時間が長くなり、生産性が低下する。好ましいイオン注入量は、5×1015〜5×1016atoms/cmである。この範囲であれば、生産性低下を抑制可能で、かつアモルファス化の促進を確実に実現することができる。
非ドーパントのイオン注入エネルギは、活性層用ウェーハの厚みに依存するものの、活性層用ウェーハと支持基板用ウェーハとの界面を通過し、支持基板用ウェーハの界面近傍をもアモルファス化されるように設定してもよい。
For example, silicon or argon can be employed as the non-dopant. If the ion implantation amount of the non-dopant is less than 5 × 10 14 atoms / cm 2 , the ion dose amount is small and the amorphousization of the amorphous silicon film or the polycrystalline silicon film cannot be promoted. On the other hand, if it exceeds 1 × 10 17 atoms / cm 2 , the ion implantation time becomes long and the productivity is lowered. A preferable ion implantation amount is 5 × 10 15 to 5 × 10 16 atoms / cm 2 . If it is this range, productivity fall can be suppressed and promotion of amorphization can be implement | achieved reliably.
Although the ion implantation energy of the non-dopant depends on the thickness of the active layer wafer, it passes through the interface between the active layer wafer and the support substrate wafer, and the vicinity of the interface of the support substrate wafer is made amorphous. It may be set.

請求項3に記載の発明は、前記熱処理工程後、前記孔部内で単結晶化した前記アモルファスシリコン膜または前記多結晶シリコン膜を含む前記活性層用ウェーハの表面を研磨する請求項1または請求項2に記載の貼り合わせウェーハの製造方法である。   According to a third aspect of the present invention, after the heat treatment step, the surface of the active layer wafer including the amorphous silicon film or the polycrystalline silicon film that has been single-crystallized in the hole is polished. 2. A method for producing a bonded wafer according to 2.

請求項3に記載の発明によれば、熱処理工程後、孔部内で固化したアモルファスシリコン膜または多結晶シリコン膜を含む活性層用ウェーハの表面を研磨するので、仮に活性層用ウェーハの表面と、孔部内で単結晶化(固化)したアモルファスシリコン膜の表面または多結晶シリコン膜の表面とのうち、少なくとも1つに微小な凹凸欠陥が存在しても、市販の貼り合わせウェーハと同等の表面平坦度を得ることができる。   According to the invention described in claim 3, since the surface of the active layer wafer containing the amorphous silicon film or the polycrystalline silicon film solidified in the hole after the heat treatment step is polished, Even if there is a minute irregularity defect in at least one of the surface of the amorphous silicon film or the surface of the polycrystalline silicon film that has been crystallized (solidified) in the hole, the surface flatness is equivalent to that of a commercially available bonded wafer. You can get a degree.

活性層用ウェーハなどの表面の研磨量は、孔部内で固化したアモルファスシリコン膜または多結晶シリコン膜の高さ(孔部の深さ)より少なくするのは当然であるが、研磨による平坦度劣化を防ぐため、できるだけ研磨量は少なくした方が好ましい。すなわち、研磨代は固化後のアモルファスシリコン膜または多結晶シリコン膜の表面(露出面)の凹凸欠陥を除去できるだけの量があればよい。例えば、活性層の厚みに依存するものの5〜500nmである。5nm未満では、現状のCMP(Crystal Originated Particle)装置では表面を均一に研磨するのが困難で、逆に平坦度を劣化させる可能性がある。   The amount of polishing of the surface of the active layer wafer or the like is naturally less than the height of the amorphous silicon film or polycrystalline silicon film solidified in the hole (depth of the hole), but flatness degradation due to polishing Therefore, it is preferable to reduce the polishing amount as much as possible. That is, the polishing allowance only needs to be an amount that can remove the irregular defects on the surface (exposed surface) of the solidified amorphous silicon film or polycrystalline silicon film. For example, it is 5 to 500 nm depending on the thickness of the active layer. If the thickness is less than 5 nm, it is difficult to polish the surface uniformly with a current CMP (Crystal Originated Particle) apparatus, and the flatness may be deteriorated.

請求項4に記載の発明は、単結晶シリコンからなって、表面が第1の結晶面の支持基板用ウェーハと、単結晶シリコンからなり、かつ表面が前記第1の結晶面と異なる第2の結晶面の活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製するか、前記支持基板用ウェーハと、単結晶シリコンからなり、かつ表面が前記第1の結晶面と同じ結晶面であるものの結晶方位が異なる活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製する基板作製工程と、前記活性層用ウェーハの表面の一部からイオンを注入し、前記活性層用ウェーハの前記支持基板用ウェーハとの界面まで、または該界面を通過して前記支持基板用ウェーハの界面付近までをアモルファス化させて、アモルファスシリコン層とするアモルファス化工程と、前記イオン注入後、前記アモルファスシリコン層を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、前記アモルファスシリコン層を、表面の結晶面および結晶方位が前記支持基板用ウェーハの結晶面および結晶方位と同じ単結晶シリコンに改質する熱処理工程とを備えた貼り合わせウェーハの製造方法である。   According to a fourth aspect of the present invention, there is provided a support substrate wafer having a first crystal face made of single crystal silicon and a second crystal made of single crystal silicon and having a surface different from that of the first crystal face. A bonded substrate is prepared by bonding an active layer wafer having a crystal plane, or a crystal having the same crystal plane as the first crystal plane, the support substrate wafer and the single crystal silicon being formed. A substrate manufacturing process for manufacturing a bonded substrate by bonding active layer wafers having different orientations, and ions are implanted from a part of the surface of the active layer wafer, and the support substrate wafer of the active layer wafer An amorphization step of forming an amorphous silicon layer by amorphizing the interface to the interface with the support substrate wafer and passing through the interface to the vicinity of the interface of the support substrate wafer; Thereafter, the amorphous silicon layer is heated under a liquid phase epitaxy heat treatment condition involving melting by irradiation with high energy light or a solid phase epitaxy heat treatment condition without melting due to irradiation with high energy light, and then cooled. And a heat treatment step for modifying the amorphous silicon layer into a single crystal silicon having a crystal plane and crystal orientation of the surface that are the same as the crystal plane and crystal orientation of the wafer for supporting substrate. .

請求項4に記載の発明によれば、活性層用ウェーハの表面の一部からイオンを注入し、活性層用ウェーハの支持基板用ウェーハとの界面を通過して支持基板用ウェーハの界面付近までをアモルファス化させ、アモルファスシリコン層とする(アモルファス化工程)。すなわち、イオン注入された部分のシリコンの単結晶構造が崩れ、この部分がアモルファスシリコンとなる。イオン注入後、アモルファスシリコン層を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件、または、溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、アモルファスシリコン層を、表面が支持基板用ウェーハと同じ第1の結晶面の単結晶シリコンに改質する(熱処理工程)。   According to the fourth aspect of the present invention, ions are implanted from a part of the surface of the active layer wafer and pass through the interface between the active layer wafer and the support substrate wafer to the vicinity of the interface of the support substrate wafer. Is made into an amorphous silicon layer (amorphization process). That is, the single crystal structure of silicon in the ion-implanted portion collapses, and this portion becomes amorphous silicon. After the ion implantation, the amorphous silicon layer is heated under a liquid phase epitaxy heat treatment condition involving melting by irradiation with high energy light or a solid phase epitaxy heat treatment condition without melting, and then cooled, thereby cooling the amorphous silicon layer. The layer is modified to single crystal silicon having the same first crystal plane as the supporting substrate wafer (heat treatment step).

ここでいう「イオン注入」とは、イオン注入装置によるシリコン、ゲルマニウム、またはアルゴンのようなシリコンウェーハに対する非ドーパントのイオン注入を採用することができる。その他、イオンドーピング装置によるイオン注入でもよい。イオンドーピングとは、イオン生成室で生成されたイオン種を質量分離せず、例えば、シリコンウェーハの表面に高速で注入する技術である。
シリコン単結晶にドーパントをイオン注入することで、層状に整列したシリコンの単結晶が無秩序に崩れ、非晶質となる。
As used herein, “ion implantation” may employ non-dopant ion implantation of silicon wafers such as silicon, germanium, or argon using an ion implantation apparatus. In addition, ion implantation by an ion doping apparatus may be used. Ion doping is a technique in which ion species generated in an ion generation chamber are not mass-separated and are implanted at, for example, the surface of a silicon wafer at high speed.
By implanting dopant into the silicon single crystal, the layered silicon single crystals are disordered and become amorphous.

非ドーパントのイオン注入量は、5×1014〜1×1017atoms/cmである。5×1014atoms/cm未満では、イオンドーズ量が少なくて、窓部内の単結晶シリコンのアモルファス化の促進が図れない。また、1×1017atoms/cmを超えれば、イオン注入時間が長くなり生産性が低下する。好ましいイオン注入量は、1×1015〜5×1016atoms/cmである。この範囲であれば、生産性低下を抑制しながら、アモルファスシリコン層を確実に形成することができる。
ドーパントのイオン注入エネルギは、活性層用ウェーハの厚みに依存するものの、活性層用ウェーハと支持基板用ウェーハとの貼り合わせ界面、あるいはこの界面を通過して支持基板用ウェーハの界面近傍をもアモルファス化できるように設定することができる。
The non-dopant ion implantation amount is 5 × 10 14 to 1 × 10 17 atoms / cm 2 . If it is less than 5 × 10 14 atoms / cm 2 , the ion dose amount is small, and the amorphousization of the single crystal silicon in the window portion cannot be promoted. On the other hand, if it exceeds 1 × 10 17 atoms / cm 2 , the ion implantation time becomes longer and the productivity is lowered. A preferable ion implantation amount is 1 × 10 15 to 5 × 10 16 atoms / cm 2 . If it is this range, an amorphous silicon layer can be formed reliably, suppressing productivity fall.
Although the ion implantation energy of the dopant depends on the thickness of the active layer wafer, the bonding interface between the active layer wafer and the support substrate wafer or the vicinity of the interface of the support substrate wafer passing through this interface is also amorphous. Can be set so that

請求項5に記載の発明は、前記アモルファス化工程では、非ドーパントがイオン注入される請求項4に記載の貼り合わせウェーハの製造方法である。   Invention of Claim 5 is a manufacturing method of the bonded wafer of Claim 4 in which a non-dopant is ion-implanted in the said amorphization process.

請求項5に記載の発明によれば、アモルファス化工程において、非ドーパントをイオン注入するので、アモルファス化領域(アモルファス化される領域)の単結晶後の比抵抗が低下することはなく、かつシリコン単結晶より低温でアモルファスシリコン層を溶融・加熱することができる。そのため、レーザ照射装置の出力を高める必要がなく、装置コストを低下することができる。   According to the invention described in claim 5, since the non-dopant is ion-implanted in the amorphization step, the resistivity after the single crystal of the amorphized region (region to be amorphized) does not decrease, and silicon The amorphous silicon layer can be melted and heated at a lower temperature than the single crystal. Therefore, it is not necessary to increase the output of the laser irradiation apparatus, and the apparatus cost can be reduced.

請求項6に記載の発明は、前記高エネルギ光がレーザ光またはランプ光である請求項1〜請求項5のうち、何れか1項に記載の貼り合わせウェーハの製造方法である。   The invention according to claim 6 is the method for manufacturing a bonded wafer according to any one of claims 1 to 5, wherein the high-energy light is laser light or lamp light.

特に、支持基板用ウェーハの一部(界面付近)まで到達するアモルファスシリコン層をレーザ光により加熱する場合には、レーザ光の焦点を絞り込むことで、アモルファスシリコン層の支持基板用ウェーハ側の領域を先ず優先的に溶融させる。これにより、支持基板用ウェーハの結晶性を効率よく引き継ぐことが可能である。また、レーザスキャン速度を任意に変更すれば、アモルファスシリコン層の固化速度などを変更可能で、製品化された貼り合わせウェーハの品質を改善することができる。   In particular, when the amorphous silicon layer that reaches a part of the support substrate wafer (near the interface) is heated with laser light, the region of the amorphous silicon layer on the support substrate wafer side is reduced by narrowing the focus of the laser light. First, melt preferentially. Thereby, it is possible to efficiently take over the crystallinity of the support substrate wafer. Further, if the laser scanning speed is arbitrarily changed, the solidification speed of the amorphous silicon layer can be changed, and the quality of the bonded wafer produced as a product can be improved.

レーザ光としては、例えば、エキシマレーザやYAGレーザの第3高調波(波長355nm)のパルスレーザ光、Nd:YAGレーザ、Nd:YLFレーザ、Nd:ガラスファイバレーザ、Nd:YV04レーザ、Yb:YAGレーザなどの第2高調波、第3高調波、第4高調波や固体レーザなど、アモルファスシリコン層の深さ(厚さ)に対応したレーザ波長を採用すればよい。また、レーザ光はパルス照射でも連続照射の何れでもよく、レーザ光の照射エネルギ、レーザ光の照射パルス数、レーザ光のパルス幅は、レーザ光の種類に応じてそれぞれ選択される。   As the laser light, for example, a third harmonic (wavelength 355 nm) pulse laser light of an excimer laser or a YAG laser, Nd: YAG laser, Nd: YLF laser, Nd: glass fiber laser, Nd: YV04 laser, Yb: YAG A laser wavelength corresponding to the depth (thickness) of the amorphous silicon layer, such as a second harmonic, a third harmonic, a fourth harmonic, or a solid laser, such as a laser, may be employed. The laser beam may be either pulsed irradiation or continuous irradiation, and the irradiation energy of the laser beam, the number of irradiation pulses of the laser beam, and the pulse width of the laser beam are selected according to the type of the laser beam.

請求項7に記載の発明は、前記熱処理工程後、前記単結晶化した前記アモルファスシリコン層を含む前記活性層用ウェーハの表面を研磨する請求項4〜請求項6のうち、何れか1項に記載の貼り合わせウェーハの製造方法である。   A seventh aspect of the present invention is the method according to any one of the fourth to sixth aspects, wherein the surface of the active layer wafer including the single-crystallized amorphous silicon layer is polished after the heat treatment step. It is a manufacturing method of the bonded wafer of description.

請求項7に記載の発明によれば、熱処理工程後、孔部内で単結晶化したアモルファスシリコン層を含む活性層用ウェーハの表面を研磨するので、仮に活性層用ウェーハの表面と、孔部内で単結晶化(固化)したアモルファスシリコン層の表面とのうち、少なくとも1つに微小な凹凸欠陥が存在しても、市販の貼り合わせウェーハと同等の表面平坦度を得ることができる。   According to the seventh aspect of the present invention, after the heat treatment step, the surface of the active layer wafer including the amorphous silicon layer single-crystallized in the hole is polished. Even if there is a minute irregularity defect in at least one of the surfaces of the single crystal (solidified) amorphous silicon layer, the surface flatness equivalent to that of a commercially available bonded wafer can be obtained.

請求項1に記載の発明によれば、活性層用ウェーハの一部に孔部を形成し、その後、この孔部にアモルファスシリコン膜または多結晶シリコン膜を堆積させる。次に、孔部内のアモルファスシリコン膜または多結晶シリコン膜を、溶融を伴う液相エピタキシーの熱処理条件、または、溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、表面が支持基板用ウェーハと同じ素材、同じ結晶面および同じ結晶方位の単結晶シリコンに改質することができる。   According to the first aspect of the present invention, a hole is formed in a part of the active layer wafer, and then an amorphous silicon film or a polycrystalline silicon film is deposited in the hole. Next, the amorphous silicon film or the polycrystalline silicon film in the hole is heated under the heat treatment conditions of liquid phase epitaxy with melting or the heat treatment conditions of solid phase epitaxy without melting, and then cooled to obtain a surface. Can be modified to single crystal silicon having the same material, the same crystal plane, and the same crystal orientation as those of the support substrate wafer.

特に、請求項2に記載の発明によれば、孔部内のアモルファスシリコン膜または多結晶シリコン膜を加熱する前に、アモルファスシリコン膜または多結晶シリコン膜に非ドーパントをイオン注入するので、シリコン単結晶の溶融に必要な高いレーザ出力は不要で、レーザアニール装置のコスト低減が図れ、良好な単結晶シリコンを得やすい。   In particular, according to the second aspect of the present invention, the non-dopant is ion-implanted into the amorphous silicon film or the polycrystalline silicon film before heating the amorphous silicon film or the polycrystalline silicon film in the hole. The high laser output required for melting the silicon is unnecessary, the cost of the laser annealing apparatus can be reduced, and good single crystal silicon can be easily obtained.

請求項3に記載の発明によれば、熱処理工程後、孔部内で固化したアモルファスシリコン膜または多結晶シリコン膜を含む活性層用ウェーハの表面を研磨するので、仮に活性層用ウェーハの表面と、孔部内で固化したアモルファスシリコン膜の表面または多結晶シリコン膜の表面とのうち、少なくとも1つに微小な凹凸欠陥が存在しても、市販の貼り合わせウェーハと同等の表面平坦度を得ることができる。   According to the invention described in claim 3, since the surface of the active layer wafer containing the amorphous silicon film or the polycrystalline silicon film solidified in the hole after the heat treatment step is polished, Even if there is a minute irregularity defect in at least one of the surface of the amorphous silicon film or the surface of the polycrystalline silicon film solidified in the hole, a surface flatness equivalent to that of a commercially available bonded wafer can be obtained. it can.

請求項4に記載の発明によれば、活性層用ウェーハの表面の一部からイオンを注入し、活性層用ウェーハの支持基板用ウェーハとの界面までまたはこの界面を通過して支持基板用ウェーハの界面付近までをアモルファス化させる。これにより、活性層用ウェーハに孔部をエッチングし、その後、孔部にアモルファスシリコン層を堆積させる場合に比べて、工程数が削減できるので低コスト化が可能になる。   According to the fourth aspect of the present invention, ions are implanted from a part of the surface of the wafer for active layer, and the wafer for supporting substrate passes to or through the interface with the wafer for supporting substrate of the active layer wafer. Amorphized to the vicinity of the interface. As a result, the number of steps can be reduced and the cost can be reduced as compared with the case where the hole is etched in the active layer wafer and then the amorphous silicon layer is deposited in the hole.

請求項5に記載の発明によれば、アモルファス化工程において、非ドーパントをイオン注入するので、単結晶化されたアモルファスシリコン層の比抵抗が低下せず、かつシリコン単結晶より低温でアモルファスシリコン層を溶融・加熱することができ、これにより低エネルギのレーザ光でも良好な単結晶を得ることが可能になる。   According to the invention described in claim 5, since the non-dopant is ion-implanted in the amorphization step, the specific resistance of the single-crystallized amorphous silicon layer does not decrease, and the amorphous silicon layer is formed at a lower temperature than the silicon single crystal. Thus, it becomes possible to obtain a good single crystal even with a low energy laser beam.

請求項7に記載の発明によれば、熱処理工程後、孔部内で固化したアモルファスシリコン層を含む活性層用ウェーハの表面を研磨するので、仮に活性層用ウェーハの表面と、孔部内で固化したアモルファスシリコン層の表面とのうち、少なくとも1つに微小な凹凸欠陥が存在しても、市販の貼り合わせウェーハと同等の表面平坦度を得ることができる。   According to the invention described in claim 7, since the surface of the active layer wafer including the amorphous silicon layer solidified in the hole is polished after the heat treatment step, the surface of the active layer wafer is temporarily solidified in the hole. Even if there is a minute irregularity defect in at least one of the surfaces of the amorphous silicon layer, a surface flatness equivalent to that of a commercially available bonded wafer can be obtained.

この発明の実施例1に係る貼り合わせウェーハの製造方法において使用される支持基板用ウェーハの要部拡大断面図である。It is a principal part expanded sectional view of the wafer for support substrates used in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法において使用される活性層用ウェーハの要部拡大断面図である。It is a principal part expanded sectional view of the wafer for active layers used in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における活性層用ウェーハの表層への水素イオン注入工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the hydrogen ion implantation process to the surface layer of the wafer for active layers in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における支持基板用ウェーハと活性層用ウェーハとの貼り合わせ工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the bonding process of the wafer for support substrates and the wafer for active layers in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法におけるスマートカット法に準じた活性層形成工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the active layer formation process according to the smart cut method in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における保護膜形成工程および窓部形成工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the protective film formation process and window part formation process in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における開孔工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the opening process in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における堆積工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the deposition process in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における保護膜除去工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the protective film removal process in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における熱処理工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the heat processing process in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例1に係る貼り合わせウェーハの製造方法における研磨工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the grinding | polishing process in the manufacturing method of the bonded wafer which concerns on Example 1 of this invention. この発明の実施例2に係る貼り合わせウェーハの製造方法における貼り合わせウェーハの活性層側への非ドーパントのイオン注入工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the ion implantation process of the non-dopant to the active layer side of the bonded wafer in the manufacturing method of the bonded wafer which concerns on Example 2 of this invention. この発明の実施例2に係る貼り合わせウェーハの製造方法における保護膜除去工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the protective film removal process in the manufacturing method of the bonded wafer which concerns on Example 2 of this invention. この発明の実施例2に係る貼り合わせウェーハの製造方法における熱処理工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the heat processing process in the manufacturing method of the bonded wafer which concerns on Example 2 of this invention. この発明の実施例2に係る貼り合わせウェーハの製造方法における別の熱処理工程を示す要部拡大断面図である。It is a principal part expanded sectional view which shows another heat processing process in the manufacturing method of the bonded wafer which concerns on Example 2 of this invention.

以下、この発明の実施例を具体的に説明する。   Examples of the present invention will be specifically described below.

この発明の実施例1に係る貼り合わせウェーハの製造方法を説明する。
まず、単結晶シリコンからなり、表面が{100}面の支持基板用ウェーハ10と、単結晶シリコンからなり、表面が{110}面の活性層用ウェーハ20とを貼り合わせた張り合わせ基板30を用意する(図1a,図1b)。
A method for manufacturing a bonded wafer according to Embodiment 1 of the present invention will be described.
First, a bonded substrate 30 is prepared by bonding a support substrate wafer 10 made of single crystal silicon and having a surface of {100} surface and an active layer wafer 20 made of single crystal silicon and having a surface of {110} surface. (FIGS. 1a and 1b).

この支持基板用ウェーハ10の具体的な製造方法は、以下の通りである。
{100}面の種結晶を使用し、チョクラルスキー法により直径200mm、初期酸素濃度1.0×1018atoms/cmのシリコン単結晶インゴットを引き上げる。その際、ドーパントとしてボロンを、シリコン単結晶インゴットの比抵抗が10Ω・cmとなるまで添加する。得られたシリコン単結晶インゴットには、ブロック切断、外径研削、スライス、面取り、ラッピング、エッチングおよび研磨の各工程が順次施される。これにより、厚さ725μm、{100}面の単結晶シリコンからなる支持基板用ウェーハ(シリコンウェーハ)10が作製される(図1a)。
A specific method for manufacturing the support substrate wafer 10 is as follows.
A {100} plane seed crystal is used, and a silicon single crystal ingot having a diameter of 200 mm and an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 is pulled up by the Czochralski method. At that time, boron is added as a dopant until the specific resistance of the silicon single crystal ingot becomes 10 Ω · cm. The obtained silicon single crystal ingot is sequentially subjected to block cutting, outer diameter grinding, slicing, chamfering, lapping, etching and polishing. As a result, a support substrate wafer (silicon wafer) 10 made of single crystal silicon having a thickness of 725 μm and {100} plane is produced (FIG. 1a).

また、活性層用ウェーハ20の具体的な製造方法は、以下の通りである。
{110}面の種結晶を使用し、チョクラルスキー法により直径200mm、初期酸素濃度1.0×1018atoms/cmのシリコン単結晶インゴットを引き上げる。その際、ドーパントとしてボロンを、シリコン単結晶インゴットの比抵抗が10Ω・cmとなるまで添加する。得られたシリコン単結晶インゴットには、ブロック切断、外径研削、スライス、面取り、ラッピング、エッチングおよび研磨の各工程が順次施される。これにより、厚さ725μm、{110}面の単結晶シリコンからなる活性層用ウェーハ20が作製される(図1b)。活性層用ウェーハ20は、単結晶シリコンではなく、シリコンとは異種単結晶となるシリコンカーバイドやガリウムナイトライドを採用してもよい。
The specific method for manufacturing the active layer wafer 20 is as follows.
A {110} plane seed crystal is used, and a silicon single crystal ingot having a diameter of 200 mm and an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 is pulled up by the Czochralski method. At that time, boron is added as a dopant until the specific resistance of the silicon single crystal ingot becomes 10 Ω · cm. The obtained silicon single crystal ingot is sequentially subjected to block cutting, outer diameter grinding, slicing, chamfering, lapping, etching and polishing. Thus, an active layer wafer 20 made of single crystal silicon having a thickness of 725 μm and {110} plane is produced (FIG. 1b). The active layer wafer 20 may employ silicon carbide or gallium nitride which is not a single crystal silicon but a single crystal different from silicon.

次に、前記貼り合わせ基板30の製造方法を詳しく説明する。
活性層用ウェーハ20に対して、そのウェーハ表面から、ドーズ量1×1016atoms/cmで水素をイオン注入し、ウェーハ表層にイオン注入領域部21を形成する(図1c)。その後、支持基板用ウェーハ10と活性層用ウェーハ20とをSC−1(Standard Cleaning 1)洗浄し、表面上に付着したパーティクルを除去後、さらに希フッ酸水溶液を使用して両ウェーハ10,20の表面の自然酸化膜を除去する。
そして、クリーンルームまたは貼り合わせ装置の室温下で、支持基板用ウェーハ10と活性層用ウェーハ20とを重ね合わせ、貼り合わせ基板30とする(図1d)。活性層用ウェーハ20の貼り合わせ面は、水素のイオン注入側の面である。次に、貼り合わせ基板30を500℃前後で熱処理し、前記イオン注入領域部21から活性層用ウェーハ20の一部を剥離し、この剥離後に残った活性層用ウェーハ20の部分を活性層20Aとする(Smart Cut法、図1e)。その後、貼り合わせ強度を増加させるため、1100℃程度、1時間程の熱処理を施してもよい。それから、活性層20Aを外周研削および外周研磨し、その後、CMPにより活性層20Aを表面研磨することで、活性層20Aの厚みを200nmとする。
Next, a method for manufacturing the bonded substrate 30 will be described in detail.
Hydrogen is ion-implanted from the wafer surface into the active layer wafer 20 at a dose of 1 × 10 16 atoms / cm 2 to form an ion implantation region 21 on the wafer surface layer (FIG. 1c). Thereafter, the support substrate wafer 10 and the active layer wafer 20 are cleaned by SC-1 (Standard Cleaning 1) to remove particles adhering to the surface, and then both wafers 10, 20 are used by using a dilute hydrofluoric acid aqueous solution. Remove the natural oxide film on the surface.
Then, the support substrate wafer 10 and the active layer wafer 20 are superposed at a room temperature in a clean room or a bonding apparatus to form a bonded substrate 30 (FIG. 1d). The bonding surface of the active layer wafer 20 is a surface on the hydrogen ion implantation side. Next, the bonded substrate 30 is heat-treated at around 500 ° C., a part of the active layer wafer 20 is peeled off from the ion implantation region 21, and the part of the active layer wafer 20 remaining after the peeling is removed from the active layer 20 A. (Smart Cut method, FIG. 1e). Thereafter, in order to increase the bonding strength, heat treatment may be performed at about 1100 ° C. for about 1 hour. Then, the active layer 20A is peripherally ground and polished, and then the active layer 20A is subjected to surface polishing by CMP, so that the thickness of the active layer 20A is 200 nm.

次に、研磨後の貼り合わせ基板30に、シリコン酸化膜(保護膜)14を形成する(保護膜形成工程、図1f)。具体的には、貼り合わせ基板30をCVD炉に投入し、シリコン酸化膜14を堆積させる。シリコン酸化膜14の厚さは400nm程度である。
そして、フォトリソグラフィおよびエッチングにより、貼り合わせ基板30の活性層20A側のシリコン酸化膜14に、所定ピッチで多数の窓部14aを形成する(窓部形成工程、同じく図1f)。具体的には、まず活性層20A側のシリコン酸化膜14にレジストを塗布する。次に、露光、現像することで、レジストに所定ピッチで多数の開口部を形成する。続いて、所定濃度のHF溶液(室温)により、各開口部を介して前記各窓部14aを形成する。
Next, a silicon oxide film (protective film) 14 is formed on the bonded substrate 30 after polishing (protective film forming step, FIG. 1f). Specifically, the bonded substrate 30 is put into a CVD furnace, and the silicon oxide film 14 is deposited. The thickness of the silicon oxide film 14 is about 400 nm.
Then, a large number of windows 14a are formed at a predetermined pitch in the silicon oxide film 14 on the active layer 20A side of the bonded substrate 30 by photolithography and etching (window forming process, also FIG. 1f). Specifically, a resist is first applied to the silicon oxide film 14 on the active layer 20A side. Next, by exposing and developing, a large number of openings are formed in the resist at a predetermined pitch. Subsequently, each window 14a is formed through each opening with a predetermined concentration of HF solution (room temperature).

次に、各窓部14aを通して、活性層20Aの一部をエッチングし、支持基板用ウェーハ10まで達する深さ200nm以上の孔部15を多数形成する(開孔工程、図1g)。具体的には、まず各窓部14aを通して、TMAH溶液、液温75℃を使用し、活性層20Aの一部を溶失させる。
図示しないが、例えば熱処理炉内に貼り合わせ基板30を挿入し、ここで900℃、30分の熱処理条件で酸化熱処理を行い、窓部14aの領域内に数nm〜数十nmの酸化膜を形成し、その後、スパッタリング装置などで窓部14aの底部分内の酸化膜を除去してもよい。
Next, a part of the active layer 20A is etched through each window 14a to form a large number of holes 15 having a depth of 200 nm or more reaching the support substrate wafer 10 (opening step, FIG. 1g). Specifically, first, a TMAH solution and a liquid temperature of 75 ° C. are used through each window portion 14a to dissolve a part of the active layer 20A.
Although not shown, for example, the bonded substrate 30 is inserted into a heat treatment furnace, where an oxidation heat treatment is performed at 900 ° C. for 30 minutes, and an oxide film of several nm to several tens of nm is formed in the region of the window portion 14a. Then, the oxide film in the bottom portion of the window portion 14a may be removed by a sputtering apparatus or the like.

次に、各孔部15内にアモルファスシリコン膜16を堆積させ、各孔部15を埋める(堆積工程、図1h)。
具体的には、200〜400℃に設定された炉内に貼り合わせ基板30を投入し、水素ガスをベースにして、シランガス、必要に応じてジボロランガスを導入し、貼り合わせ基板30の活性層20A側の面に、アモルファスシリコンを約0.25μm堆積し、アモルファスシリコン膜16とする。このとき、アモルファスシリコンはシリコン酸化膜の表面にも堆積する。
なお、アモルファスシリコン膜16に代えて、多結晶シリコン膜を堆積させてもよい。多結晶シリコン膜の堆積方法としては、例えばCVD装置に温度500℃〜750℃程度の温度域で、減圧化によりモノシランガスを導入し、多結晶シリコンを堆積し、多結晶シリコン膜とする方法などを採用することができる。
Next, an amorphous silicon film 16 is deposited in each hole 15 to fill each hole 15 (deposition step, FIG. 1h).
Specifically, the bonded substrate 30 is put into a furnace set to 200 to 400 ° C., silane gas and, if necessary, diborolane gas are introduced based on hydrogen gas, and the active layer 20A of the bonded substrate 30 is introduced. About 0.25 μm of amorphous silicon is deposited on the side surface to form an amorphous silicon film 16. At this time, amorphous silicon is also deposited on the surface of the silicon oxide film.
Instead of the amorphous silicon film 16, a polycrystalline silicon film may be deposited. As a method for depositing a polycrystalline silicon film, for example, a method of introducing a monosilane gas by depressurization in a temperature range of about 500 ° C. to 750 ° C. into a CVD apparatus to deposit polycrystalline silicon to form a polycrystalline silicon film, etc. Can be adopted.

また、必要に応じて、アモルファスシリコンの堆積時に、ドーパントガスを炉内へ供給し、アモルファスシリコン膜16に所定濃度のドーパント(リン、ボロンなど)を添加してもよい。またはドーパントを添加するのではなく、堆積工程後から熱処理工程までの間に、アモルファスシリコン膜16の内部に、その表面からドーパントをイオン注入してもよい。   If necessary, a dopant gas may be supplied into the furnace during deposition of amorphous silicon, and a predetermined concentration of dopant (phosphorus, boron, etc.) may be added to the amorphous silicon film 16. Alternatively, the dopant may be ion-implanted from the surface into the amorphous silicon film 16 between the deposition process and the heat treatment process instead of adding the dopant.

この場合には、以下のイオン注入工程が行われる。
まず、アモルファスシリコン膜16が形成された貼り合わせ基板30を中電流イオン注入装置の炉内に挿入し、40keVの加速電圧で所定濃度となるようにドーパントをイオン注入する。これにより、アモルファスシリコン膜16の表面から深さ150nm付近の位置に注入ピーク領域を有したイオン注入領域部が形成される。ドーパントのイオン注入を採用した場合、熱処理工程において、アモルファスシリコン膜16の全域にドーパントが均一に拡散される。
In this case, the following ion implantation process is performed.
First, the bonded substrate 30 on which the amorphous silicon film 16 is formed is inserted into a furnace of a medium current ion implantation apparatus, and a dopant is ion implanted so as to have a predetermined concentration at an acceleration voltage of 40 keV. Thereby, an ion implantation region portion having an implantation peak region at a position near a depth of 150 nm from the surface of the amorphous silicon film 16 is formed. When dopant ion implantation is employed, the dopant is uniformly diffused throughout the amorphous silicon film 16 in the heat treatment step.

また、例えばアモルファスシリコン膜16にシリコン(非ドーパント)をイオン注入し、アモルファスシリコン膜16のアモルファス化を促進させてもよい。具体的なイオン注入条件は、貼り合わせ基板30を中電流イオン注入装置内に挿入し、200keV以上の加速電圧で所定濃度となるように、アモルファスシリコン膜16にシリコンをイオン注入する。これにより、アモルファスシリコン膜16の膜中および支持基板用ウェーハ10との界面を超えた深さまでシリコンがイオン注入され、支持基板用ウェーハ10のアモルファスシリコン膜16との界面付近もアモルファス化される。   Further, for example, silicon (non-dopant) may be ion-implanted into the amorphous silicon film 16 to promote the amorphization of the amorphous silicon film 16. As specific ion implantation conditions, the bonded substrate 30 is inserted into a medium current ion implantation apparatus, and silicon is ion-implanted into the amorphous silicon film 16 so as to obtain a predetermined concentration at an acceleration voltage of 200 keV or higher. Thereby, silicon is ion-implanted to a depth exceeding the interface between the amorphous silicon film 16 and the support substrate wafer 10, and the vicinity of the interface between the support substrate wafer 10 and the amorphous silicon film 16 is also made amorphous.

次に、こうしてアモルファスシリコン膜16が形成された貼り合わせ基板30の表面を、化学的機械的研磨(CMP)によりシリコン酸化膜14が露出するまで研磨する。その後、HFが5重量%のHF洗浄液(室温)に10分間浸漬し、シリコン表面に成長させたシリコン酸化膜14を除去する(図1i)。
次いで、アモルファスシリコン膜16が形成された貼り合わせ基板30を、炉内がヘリウムガス雰囲気に保たれたレーザアニール炉(パルス方式)に挿入する。ここで、YAGレーザ光を、アモルファスシリコン膜16の表面の中央部付近に照射し、アモルファスシリコン膜16直下の支持基板用ウェーハ10との界面付近までを溶融させる(熱処理工程、図1j)。エキシマレーザ光の照射条件は、波長248nm、エネルギ密度2.5J/cm、パルス幅270nsである。
Next, the surface of the bonded substrate 30 on which the amorphous silicon film 16 is thus formed is polished by chemical mechanical polishing (CMP) until the silicon oxide film 14 is exposed. Thereafter, the silicon oxide film 14 grown on the silicon surface is removed by immersing in an HF cleaning solution (room temperature) containing 5% by weight of HF for 10 minutes (FIG. 1i).
Next, the bonded substrate 30 on which the amorphous silicon film 16 is formed is inserted into a laser annealing furnace (pulse method) in which the inside of the furnace is maintained in a helium gas atmosphere. Here, YAG laser light is applied to the vicinity of the center of the surface of the amorphous silicon film 16 to melt the vicinity of the interface with the support substrate wafer 10 immediately below the amorphous silicon film 16 (heat treatment step, FIG. 1j). Excimer laser light irradiation conditions are a wavelength of 248 nm, an energy density of 2.5 J / cm 2 , and a pulse width of 270 ns.

孔部15内には、単結晶シリコンに比べて融点が低いアモルファスシリコン膜16が堆積されている。そのため、レーザアニール炉を使用し、単結晶シリコンは溶融しないがアモルファスシリコンは溶融する液相エピタキシーの熱処理条件(例えば1350℃)で、活性層20Aの表面全域にレーザ光を走査して照射すれば、活性層20Aの単結晶シリコンが融点に達する前に、アモルファスシリコン膜16が溶融する。   An amorphous silicon film 16 having a melting point lower than that of single crystal silicon is deposited in the hole 15. Therefore, if a laser annealing furnace is used and the surface of the active layer 20A is scanned and irradiated with laser light under a liquid phase epitaxy heat treatment condition (for example, 1350 ° C.) in which single crystal silicon does not melt but amorphous silicon melts. The amorphous silicon film 16 is melted before the single crystal silicon of the active layer 20A reaches the melting point.

その後、溶融したアモルファスシリコン膜16を冷却し、固化する。これにより、溶融された固液界面(支持基板用ウェーハ10の表面)において、支持基板用ウェーハ10の固体領域の結晶性({100}面)を引き継ぎ、アモルファスシリコン膜16が支持基板用ウェーハ10と同じ{100}面の単結晶シリコン16Aに変質する(同じく図1j)。その結果、{110}面である活性層20Aの表面に、{110}面とは結晶面が異なる{100}面の領域を、簡単に多数形成することができる。また、支持基板用ウェーハ10の貼り合わせ側の一部も溶融させるので、より結晶性の優れた単結晶ができる。
なお、支持基板用ウェーハ10の貼り合わせ側の面(第1の結晶面)と、活性層20Aの表面(第2の結晶面)とを、同じ{100}面としてもよい。その場合、支持基板用ウェーハ10の貼り合わせ側の面は(100)面であり、活性層20Aの表面は結晶方位をずらして貼り合わせる(例えば45°)。これにより、活性層20Aの表面を、総称では同じ結晶面だが、単独の結晶面としては2つの異なる結晶面からなる複合結晶面とすることができる。
Thereafter, the melted amorphous silicon film 16 is cooled and solidified. As a result, the crystallinity ({100} plane) of the solid region of the support substrate wafer 10 is taken over at the melted solid-liquid interface (the surface of the support substrate wafer 10), and the amorphous silicon film 16 becomes the support substrate wafer 10. To the same {100} plane single crystal silicon 16A (also FIG. 1j). As a result, a large number of {100} plane regions having crystal planes different from the {110} plane can be easily formed on the surface of the active layer 20A that is the {110} plane. Moreover, since a part on the bonding side of the support substrate wafer 10 is also melted, a single crystal having more excellent crystallinity can be obtained.
The surface on the bonding side of the support substrate wafer 10 (first crystal plane) and the surface of the active layer 20A (second crystal plane) may be the same {100} plane. In this case, the surface on the bonding side of the support substrate wafer 10 is a (100) plane, and the surface of the active layer 20A is bonded with a crystal orientation shifted (for example, 45 °). As a result, the surface of the active layer 20A can be a composite crystal plane composed of two different crystal planes as a single crystal plane, although they are generally the same crystal plane.

また、熱処理工程は、レーザ光加熱の代わりにハロゲンランプを熱源に利用したランプ光加熱(RTA:急速加熱・急速降温熱処理)や、キセノンランプを熱光源としたフラッシュランプアニール炉を採用してもよい。具体的には、まず貼り合わせ基板30をフラッシュランプ炉に挿入し、その炉内において、室温から液相エピタキシーが可能な設定温度(1150℃以上1412℃未満)まで昇温し、それからこの設定温度に数ミリ秒保持した後、降温する熱処理である。   In addition, the heat treatment process may employ a lamp light heating (RTA: rapid heating / rapid cooling process) using a halogen lamp as a heat source instead of laser light heating, or a flash lamp annealing furnace using a xenon lamp as a heat source. Good. Specifically, first, the bonded substrate 30 is inserted into a flash lamp furnace, and the temperature is raised from room temperature to a set temperature (1150 ° C. or more and less than 1412 ° C.) at which liquid phase epitaxy is possible in the furnace. This is a heat treatment in which the temperature is lowered after being held for several milliseconds.

次に、貼り合わせ基板30を、その活性層20A側を下に向け、キャリアプレートを介して、枚葉式の研磨装置の研磨ヘッドの下面に貼着し、ウェーハ表層を例えば研磨量0.05μm程度で化学的機械的研磨する(図1k)。これにより、表面が加工研磨された貼り合わせウェーハ40が作製される。
また、熱処理工程後、孔部15内で固化したアモルファスシリコン膜16を含む活性層20Aの表面を研磨するので、仮に孔部15内で固化したアモルファスシリコン膜16の表面に微小な凹凸欠陥が存在しても、市販の貼り合わせウェーハと同等の表面平坦度を得ることができる。
Next, the bonded substrate 30 is attached to the lower surface of the polishing head of the single wafer type polishing apparatus through the carrier plate with the active layer 20A side facing down, and the wafer surface layer has a polishing amount of 0.05 μm, for example. Chemical mechanical polishing to a degree (FIG. 1k). Thereby, the bonded wafer 40 whose surface is processed and polished is manufactured.
Further, since the surface of the active layer 20A including the amorphous silicon film 16 solidified in the hole 15 is polished after the heat treatment step, there is a minute uneven defect on the surface of the amorphous silicon film 16 solidified in the hole 15. Even so, a surface flatness equivalent to that of a commercially available bonded wafer can be obtained.

次に、図2のフローシートを参照して、この発明の実施例2に係る貼り合わせウェーハの製造方法を説明する。
この発明の実施例2に係る貼り合わせウェーハの製造方法の特徴は、シリコン酸化膜14の窓部14aを通して、活性層20Aおよびこれを通過して支持基板用ウェーハ10の界面付近までの領域にシリコンをイオン注入し(図2a)、この領域をアモルファス化してアモルファスシリコン層16Bとする(図2b)。具体的なイオン注入条件は、貼り合わせ基板30を中電流イオン注入装置内に挿入し、例えば、200keV以上の加速電圧でドーズ量が5×1015atoms/cmとなるように、アモルファスシリコン膜16にシリコンをイオン注入する。
Next, a method for manufacturing a bonded wafer according to Example 2 of the present invention will be described with reference to the flow sheet of FIG.
A feature of the method for manufacturing a bonded wafer according to the second embodiment of the present invention is that the silicon is formed in the region up to the interface of the support substrate wafer 10 through the window 20a of the silicon oxide film 14 and through the active layer 20A. Is ion-implanted (FIG. 2a), and this region is made amorphous to form an amorphous silicon layer 16B (FIG. 2b). As specific ion implantation conditions, the bonded substrate 30 is inserted into a medium-current ion implantation apparatus, and an amorphous silicon film is formed so that, for example, the dose is 5 × 10 15 atoms / cm 2 at an acceleration voltage of 200 keV or more. 16 is ion-implanted with silicon.

次いで、アモルファスシリコン層16Bが形成された貼り合わせ基板30を、HFが5重量%のHF洗浄液(室温)に10分間浸漬し、活性層20Aの表面に成長させたシリコン酸化膜14を除去する。
その後、貼り合わせ基板30を、炉内がヘリウムガス雰囲気に保たれたレーザアニール炉(パルス方式)に挿入する。ここで、YAGレーザ光を、アモルファスシリコン層16Bの表面の中央部付近に照射し、アモルファスシリコン層16Bのみを溶融させる(熱処理工程、図2c)。エキシマレーザ光の照射条件は、波長248nm、エネルギ密度2.5J/cm、パルス幅270nsである。
Next, the bonded substrate 30 on which the amorphous silicon layer 16B is formed is immersed in an HF cleaning solution (room temperature) having 5% by weight of HF for 10 minutes to remove the silicon oxide film 14 grown on the surface of the active layer 20A.
Thereafter, the bonded substrate 30 is inserted into a laser annealing furnace (pulse system) in which the inside of the furnace is maintained in a helium gas atmosphere. Here, YAG laser light is irradiated near the center of the surface of the amorphous silicon layer 16B to melt only the amorphous silicon layer 16B (heat treatment step, FIG. 2c). Excimer laser light irradiation conditions are a wavelength of 248 nm, an energy density of 2.5 J / cm 2 , and a pulse width of 270 ns.

このように、単結晶シリコンは溶融しないがアモルファスシリコンは溶融する液相エピタキシーの熱処理条件(1350℃)で、活性層20Aの表面全域にレーザ光を走査して照射することで、活性層20Aの単結晶シリコンが融点に達する前に、アモルファスシリコン層16Bが溶融する。その後、これを冷却し、固化することで、溶融された固液界面において、支持基板用ウェーハ10の固体領域の結晶性を引き継いだ単結晶シリコン16Aが形成される。これにより、{110}面である活性層20Aの表面に、{110}面とは結晶面が異なる{100}面の領域を、簡単に多数形成することができる。しかも、このような方法を採用したので、実施例1のように窓部14aを通して活性層用ウェーハ10に孔部15をエッチングし、その後、孔部15にアモルファスシリコン膜16を堆積させる場合に比べて、工程数が削減できるので低コスト化が可能になる。
その他の構成、作用および効果は、実施例1から推測可能な程度であるので、説明を省略する。
As described above, the surface layer of the active layer 20A is irradiated with the laser beam scanned and irradiated under the liquid phase epitaxy heat treatment condition (1350 ° C.) in which the single crystal silicon does not melt but the amorphous silicon melts. Before the single crystal silicon reaches the melting point, the amorphous silicon layer 16B is melted. Thereafter, this is cooled and solidified to form single crystal silicon 16A that inherits the crystallinity of the solid region of the support substrate wafer 10 at the melted solid-liquid interface. Thus, a large number of {100} plane regions having crystal planes different from the {110} plane can be easily formed on the surface of the active layer 20A that is the {110} plane. In addition, since such a method is employed, the hole 15 is etched in the active layer wafer 10 through the window 14 a as in the first embodiment, and then the amorphous silicon film 16 is deposited in the hole 15. As a result, the number of processes can be reduced, and the cost can be reduced.
Other configurations, operations, and effects are inferred from the first embodiment, and thus description thereof is omitted.

10 支持基板用ウェーハ、
10A 単結晶シリコン、
14 保護膜、
14a 窓部、
15 孔部、
16 アモルファスシリコン膜、
16B アモルファスシリコン層、
20 活性層用ウェーハ、
30 貼り合わせ基板。
10 Support substrate wafer,
10A single crystal silicon,
14 Protective film,
14a window,
15 holes,
16 Amorphous silicon film,
16B amorphous silicon layer,
20 Wafer for active layer,
30 Bonded substrate.

Claims (7)

単結晶シリコンからなって、表面が第1の結晶面の支持基板用ウェーハと、単結晶シリコンまたは異種単結晶からなり、かつ表面が前記第1の結晶面と異なる第2の結晶面の活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製するか、前記支持基板用ウェーハと、単結晶シリコンまたは異種単結晶からなり、かつ表面が前記第1の結晶面と同じ結晶面であるものの結晶方位が異なる活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製するか、前記支持基板用ウェーハと、前記異種単結晶からなり、かつ表面が結晶方位を含めて前記第1の結晶面と同じ結晶面の活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製する基板作製工程と、
前記活性層用ウェーハの一部をエッチングし、前記支持基板用ウェーハまで達する孔部を形成する開孔工程と、
前記孔部にアモルファスシリコン膜または多結晶シリコン膜を堆積させる堆積工程と、
該堆積工程後、前記孔部内のアモルファスシリコン膜または多結晶シリコン膜を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、前記アモルファスシリコン膜または多結晶シリコン膜を、表面の結晶面および結晶方位が前記支持基板用ウェーハの結晶面および結晶方位と同じ単結晶シリコンに改質する熱処理工程とを備えた貼り合わせウェーハの製造方法。
A support substrate wafer made of single crystal silicon and having a first crystal face on the surface, and an active layer having a second crystal face made of single crystal silicon or a different single crystal and having a surface different from the first crystal face. A bonded substrate is manufactured by bonding to a wafer for use, or a crystal orientation of the support substrate wafer and a single crystal silicon or a different single crystal and the surface is the same crystal plane as the first crystal plane A bonded substrate is manufactured by laminating wafers for different active layers, or the support substrate wafer and the heterogeneous single crystal, and the surface is the same crystal as the first crystal plane including the crystal orientation. A substrate manufacturing process for manufacturing a bonded substrate by bonding the active layer wafer on the surface;
Etching part of the active layer wafer to form a hole reaching the support substrate wafer; and
A deposition step of depositing an amorphous silicon film or a polycrystalline silicon film in the hole;
After the deposition step, the amorphous silicon film or the polycrystalline silicon film in the hole is subjected to a heat treatment condition of liquid phase epitaxy accompanied by melting by irradiation with high energy light or solid phase epitaxy without melting by irradiation of high energy light. By heating under heat treatment conditions and then cooling, the amorphous silicon film or the polycrystalline silicon film is changed to single crystal silicon whose crystal plane and crystal orientation are the same as those of the support substrate wafer. The manufacturing method of the bonded wafer provided with the heat treatment process to quality.
前記固相エピタキシーを伴う熱処理工程では、前記孔部内のアモルファスシリコン膜または多結晶シリコン膜を加熱する前に、非ドーパントを5×1014〜1×1017atoms/cmのドーズ量で、前記アモルファスシリコン膜または前記多結晶シリコン膜に対して、前記支持基板用ウェーハとの界面までもしくは該界面を通過して前記支持基板用ウェーハに達する領域までイオン注入する請求項1に記載の貼り合わせウェーハの製造方法。 In the heat treatment step involving the solid phase epitaxy, before heating the amorphous silicon film or the polycrystalline silicon film in the hole, the non-dopant is dosed at a dose of 5 × 10 14 to 1 × 10 17 atoms / cm 2. 2. The bonded wafer according to claim 1, wherein ion implantation is performed to the amorphous silicon film or the polycrystalline silicon film up to an interface with the support substrate wafer or a region passing through the interface and reaching the support substrate wafer. Manufacturing method. 前記熱処理工程後、前記孔部内で単結晶化した前記アモルファスシリコン膜または前記多結晶シリコン膜を含む前記活性層用ウェーハの表面を研磨する請求項1または請求項2に記載の貼り合わせウェーハの製造方法。   3. The bonded wafer manufacturing method according to claim 1, wherein after the heat treatment step, a surface of the active layer wafer including the amorphous silicon film or the polycrystalline silicon film that is single-crystallized in the hole is polished. Method. 単結晶シリコンからなって、表面が第1の結晶面の支持基板用ウェーハと、単結晶シリコンからなり、かつ表面が前記第1の結晶面と異なる第2の結晶面の活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製するか、前記支持基板用ウェーハと、単結晶シリコンからなり、かつ表面が前記第1の結晶面と同じ結晶面であるものの結晶方位が異なる活性層用ウェーハとを貼り合わせて貼り合わせ基板を作製する基板作製工程と、
前記活性層用ウェーハの表面の一部からイオンを注入し、前記活性層用ウェーハの前記支持基板用ウェーハとの界面まで、または該界面を通過して前記支持基板用ウェーハの界面付近までをアモルファス化させて、アモルファスシリコン層とするアモルファス化工程と、
前記イオン注入後、前記アモルファスシリコン層を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、前記アモルファスシリコン層を、表面の結晶面および結晶方位が前記支持基板用ウェーハの結晶面および結晶方位と同じ単結晶シリコンに改質する熱処理工程とを備えた貼り合わせウェーハの製造方法。
A support substrate wafer made of single crystal silicon and having a first crystal face on the surface; and an active layer wafer having a second crystal face made of single crystal silicon and having a surface different from the first crystal face. A bonded substrate is manufactured by bonding, or the support substrate wafer and an active layer wafer made of single crystal silicon and having the same crystal plane as the first crystal plane but having a different crystal orientation. A substrate manufacturing process for bonding and manufacturing a bonded substrate;
Ions are implanted from a part of the surface of the active layer wafer and are amorphous up to the interface of the active layer wafer with the support substrate wafer or through the interface to the vicinity of the interface of the support substrate wafer. Amorphization process to make an amorphous silicon layer,
After the ion implantation, the amorphous silicon layer is heated under a liquid phase epitaxy heat treatment condition involving melting by irradiation with high energy light or a solid phase epitaxy heat treatment condition without melting due to irradiation with high energy light, and thereafter Manufacturing of a bonded wafer including a heat treatment step for modifying the amorphous silicon layer to single crystal silicon having a crystal plane and crystal orientation of the surface that are the same as the crystal plane and crystal orientation of the support substrate wafer by cooling. Method.
前記アモルファス化工程では、非ドーパントがイオン注入される請求項4に記載の貼り合わせウェーハの製造方法。   The method for producing a bonded wafer according to claim 4, wherein non-dopant ions are implanted in the amorphization step. 前記高エネルギ光がレーザ光またはランプ光である請求項1〜請求項5のうち、何れか1項に記載の貼り合わせウェーハの製造方法。   The method for manufacturing a bonded wafer according to any one of claims 1 to 5, wherein the high energy light is laser light or lamp light. 前記熱処理工程後、前記単結晶化した前記アモルファスシリコン層を含む前記活性層用ウェーハの表面を研磨する請求項4〜請求項6のうち、何れか1項に記載の貼り合わせウェーハの製造方法。   The method for producing a bonded wafer according to any one of claims 4 to 6, wherein the surface of the wafer for active layer including the single-crystallized amorphous silicon layer is polished after the heat treatment step.
JP2009043207A 2009-02-25 2009-02-25 Method of manufacturing laminated wafer Pending JP2010199338A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009043207A JP2010199338A (en) 2009-02-25 2009-02-25 Method of manufacturing laminated wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009043207A JP2010199338A (en) 2009-02-25 2009-02-25 Method of manufacturing laminated wafer

Publications (1)

Publication Number Publication Date
JP2010199338A true JP2010199338A (en) 2010-09-09

Family

ID=42823757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009043207A Pending JP2010199338A (en) 2009-02-25 2009-02-25 Method of manufacturing laminated wafer

Country Status (1)

Country Link
JP (1) JP2010199338A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258435A (en) * 2009-04-02 2010-11-11 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2010272853A (en) * 2009-04-24 2010-12-02 Semiconductor Energy Lab Co Ltd Creating method of semiconductor device
JP2012146695A (en) * 2011-01-06 2012-08-02 Denso Corp Silicon carbide semiconductor substrate, silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor substrate, and method of manufacturing silicon carbide semiconductor device
WO2015099028A1 (en) 2013-12-25 2015-07-02 株式会社豊田自動織機 Semiconductor substrate and method for manufacturing semiconductor substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258435A (en) * 2009-04-02 2010-11-11 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2010272853A (en) * 2009-04-24 2010-12-02 Semiconductor Energy Lab Co Ltd Creating method of semiconductor device
JP2012146695A (en) * 2011-01-06 2012-08-02 Denso Corp Silicon carbide semiconductor substrate, silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor substrate, and method of manufacturing silicon carbide semiconductor device
WO2015099028A1 (en) 2013-12-25 2015-07-02 株式会社豊田自動織機 Semiconductor substrate and method for manufacturing semiconductor substrate
KR20160102289A (en) 2013-12-25 2016-08-29 가부시키가이샤 도요다 지도숏키 Semiconductor substrate and method for manufacturing semiconductor substrate

Similar Documents

Publication Publication Date Title
US8846493B2 (en) Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP2994837B2 (en) Semiconductor substrate flattening method, semiconductor substrate manufacturing method, and semiconductor substrate
US7910455B2 (en) Method for producing SOI wafer
JP4419147B2 (en) Manufacturing method of bonded wafer
JP2010199338A (en) Method of manufacturing laminated wafer
JP2006005341A (en) Laminating soi substrate and its manufacturing method
JP2010251523A (en) Method of manufacturing partial soi wafer
JP6604300B2 (en) Manufacturing method of silicon bonded wafer
JP6614066B2 (en) Manufacturing method of silicon bonded wafer
JP2005268792A (en) Method of manufacturing semiconductor device, semiconductor device and apparatus
TWI643250B (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2004281805A (en) Flattening process method for semiconductor wafer
JP2006140187A (en) Method of manufacturing semiconductor wafer
JP2001089291A (en) Liquid phase growth method, method of producing semiconductor member and method of producing solar battery
JP6913729B2 (en) pn junction silicon wafer
JP2020004989A (en) Silicon bonded wafer
JP2007250676A (en) Manufacturing method of laminated substrate of dissimilar material
JPH0832037A (en) Manufacture of semiconductor substrate
JPH05217994A (en) Manufacture of semiconductor substrate
JPH11251241A (en) Manufacture of crystalline silicon layer, manufacture of solar battery, and manufacture of thin-film transistor
JP2010192544A (en) Method of manufacturing epitaxial silicon wafer
JPH03201440A (en) Formation of rear distortion of semiconductor substrate
TW202439404A (en) Method for manufacturing semiconductor substrate, semiconductor substrate, and semiconductor device
JP2000082643A (en) Semiconductor substrate and manufacture thereof