JP2001089291A - Liquid phase growth method, method of producing semiconductor member and method of producing solar battery - Google Patents

Liquid phase growth method, method of producing semiconductor member and method of producing solar battery

Info

Publication number
JP2001089291A
JP2001089291A JP26567399A JP26567399A JP2001089291A JP 2001089291 A JP2001089291 A JP 2001089291A JP 26567399 A JP26567399 A JP 26567399A JP 26567399 A JP26567399 A JP 26567399A JP 2001089291 A JP2001089291 A JP 2001089291A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
layer
semiconductor layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26567399A
Other languages
Japanese (ja)
Inventor
Katsumi Nakagawa
克己 中川
Akiyuki Nishida
彰志 西田
Takao Yonehara
隆夫 米原
Kunio Watabe
国男 渡部
Kiyobumi Sakaguchi
清文 坂口
Kazuaki Omi
和明 近江
Tetsuya Shimada
哲也 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26567399A priority Critical patent/JP2001089291A/en
Publication of JP2001089291A publication Critical patent/JP2001089291A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To produce a high quality epitaxial substrate at a low cost. SOLUTION: A coarse crystal surface of a base body 109 is brought into contact with a metal solution 112 which is not saturated with a semiconductor raw material and then the base body 109 is brought into contact with a metal solution 114 supersaturated with the semiconductor raw material, thereby the semiconductor layer 115 is grown on the crystal surface of the base body. The semiconductor layer is grown on a base body using this production method, which base body is used in the production method of a SOI substrate or a solar battery, or the like.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液相成長法、半導体
部材の製造方法、太陽電池の製造方法に係わり、特にバ
イポーラLSIやMOS−LSIの製造に好適な高品質
なエピタキシャル基板の製造方法に好適に用いることが
できる製造方法、および太陽電池の製造方法に関する。
The present invention relates to a liquid phase growth method, a method for manufacturing a semiconductor member, and a method for manufacturing a solar cell, and more particularly to a method for manufacturing a high quality epitaxial substrate suitable for manufacturing a bipolar LSI or a MOS-LSI. The present invention relates to a manufacturing method that can be suitably used, and a method for manufacturing a solar cell.

【0002】[0002]

【従来の技術】近年、バイポーラLSIやCMOS−L
SIの製造にあたって、エピタキシャルシリコン基板の
使用が極めて好ましいと認識されるようになってきた。
2. Description of the Related Art In recent years, bipolar LSIs and CMOS-L
In the manufacture of SI, it has been recognized that the use of an epitaxial silicon substrate is extremely preferable.

【0003】まずエピタキシャル基板では、バルク部分
とエピタキシャル層(活性層)の部分の不純物濃度の独
立制御が容易である。この特徴を生かして、p型基板に
-型のエピタキシャル層を成長した基板を製造しバイ
ポーラLSIを作り込むと、トランジスタ間に深いp+
拡散領域を設けることで、個々のトランジスタ間を容易
に遮断でき、個別のトランジスタ間の電気的な干渉を防
止できる。またp+ (n+ )型基板にp- (n- )型の
エピタキシャル層を成長した基板を製造しCMOS−L
SIを作り込むと、pチャンネルトランジスタと隣接す
るnチャンネルトランジスタ間の寄生サイリスタを介し
たラッチアップ現象を防止できる。特に後者の「低抵抗
な基板/同一導電型で高抵抗な活性層」型の構造の基板
はエピタキシャル基板以外では実現するのが合理的であ
る。
First, in an epitaxial substrate, it is easy to independently control the impurity concentration in a bulk portion and an epitaxial layer (active layer) portion. Taking advantage of this feature, when a substrate in which an n -type epitaxial layer is grown on a p-type substrate is manufactured to form a bipolar LSI, a deep p +
By providing the diffusion region, the individual transistors can be easily cut off, and electrical interference between the individual transistors can be prevented. The p + (n +) type substrate p - (n -) type epitaxial layer to produce the substrate grow CMOS-L
When the SI is formed, a latch-up phenomenon via a parasitic thyristor between a p-channel transistor and an adjacent n-channel transistor can be prevented. In particular, it is reasonable to realize the latter substrate having a structure of “low-resistance substrate / active layer having the same conductivity type and high resistance” other than the epitaxial substrate.

【0004】また従来使用されてきたチョクラルスキー
法シリコン基板には、as-grown欠陥と呼ばれる空格子が
凝集した微少なボイドが内在しており、この様な基板を
使用してCMOS−LSIを作ると、as-grown欠陥が種
となってゲート酸化膜中に欠陥を生じ酸化膜の耐圧が劣
化すると言われている。この現象はLSIの集積化が進
み、個々のトランジスタを微細化するためにCMOS−
LSIのゲート酸化膜が薄膜化されるにつれ深刻な問題
となってきている。これに対しエピタキシャル層にはa
s−grown欠陥がはるかに少ないと言われており、
エピタキシャル基板を用いると信頼性の高いCMOS−
LSIの製造が容易になる。
[0004] In addition, the Czochralski silicon substrate which has been used conventionally has small voids called as-grown defects in which vacancies are aggregated, and a CMOS-LSI is formed by using such a substrate. It is said that when it is formed, as-grown defects become seeds to cause defects in the gate oxide film, thereby deteriorating the breakdown voltage of the oxide film. This phenomenon is caused by the progress of integration of LSI, and CMOS-
As the gate oxide film of the LSI is made thinner, it has become a serious problem. On the other hand, the epitaxial layer has a
It is said that s-grown defects are far less,
High reliability CMOS-
The manufacture of the LSI becomes easy.

【0005】また基板中に含まれる重金属不純物は、再
結合中心を形成しデバイス特性を著しく損なうので、最
近は表面近くの重金属不純物を除去するために、ゲッタ
リングと呼ばれるプロセス的処理を施すことが多い。エ
ピタキシャル基板、特に高濃度にボロン(B)を含む基
板を用いたエピタキシャル基板では、ゲッタリング処理
による重金属不純物除去が極めて効果的に行われること
が知られており、エピタキシャル基板を用いたデバイス
は動作特性が優れている。
Since heavy metal impurities contained in the substrate form recombination centers and significantly impair device characteristics, a process called gettering has recently been performed to remove heavy metal impurities near the surface. Many. It is known that in an epitaxial substrate, particularly an epitaxial substrate using a substrate containing boron (B) at a high concentration, the removal of heavy metal impurities by the gettering process is extremely effectively performed, and the device using the epitaxial substrate operates. Excellent characteristics.

【0006】[0006]

【発明が解決しようとする課題】こうして、種々の観点
から各種LSIの製造にとってエピタキシャル基板の使
用が望ましいとの認識が広まってきたが、その単純な製
造方法にも関わらず、エピタキシャル基板は製造にかな
りのコストを要し、その一層の普及を妨げている。
As described above, it has been widely recognized that it is desirable to use an epitaxial substrate for manufacturing various LSIs from various viewpoints. However, despite the simple manufacturing method, the epitaxial substrate is not suitable for manufacturing. It requires considerable cost and prevents its further spread.

【0007】その理由の一つは、特に基板が高濃度の不
純物を含む場合、本来活性層として必要とされる以上に
厚いエピタキシャル層が必要になることである。すなわ
ちLSI製造プロセスにおいては基板が1000℃前後
の高温にさらされることがあり、エピタキシャル層は、
基板に含まれる不純物が表面まで拡散しない程度に余裕
を持った厚さ(例えば10〜15μm)とする必要があ
る。エピタキシャル層の成長には、一般にジクロルシラ
ンやトリクロルシラン等のシリコンを含む原料ガスを熱
分解するCVD(Chemical Vapor Deposition)法が使
用されている。CVD法でこの様な厚さのエピタキシャ
ル層を成長することは可能であるが、1バッチ当りの投
入可能枚数が限られる、あるいは1バッチ毎に装置のメ
ンテナンスが必要となる等、製造上のスループットが低
い。
One of the reasons is that, particularly when the substrate contains a high concentration of impurities, an epitaxial layer thicker than originally required as an active layer is required. That is, in the LSI manufacturing process, the substrate may be exposed to a high temperature of around 1000 ° C.
The thickness needs to be large enough (for example, 10 to 15 μm) so that impurities contained in the substrate do not diffuse to the surface. In general, a CVD (Chemical Vapor Deposition) method for thermally decomposing a source gas containing silicon such as dichlorosilane or trichlorosilane is used for growing the epitaxial layer. It is possible to grow an epitaxial layer of such a thickness by the CVD method, but the throughput in manufacturing is limited, for example, the number of sheets that can be input per batch is limited, or maintenance of the apparatus is required for each batch. Is low.

【0008】また、エピタキシャル基板は集積度の高い
LSIの製造に使用されることが多いため、その表面も
高度の平滑性が要求され、かつ平滑化のための機械的処
理で生じる基板表面近傍のダメージ層を取り除くため、
一般にはCMP(Chemical Mechanical Polish)処理を
3回程度繰り返し行うが、これも大きなコストアップ要
因となる。すなわち、幾分粗れた表面を持つ基板であっ
ても、容易に平滑性に優れたエピタキシャル層を成長さ
せる方法の開発が望まれていた。
In addition, since epitaxial substrates are often used in the manufacture of highly integrated LSIs, their surfaces also require a high degree of smoothness, and the vicinity of the substrate surface generated by mechanical processing for smoothing is required. To remove the damage layer,
Generally, a CMP (Chemical Mechanical Polish) process is repeated about three times, which also causes a large cost increase. That is, it has been desired to develop a method for easily growing an epitaxial layer having excellent smoothness even on a substrate having a somewhat rough surface.

【0009】また、特開平5−283722号公報や特
開平7−302889号公報において、半導体基板の上
に成長した半導体薄膜を基板から剥離して、太陽電池や
SOI基板を製造する方法が開示されている。これらの
方法は、単結晶基板の上に成長した半導体薄膜を他の基
板に転写し、残った基板は再生して再び半導体薄膜の成
長に使用することを特徴とする。もし、これらの方法で
適当な回数使用した基板を、さらにエピタキシャル基板
の製造に用いると、1枚の基板から1枚以上の半導体薄
膜と、1枚のエピタキシャル基板を得ることができるの
で、半導体薄膜やエピタキシャル基板の製造コストを大
きく低減することが期待できる。
Japanese Patent Application Laid-Open Nos. 5-283722 and 7-302889 disclose a method of manufacturing a solar cell or SOI substrate by peeling a semiconductor thin film grown on a semiconductor substrate from the substrate. ing. These methods are characterized in that a semiconductor thin film grown on a single crystal substrate is transferred to another substrate, and the remaining substrate is reproduced and used again for growing the semiconductor thin film. If a substrate used an appropriate number of times by these methods is further used for manufacturing an epitaxial substrate, one or more semiconductor thin films and one epitaxial substrate can be obtained from one substrate. It can be expected that the manufacturing cost of an epitaxial substrate can be greatly reduced.

【0010】特にこれらの工程では通常p+ 基板が使用
されるので、表面に不純物濃度の低いエピタキシャル層
を形成すると、需要の多いp+ /p- 基板や、p+ /n
- 基板を作るのに好適である。ただ、この場合でも、半
導体薄膜の剥離が終了した基板の表面は、目視で明らか
な程度に荒れており平滑化の必要があるが、そのために
複雑な工程を通したのでは、コスト低減の効果があがら
ない。
In particular, since a p + substrate is usually used in these steps, if an epitaxial layer having a low impurity concentration is formed on the surface, a p + / p substrate or a p + / n, which is in high demand, is formed.
- it is preferable to make the substrate. However, even in this case, the surface of the substrate from which the semiconductor thin film has been peeled has been roughened to a degree that is evident to the naked eye and needs to be smoothed. Does not go up.

【0011】本発明はこの様な現状に鑑みなされたもの
であって、特性の優れた平滑性が良好で高品質なエピタ
キシャル基板を、低コストで製造することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and has as its object to manufacture a high-quality epitaxial substrate having excellent characteristics and good smoothness at low cost.

【0012】更に、太陽電池とエピタキシャル基板の製
造方法を組合わせることで、より経済的な半導体製造プ
ロセスを構築することを目的とする。
Another object of the present invention is to construct a more economical semiconductor manufacturing process by combining a method for manufacturing a solar cell and an epitaxial substrate.

【0013】[0013]

【課題を解決するための手段】本発明の液相成長法は、
粗い結晶面を有する基体の該結晶面を、半導体原料に対
し未飽和の金属溶液に接触させた後、半導体原料で過飽
和とされた金属溶液に接触させ、前記基体の前記結晶面
上に第1の半導体層を成長させるものである。
The liquid phase growth method of the present invention comprises:
The crystal face of the substrate having a rough crystal face is brought into contact with a metal solution that is unsaturated with respect to the semiconductor raw material, and then brought into contact with a metal solution that has been supersaturated with the semiconductor raw material. Is grown.

【0014】また本発明の液相成長法は、粗い結晶面を
有する基体の該結晶面を下方に向け水平に保持したま
ま、半導体原料に対し未飽和の金属溶液に接触させた
後、半導体原料で過飽和とされた金属溶液に接触させ、
前記基体の前記結晶面上に半導体層を成長させるもので
ある。
In the liquid phase growth method of the present invention, the semiconductor material is brought into contact with an unsaturated metal solution while the crystal surface of the substrate having a rough crystal surface is held horizontally with the crystal surface facing downward. Contact the supersaturated metal solution with
A semiconductor layer is grown on the crystal plane of the base.

【0015】本発明の半導体部材の製造方法は、上記本
発明の液相成長法を用いて形成された第1の半導体層を
有する基体を原材料として、分離層上に第2の半導体層
を有する第1の部材を作製する工程と、前記第2の半導
体層が内側に位置するように前記第1の部材と第2の部
材とを貼り合わせた後に、前記分離層により前記第1の
部材の前記第2の半導体層を分離して前記第2の部材側
に移設する工程と、を有するものである。
According to a method of manufacturing a semiconductor member of the present invention, a substrate having a first semiconductor layer formed by using the liquid phase growth method of the present invention is used as a raw material and a second semiconductor layer is provided on a separation layer. Forming a first member, and bonding the first member and the second member so that the second semiconductor layer is located inside; Separating the second semiconductor layer and transferring it to the second member side.

【0016】また本発明の半導体部材の製造方法は、少
なくとも、単結晶基体上に分離層を介して第1の半導体
層を有する部材を用意し、前記分離層により前記第1の
半導体層を前記単結晶基体から分離する工程(工程A)
と、分離後の前記単結晶基体を、半導体原料に対し未飽
和の金属溶液に接触させた後、半導体原料で過飽和とさ
れた金属溶液に接触させ、前記単結晶基体上に第2の半
導体層を液相エピタキシャル成長させてエピタキシャル
基体を作製する工程(工程B)と、を含むものである。
Further, in the method of manufacturing a semiconductor member according to the present invention, at least a member having a first semiconductor layer on a single crystal substrate via a separation layer is prepared, and the first semiconductor layer is formed by the separation layer. Step of separating from single crystal substrate (Step A)
And contacting the single crystal substrate after separation with a metal solution that is unsaturated with respect to the semiconductor raw material, and then contacting with a metal solution that is supersaturated with the semiconductor raw material to form a second semiconductor layer on the single crystal substrate. (Step B) of producing an epitaxial substrate by subjecting the compound to liquid phase epitaxial growth.

【0017】また本発明の半導体部材の製造方法は、少
なくとも、単結晶基体上に分離層を介して第1の半導体
層を有する第1の部材を用意し、前記分離層により前記
第1の半導体層を前記単結晶基体から分離する工程(工
程A)と、分離後の前記単結晶基体を、半導体原料に対
し未飽和の金属溶液に接触させた後、半導体原料で過飽
和とされた金属溶液に接触させ、前記単結晶基体上に第
2の半導体層を液相エピタキシャル成長させてエピタキ
シャル基体を作製する工程(工程B)と、前記エピタキ
シャル基体を原材料として、単結晶基体上に分離層を介
して第3の半導体層を有する第2の部材を形成した後、
この第2の部材について前記分離層により前記第3の半
導体層を前記単結晶基体から分離する工程(工程C)と
を含むものである。
Further, in the method of manufacturing a semiconductor member according to the present invention, at least a first member having a first semiconductor layer on a single crystal substrate via a separation layer is prepared, and the first semiconductor is formed by the separation layer. A step (step A) of separating a layer from the single-crystal substrate, and contacting the separated single-crystal substrate with a metal solution that is unsaturated with respect to the semiconductor raw material, Contacting the liquid crystal layer to form a second semiconductor layer on the single crystal substrate by liquid phase epitaxial growth to form an epitaxial substrate (step B); After forming the second member having the third semiconductor layer,
A step of separating the third semiconductor layer from the single crystal substrate by the separation layer (step C) for the second member.

【0018】また本発明の半導体部材の製造方法は、少
なくとも、単結晶基体上に分離層を介して第1の半導体
層を有する第1の部材を用意し、前記第1の半導体層が
内側に位置するように前記第1の部材と第2の部材とを
貼り合わせた後に前記分離層により前記第1の半導体層
を前記単結晶基体から分離して前記第2の部材側に移設
して第1の半導体部材を作製する工程(工程A)と、分
離後の前記単結晶基体を、半導体原料に対し未飽和の金
属溶液に接触させた後、半導体原料で過飽和とされた金
属溶液に接触させ、前記単結晶基体上に第2の半導体層
を液相エピタキシャル成長させて第2の半導体部材を作
製する工程(工程B)と、を含むものである。
Further, in the method of manufacturing a semiconductor member according to the present invention, at least a first member having a first semiconductor layer is provided on a single crystal substrate via a separation layer, and the first semiconductor layer is provided inside. After the first member and the second member are bonded so as to be located, the first semiconductor layer is separated from the single crystal base by the separation layer and transferred to the second member side. (1) a step of preparing a semiconductor member (step A), and contacting the separated single crystal substrate with a metal solution that is unsaturated with respect to the semiconductor raw material and then with a metal solution that is supersaturated with the semiconductor raw material. Forming a second semiconductor member by liquid phase epitaxial growth of the second semiconductor layer on the single crystal substrate (process B).

【0019】また本発明の半導体部材の製造方法は、少
なくとも、単結晶基体上に分離層を介して第1の半導体
層を有する第1の部材を用意し、前記分離層が内側に位
置するように前記第1の部材と第2の部材とを貼り合わ
せた後に前記分離層により前記第1の半導体層を前記単
結晶基体から分離して前記第2の部材側に移設して第1
の半導体部材を作製する工程(工程A)と、分離後の前
記単結晶基体を、半導体原料に対し未飽和の金属溶液に
接触させた後、半導体原料で過飽和とされた金属溶液に
接触させ、前記単結晶基体上に第2の半導体層を液相エ
ピタキシャル成長させて第2の半導体部材を作製する工
程(工程B)と、前記第2の半導体部材を原材料とし
て、単結晶基体上に分離層を介して第3の半導体層を有
する第3の部材を形成し、前記第3の部材の分離層が内
側に位置するように前記第3の部材と第4の部材とを貼
り合わせた後に前記第3の部材の分離層により前記第3
の半導体層を前記単結晶基体から分離して前記第4の部
材側に移設して第3の半導体部材を作製する工程(工程
C)とを含むものである。
Further, in the method of manufacturing a semiconductor member according to the present invention, at least a first member having a first semiconductor layer on a single crystal substrate via a separation layer is prepared, and the separation layer is positioned inside. After the first member and the second member are bonded to each other, the first semiconductor layer is separated from the single crystal base by the separation layer, and is moved to the second member side, and the first semiconductor layer is moved to the second member side.
(A) preparing a semiconductor member (step A) and contacting the separated single crystal substrate with a metal solution that is unsaturated with respect to the semiconductor raw material, and then brought into contact with a metal solution that is supersaturated with the semiconductor raw material. A step of producing a second semiconductor member by liquid phase epitaxial growth of a second semiconductor layer on the single crystal substrate (step B); and forming a separation layer on the single crystal substrate using the second semiconductor member as a raw material. Forming a third member having a third semiconductor layer with the third member interposed therebetween, and bonding the third member and the fourth member so that the separation layer of the third member is located inside; The third layer is formed by the separation layer of the third member.
Separating the semiconductor layer from the single crystal substrate and transferring the semiconductor layer to the fourth member side to produce a third semiconductor member (Step C).

【0020】なお、上記本発明において、結晶とは単結
晶、多結晶、微結晶等をいう。すなわち、非結晶(非晶
質)以外のものをいう。後述する実施形態、実施例にお
いては結晶が単結晶の場合を取りあげているが特に本発
明の液相成長法は単結晶基体に単結晶層を形成する場合
に限定されず、表面が多結晶、微結晶等の基体に多結
晶、微結晶等の半導体層を形成する場合にも適用でき
る。また、基体全体が結晶性を有する必要がなく、堆積
させようとする面が結晶性を有すればよい。
In the present invention, the crystals refer to single crystals, polycrystals, microcrystals and the like. That is, it means something other than non-crystal (amorphous). In the embodiments and examples described below, the case where the crystal is a single crystal is described, but the liquid phase growth method of the present invention is not particularly limited to the case where a single crystal layer is formed on a single crystal substrate, and the surface is polycrystalline. The present invention can also be applied to the case where a semiconductor layer such as a polycrystal or a microcrystal is formed on a base such as a microcrystal. Further, the entire substrate does not need to have crystallinity, and it is sufficient that the surface to be deposited has crystallinity.

【0021】また、基体及び単結晶基体は平板である必
要はなく、平面が湾曲した板、円筒形体、球形体等であ
ってもよい。
The substrate and the single crystal substrate do not need to be flat, but may be a plate having a curved flat surface, a cylindrical body, a spherical body, or the like.

【0022】従来、エピタキシャル基板は、CVD装置
を用いた気相エピタキシャル法か、分子線エピタキシャ
ル法によって製造されてきた。成長法としてはこの他に
液相エピタキシャル(LPE)法があるが、特に需要の
多いシリコンの製造方法としては殆ど顧みられて来なか
った。LPE法では、シリコン等の半導体を構成する元
素を溶し込んだ溶媒金属(メルト)に半導体基板を接触
させ、メルトを過飽和状態とすることで、半導体層を基
板表面に成長させる。原理は簡単ながら高温(一般には
1000℃前後)で大量のメルトを扱うのが難しく、量
産レベルの適切な成長装置が装置メーカーから供給され
てこなかったことが、普及の遅れた原因と思われる。
Conventionally, epitaxial substrates have been manufactured by a vapor phase epitaxial method using a CVD apparatus or a molecular beam epitaxial method. As another growth method, there is a liquid phase epitaxial (LPE) method. However, it has been hardly considered as a particularly demanding method for producing silicon. In the LPE method, a semiconductor layer is grown on a substrate surface by bringing a semiconductor substrate into contact with a solvent metal (melt) in which an element constituting a semiconductor such as silicon is dissolved to make the melt supersaturated. Although the principle is simple, it is difficult to handle a large amount of melt at a high temperature (generally around 1000 ° C.), and it is considered that the reason for the delay of the spread is that an appropriate growth apparatus at a mass production level has not been supplied from an apparatus maker.

【0023】しかし本発明者らは、鋭意検討の結果、特
開平10−189924号公報において詳細に説明され
る、メルトを扱うための適切な機構を設けたLPE成長
装置を用いて、多数の大面積基板上に数μm/分以上と
言うCVD法以上の成長速度で、数十μmの厚さの膜を
容易に成長することができた。その上LPE装置は、成
長後のメンテナンスも容易で、量産に向いていることが
分かった。またLPE法によるエピタキシャル成長膜
は、不純物濃度や欠陥密度なども通常のCVD法による
エピタキシャル膜と同等乃至それ以下であった。しかも
LPE法では、メルトの条件を調整することによって、
容易に基板表面の平滑性を向上でき、別のメルトを使用
する、またはメルトの条件を再調整すると、表面が平滑
化された基板にそのままエピタキシャル層が成長できる
ことがわかった。
However, as a result of intensive studies, the present inventors have made use of a large number of large-sized LPE growth apparatuses, which are described in detail in Japanese Patent Application Laid-Open No. 10-189924, and provided with an appropriate mechanism for handling a melt. A film having a thickness of several tens of μm could be easily grown on the area substrate at a growth rate of several μm / min or more, which is higher than the CVD method. In addition, it was found that the LPE device was easy to maintain after growth and was suitable for mass production. Further, the epitaxial growth film formed by the LPE method has an impurity concentration, a defect density, and the like that are equal to or lower than those of the epitaxial film formed by the ordinary CVD method. Moreover, in the LPE method, by adjusting the conditions of the melt,
It has been found that the smoothness of the substrate surface can be easily improved, and if another melt is used or the conditions of the melt are readjusted, the epitaxial layer can be grown on the substrate having the smoothed surface as it is.

【0024】従って本発明の方法によれば、同一の単結
晶基板から複数の半導体部材が得られた上に、さらにL
PE法の特徴を利用して基板表面の平滑化とエピタキシ
ャル成長とを一連の工程として実施できるので、エピタ
キシャル基板の製造の低コスト化に資するところも大で
ある。
Therefore, according to the method of the present invention, a plurality of semiconductor members are obtained from the same single crystal substrate,
Since the smoothing of the substrate surface and the epitaxial growth can be carried out as a series of steps by utilizing the characteristics of the PE method, it greatly contributes to the reduction in the cost of manufacturing the epitaxial substrate.

【0025】[0025]

【発明の実施の形態】[第1の実施形態]図1を用いて
説明する。まず坩堝111に入れたインジウム、ガリウ
ム、錫、アルミ、銅、亜鉛あるいはこれらの組み合わせ
等の金属を数百〜1000℃程度に加熱して溶かす。金
属や基板の酸化を防ぐため、窒素やアルゴン等の不活性
ガス、あるいは水素の様な還元性の雰囲気を保つのが望
ましい。この中に予め成長させようとする半導体の原料
(シリコン、ゲルマニウム、砒素、リン、等)を溶し込
む。半導体原料が溶けきらない内に半導体原料を引き上
げるか、十分融けきった後で半導体原料を引き上げて
も、メルトの温度を高めるとメルトは半導体原料に対し
未飽和となる。半導体原料が適度に溶け込んでいるが未
飽和のメルト112の中に、基板109を漬け込む(図
1(a))。もちろん、基板109を漬け込んだ後に温
度を上げ未飽和のメルトとしてもよい。図1(a)にお
いては、荒れた表面120を有する基板を示している
が、もちろん表面が十分平滑であっても構わない。未飽
和のメルトに対しては、基板からメルトへの溶け出しが
起こり、基板109の表面が113に示すように平滑化
される(図1(b))。ここで、未飽和のメルト112
にある程度の半導体原料を溶し込むのは、メルト中の半
導体原料の濃度が極端に低いと、基板表面からの半導体
原料の溶け出しが極端になり、却って基板表面にスプー
ンカット状の凹凸を生じるからである。未飽和状態のメ
ルトは、ある温度で飽和にした状態で5度〜100度、
好ましくは10度〜50度温度を上げて形成されるよう
な未飽和状態がよい。または、所定の温度でメルトが飽
和に達する時間の30%〜90%、好ましくは50%〜
80%の時間、半導体原料をメルトに溶かし込んで調整
された未飽和状態がよい。ただし、この場合、メルトの
内部で半導体原料が著しい濃度不均一を生じない様に、
所定の条件でメルトの撹拌を行いながら半導体原料を溶
し込むことが好ましい。未飽和メルトによる表面平滑化
は、表面粗さが10nm以下、より好ましくは5nmに
なるように行なう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] A description will be given with reference to FIG. First, a metal such as indium, gallium, tin, aluminum, copper, zinc, or a combination thereof put in the crucible 111 is heated to about several hundred to 1000 ° C. to be melted. In order to prevent oxidation of the metal or the substrate, it is desirable to maintain an inert gas such as nitrogen or argon, or a reducing atmosphere such as hydrogen. Semiconductor materials (silicon, germanium, arsenic, phosphorus, etc.) to be grown in advance are dissolved therein. Even if the semiconductor raw material is pulled up before the semiconductor raw material is completely melted, or if the semiconductor raw material is pulled up after being sufficiently melted, the melt becomes unsaturated with respect to the semiconductor raw material when the melt temperature is increased. The substrate 109 is immersed in the unsaturated melt 112 in which the semiconductor raw material is appropriately dissolved (FIG. 1A). Needless to say, the temperature may be increased after the substrate 109 is immersed, and an unsaturated melt may be obtained. Although FIG. 1A shows a substrate having a rough surface 120, the surface may of course be sufficiently smooth. For the unsaturated melt, the melt is melted from the substrate into the melt, and the surface of the substrate 109 is smoothed as shown by 113 (FIG. 1B). Here, the unsaturated melt 112
The reason for dissolving a certain amount of the semiconductor raw material is that if the concentration of the semiconductor raw material in the melt is extremely low, the semiconductor raw material melts out of the substrate surface extremely, causing spoon-cut irregularities on the substrate surface. Because. Unsaturated melt is 5 to 100 degrees saturated at a certain temperature,
Preferably, the unsaturated state is formed such that the temperature is increased by 10 to 50 degrees. Alternatively, 30% to 90%, preferably 50% to 90% of the time when the melt reaches saturation at a predetermined temperature.
Preferably, the unsaturated state is adjusted by dissolving the semiconductor raw material in the melt for 80% of the time. However, in this case, in order not to cause a significant non-uniform concentration of the semiconductor raw material inside the melt,
It is preferable to dissolve the semiconductor raw material while stirring the melt under predetermined conditions. The surface smoothing with the unsaturated melt is performed so that the surface roughness becomes 10 nm or less, more preferably 5 nm.

【0026】次に、表面が平滑化された基板113を、
半導体原料で過飽和とされたメルト114に漬ける(図
1(c))。過飽和のメルトを形成するためには、金属
溶液に十分な半導体原料を溶かした後、若干温度を下げ
れば良い。過飽和のメルト114に漬けられた基板11
3の表面には、メルトから溶けきれなくなった半導体原
料が沈積し、基板が単結晶であればエピタキシャル膜1
15が成長する。なお図1(c)においては、エピタキ
シャル膜115が基板113の一面だけに成長するよう
に描いてあるが、実際には反対側の面にも成長が起こ
る。これを避ける必要があれば、裏面にダミーの基板を
貼り合わせて成長を行うか、2枚の基板を背中合わせに
して成長を行えば良い。エピタキシャル膜115を数μ
m以上に厚く成長するには、メルト114の温度を徐々
に下げていけば良い。メルトの温度の異なる2つの坩堝
を用意してもよいが、同一の坩堝111に入れたメルト
を最初未飽和に調整して基板109を漬け表面を溶解さ
せた後、メルトの温度を下げて過飽和とし、表面にエピ
タキシャル膜115を成長することもできる。
Next, the substrate 113 whose surface has been smoothed is
It is immersed in a melt 114 supersaturated with a semiconductor material (FIG. 1 (c)). In order to form a supersaturated melt, the temperature may be lowered slightly after dissolving a sufficient amount of the semiconductor material in the metal solution. Substrate 11 immersed in supersaturated melt 114
3 is deposited on the surface of the semiconductor material, which is no longer meltable from the melt.
15 grows. In FIG. 1C, the epitaxial film 115 is drawn so as to grow on only one surface of the substrate 113, but actually, the growth also occurs on the opposite surface. If it is necessary to avoid this, the growth may be performed by attaching a dummy substrate to the back surface or by growing the two substrates back to back. Several μm of epitaxial film 115
In order to grow the melt 114 thicker than m, the temperature of the melt 114 may be gradually lowered. Two crucibles with different melt temperatures may be prepared, but the melt placed in the same crucible 111 is first adjusted to be unsaturated, the substrate 109 is immersed to dissolve the surface, and then the melt temperature is lowered to supersaturate. Then, the epitaxial film 115 can be grown on the surface.

【0027】こうしてエピタキシャル基板116が形成
される。なお、荒れた表面とは、具体的には、鏡面研磨
されていない面、あるいは表面の少なくとも一部に露出
した多孔質領域を有する基板などである。ここでいう多
孔質とは例えば後述するSiウェハの陽極化成やSiウ
ェハへの水素等のイオン注入工程を経て形成されている
ものである。本実施形態により、たとえ荒れた表面を持
つ基板であっても容易にエピタキシャルウェハを形成す
ることができる。
Thus, an epitaxial substrate 116 is formed. Note that the rough surface is specifically a surface that has not been mirror-polished, or a substrate that has a porous region exposed on at least a part of the surface. The porous material is formed through, for example, a process of anodizing a Si wafer and implanting hydrogen or the like into the Si wafer, which will be described later. According to this embodiment, an epitaxial wafer can be easily formed even on a substrate having a rough surface.

【0028】[第2の実施形態]次に、本発明の第1の
実施形態を用いた応用例を示す。
[Second Embodiment] Next, an application example using the first embodiment of the present invention will be described.

【0029】図2(a)は、図1に示す方法を用いて得
られるエピタキシャルウェハである。
FIG. 2A shows an epitaxial wafer obtained by using the method shown in FIG.

【0030】まずエピタキシャル層420の部分を陽極
化成する。表面の一部を化成しても、ウェハ全体を化成
してもよい。図2(b)では、エピタキシャル層の厚さ
分だけ化成した場合を示しているが、エピタキシャル層
厚より薄い厚さ分だけ化成してもよいし、又エピタキシ
ャル層420の厚さより深いところまで化成してもよ
い。また、陽極化成時における電流密度を変えることに
よっても孔密度を変えることができる。例えば、最表面
に低多孔度の多孔質層、その下部領域に機械的強度の弱
い高多孔度の多孔質層を形成することができる。
First, the portion of the epitaxial layer 420 is anodized. A part of the surface may be formed, or the entire wafer may be formed. FIG. 2B shows the case where the chemical conversion is performed by the thickness of the epitaxial layer. However, the chemical conversion may be performed by the thickness smaller than the thickness of the epitaxial layer, or the chemical conversion may be performed to a depth deeper than the thickness of the epitaxial layer 420. May be. Also, the pore density can be changed by changing the current density during anodization. For example, a low-porosity porous layer can be formed on the outermost surface, and a high-porosity porous layer with low mechanical strength can be formed in the lower region.

【0031】次に図2(c)に示すように、非多孔質単
結晶シリコン層402を形成する。当該形成は、熱CV
D、光CVD、プラズマCVDなどのCVD法やスパッ
タリング法、あるいはMBE法を用いることができる。
Next, as shown in FIG. 2C, a non-porous single-crystal silicon layer 402 is formed. The formation is performed by thermal CV
D, a CVD method such as photo CVD or plasma CVD, a sputtering method, or an MBE method can be used.

【0032】もちろん、前述の液相成長法を用いてもよ
い。
Of course, the above-mentioned liquid phase growth method may be used.

【0033】図2では、非多孔質単結晶として単結晶シ
リコン層を成長させる場合を示しているが、GaAs,
InP,GaN,InGaAsP,AlGaAs等の化
合物半導体であってもよい。
FIG. 2 shows a case where a single crystal silicon layer is grown as a non-porous single crystal.
A compound semiconductor such as InP, GaN, InGaAsP, or AlGaAs may be used.

【0034】次に非多孔質単結晶層402表面に絶縁層
403を形成する(図2(d))。例えば、表面を酸化
する。この絶縁層形成工程は後の工程で図2(c)の基
体425と貼り合わせられる基体の貼り合わせ対象面側
に絶縁層等を有している場合には省略できる。
Next, an insulating layer 403 is formed on the surface of the non-porous single crystal layer 402 (FIG. 2D). For example, oxidize the surface. This insulating layer forming step can be omitted in a case where an insulating layer or the like is provided on the side to be bonded of the base to be bonded to the base 425 in FIG.

【0035】次に、第2の基板404と貼り合わせる
(図2(e))。
Next, it is bonded to the second substrate 404 (FIG. 2E).

【0036】図2では、第2の基板として表面にSiO
2 を有するSi基板を示したが、これに限定されるもの
ではなく、単なるSi基板、石英または板状若しくはフ
ィルム状のプラスチック等の光透過性基板であってもよ
い。
In FIG. 2, SiO 2 is formed on the surface as a second substrate.
Although a Si substrate having 2 is shown, the present invention is not limited to this, and may be a simple Si substrate or a light-transmitting substrate such as quartz or plate-like or film-like plastic.

【0037】ここで、貼り合わされて形成された構造体
を多層構造体と称する(図2(f))。
Here, the structure formed by bonding is referred to as a multilayer structure (FIG. 2 (f)).

【0038】なお、SOI基板をつくる場合には、第1
の基板と第2の基板とを絶縁層を介して貼り合わせれば
よく、その一例が例えば非多孔質単結晶層402上に絶
縁層を形成することである。これにかわり第2の基板自
体を絶縁物としたり、第2の基板上に絶縁層421を形
成してもよい。図2では第1及び第2の基板の両方に絶
縁層を形成しているが、絶縁層は第1の基板か第2の基
板かの一方に設ければよく、必ずしも両方に絶縁層を形
成する必要はない。勿論、絶縁シート等の絶縁体を介し
て第1の基板と第1の基板とを貼り合わせることも可能
である。
When an SOI substrate is manufactured, the first
The second substrate and the second substrate may be attached to each other with an insulating layer interposed therebetween, and one example thereof is to form an insulating layer on the non-porous single crystal layer 402, for example. Instead, the second substrate itself may be used as an insulator, or the insulating layer 421 may be formed over the second substrate. In FIG. 2, the insulating layer is formed on both the first and second substrates. However, the insulating layer may be provided on one of the first substrate and the second substrate, and the insulating layer is not necessarily formed on both. do not have to. Needless to say, the first substrate and the first substrate can be attached to each other with an insulator such as an insulating sheet interposed therebetween.

【0039】そして図2(g)に示すように多層構造体
を多孔質層を利用して分離する。分離方法としては、引
張り、せん断、加圧等の外力による分離や、くさび等を
分離層となる多孔質層401やその付近に挿入する方法
や水やエッチング液、あるいは気体等の流体を細いノズ
ルから分離層付近に吹きつける方法がある。とくに、ウ
ォータージェットにより、多孔質層401で分離するこ
とが好ましい。
Then, as shown in FIG. 2G, the multilayer structure is separated using a porous layer. Examples of the separation method include separation by external force such as pulling, shearing, and pressurization, a method of inserting a wedge or the like into or near the porous layer 401 serving as a separation layer, or a method in which a fluid such as water, an etching solution, or a gas is used in a thin nozzle. There is a method of spraying near the separation layer. In particular, it is preferable that separation is performed at the porous layer 401 by a water jet.

【0040】こうして半導体基板423(図ではSOI
基板)が形成される。半導体基板423表面にポーラス
層が残留していたり、表面性が悪い場合は、選択エッチ
ング(例えば、HFを含む溶液や、HF+H2 2を含
む溶液、HF+H2 2 +エチルアルコールを含む溶
液、又はHF+H2 2+イソプロピルアルコールを含
む溶液)や研磨(例えば、CMP)、研削を施す。
Thus, the semiconductor substrate 423 (SOI in the figure)
A substrate is formed. When a porous layer remains on the surface of the semiconductor substrate 423 or the surface property is poor, selective etching (for example, a solution containing HF, a solution containing HF + H 2 O 2 , a solution containing HF + H 2 O 2 + ethyl alcohol, Alternatively, a solution containing HF + H 2 O 2 + isopropyl alcohol), polishing (for example, CMP), or grinding is performed.

【0041】更に、水素アニールにより表面の平滑性向
上を図ってもよい。水素アニールの温度としては、80
0℃〜1200℃程度が好ましく用いられる。
Further, the surface smoothness may be improved by hydrogen annealing. The hydrogen annealing temperature is 80
A temperature of about 0 ° C to 1200 ° C is preferably used.

【0042】一般に使用されているチョクラルスキー法
のウェハをそのまま使用する場合に比べ、本発明の方法
で形成したエピタキシャル基板を使用してSOI基板を
製造した方が、SOI基板の表面に積層欠陥が少ない傾
向が見られる。これはチョクラルスキー法のウェハに
は、その製法上かなりの酸素が含まれ、この酸素が非多
孔質単結晶シリコン層402の成長工程に先立って基板
表面に酸素誘起欠陥を生じ、この欠陥が核となって非多
孔質単結晶シリコン層402に積層欠陥を生じるのに対
し、本発明の方法で採用している液相成長法では、成長
したエピタキシャル層420に含まれる酸素が少なく、
欠陥の核が形成され難いためと考えられる。また、陽極
化成には最適だが比較的高価な低抵抗な(たとえば、P
+ウェハ)ウェハを用いずとも、エピタキシャル層42
0にドープを行うことで同じ効果が得られるため、製造
コスト低減の観点からも好ましい。
When an SOI substrate is manufactured using an epitaxial substrate formed by the method of the present invention, stacking faults are more likely to occur on the surface of the SOI substrate than when a generally used Czochralski wafer is used as it is. Tend to be small. This is because the wafer of the Czochralski method contains considerable oxygen due to its manufacturing method, and this oxygen causes oxygen-induced defects on the substrate surface prior to the growth step of the non-porous single-crystal silicon layer 402, and this defect is While stacking faults occur in the non-porous single-crystal silicon layer 402 as nuclei, the liquid phase growth method employed in the method of the present invention has a low oxygen content in the grown epitaxial layer 420,
It is considered that the nucleus of the defect is hardly formed. In addition, it is most suitable for anodization but is relatively expensive and has low resistance (for example, P
+ Wafer) Without using a wafer, the epitaxial layer 42
Since the same effect can be obtained by doping 0, it is preferable from the viewpoint of reduction in manufacturing cost.

【0043】分離後、図2(g)の424に示すよう
に、第1の基板400の一部である基板424が得られ
る。図2(b)での多孔質層厚がエピタキシャル層42
0の層厚よりも十分薄い場合には、基板424は第1の
基板400全体が含まれていることになる。必要に応じ
て基板424は、表面平坦性をあげるため研磨、研削や
水素アニールあるいは選択エッチングあるいはこれらの
組み合わせを施した後、再利用することができる。再度
SOIの形成に用いてもよいが、もちろん、基板424
に前述の実施形態1の工程を施し、エピタキシャルウェ
ハを作製してもよい。
After the separation, a substrate 424 which is a part of the first substrate 400 is obtained as shown at 424 in FIG. The thickness of the porous layer in FIG.
If the thickness is sufficiently smaller than 0, the substrate 424 includes the entire first substrate 400. If necessary, the substrate 424 can be reused after being subjected to polishing, grinding, hydrogen annealing, selective etching, or a combination thereof to improve the surface flatness. It may be used again for forming the SOI, but of course, the substrate 424
May be subjected to the steps of Embodiment 1 described above to produce an epitaxial wafer.

【0044】なお、分離層となる多孔質シリコン層上に
非多孔質単結晶層を有する基板425は、図3に示すよ
うに、基体426に水素(正イオンあるいは負イオ
ン)、希ガス(He,Ar等)をイオン注入し分離層と
なるイオン注入層427(マイクロバブル層、あるいは
微小気泡層)を形成することによっても得ることができ
る。この点に関しては、特開平5−211128号公報
に詳しく記載されている。
As shown in FIG. 3, a substrate 425 having a non-porous single crystal layer on a porous silicon layer serving as a separation layer has hydrogen (positive ions or negative ions) and a rare gas (He , Ar, etc.) to form an ion-implanted layer 427 (microbubble layer or microbubble layer) serving as a separation layer. This point is described in detail in JP-A-5-211128.

【0045】[第3の実施形態]本実施形態は第1の実
施形態により作製されるエピタキシャルウェハを用いて
太陽電池を作製する場合である。
[Third Embodiment] The present embodiment relates to a case where a solar cell is manufactured using the epitaxial wafer manufactured according to the first embodiment.

【0046】図4(a)は、第1の実施形態の応用例に
より得られるエピタキシャルウェハを示している。
FIG. 4A shows an epitaxial wafer obtained by an application of the first embodiment.

【0047】まず、分離層となる多孔質層を陽極化成に
より形成する(図4(b))。化成領域については、前
述の実施形態2と同様である。
First, a porous layer serving as a separation layer is formed by anodization (FIG. 4B). The formation region is the same as that of the second embodiment.

【0048】次に図4(c),(d)に示すように、p
-型の半導体薄膜102を形成後、拡散法等を用いてn
+ 層103を形成する。もちろん導電型は互いに逆で
も、又拡散法を用いなくてもpn接合をつくることがで
きればよい。
Next, as shown in FIGS. 4C and 4D, p
- after the formation of the semiconductor thin film 102 of the mold, n using the diffusion method or the like
+ Layer 103 is formed. Of course, the conductivity types may be opposite to each other, and it is sufficient if a pn junction can be formed without using a diffusion method.

【0049】その後図4(e)に示すように、グリッド
電極104を形成する。もちろん図4(e)に示す基板
下部に電極を形成しても太陽電池として機能するが、こ
こでは更に以下の工程を付加した。
Thereafter, as shown in FIG. 4E, a grid electrode 104 is formed. Of course, even if an electrode is formed under the substrate shown in FIG. 4E, the electrode functions as a solar cell, but here, the following steps are further added.

【0050】すなわち、図4(f)に示すように透明な
シート(剥離用基材)105を透明な接着剤で貼り付け
る。
That is, as shown in FIG. 4F, a transparent sheet (peeling substrate) 105 is attached with a transparent adhesive.

【0051】そして図4(g)に示すごとく多孔質層1
01で分離する。
Then, as shown in FIG.
Separate by 01.

【0052】図4(h)に示すように裏面電極107を
つけ、太陽電池が完成する。
As shown in FIG. 4H, the back electrode 107 is attached, and the solar cell is completed.

【0053】分離の際、多孔質層151が残留する場合
を示している。ただし、残留した多孔質層151によ
る、非多孔質単結晶シリコン層402を透過してきた太
陽光の吸収が無視できない場合や、多孔質層151と裏
面電極107との接触抵抗が高い場合には、多孔質層1
51を除去した方が良い。
The case where the porous layer 151 remains during the separation is shown. However, when the absorption of sunlight transmitted through the non-porous single-crystal silicon layer 402 by the remaining porous layer 151 cannot be ignored, or when the contact resistance between the porous layer 151 and the back electrode 107 is high, Porous layer 1
It is better to remove 51.

【0054】なお、剥離後の基板109は、残留ポーラ
ス層を除去した後、再度太陽電池の作製に再利用した
り、SOI基板の作製や実施形態1の工程を施し、エピ
タキシャルウェハとして転用することもできる。
After removing the residual porous layer, the substrate 109 after peeling may be reused for manufacturing a solar cell again, or may be manufactured as an SOI substrate or subjected to the steps of Embodiment 1 to be diverted as an epitaxial wafer. Can also.

【0055】[第4の実施形態]図5で本発明の方法の
典型的な一例を説明する。ここではシリコンの場合を説
明する。工程Aは半導体薄膜の製造工程である。なお、
ここでは特に半導体薄膜を太陽電池として利用する場合
について説明するが、もちろんこれに限定されるもので
はない。
[Fourth Embodiment] A typical example of the method of the present invention will be described with reference to FIG. Here, the case of silicon will be described. Step A is a step of manufacturing a semiconductor thin film. In addition,
Here, a case where a semiconductor thin film is used as a solar cell will be particularly described, but the present invention is not limited to this.

【0056】まず図5(a),(b)に示すように、単
結晶基板100の表面に分離層を形成するが、ここでは
分離層として多孔質層101を形成する。この他の分離
層については別途説明する。多孔質層101を制御性良
く形成するには、比抵抗0.005〜0.1Ωcm程度
の低抵抗なp型(p+ )の基板の使用が好適であるが、
より高抵抗な基板であっても、表面に予めCVD,LP
E、熱拡散等の方法でp+ の層を形成しておいても同様
に使用できる。また結晶の面方位としては、(100)
や(111)などの一般に流通している物が好適に用い
られる。
First, as shown in FIGS. 5A and 5B, a separation layer is formed on the surface of the single crystal substrate 100. Here, a porous layer 101 is formed as the separation layer. Other separation layers will be described separately. In order to form the porous layer 101 with good controllability, it is preferable to use a low-resistance p-type (p + ) substrate having a specific resistance of about 0.005 to 0.1 Ωcm.
Even if the substrate has higher resistance, CVD, LP
Even if a p + layer is formed by a method such as E or thermal diffusion, it can be used similarly. The plane orientation of the crystal is (100)
Commonly distributed materials such as and (111) are preferably used.

【0057】まず、フッ酸の溶液の中に単結晶基板10
0と対向電極(不図示)を漬け、基板が正となるように
通電する(陽極化成処理)。こうすると基板100の表
面でシリコンが電気化学反応により溶解するが、フッ酸
の濃度が高く、かつ流れる電流を適正に保つと、シリコ
ンの溶解が局所的に進み、大きさ数百オングストローム
程度の微細な孔が複雑に絡みながら成長し、多孔質層1
01が形成される。多孔質層101の孔の占める体積の
割合は、通電する電流を増すほど大きくなり、処理の途
中で電流値を変えると、孔の大きさの異なる複数の層が
形成できる。
First, the single crystal substrate 10 was placed in a solution of hydrofluoric acid.
0 and a counter electrode (not shown) are immersed and energized so that the substrate becomes positive (anodizing treatment). In this case, silicon is dissolved by an electrochemical reaction on the surface of the substrate 100. However, when the concentration of hydrofluoric acid is high and the flowing current is appropriately maintained, the dissolution of silicon proceeds locally, and the fineness of several hundred angstroms is reduced. Pores grow intricately and entangle, forming a porous layer 1
01 is formed. The proportion of the volume occupied by the pores in the porous layer 101 increases as the current flowing increases. If the current value is changed during the processing, a plurality of layers having different pore sizes can be formed.

【0058】次いで、図5(c)に示すように、表面に
多孔質層101が形成された単結晶基板に半導体薄膜1
02を成長させる。その厚さは太陽電池への応用の場合
は典型的には5〜50μmである。成長には、LPE
法、熱CVD法、プラズマCVD法等の方法を利用でき
るが、特にLPE法や熱CVD法を用いると、良質のエ
ピタキシャル成長膜を得ることができる。またLPE法
を用いると厚さ20μm以上の膜が容易に成長できる。
LPE法については後に詳しく説明する。
Next, as shown in FIG. 5C, a semiconductor thin film 1 was placed on a single crystal substrate having a porous layer 101 formed on the surface.
Grow 02. Its thickness is typically 5-50 μm for solar cell applications. For growth, LPE
A method such as a CVD method, a thermal CVD method, or a plasma CVD method can be used. In particular, when the LPE method or the thermal CVD method is used, a high-quality epitaxially grown film can be obtained. When the LPE method is used, a film having a thickness of 20 μm or more can be easily grown.
The LPE method will be described later in detail.

【0059】太陽電池とするために、半導体接合を形成
するには、成長の途中からドーパントを半導体薄膜10
2に導入する、または成長の終わった半導体薄膜にドー
パント拡散剤を塗布しドーパントを半導体薄膜102中
に熱拡散する、等の方法を用いることができる。103
は形成されたn+層である。さらに図5(e)に示すよ
うに、表面から電流を取り出すため、櫛の歯状の導電性
のインクのパターンを半導体表面に印刷しさらに焼成し
て、グリッド電極104を形成する。
In order to form a semiconductor junction for a solar cell, a dopant is added to the semiconductor thin film 10 during the growth.
2 or a method of applying a dopant diffusing agent to the grown semiconductor thin film and thermally diffusing the dopant into the semiconductor thin film 102. 103
Is the formed n + layer. Further, as shown in FIG. 5E, in order to extract a current from the surface, a comb-shaped conductive ink pattern is printed on the semiconductor surface and baked to form the grid electrode 104.

【0060】次いで図5(f)に示すように、表面に剥
離用基材105として、透明なシートを透明な接着剤で
貼付ける。剥離用基材105としてはポリカーボネート
やPET等の様な可撓性に富んだ透明樹脂フィルムを用
いることもできるし、ガラス板の様な剛直な基材を用い
ることもできる。ついで、図5(g)に示すように、基
板100を固定して剥離用基材105に力を加えると、
微細な孔が形成され脆くなっている多孔質層101の部
分が破壊し、この部分から半導体薄膜102が剥離す
る。可撓性のある剥離用基材105が使用されている場
合は、基材の端を咥えたローラーを回転しながらめくる
様に力を加えると、半導体薄膜102は端から順次剥離
できる。剛直な基材を用いている場合は、多孔質層10
1にクサビを打込むことによって半導体薄膜102を分
離できる。また剥離用基材105を急冷する、急加熱す
る等の熱衝撃を加え、基板との熱膨張率差により半導体
薄膜102を分離することもできる。また、既述の水等
の流体ジェット等を用いて分離することもできる。
Next, as shown in FIG. 5 (f), a transparent sheet is adhered to the surface as a release substrate 105 with a transparent adhesive. As the peeling substrate 105, a transparent resin film having high flexibility such as polycarbonate or PET can be used, or a rigid substrate such as a glass plate can be used. Next, as shown in FIG. 5 (g), when the substrate 100 is fixed and a force is applied to the peeling substrate 105,
The portion of the porous layer 101 that has been made brittle by forming fine holes is broken, and the semiconductor thin film 102 is separated from this portion. In the case where a flexible peeling substrate 105 is used, the semiconductor thin film 102 can be sequentially peeled from the edge by applying a force to turn while rotating a roller holding the edge of the substrate. When a rigid substrate is used, the porous layer 10
The semiconductor thin film 102 can be separated by implanting wedges in the semiconductor thin film 102. Further, the semiconductor thin film 102 can be separated by applying a thermal shock such as rapid cooling or rapid heating of the peeling substrate 105 and a difference in thermal expansion coefficient from the substrate. The separation can also be performed by using the above-mentioned fluid jet such as water.

【0061】図5(i)に示すように、さらに剥離され
た半導体薄膜102の裏面に、電流を取り出す為金属シ
ート等の裏面電極107を貼りつけると、太陽電池10
8が完成する。あえて、半導体薄膜102上に多孔質層
を残存させ、入射する太陽光の吸収率を高めてもよい。
As shown in FIG. 5 (i), a back electrode 107 such as a metal sheet is attached to the back surface of the separated semiconductor thin film 102 in order to extract a current.
8 is completed. A porous layer may be left on the semiconductor thin film 102 to increase the absorptance of incident sunlight.

【0062】剥離が終わった基板109は通常、多孔質
層101の残さなどにより、凹凸が形成され全く光沢が
失われている。この様な表面の状態は、アルカリ溶液に
よるエッチングや、電解研磨法により大幅に改善するこ
とができる。図5(h)に示す、この様に再生された基
板110は再度、工程Aにおいて単結晶基板100とし
て使用することができる。特に(111)基板を使用す
ると、目視で若干の曇りが残っている程度の状態まで再
生すると、工程Aにおいて好適に再使用できる。多孔質
層101は通常5〜10μm程度の厚さであり、単結晶
基板100は工程Aを1回通す毎に5〜10μm程度厚
さが減少するが、一般に流通している如き厚さ600μ
m程度の単結晶基板を用いるならば、工程Aを10回程
度繰り返すことは困難ではない。
The substrate 109 which has been peeled off usually has unevenness due to the residue of the porous layer 101 and the like, and the gloss is completely lost. Such a surface condition can be greatly improved by etching with an alkaline solution or electrolytic polishing. The substrate 110 thus regenerated as shown in FIG. 5H can be used again as the single crystal substrate 100 in the step A. In particular, when the (111) substrate is used, it can be suitably reused in the step A if the film is regenerated to a state where slight clouding remains visually. The thickness of the porous layer 101 is usually about 5 to 10 μm, and the thickness of the single crystal substrate 100 is reduced by about 5 to 10 μm each time the process A is performed once.
If a single crystal substrate of about m is used, it is not difficult to repeat step A about 10 times.

【0063】一回又は2回以上繰り返した工程Aが終了
すると、最後に基板109が残るが、この基板を用いて
工程Bを実施しエピタキシャル基板を製造する。
When the step A, which is repeated once or twice or more, is completed, the substrate 109 is left at the end, and the substrate B is used to perform the step B to manufacture an epitaxial substrate.

【0064】エピタキシャル基板では成長後の結晶の表
面に対して平滑性が厳しく要求される。具体的には、エ
ピタキシャル基板の場合には、フォトリソグラフィー工
程で使用される露光装置の焦点深度から許容される平滑
性が決まり、露光領域(20×20mm程度)内部にお
いて、デザインルール程度が目安となり0.3μm以下
が求められ、目視で荒れが認められる状態では使用が困
難である。この精度を達成する為一般にはラッピング、
エッチング、ポリッシングの一連の工程が求められる。
In an epitaxial substrate, smoothness is required strictly on the surface of a crystal after growth. Specifically, in the case of an epitaxial substrate, the permissible smoothness is determined from the depth of focus of the exposure apparatus used in the photolithography process, and the design rule is a guideline inside the exposure area (about 20 × 20 mm). It is required to be 0.3 μm or less, and it is difficult to use it in a state where roughness is visually observed. To achieve this accuracy, generally wrapping,
A series of steps of etching and polishing are required.

【0065】本発明の方法においては、より簡易な工程
Bで上記の精度を達成し、引き続いてエピタキシャル成
長をする。まず坩堝112に入れたインジウム、ガリウ
ム、錫、アルミ、銅、亜鉛等の金属を数百〜1000℃
程度に加熱して溶かす。金属や基板の酸化を防ぐため、
窒素やアルゴン等の不活性ガス、あるいは水素の様な還
元性の雰囲気を保つのが望ましい。この中に予め半導体
原料(シリコン、ゲルマニウム、砒素、リン、等)を溶
し込む。半導体原料が溶けきらない内に半導体原料を引
き上げるか、十分融けきった後で半導体原料を引き上げ
ても、メルトの温度を高めるとメルトは半導体原料に対
し未飽和となる。
In the method of the present invention, the above precision is achieved in a simpler process B, and epitaxial growth is subsequently performed. First, a metal such as indium, gallium, tin, aluminum, copper, zinc or the like put in the crucible 112 is heated to several hundred to 1000 ° C
Heat to the desired level and dissolve. To prevent oxidation of metals and substrates,
It is desirable to maintain an inert gas such as nitrogen or argon, or a reducing atmosphere such as hydrogen. Semiconductor materials (silicon, germanium, arsenic, phosphorus, etc.) are previously dissolved therein. Even if the semiconductor raw material is pulled up before the semiconductor raw material is completely melted, or if the semiconductor raw material is pulled up after being sufficiently melted, the melt becomes unsaturated with respect to the semiconductor raw material when the melt temperature is increased.

【0066】図5(j)に示すように、半導体原料が適
度に溶け込んでいるが未飽和のメルト112の中に、剥
離後の基板109を漬け込む。図5(k)に示すように
未飽和のメルトに対しては、基板からメルトへの溶け出
しが起こり、基板109の表面に残っている多孔質層の
残さなどが溶けて、表面が平滑化された基板113が作
製される。ここで、未飽和のメルト112にある程度の
半導体原料を溶し込むのは、メルト中の半導体原料の濃
度が極端に低いと、基板表面からの半導体原料の溶け出
しが極端になり、却って基板表面にスプーンカット状の
凹凸を生じるからである。
As shown in FIG. 5J, the peeled substrate 109 is immersed in the unsaturated melt 112 in which the semiconductor raw material is appropriately melted. As shown in FIG. 5 (k), for the unsaturated melt, melting from the substrate to the melt occurs, the residue of the porous layer remaining on the surface of the substrate 109 melts, and the surface is smoothed. The substrate 113 is manufactured. Here, the reason for dissolving a certain amount of the semiconductor raw material into the unsaturated melt 112 is that if the concentration of the semiconductor raw material in the melt is extremely low, the semiconductor raw material is extremely dissolved from the substrate surface, and rather the substrate surface is melted. This is because spoon-cut irregularities occur on the surface.

【0067】次に、図5(l)に示すように、表面が平
滑化された基板113を、別の坩堝の、半導体原料で過
飽和とされたメルト114に漬ける。過飽和のメルトを
形成するためには、金属溶液に十分な半導体原料を溶か
した後、若干温度を下げれば良い。過飽和のメルト11
4に漬けられた基板113の表面には、メルトから溶け
きれなくなった半導体原料が沈積し、基板が単結晶なの
でエピタキシャル膜115が成長する。メルト114か
ら引き上げることで図5(m)に示すエピタキシャル基
板116が作製される。なお図5(l)においては、エ
ピタキシャル膜115が基板109の一面だけに成長す
るように描いてあるが、実際には反対側の面にも成長が
起こる。これを避ける必要があれば、裏面にダミーの基
板を貼り合わせて成長を行うか、2枚の基板を背中合わ
せにして成長を行えば良い。エピタキシャル膜115を
数μm以上に厚く成長するには、メルト114の温度を
徐々に下げていけば良い。また同一の坩堝111に入れ
たメルトを最初未飽和に調整して基板109を漬け表面
を溶解させた後、メルトの温度を下げて過飽和とし、表
面にエピタキシャル膜115を成長することもできる。
Next, as shown in FIG. 5 (l), the substrate 113 whose surface has been smoothed is immersed in a melt 114 supersaturated with a semiconductor material in another crucible. In order to form a supersaturated melt, the temperature may be lowered slightly after dissolving a sufficient amount of the semiconductor material in the metal solution. Supersaturated melt 11
On the surface of the substrate 113 immersed in 4, a semiconductor raw material that is no longer melted from the melt is deposited, and the epitaxial film 115 grows because the substrate is a single crystal. By pulling up from the melt 114, an epitaxial substrate 116 shown in FIG. In FIG. 5 (l), the epitaxial film 115 is drawn so as to grow only on one surface of the substrate 109, but actually, the growth also occurs on the opposite surface. If it is necessary to avoid this, the growth may be performed by attaching a dummy substrate to the back surface or by growing the two substrates back to back. In order to grow the epitaxial film 115 to a thickness of several μm or more, the temperature of the melt 114 may be gradually lowered. Alternatively, the melt placed in the same crucible 111 may be first adjusted to be unsaturated, the substrate 109 may be immersed to melt the surface, and then the melt temperature may be lowered to make the melt supersaturated, and the epitaxial film 115 may be grown on the surface.

【0068】図6において本発明の方法で平滑性の高い
エピタキシャル基板が製造できる理由として考えられる
メカニズムを説明する。図6(a)は、水平に保持され
た剥離後の単結晶基板202を、主面を下に向け未飽和
のメルト201に漬けた状態を示す。この状態では時間
の経過と共に半導体の溶け出しが起こり、半導体原料の
濃度が高くなって密度が低下したメルトは、下を向いた
基板202の主面に沿って蓄積される。その際、凸部2
03から優先的に溶け出しが起こり、一方凹部204に
は半導体原料の密度が高いメルトが集中するため、半導
体原料が溶け出難くなる。こうしてメルトに漬けた直後
の表面205は次第に206で示すように表面の凹凸の
コントラストが低下した表面となる。なお、ここで半導
体の溶け出しは下を向いた主面だけで起こるように描い
てあるが、実際には反対側の面からも溶け出しが起こ
る。これを避けるには、裏面にダミーの基板を貼り合わ
せて溶解を行えば良い。
Referring to FIG. 6, a possible mechanism for producing an epitaxial substrate having high smoothness by the method of the present invention will be described. FIG. 6A shows a state in which a single crystal substrate 202 that has been separated and held horizontally is immersed in an unsaturated melt 201 with its main surface facing down. In this state, the melt of the semiconductor occurs with the passage of time, and the melt whose density has decreased due to an increase in the concentration of the semiconductor raw material accumulates along the main surface of the substrate 202 facing downward. At that time, the convex part 2
Melting occurs preferentially from 03, while melt having a high density of the semiconductor raw material is concentrated in the concave portion 204, so that the semiconductor raw material is less likely to be melted. The surface 205 immediately after being immersed in the melt in this way gradually becomes a surface in which the contrast of the surface irregularities is reduced as indicated by 206. In this case, the semiconductor is leached out only on the main surface facing down, but actually leaching also occurs from the opposite surface. In order to avoid this, a dummy substrate may be attached to the back surface to perform melting.

【0069】この基板202を過飽和のメルト207に
漬ける。この場合も、残存する凸部203の表面近傍よ
り、凹部204の表面近傍の方が半導体原料の密度が高
まるため成長が早く、メルトに漬けた直後の表面208
は最終的には209に示すように殆ど完全に平滑な表面
になるものと思われる。
This substrate 202 is immersed in a supersaturated melt 207. Also in this case, the density of the semiconductor raw material is higher in the vicinity of the surface of the concave portion 204 than in the vicinity of the surface of the remaining convex portion 203, so that the growth is faster and the surface 208 immediately after being immersed in the melt.
Is expected to eventually become almost completely smooth as shown in 209.

【0070】なお本発明の方法では、単結晶基板202
全面に渡り存在する基板厚さムラもある程度改善できる
が、当初のムラが大きく改善が不十分な場合には、工程
Bに入る前に、単結晶基板202の表面をラッピングし
ておくのが効果的である。ラッピングだけでは、十分な
平滑性が得られず、また基板表面近傍にダメージ層が残
るが、本発明の方法によればこれらは効果的に改善でき
る。
In the method of the present invention, the single crystal substrate 202
The thickness unevenness existing over the entire surface can be reduced to some extent, but if the initial unevenness is large and the improvement is insufficient, it is effective to wrap the surface of the single crystal substrate 202 before entering the step B. It is a target. Lapping alone does not provide sufficient smoothness and leaves a damaged layer near the surface of the substrate, but these can be effectively improved by the method of the present invention.

【0071】なお、以上の説明においては、1枚の単結
晶シリコン基板を繰り返して用いて、複数の薄膜単結晶
シリコン太陽電池と1枚のシリコンエピタキシャル基板
を製造する例を説明してきたが、本発明の方法を用いて
複数のSOI基板と1枚のシリコンエピタキシャル基板
を製造することもできる。もちろん、1枚の単結晶シリ
コンを繰り返し用いて、複数のSOI基板、複数の薄膜
単結晶シリコン太陽電池と1枚のエピタキシャル基板を
作製することもできる。またシリコン以外にGaAs,
GaN,InP等の化合物半導体の単結晶基板を用いて
複数の薄膜化合物半導体と1枚の半導体基板を得る、ま
たはヘテロエピタキシャル法を利用して、1枚の単結晶
シリコン基板から、複数の薄膜化合物半導体と、1枚の
シリコンエピタキシャル基板を得るために本発明の方法
を利用することもできる。このように、分離層を利用し
たSOIあるいは太陽電池の製造方法と、表面平坦化機
能をも含む液相エピタキシャル成長の方法(実施形態
1)を組み合わせることで、より経済的な半導体製造プ
ロセスを構築することができる。
In the above description, an example of manufacturing a plurality of thin-film single-crystal silicon solar cells and one silicon epitaxial substrate by repeatedly using one single-crystal silicon substrate has been described. A plurality of SOI substrates and one silicon epitaxial substrate can be manufactured by using the method of the present invention. Needless to say, a plurality of SOI substrates, a plurality of thin-film single-crystal silicon solar cells, and one epitaxial substrate can be manufactured by repeatedly using one piece of single-crystal silicon. In addition, GaAs,
A plurality of thin film compound semiconductors and one semiconductor substrate are obtained by using a single crystal substrate of a compound semiconductor such as GaN or InP, or a plurality of thin film compounds are obtained from one single crystal silicon substrate by using a heteroepitaxial method. The method of the present invention can also be used to obtain a semiconductor and a single silicon epitaxial substrate. As described above, a more economical semiconductor manufacturing process is constructed by combining the SOI or solar cell manufacturing method using the separation layer with the liquid phase epitaxial growth method (Embodiment 1) that also has a surface planarization function. be able to.

【0072】もちろん、本実施形態で得られるエピタキ
シャルウェハ116を用いて、実施形態2や3に示すS
OI基板や太陽電池を作製することもできる。
Of course, using the epitaxial wafer 116 obtained in this embodiment,
An OI substrate and a solar cell can also be manufactured.

【0073】この場合常に、エピタキシャル層を積むの
で分離層等の形成による膜厚減少を防ぐことができる。
In this case, since the epitaxial layer is always stacked, a decrease in the film thickness due to the formation of the separation layer or the like can be prevented.

【0074】[0074]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0075】[実施例1]本実施例においては、単結晶
シリコンのインゴットをスライスしたままの状態のウェ
ハを基板としてエピタキシャル基板を製造する例を説明
する。従来エピタキシャル基板の製造には、スライスの
後、ラッピング、エッチング、ポリッシングを行って表
面の平滑性を高めた基板を使用していた。すなわちスラ
イスしたままの表面は平滑性が悪いばかりでなく、ダメ
ージが内部まで及んでおり、この上にエピタキシャル層
を成長すると、欠陥が発生しやすかったからである。
[Embodiment 1] In this embodiment, an example in which an epitaxial substrate is manufactured using a wafer in a state where a single crystal silicon ingot is sliced as a substrate will be described. Conventionally, in the production of an epitaxial substrate, a substrate whose surface has been smoothed by lapping, etching, and polishing after slicing has been used. That is, the surface as sliced has not only poor smoothness but also damage to the inside, and when an epitaxial layer is grown thereon, defects are likely to occur.

【0076】スライスしたままのp型の基板の表面粗さ
を触針式表面粗さ計で測定した所(テンコール・インス
ツルメンツ社製のalpha-step200を用いて50μmを走
査し、ピーク・ツー・バレイの高低差を測定した。後述
する実施例における〜μm程度の平面粗さの測定も同装
置を用いた。)、平均粗さ1μmであり目視でも光沢が
なかった。次いで、液相成長装置の坩堝中の900℃の
インジウムに多結晶シリコンを溶し込んだ後温度を10
00℃にあげて、未飽和のメルトを調整した。この中に
ラッピングをかけた基板を、主面を下に向け水平を保持
しながら漬け込んだ。この状態で約20分放置してから
基板を引き上げ、確認のため基板を外部に取り出した。
その表面の平均粗さは5nm以下で光沢が得られた。表
面の平均粗さは、ランクテーラーホブソン社製の Nanos
tep を用いて50μmを走査し、ピーク・ツー・バレイ
の高低差を測定した(後述する実施例においても同装置
を用いて表面の平均粗さを測定した。)。次に900℃
のインジウムに多結晶シリコンを溶し込んで調整した別
のメルトを−0.5℃/分で徐冷し、880℃となった
ところでメルト114の中に主面を下に向け水平を保持
しながら基板を10分漬け込んだところ、約5μmの単
結晶シリコン膜がエピタキシャル成長した。この膜の表
面の平均粗さは2nm以下となっていた。表面の平均粗
さは、ランクテーラーホブソン社製の Nanostep を用い
て50μmを走査し、ピーク・ツー・バレイの高低差を
測定した(後述する実施例においても同装置を用いて表
面の平均粗さを測定した。)。SIMS法によると、C
及びOの濃度は1016cm-3以下、インジウムは1015
cm-3以下で検出不可能であった。ホール移動度測定か
ら、このエピタキシャル膜はp- 型であることが分かっ
た。また積層欠陥の表面密度は102 cm-2以下で特性
の良好なp/p- 基板が得られていた。
The surface roughness of the p-type substrate as sliced was measured with a stylus type surface roughness meter (50 μm was scanned using an alpha-step 200 manufactured by Tencor Instruments, and the peak-to-valley was scanned). The same apparatus was used for the measurement of plane roughness of about μm in Examples described later.), The average roughness was 1 μm, and there was no gloss visually. Then, after polycrystalline silicon was dissolved in indium at 900 ° C. in a crucible of a liquid phase growth apparatus, the temperature was increased to 10 ° C.
The temperature was raised to 00 ° C. to adjust the unsaturated melt. The wrapped substrate was immersed therein while keeping the main surface downward and horizontal. After leaving the substrate for about 20 minutes in this state, the substrate was pulled up, and the substrate was taken out for confirmation.
Gloss was obtained when the average roughness of the surface was 5 nm or less. The average surface roughness is Nanos manufactured by Rank Taylor Hobson.
Scanning was performed at 50 μm using tep, and the height difference of peak-to-valley was measured (the average roughness of the surface was measured using the same apparatus in the examples described later). Then 900 ° C
Another melt prepared by dissolving polycrystalline silicon in indium was gradually cooled at −0.5 ° C./min. When the temperature reached 880 ° C., the main surface was kept horizontal with the main surface facing downward in the melt 114. While the substrate was immersed for 10 minutes, a single-crystal silicon film of about 5 μm grew epitaxially. The average roughness of the surface of this film was 2 nm or less. The average roughness of the surface was measured using a Nanostep (manufactured by Rank Taylor Hobson) at 50 μm, and the height difference of peak-to-valley was measured (the average roughness of the surface was also measured using the same apparatus in Examples described later). Was measured.). According to the SIMS method, C
And the concentration of O is 10 16 cm −3 or less, and the concentration of indium is 10 15 cm −3.
It could not be detected below cm -3 . From the hole mobility measurement, it was found that this epitaxial film was p - type. The surface density of stacking faults was 10 2 cm -2 or less, and a p / p - substrate having good characteristics was obtained.

【0077】比較のため、同様にスライスしたままの基
板を用いてCVD装置で単結晶Si膜を5μmエピタキ
シャル成長した。成長条件は以下の通りである。ソース
ガスとして水素で希釈したジクロルシラン(SIH2
2 )を流した。流量は水素180L/分、ジクロルシ
ラン0.5L/分である。圧力は80Torr、成長温
度は950℃とした。成長した膜の表面の平均粗さは1
μm以上で、基板表面の荒れを引き継いでいた。また積
層欠陥は105 cm-2以上で、エピタキシャル基板とし
ては実用に向かないことが分かった。
For comparison, a single-crystal Si film was epitaxially grown to a thickness of 5 μm by a CVD apparatus using a substrate as sliced in the same manner. The growth conditions are as follows. Dichlorosilane (SIH 2 C) diluted with hydrogen as a source gas
l 2 ) was flushed. The flow rate is 180 L / min of hydrogen and 0.5 L / min of dichlorosilane. The pressure was 80 Torr, and the growth temperature was 950 ° C. The average roughness of the surface of the grown film is 1
With a thickness of at least μm, the roughness of the substrate surface was inherited. Further, the stacking fault was 10 5 cm −2 or more, which proved to be unsuitable for practical use as an epitaxial substrate.

【0078】[実施例2]本実施例においては、1枚の
単結晶シリコン基板から、複数の薄膜単結晶シリコン太
陽電池と、1枚のp+ /p- エピタキシャル基板を製造
する例を説明する。
[Embodiment 2] In this embodiment, an example in which a plurality of thin-film single-crystal silicon solar cells and one p + / p - epitaxial substrate are manufactured from one single-crystal silicon substrate will be described. .

【0079】(工程A)図5を用いて本実施例の工程を
説明する。面方位(111)比抵抗0.01Ωcmのp
+ 型の5インチφ単結晶シリコン基板100と、これと
同じ大きさの白金電極(不図示)を、5cmの間隔で対
向させテフロンのバットの中に保持した。この中にフッ
酸(49重量%)とエタノールの体積比1:0.1の混
合液を満たした。この状態で基板100が正になるよう
に電圧を印加し、始めの5分間1A、最後に1分間3A
の電流を流したところ、基板100の表面に多孔質層1
01が形成された。ここで多孔質層101は、途中で電
流値を増加させたことに対応して微細孔の体積比(ポロ
シティ)の異なる2種類の層からなり、表面から深い層
でポロシティが大きくなった。続いてこの基板を液相成
長装置にセットした。
(Step A) The steps of this embodiment will be described with reference to FIG. Plane orientation (111) p of specific resistance 0.01Ωcm
A + type 5 inch φ single crystal silicon substrate 100 and a platinum electrode (not shown) of the same size as this were opposed to each other at an interval of 5 cm and held in a Teflon bat. This was filled with a mixed solution of hydrofluoric acid (49% by weight) and ethanol at a volume ratio of 1: 0.1. In this state, a voltage is applied so that the substrate 100 becomes positive, and 1 A for 5 minutes at the beginning and 3 A for 1 minute at the end.
When a current of?
01 was formed. Here, the porous layer 101 was composed of two types of layers having different volume ratios (porosity) of the micropores corresponding to the increase in the current value on the way, and the porosity increased in the layer deeper from the surface. Subsequently, the substrate was set in a liquid phase growth apparatus.

【0080】液相成長装置の内部は水素を常時流し還元
雰囲気が保たれている。坩堝に入ったインジウムを95
0℃に加熱し溶解した中に、Bでp型とされた多結晶シ
リコン基板を十分な時間放置してメルトを形成した。多
孔質層が形成された基板をメルト外に保持したまま、水
素還元雰囲気を1050℃に加熱し10分間放置した。
この間に多孔質層101の表面が改質された。この後雰
囲気を冷却し、930℃になった所で基板をメルトに漬
け込んだ。その後−1℃/分の速度で15分間冷却を続
け、基板をメルトから引き上げたところ、厚さ約15μ
mのシリコン膜102が成長していた。この膜はホール
伝導度を測定した所、弱いp(p- )型であった。この
シリコン膜102の表面にリンを含む拡散剤をスピンコ
ーターで塗布し、拡散炉に入れ窒素雰囲気で900℃で
30分熱拡散を行い表面をn+ 層103とし、半導体接
合を形成した。
In the inside of the liquid phase growth apparatus, a reducing atmosphere is maintained by constantly flowing hydrogen. 95 indium in crucible
While heating and melting at 0 ° C., the polycrystalline silicon substrate made p-type with B was left for a sufficient time to form a melt. With the substrate on which the porous layer was formed kept outside the melt, the hydrogen reducing atmosphere was heated to 1050 ° C. and left for 10 minutes.
During this time, the surface of the porous layer 101 was modified. Thereafter, the atmosphere was cooled, and the substrate was immersed in the melt at 930 ° C. Thereafter, cooling was continued for 15 minutes at a rate of -1 ° C./min.
m of the silicon film 102 was grown. When this film was measured for hole conductivity, it was found to be weak p (p ) type. A diffusing agent containing phosphorus was applied to the surface of the silicon film 102 by a spin coater, placed in a diffusion furnace, and thermally diffused in a nitrogen atmosphere at 900 ° C. for 30 minutes to form an n + layer 103 on the surface to form a semiconductor junction.

【0081】さらにその表面にスクリーン印刷機を用い
て銀ペーストを櫛の歯状のパターンに印刷・焼成してグ
リッド電極104を形成した。表面再結合を抑えるため
のパシベーション層(不図示)を、n+ 層の表面に設け
てもよい。パシベーション層としては、例えばシラン
(SiH4 )とアンモニア(NH3 )からプラズマCV
D法で堆積される窒化シリコン膜が好適に用いられる。
この後ポリカーボネートのシート105を透明なエポキ
シ接着剤で貼り付けた。
Further, the grid electrode 104 was formed by printing and baking silver paste on the surface in a comb tooth pattern using a screen printing machine. A passivation layer (not shown) for suppressing surface recombination may be provided on the surface of the n + layer. As the passivation layer, for example, silane (SiH 4 ) and ammonia (NH 3 ) are used to form a plasma CV.
A silicon nitride film deposited by the method D is preferably used.
Thereafter, a polycarbonate sheet 105 was attached with a transparent epoxy adhesive.

【0082】次にポリカーボネートのシート105の表
面に−70℃の冷気を吹き付けた所、熱衝撃により半導
体薄膜102が基板100から剥離した。これはシート
105が冷却され収縮して、ストレスが多孔質層101
に加わり、微細孔の形成によって脆くなった多孔質層1
01が、破壊された為と思われる。剥離した半導体薄膜
の裏面に、銀を主剤とする導電性接着剤で銅のシートを
貼付け、裏面電極107とし、薄膜単結晶シリコン太陽
電池108を形成した。
Next, when cold air at −70 ° C. was blown onto the surface of the polycarbonate sheet 105, the semiconductor thin film 102 was separated from the substrate 100 by thermal shock. This is because the sheet 105 is cooled and contracted, and the stress is applied to the porous layer 101.
Layer that has become brittle due to the formation of micropores
It seems that 01 was destroyed. A copper sheet was adhered to the rear surface of the peeled semiconductor thin film with a conductive adhesive mainly containing silver to form a rear electrode 107, thereby forming a thin film single crystal silicon solar cell.

【0083】一方、半導体薄膜102が剥離されて残っ
た基板100の表面は、多孔質層101の一部が残り全
く光沢がなかったが、アルカリ溶液でエッチングした
所、目視で薄い曇りは見られるもののほぼ平滑な面が得
られた。この基板の表面に再度多孔質層101を形成
し、以下同様にして工程Aを繰り返し、さらに9枚の薄
膜単結晶シリコン太陽電池108を形成した。
On the other hand, the surface of the substrate 100 from which the semiconductor thin film 102 has been peeled off has no gloss at all because a part of the porous layer 101 remains, but when it is etched with an alkaline solution, a slight clouding is visually observed. However, an almost smooth surface was obtained. The porous layer 101 was formed again on the surface of the substrate, and the process A was repeated in the same manner as described above to form nine thin-film single-crystal silicon solar cells 108.

【0084】(工程B)工程Aで残った基板109を用
いてエピタキシャル基板を製造した。基板109の表面
粗さを触針式表面粗さ計で測定した所、平均粗さ2μm
であり目視でも光沢がなかった。また基板の全面に渡る
厚さムラを測定したところ±25μmであった。まず基
板表面にアルミナ粉でラッピングをかけ、厚さムラを±
10μmとした。また平均粗さも0.5μmまで改善さ
れたが、依然として目視で光沢が無かった。次いで、液
相成長装置の坩堝111中の900℃のインジウムに多
結晶シリコンを溶し込んだ後温度を1000℃にあげ
て、未飽和のメルト112を調整した。
(Step B) An epitaxial substrate was manufactured using the substrate 109 left in the step A. When the surface roughness of the substrate 109 was measured with a stylus type surface roughness meter, the average roughness was 2 μm.
And there was no gloss visually. When the thickness unevenness over the entire surface of the substrate was measured, it was ± 25 μm. First, lapping the substrate surface with alumina powder,
It was 10 μm. The average roughness was also improved to 0.5 μm, but there was still no gloss visually. Next, after melt | dissolving polycrystalline silicon in 900 degreeC indium in the crucible 111 of a liquid phase growth apparatus, the temperature was raised to 1000 degreeC and the unsaturated melt 112 was adjusted.

【0085】この中にラッピングをかけた基板109
を、主面を下に向け水平を保持しながら漬け込んだ。こ
の状態で約10分放置してから基板を引き上げ、確認の
ため基板113を外部に取り出した。その表面の平均粗
さは0.03μm以下で光沢が得られた。次に900℃
のインジウムに十分Bドープのp型多結晶シリコンを溶
し込んで調整した別のメルト114を−0.5℃/分で
徐冷し、880℃となったところでメルト114の中に
主面を下に向け水平を保持しながら基板113を30分
漬け込んだところ、約15μmのエピタキシャル成長膜
115が成長した。この膜の表面の平均粗さは0.01
μm以下となっていた。またSIMS法によりBのドー
プ濃度は1016cm-3、C及びOの濃度は1016cm-3
以下、さらにInは1015cm-3以下で検出不可能であ
った。また積層欠陥の表面密度は102 cm-2以下で、
特性の良好なp+ /p- 基板が得られたことが分かっ
た。 [実施例3]本実施例においては、1枚の単結晶シリコ
ン基板から実施例1とは異なる製法の複数の薄膜単結晶
シリコン太陽電池と、1枚のn/n- エピタキシャル基
板を製造する例を説明する。
The wrapped substrate 109 is placed therein.
Was immersed while keeping the main surface downward and horizontal. After leaving the substrate for about 10 minutes in this state, the substrate was pulled up, and the substrate 113 was taken out for confirmation. The gloss was obtained when the average roughness of the surface was 0.03 μm or less. Then 900 ° C
Another melt 114 prepared by dissolving p-type polycrystalline silicon sufficiently doped with B in indium is gradually cooled at −0.5 ° C./min. When the substrate 113 was immersed for 30 minutes while maintaining the horizontal position downward, an epitaxially grown film 115 of about 15 μm grew. The average roughness of the surface of this film is 0.01
μm or less. According to the SIMS method, the doping concentration of B is 10 16 cm -3 and the concentrations of C and O are 10 16 cm -3.
In the following, In was not detectable at 10 15 cm −3 or less. The surface density of stacking faults is 10 2 cm -2 or less,
It was found that ap + / p - substrate having good characteristics was obtained. [Embodiment 3] In this embodiment, a plurality of thin-film single-crystal silicon solar cells manufactured by a method different from that of Embodiment 1 and one n / n - epitaxial substrate are manufactured from one single-crystal silicon substrate. Will be described.

【0086】(工程A)図7(a)に示す6インチ角の
n型シリコン基板300に、図7(b)に示す様に、水
素イオンの加速エネルギーを1MeVとしドーズ量を1
17cm-2として、水素イオン301を注入した。これ
によりシリコン基板中に原子状水素の注入領域302が
形成された。注入深さは約25μmであった。次に図7
(c)に示すように、プラズマCVD法で基板温度を3
00℃として、シリコンの表面にp+ 型の微結晶シリコ
ン膜305を堆積し、半導体接合を形成した。さらにこ
の上にマスクを掛けて厚さ0.1μmのNiを蒸着しグ
リッド電極のパターンを形成し、このパターンに沿って
Cuを厚さ10μmメッキして、図7(d)に示すよう
なグリッド電極306とした。図7(e)に示すよう
に、その表面に酸化チタンの塗布液を塗布した上にガラ
ス板を被せ、剥離用基材307とし、500℃で焼成し
たところ、酸化チタンが焼成されガラス板307と接着
されると同時に、水素イオン注入領域302で水素が遊
離し微細な空孔を形成し空孔領域304となり、ついに
はこの部分から半導体薄膜303が剥離した(図7
(f))。図7(h)に示すように半導体膜303の裏
面に、実施例1と同様にして裏面電極309を形成し薄
膜単結晶Si太陽電池310を得た。なお、貼り合わせ
基体側面に流体(例えば水やエッチング液などの液体あ
るいは希ガスや窒素ガス等の気体)を吹き付けて剥離す
ることもできる。
(Step A) As shown in FIG. 7B, the hydrogen ion acceleration energy is set to 1 MeV and the dose is set to 1 on the 6-inch square n-type silicon substrate 300 shown in FIG.
Hydrogen ions 301 were implanted at 0 17 cm -2 . As a result, an atomic hydrogen implantation region 302 was formed in the silicon substrate. The implantation depth was about 25 μm. Next, FIG.
(C) As shown in FIG.
At a temperature of 00 ° C., a p + -type microcrystalline silicon film 305 was deposited on the surface of silicon to form a semiconductor junction. Further, a mask is hung thereon to deposit Ni with a thickness of 0.1 μm to form a grid electrode pattern, and Cu is plated with a thickness of 10 μm along this pattern to form a grid as shown in FIG. The electrode 306 was used. As shown in FIG. 7 (e), a coating solution of titanium oxide is applied to the surface of the glass substrate, and the glass plate is covered with the glass plate. Simultaneously with the bonding, hydrogen is liberated in the hydrogen ion implanted region 302 to form fine holes to form a hole region 304, and the semiconductor thin film 303 is finally separated from this portion (FIG. 7).
(F)). As shown in FIG. 7H, a back electrode 309 was formed on the back surface of the semiconductor film 303 in the same manner as in Example 1 to obtain a thin-film single-crystal Si solar cell 310. In addition, a fluid (for example, a liquid such as water or an etching liquid or a gas such as a rare gas or a nitrogen gas) may be sprayed on the side surface of the bonded substrate to be separated.

【0087】図7(g)に示す、残った基板300の表
面は光沢がなかったが、アルカリ溶液で処理した所、平
滑な面が得られた。この基板に再度水素イオンを打込
み、以下同様にして工程Aを繰り返しさらに4枚の薄膜
単結晶シリコン太陽電池310を製造した。なお、水素
イオンの打ち込みはプラズマイオン注入技術(例えば、
WO98/52216号公報に記載されるPIII(Plasma immersion
ion implantation)技術)を用いることもできる。
Although the surface of the remaining substrate 300 shown in FIG. 7 (g) was not glossy, when it was treated with an alkaline solution, a smooth surface was obtained. Hydrogen ions were implanted into this substrate again, and step A was repeated in the same manner as above to produce four more thin-film single-crystal silicon solar cells 310. The implantation of hydrogen ions is performed by a plasma ion implantation technique (for example,
PIII (Plasma immersion) described in WO98 / 52216
ion implantation) can also be used.

【0088】(工程B)残った基板308を用いてエピ
タキシャル基板を製造した。基板308の表面の平均粗
さは1.0μm、厚さムラ±15μmであった。本実施
例においては、厚さムラが比較的少なかったのでラッピ
ングは行わなかった。まず液相成長装置の坩堝312に
入れた980℃のインジウムにリンでn型とされた多結
晶シリコンを溶し込んだ後温度を1000℃にあげて、
未飽和のメルト313を調整した。この中に、剥離後の
基板308を主面を下に向け水平に保持しつつ漬け込ん
だ。引き続きメルトをよく撹拌しながら−0.2℃/分
の割合で徐冷した。温度の低下に伴い、未飽和だったメ
ルトは過飽和のメルト315となった。メルトが950
℃となったところで、基板308を引き上げた所、厚さ
約10μmのエピタキシャル成長膜315が表面に成長
していた。その表面の平均粗さは1nm以下、またSI
MS法によるとPのドープ濃度は1016cm-3、C及び
Oの濃度は1016cm-3以下、Inは1015cm-3以下
で検出出来なかった。また積層欠陥の表面密度を評価し
たところ102 cm-2以下で、特性の良好なn/n-
板で製造できたことが分かった。
(Step B) Using the remaining substrate 308, an epitaxial substrate was manufactured. The average roughness of the surface of the substrate 308 was 1.0 μm, and the thickness unevenness was ± 15 μm. In this example, lapping was not performed because the thickness unevenness was relatively small. First, polycrystalline silicon converted into n-type with phosphorus is melted into indium at 980 ° C. in crucible 312 of the liquid phase growth apparatus, and then the temperature is increased to 1000 ° C.
Unsaturated melt 313 was prepared. In this, the substrate 308 after peeling was immersed while holding the main surface horizontally with the main surface facing down. Subsequently, the melt was gradually cooled at a rate of −0.2 ° C./min while stirring well. As the temperature decreased, the unsaturated melt became a supersaturated melt 315. Melt is 950
When the temperature reached ° C., when the substrate 308 was pulled up, an epitaxially grown film 315 having a thickness of about 10 μm was grown on the surface. The average roughness of the surface is 1 nm or less.
According to the MS method, the doping concentration of P was 10 16 cm −3 , the concentrations of C and O were 10 16 cm −3 or less, and In was not detected at a concentration of 10 15 cm −3 or less. Also, when the surface density of stacking faults was evaluated, it was found that it could be manufactured on an n / n - substrate with good characteristics at 10 2 cm -2 or less.

【0089】[実施例4]本実施例においては、1枚の
単結晶シリコン基板を用いて、複数のSOI基板と、1
枚のp/n/p+ エピタキシャル基板を製造する例を説
明する。
[Embodiment 4] In this embodiment, a single single crystal silicon substrate is used, and a plurality of SOI substrates and one
An example of manufacturing one p / n / p + epitaxial substrate will be described.

【0090】(工程A)図8(a)に示す5インチφの
(100)p+ 型(比抵抗0.01Ωcm)の第1の単
結晶Si基板400を、フッ酸とエタノールを体積比で
2:1とした化成液で、電流1Aで12分化成し、図8
(b)に示すように、多孔質Si層401を形成した。
この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Si層401の孔の内壁は熱酸化膜
で覆われた。次に図8(c)に示すように、多孔質Si
層401上に、熱CVD法で圧力80Torr、基板温
度950℃を保持しつつ、ソースガスとしてジクロルシ
ランと水素を、各々毎分0.5Lと180L流して、厚
さ1μmの単結晶Si層402をエピタキシャル成長し
た。さらに図8(d)に示すように、エピタキシャルS
i層402の表面に、熱酸化によって100nmのSi
2 層403を形成した。
(Step A) A 5-inch φ (100) p + -type (single-resistance 0.01 Ωcm) first single-crystal Si substrate 400 shown in FIG. In a 2: 1 chemical solution, the cells were differentiated into 12 at a current of 1 A.
As shown in (b), a porous Si layer 401 was formed.
This substrate was oxidized at 400 ° C. for 1 hour in an oxygen atmosphere. Due to this oxidation, the inner wall of the hole of the porous Si layer 401 was covered with the thermal oxide film. Next, as shown in FIG.
On the layer 401, while maintaining a pressure of 80 Torr and a substrate temperature of 950 ° C. by a thermal CVD method, dichlorosilane and hydrogen are flowed as source gases at 0.5 L and 180 L per minute, respectively, to form a single-crystal Si layer 402 having a thickness of 1 μm. It was epitaxially grown. Further, as shown in FIG.
100 nm of Si is formed on the surface of the i-layer 402 by thermal oxidation.
An O 2 layer 403 was formed.

【0091】次に図8(e)に示すように、SiO2
403表面と、別に用意した厚さ500nmのSiO2
層を表面に形成したSi基板404とを重ね合わせ接触
させた後、900℃で2時間熱処理し、貼り合わせた。
両SiO2層403,404は貼り合わされてSiO2
405となる(図8(f))。次いで、貼り合わせた基
板の両面にプレートを接着剤で接着し(不図示)、2枚
のプレートを互いに引き離す方向に力を加えたところ、
多孔質Si層401から分離した(図8(g))。さら
に残った多孔質Si層を、フッ酸と30%過酸化水素水
との体積比1:5の混合液に漬け、撹拌しながら選択エ
ッチングした。エピタキシャルSi層402はエッチン
グされずに残り、単結晶Siをエッチ・ストップの材料
として、剥離後残っていた多孔質Siは選択エッチング
され、完全に除去された。単結晶Siの該エッチング液
に対するエッチング速度は極めて低く、多孔質層のエッ
チング速度との選択比は105 以上にも達し、単結晶S
iのエッチング量(数十オングストローム程度)は実用
上無視できる。
[0091] Next Figure 8 (e), the and the SiO 2 layer 403 surface, a thickness of 500nm separately prepared SiO 2
After the layer and the Si substrate 404 having a layer formed on the surface were brought into contact with each other, they were heat-treated at 900 ° C. for 2 hours and bonded.
The two SiO 2 layers 403 and 404 are bonded to form the SiO 2 layer 405 (FIG. 8F). Next, a plate was adhered to both sides of the bonded substrate with an adhesive (not shown), and a force was applied in a direction to separate the two plates from each other.
Separated from the porous Si layer 401 (FIG. 8 (g)). Further, the remaining porous Si layer was immersed in a mixed solution of hydrofluoric acid and 30% hydrogen peroxide at a volume ratio of 1: 5, and was selectively etched while stirring. The epitaxial Si layer 402 remained without being etched, and the porous Si remaining after the peeling was selectively etched using single-crystal Si as a material for the etch stop, and completely removed. The etching rate of single-crystal Si with respect to the etching solution is extremely low, and the selectivity with the etching rate of the porous layer reaches 10 5 or more.
The etching amount of i (about several tens angstroms) can be practically ignored.

【0092】こうして、図8(i)に示すように、Si
酸化膜上に1μmの厚みを持った単結晶Si層が積層さ
れたSOI基板406が形成された。多孔質Si401
の選択エッチングによってもエピタキシャルSi層40
2には何ら変化はなかった。更に、図8(h)に示すよ
うに、多孔質Si層401を境に分離したSi基板に残
存する多孔質層も、同様のエッチングにより除去した
後、表面をポリッシングした。再生したSi基板407
を用いて上述の工程を繰り返すことにより、高品質な半
導体層を有するSOI基板が3枚得られた。
Thus, as shown in FIG.
An SOI substrate 406 in which a single-crystal Si layer having a thickness of 1 μm was stacked on the oxide film was formed. Porous Si401
Epitaxial layer 40 by selective etching of
There was no change in 2. Further, as shown in FIG. 8H, the porous layer remaining on the Si substrate separated by the porous Si layer 401 was removed by the same etching, and the surface was polished. Regenerated Si substrate 407
By repeating the above-described steps using the method, three SOI substrates having a high-quality semiconductor layer were obtained.

【0093】(工程B)工程Aで残った基板409(但
しポリッシングせず)を用いてエピタキシャル基板を製
造した。この基板408の表面粗さは0.5μm、厚さ
ムラは±10μmであったが、目視で光沢がなかった。
まず坩堝中の950℃のインジウムに多結晶シリコンを
溶し込んだ後温度を1000℃にあげ、未飽和のメルト
408を調整した。この中に主面を下に向け水平を保持
しながら基板409を漬け込んだ(図8(j))。この
状態で約10分放置してから基板409を引き上げた。
確認のため基板を外部に取り出しところ、表面の平均粗
さは5nmで、光沢が見られた。
(Step B) An epitaxial substrate was manufactured using the substrate 409 (without polishing) left in the step A. The surface roughness of this substrate 408 was 0.5 μm, and the thickness unevenness was ± 10 μm, but it was not visually glossy.
First, polycrystalline silicon was dissolved in indium at 950 ° C. in a crucible, and then the temperature was raised to 1000 ° C. to prepare an unsaturated melt 408. In this, the substrate 409 was immersed while keeping the main surface downward and horizontal (FIG. 8 (j)). In this state, the substrate 409 was pulled up after being left for about 10 minutes.
When the substrate was taken out for confirmation, the average roughness of the surface was 5 nm and gloss was observed.

【0094】次に別の坩堝で900℃のインジウムにB
ドープのp型多結晶シリコンを溶し込んで調整した別の
メルト410を−0.5℃/分の割合で徐冷し880℃
となったところで、メルトの中に主面を下に向け水平を
保持しながら基板408を20分漬け込んだところ、厚
さ10μmのp層411が成長した(図8(k))。ま
た別の坩堝で、900℃の錫にPドープのn型多結晶シ
リコンを溶し込んで調整したメルト412を−0.5℃
/分の割合で徐冷し880℃となったところで、メルト
の中に主面を下に向け水平を保持しながら基板409を
4分漬け込んだところ、厚さ2μmのn層413が成長
した(図8(l))。さらに別の坩堝で、900℃のイ
ンジウムにBドープのp+ 型多結晶シリコンを溶し込ん
で調整したメルト414を−0.5℃/分の割合で徐冷
し880℃となったところで、メルトの中に主面を下に
向け水平を保持しながら基板を6分漬け込んだところ、
厚さ3μmのp+ 層415が成長した(図8(m),
(n))。
Next, B was added to indium at 900 ° C. in another crucible.
Another melt 410 prepared by dissolving doped p-type polycrystalline silicon is gradually cooled at a rate of -0.5 ° C / min to 880 ° C.
Then, when the substrate 408 was immersed in the melt for 20 minutes while keeping the main surface downward and horizontal, a p-layer 411 having a thickness of 10 μm grew (FIG. 8 (k)). In another crucible, melt 412 prepared by dissolving P-doped n-type polycrystalline silicon in tin at 900 ° C. was heated to −0.5 ° C.
When the substrate 409 was immersed in the melt for 4 minutes while keeping the main surface face down, the n-layer 413 having a thickness of 2 μm was grown (at 880 ° C.). FIG. 8 (l)). In yet another crucible, melt 414 prepared by dissolving B-doped p + -type polycrystalline silicon in indium at 900 ° C. was gradually cooled at a rate of −0.5 ° C./min to 880 ° C. After immersing the substrate in the melt for 6 minutes while keeping the main surface facing down,
A p + layer 415 having a thickness of 3 μm was grown (FIG. 8 (m),
(N)).

【0095】この膜の表面の平均粗さは1nm以下であ
った。さらにSIMS分析により不純物の断面プロファ
イルを測定したところ、p層411のBドープ濃度は1
16cm-3、n層413のP濃度は1018cm-3、p+
層415のB濃度は1020cm-3、何れの層でもCとO
の濃度は1017cm-3以下、Inは1015cm-3以下で
検出不可能であった。また積層欠陥の表面密度は102
cm-2以下であった。
The average roughness of the surface of this film was 1 nm or less. Further, when the cross-sectional profile of the impurity was measured by SIMS analysis, the B-doping concentration of the p-layer 411 was 1
0 16 cm −3 , P concentration of n layer 413 is 10 18 cm −3 , p +
The B concentration of the layer 415 is 10 20 cm −3 , and C and O
Was less than 10 17 cm -3 , and In was less than 10 15 cm -3 and was undetectable. The surface density of stacking faults is 10 2
cm -2 or less.

【0096】また、この基板をメサ型に加工し電極を付
け、p+ 層415をエミッタ、n層413をベース、p
層411をコレクタとして、pnpバイポーラトラン
ジスタを形成し特性を評価したところ、hfe=60の増
幅率が得られた。
The substrate is processed into a mesa shape and electrodes are attached. The p + layer 415 is an emitter, the n layer 413 is a base,
A pnp bipolar transistor was formed using the layer 411 as a collector, and the characteristics were evaluated. As a result, an amplification factor of h fe = 60 was obtained.

【0097】[実施例5]本実施例においては、1枚の
単結晶シリコン基板から、複数の薄膜単結晶太陽電池を
製造した後、本発明の液相エピタキシャル成長法で半導
体層を成長し、この半導体層に分離層を形成して、再度
複数の薄膜単結晶太陽電池を製造する例を説明する。
Embodiment 5 In this embodiment, a plurality of thin-film single-crystal solar cells are manufactured from one single-crystal silicon substrate, and then a semiconductor layer is grown by the liquid phase epitaxial growth method of the present invention. An example in which a separation layer is formed on a semiconductor layer and a plurality of thin-film single-crystal solar cells are manufactured again will be described.

【0098】(工程A)実施例2と同様の工程で10枚
の薄膜単結晶シリコン太陽電池を製造した。
(Step A) Ten thin-film single-crystal silicon solar cells were manufactured in the same steps as in Example 2.

【0099】(工程B)図5に示す、工程Aによって厚
さが約50μm減少した基板109の表面に厚さ約50
μmのエピタキシャル層を成長し、基板を再生した。
(Step B) As shown in FIG. 5, a thickness of about 50 μm is
A μm epitaxial layer was grown and the substrate was reclaimed.

【0100】まず基板109の表面粗さを触針式表面粗
さ計で測定した所、平均粗さ2μmであり目視でも光沢
がなかった。また基板の全面に渡る厚さムラを測定した
ところ±25μmであった。まず基板表面にアルミナ粉
でラッピングをかけ、厚さムラを±10μmとした。ま
た平均粗さも0.5μmまで改善されたが、依然として
目視で光沢がなかった。次いで、液相成長装置の坩堝1
11中の900℃のインジウムに多結晶シリコンを溶し
込んだ後温度を1000℃にあげて、未飽和のメルト1
12を調整した。
First, when the surface roughness of the substrate 109 was measured by a stylus type surface roughness meter, the average roughness was 2 μm, and there was no gloss visually. When the thickness unevenness over the entire surface of the substrate was measured, it was ± 25 μm. First, the substrate surface was wrapped with alumina powder to make the thickness unevenness ± 10 μm. Further, the average roughness was improved to 0.5 μm, but there was still no gloss visually. Next, the crucible 1 of the liquid phase growth apparatus
11 was dissolved in 900 ° C. indium and the temperature was raised to 1000 ° C.
12 were adjusted.

【0101】この中にラッピングをかけた基板109
を、主面を下に向け水平を保持しながら漬け込んだ。こ
の状態で約10分放置してから基板を引き上げ、確認の
ため基板113を外部に取り出した。その表面の平均粗
さは3nm以下で光沢が得られた。次に950℃のイン
ジウムに十分Bドープのp+ 型多結晶シリコンを溶し込
んで調整した別のメルト114を−0.5℃/分で徐冷
し、930℃となったところでメルト114の中に主面
を下に向け水平を保持しながら基板113を1時間漬け
込んだところ、約50μmのエピタキシャル成長膜11
5が成長した。この膜の表面の平均粗さは1nm以下で
あった。別途比抵抗10Ωcmの高抵抗基板に同じ条件
で形成したエピタキシャル膜の比抵抗は、ほぼ0.01
Ωcmとなっていた。
The substrate 109 wrapped therein
Was immersed while keeping the main surface downward and horizontal. After leaving the substrate for about 10 minutes in this state, the substrate was pulled up, and the substrate 113 was taken out for confirmation. Gloss was obtained when the average roughness of the surface was 3 nm or less. Then slowly cooled to separate melt 114 to 950 ° C. Indium was adjusted crowded to dissolve the p + -type polycrystalline silicon of sufficient B-doped at -0.5 ° C. / min, the melt 114 at became 930 ° C. When the substrate 113 was immersed for 1 hour while keeping the main surface downward and horizontal, the epitaxial growth film 11 having a thickness of about 50 μm was obtained.
5 grew. The average roughness of the surface of this film was 1 nm or less. The specific resistance of an epitaxial film separately formed under the same conditions on a high-resistance substrate having a specific resistance of 10 Ωcm is approximately 0.01
Ωcm.

【0102】(工程C)工程Bにより、基板は工程Aに
投入した時の状態に再生されたので、工程Aと同様の工
程で10枚の薄膜単結晶シリコン太陽電池を製造した。
こうして得られた太陽電池も工程Aで得られた太陽電池
と同様な特性を示した。
(Step C) In the step B, the substrate was regenerated to the state when it was put in the step A, so that ten thin-film single-crystal silicon solar cells were manufactured in the same steps as in the step A.
The solar cell thus obtained also exhibited the same characteristics as the solar cell obtained in step A.

【0103】[実施例6]本実施例においては、1枚の
単結晶シリコン基板を用いて、複数のSOI基板を製造
した後、本発明の液相エピタキシャル成長法で半導体層
を成長し、この半導体層に分離層を形成して、再度複数
のSOI基板を製造する例を説明する。
Embodiment 6 In this embodiment, a plurality of SOI substrates are manufactured using one single-crystal silicon substrate, and then a semiconductor layer is grown by the liquid phase epitaxial growth method of the present invention. An example in which a separation layer is formed in a layer and a plurality of SOI substrates are manufactured again will be described.

【0104】(工程A)実施例4と同様の工程で3枚の
SOI基板を製造した。
(Step A) Three SOI substrates were manufactured in the same steps as in Example 4.

【0105】(工程B)工程Aで厚さが約30μm減少
した基板409の表面に厚さ30μmのエピタキシャル
層を成長し、基板を再生した。
(Step B) An epitaxial layer having a thickness of 30 μm was grown on the surface of the substrate 409 whose thickness was reduced by about 30 μm in the step A, and the substrate was regenerated.

【0106】この基板の表面粗さは0.5μm、厚さム
ラは±10μmであったが、目視で光沢がなかった。ま
ず坩堝中の950℃のインジウムに多結晶シリコンを溶
し込んだ後温度を1000℃にあげ、未飽和のメルト4
08を調整した。この中に主面を下に向け水平を保持し
ながら基板409を漬け込んだ。この状態で約10分放
置してから基板409を引き上げた。確認のため基板を
外部に取り出したところ、表面の平均粗さは5nmで、
光沢が見られた。
Although the surface roughness of this substrate was 0.5 μm and the thickness unevenness was ± 10 μm, the substrate was not visually glossy. First, melt polycrystalline silicon in indium at 950 ° C. in a crucible and raise the temperature to 1000 ° C.
08 was adjusted. In this, the substrate 409 was immersed while keeping the main surface downward and horizontal. In this state, the substrate 409 was pulled up after being left for about 10 minutes. When the substrate was taken out for confirmation, the average surface roughness was 5 nm.
Gloss was seen.

【0107】次に別の坩堝で900℃のインジウムにB
ドープのp+ 型多結晶シリコンを溶し込んで調整した別
のメルト410を−0.5℃/分の割合で徐冷し880
℃となったところで、メルトの中に主面を下に向け水平
を保持しながら基板408を1時間漬け込んだところ、
厚さ30μmのp+ 層411が成長した。この膜の表面
の平均粗さは1nm以下であった。別途比抵抗10Ωc
mの高抵抗基板に同じ条件で形成したエピタキシャル膜
の比抵抗は、ほぼ0.01Ωcmとなっていた。
Next, B was added to indium at 900 ° C. in another crucible.
Another melt 410 prepared by dissolving doped p + -type polycrystalline silicon is gradually cooled at a rate of −0.5 ° C./min to 880.
When the temperature reached 0 ° C., the substrate 408 was immersed in the melt for 1 hour while keeping the main surface downward and horizontal.
A 30 μm thick p + layer 411 was grown. The average roughness of the surface of this film was 1 nm or less. Separate specific resistance 10Ωc
The specific resistance of the epitaxial film formed under the same conditions on the high-resistance substrate of m was approximately 0.01 Ωcm.

【0108】(工程C)工程Bにより、基板は工程Aに
投入した時の状態に再生されたので、工程Aと同様の工
程で3枚のSOI基板を製造した。こうして得られたS
OI基板も工程Aで得られたSOI基板と同様な特性を
示した。
(Step C) In the step B, since the substrate was regenerated to the state when it was put in the step A, three SOI substrates were manufactured in the same step as the step A. S thus obtained
The OI substrate also exhibited the same characteristics as the SOI substrate obtained in step A.

【0109】[0109]

【発明の効果】本発明によれば、表面の平滑性を高める
ための特別な工程を通さない基板や、薄膜単結晶太陽電
池やSOI基板の製造に使用されて残った基板を利用
し、簡便な方法で基板の平滑化を行い、欠陥が少なく特
性の優れた膜をスループットの高い方法でエピタキシャ
ル成長できるので、エピタキシャル基板の高品質化、低
コスト化に資するところが大きい。
According to the present invention, a substrate which does not pass through a special process for improving the surface smoothness, or a substrate which is left for the production of a thin film single crystal solar cell or an SOI substrate, is used to simplify the process. The substrate can be smoothed by a simple method, and a film having few defects and excellent characteristics can be epitaxially grown by a method of high throughput. This greatly contributes to the high quality and low cost of the epitaxial substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態の製造工程の説明図であ
る。
FIG. 1 is an explanatory diagram of a manufacturing process according to a first embodiment of the present invention.

【図2】本発明の第2実施形態の製造工程の説明図であ
る。
FIG. 2 is an explanatory diagram of a manufacturing process according to a second embodiment of the present invention.

【図3】分離層を形成する他の方法を示す説明図であ
る。
FIG. 3 is an explanatory view showing another method for forming a separation layer.

【図4】本発明の第3実施形態の製造工程の説明図であ
る。
FIG. 4 is an explanatory diagram of a manufacturing process according to a third embodiment of the present invention.

【図5】本発明の方法により、複数の薄膜単結晶太陽電
池と、p+ /pエピタキシャル基板を製造する工程の説
明図である。
FIG. 5 is an explanatory diagram of a process of manufacturing a plurality of thin film single crystal solar cells and ap + / p epitaxial substrate by the method of the present invention.

【図6】本発明の方法で基板の表面が平滑化されるメカ
ニズムの説明図である。
FIG. 6 is an explanatory view of a mechanism for smoothing the surface of a substrate by the method of the present invention.

【図7】本発明の方法により、複数の薄膜単結晶太陽電
池と、n/n- エピタキシャル基板を製造する工程の説
明図である。
FIG. 7 is an explanatory diagram of a process of manufacturing a plurality of thin film single crystal solar cells and an n / n epitaxial substrate by the method of the present invention.

【図8】本発明の方法により、複数のSOI基板と、p
/n/p+ エピタキシャル基板を製造する工程の説明図
である。
FIG. 8 shows a plurality of SOI substrates and p
FIG. 4 is an explanatory diagram of a step of manufacturing a / n / p + epitaxial substrate.

【符号の説明】[Explanation of symbols]

100,300 単結晶基板 400 単結晶Siウェハ 101,401 分離層(多孔質層) 304 分離層(空孔領域) 102,303 半導体薄膜 402 エピタキシャル成長層 103 n+ 層 305 p+ 層 104,306 グリッド電極 105,307 剥離用基材 106,309 裏面電極 107,311 再生された基板 407 ポリッシングされた基板 108,310 太陽電池 406 SOIウェハ 111,200,312 坩堝 112,201,313,408 未飽和のメルト 113,207,314,410,411,414 過
飽和のメルト 116,316,416 エピタキシャル基板
100, 300 Single crystal substrate 400 Single crystal Si wafer 101, 401 Separation layer (porous layer) 304 Separation layer (void region) 102, 303 Semiconductor thin film 402 Epitaxial growth layer 103 n + layer 305 p + layer 104, 306 Grid electrode 105, 307 Peeling substrate 106, 309 Back electrode 107, 311 Regenerated substrate 407 Polished substrate 108, 310 Solar cell 406 SOI wafer 111, 200, 312 Crucible 112, 201, 313, 408 Unsaturated melt 113 , 207, 314, 410, 411, 414 Supersaturated melt 116, 316, 416 Epitaxial substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 米原 隆夫 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 渡部 国男 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 坂口 清文 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 近江 和明 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 嶋田 哲也 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 4G077 AA03 BA01 BA04 BA05 CG02 CG06 5F051 AA02 AA08 BA14 CB02 CB12 CB15 CB29 FA06 FA10 FA18 GA04 GA15 5F053 AA03 BB25 DD01 DD03 DD05 DD11 DD12 DD20 FF01 GG01 HH01 HH04 KK10 LL05 LL10 PP04 PP06 PP08 PP12 RR03 RR13  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takao Yonehara 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Kunio Watanabe 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside (72) Inventor Kiyofumi Sakaguchi 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Kazuaki Omi 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Tetsuya Shimada 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term in Canon Inc. 4G077 AA03 BA01 BA04 BA05 CG02 CG06 5F051 AA02 AA08 BA14 CB02 CB12 CB15 CB29 FA06 FA10 FA18 GA04 GA15 5F053 A BB25 DD01 DD03 DD05 DD11 DD12 DD20 FF01 GG01 HH01 HH04 KK10 LL05 LL10 PP04 PP06 PP08 PP12 RR03 RR13

Claims (47)

【特許請求の範囲】[Claims] 【請求項1】 粗い結晶面を有する基体の該結晶面を、
半導体原料に対し未飽和の金属溶液に接触させた後、半
導体原料で過飽和とされた金属溶液に接触させ、前記基
体の前記結晶面上に第1の半導体層を成長させる液相成
長法。
1. The method according to claim 1, wherein the crystal face of the substrate having a rough crystal face is
A liquid phase growth method in which a semiconductor material is brought into contact with an unsaturated metal solution and then brought into contact with a supersaturated metal solution with the semiconductor material to grow a first semiconductor layer on the crystal face of the base.
【請求項2】 粗い結晶面を有する基体の該結晶面を下
方に向け水平に保持したまま、半導体原料に対し未飽和
の金属溶液に接触させた後、半導体原料で過飽和とされ
た金属溶液に接触させ、前記基体の前記結晶面上に半導
体層を成長させる液相成長法。
2. A substrate having a coarse crystal face, which is brought into contact with an unsaturated metal solution with respect to a semiconductor raw material while holding the crystal plane horizontally downward, and then the metal solution oversaturated with the semiconductor raw material is brought into contact with the metal solution. A liquid phase growth method in which a semiconductor layer is grown on the crystal face of the base by contacting the semiconductor layer.
【請求項3】 前記基体の結晶面を、半導体原料に対し
未飽和の金属溶液に接触させる工程は、前記基体の結晶
面を平坦化させるための工程である請求項1又は請求項
2に記載の液相成長法。
3. The method according to claim 1, wherein the step of bringing the crystal face of the base into contact with a metal solution unsaturated with respect to the semiconductor raw material is a step of flattening the crystal face of the base. Liquid phase growth method.
【請求項4】 前記粗い結晶面とは、表面の平均粗さが
0.5μm以上である請求項1〜3のいずれかの請求項
に記載の液相成長法。
4. The liquid phase growth method according to claim 1, wherein the rough crystal plane has an average surface roughness of 0.5 μm or more.
【請求項5】 前記粗い結晶面とは、鏡面研磨されてい
ない面である請求項1又は請求項2に記載の液相成長
法。
5. The liquid phase growth method according to claim 1, wherein the rough crystal surface is a surface that has not been mirror-polished.
【請求項6】 前記粗い結晶面とは、前記基体の表面の
少なくとも一部に多孔質領域が露出している面である請
求項1又は請求項2に記載の液相成長法。
6. The liquid phase growth method according to claim 1, wherein the rough crystal face is a face where a porous region is exposed on at least a part of the surface of the substrate.
【請求項7】 請求項1〜6のいずれかの請求項に記載
の液相成長法を用いて形成された第1の半導体層を有す
る基体を原材料として、分離層上に第2の半導体層を有
する第1の部材を作製する工程と、 前記第2の半導体層が内側に位置するように前記第1の
部材と第2の部材とを貼り合わせた後に、前記分離層に
より前記第1の部材の前記第2の半導体層を分離して前
記第2の部材側に移設する工程と、を有する半導体部材
の製造方法。
7. A second semiconductor layer on a separation layer, using a substrate having a first semiconductor layer formed by using the liquid phase epitaxy method according to claim 1 as a raw material. Forming a first member having: and after bonding the first member and the second member so that the second semiconductor layer is located inside, the first member is attached to the first member by the separation layer. Separating the second semiconductor layer of the member and transferring it to the second member side.
【請求項8】 前記第2の部材側に移設された前記第2
の半導体層は絶縁性面上に設けられている請求項7に記
載の半導体部材の製造方法。
8. The second member relocated to the second member side
8. The method for manufacturing a semiconductor member according to claim 7, wherein said semiconductor layer is provided on an insulating surface.
【請求項9】 請求項7に記載の第2の半導体層は接合
部を有しており、該接合部を有する第2の半導体層が移
設されてなる第2の部材を太陽電池とすることを特徴と
する太陽電池の製造方法。
9. The solar cell according to claim 7, wherein the second semiconductor layer has a junction, and the second member to which the second semiconductor layer having the junction is transferred is a solar cell. A method for manufacturing a solar cell, comprising:
【請求項10】 前記分離層は、前記第1の半導体層の
少なくとも一部を陽極化成することにより形成される請
求項7に記載の半導体部材の製造方法。
10. The method according to claim 7, wherein the separation layer is formed by anodizing at least a part of the first semiconductor layer.
【請求項11】 前記第2の半導体層は、前記第1の半
導体層の少なくとも一部を含んで構成されている請求項
7に記載の半導体部材の製造方法。
11. The method according to claim 7, wherein the second semiconductor layer includes at least a part of the first semiconductor layer.
【請求項12】 前記分離層は、水素あるいは希ガスを
イオン注入して形成される層である請求項7又は請求項
11に記載の半導体部材の製造方法。
12. The method according to claim 7, wherein the separation layer is a layer formed by ion-implanting hydrogen or a rare gas.
【請求項13】 前記接合部とはpn接合部である請求
項9に記載の半導体部材の製造方法。
13. The method according to claim 9, wherein the junction is a pn junction.
【請求項14】 前記第1の半導体層は、前記基体と同
じ導電型であって、かつ前記基体より高抵抗である請求
項7に記載の半導体部材の製造方法。
14. The method according to claim 7, wherein the first semiconductor layer has the same conductivity type as the base and has a higher resistance than the base.
【請求項15】 少なくとも、下記の工程Aと工程Bと
を含む、半導体部材の製造方法。 工程A) 単結晶基体上に分離層を介して第1の半導体
層を有する部材を用意し、前記分離層により前記第1の
半導体層を前記単結晶基体から分離する工程 工程B) 分離後の前記単結晶基体を、半導体原料に対
し未飽和の金属溶液に接触させた後、半導体原料で過飽
和とされた金属溶液に接触させ、前記単結晶基体上に第
2の半導体層を液相エピタキシャル成長させてエピタキ
シャル基体を作製する工程
15. A method for manufacturing a semiconductor member, comprising at least the following steps A and B. Step A) Step of preparing a member having a first semiconductor layer on a single crystal substrate via a separation layer, and separating the first semiconductor layer from the single crystal substrate by the separation layer. Step B) After bringing the single crystal substrate into contact with a metal solution that is unsaturated with respect to the semiconductor raw material, the substrate is brought into contact with a metal solution that has been supersaturated with the semiconductor raw material, and a second semiconductor layer is formed on the single crystal substrate by liquid phase epitaxial growth. Of making epitaxial substrate by
【請求項16】 前記工程Aの分離後の前記単結晶基体
を原材料として前記部材を形成することで前記工程Aを
複数回繰り返し、その後、工程Aの分離後の単結晶基体
を前記工程Bで使用することを特徴とする、請求項15
に記載の半導体部材の製造方法。
16. The step A is repeated a plurality of times by forming the member using the single crystal substrate after the separation in the step A as a raw material, and thereafter, the single crystal substrate after the separation in the step A is subjected to the step B. 16. Use according to claim 15
3. The method for manufacturing a semiconductor member according to item 1.
【請求項17】 前記工程Bに先立って、分離後の単結
晶基体の表面をラッピングすることを特徴とする、請求
項15又は請求項16に記載の半導体部材の製造方法。
17. The method for manufacturing a semiconductor member according to claim 15, wherein, prior to the step B, the surface of the separated single crystal substrate is wrapped.
【請求項18】 前記工程Bの第2の半導体層を、前記
単結晶基体と同じ導電型とするとともに、前記単結晶基
体より高抵抗とすることを特徴とする、請求項15〜1
7のいずれかの請求項に記載の半導体部材の製造方法。
18. The semiconductor device according to claim 15, wherein the second semiconductor layer in the step B has the same conductivity type as that of the single crystal substrate and has a higher resistance than the single crystal substrate.
A method for manufacturing a semiconductor member according to claim 7.
【請求項19】 前記工程Aの第1の半導体層は、導電
型の異なる複数の半導体層からなり、該複数の半導体層
は半導体接合を有することを特徴とする、請求項15〜
18のいずれかの請求項に記載の半導体部材の製造方
法。
19. The method according to claim 15, wherein the first semiconductor layer in the step A includes a plurality of semiconductor layers having different conductivity types, and the plurality of semiconductor layers have a semiconductor junction.
The method for manufacturing a semiconductor member according to claim 18.
【請求項20】 前記工程Bにおいて、前記単結晶基体
を、半導体原料に対し未飽和の金属溶液に接触させた
後、該金属溶液を半導体原料に対し過飽和となるよう調
整し、該単結晶基体上に半導体層を液相エピタキシャル
成長させることを特徴とする、請求項15〜19のいず
れかの請求項に記載の半導体部材の製造方法。
20. In the step B, after bringing the single crystal substrate into contact with a metal solution that is unsaturated with respect to the semiconductor raw material, the metal solution is adjusted so as to be supersaturated with respect to the semiconductor raw material. 20. The method for manufacturing a semiconductor member according to claim 15, wherein a semiconductor layer is formed by liquid phase epitaxial growth thereon.
【請求項21】 請求項19に記載の半導体部材の製造
方法の前記工程Aの第1の半導体層を光電変換領域とし
て用いた太陽電池の製造方法。
21. A method for manufacturing a solar cell, wherein the first semiconductor layer in the step A of the method for manufacturing a semiconductor member according to claim 19 is used as a photoelectric conversion region.
【請求項22】 少なくとも、下記の工程Aと工程Bと
工程Cと、を含む、半導体部材の製造方法。 工程A) 単結晶基体上に分離層を介して第1の半導体
層を有する第1の部材を用意し、前記分離層により前記
第1の半導体層を前記単結晶基体から分離する工程 工程B) 分離後の前記単結晶基体を、半導体原料に対
し未飽和の金属溶液に接触させた後、半導体原料で過飽
和とされた金属溶液に接触させ、前記単結晶基体上に第
2の半導体層を液相エピタキシャル成長させてエピタキ
シャル基体を作製する工程 工程C) 前記エピタキシャル基体を原材料として、単
結晶基体上に分離層を介して第3の半導体層を有する第
2の部材を形成した後、この第2の部材について前記分
離層により前記第3の半導体層を前記単結晶基体から分
離する工程
22. A method for manufacturing a semiconductor member, comprising at least the following steps A, B, and C. Step A) A step of preparing a first member having a first semiconductor layer on a single crystal substrate via a separation layer, and separating the first semiconductor layer from the single crystal substrate by the separation layer Step B) After the separated single crystal substrate is brought into contact with a metal solution that is unsaturated with respect to the semiconductor raw material, the substrate is brought into contact with a metal solution that has been supersaturated with the semiconductor raw material, and a second semiconductor layer is formed on the single crystal substrate. Step C) of Producing Epitaxial Substrate by Phase Epitaxial Growth Step C) Using the epitaxial substrate as a raw material, forming a second member having a third semiconductor layer on a single crystal substrate via a separation layer, Separating the third semiconductor layer from the single crystal substrate by the separation layer for the member
【請求項23】 前記工程Aの第1の半導体層分離後の
前記単結晶基体を原材料として前記第1の部材を形成す
ることで前記工程Aを複数回繰り返し、その後、第1の
半導体層分離後の単結晶基体を前記工程Bで使用するこ
とを特徴とする、請求項22に記載の半導体部材の製造
方法。
23. The step A is repeated a plurality of times by forming the first member using the single crystal substrate after the first semiconductor layer separation in the step A as a raw material, and thereafter, the first semiconductor layer separation. 23. The method for manufacturing a semiconductor member according to claim 22, wherein the subsequent single crystal substrate is used in the step B.
【請求項24】 請求項22に記載の半導体部材の製造
方法の前記工程Aの第1の半導体層および前記工程Cの
第3の半導体層を光電変換領域として用いた太陽電池の
製造方法。
24. A method for manufacturing a solar cell using the first semiconductor layer in the step A and the third semiconductor layer in the step C in the method for manufacturing a semiconductor member according to claim 22 as a photoelectric conversion region.
【請求項25】 少なくとも、下記の工程Aと工程Bと
を含む、半導体部材の製造方法。 工程A) 単結晶基体上に分離層を介して第1の半導体
層を有する第1の部材を用意し、前記半導体層が内側に
位置するように前記第1の部材と第2の部材とを貼り合
わせた後に前記分離層により前記第1の半導体層を前記
単結晶基体から分離して前記第2の部材側に移設して第
1の半導体部材を作製する工程 工程B) 分離後の前記単結晶基体を、半導体原料に対
し未飽和の金属溶液に接触させた後、半導体原料で過飽
和とされた金属溶液に接触させ、前記単結晶基体上に第
2の半導体層を液相エピタキシャル成長させて第2の半
導体部材を作製する工程
25. A method for manufacturing a semiconductor member, comprising at least the following steps A and B. Step A) A first member having a first semiconductor layer is provided on a single crystal substrate with a separation layer interposed therebetween, and the first member and the second member are separated such that the semiconductor layer is located inside. A step of separating the first semiconductor layer from the single crystal base by the separation layer after the bonding and transferring the first semiconductor layer to the second member side to produce a first semiconductor member; step B) After the crystal substrate is brought into contact with a metal solution that is unsaturated with respect to the semiconductor raw material, the substrate is brought into contact with a metal solution that has been supersaturated with the semiconductor raw material, and a second semiconductor layer is formed on the single crystal substrate by liquid phase epitaxial growth. Step 2 of manufacturing a semiconductor member
【請求項26】 前記工程Aの分離後の前記単結晶基体
を原材料として前記第1の部材を形成することで前記工
程Aを複数回繰り返し、その後、第1の半導体層分離後
の単結晶基体を前記工程Bで使用することを特徴とす
る、請求項25に記載の半導体部材の製造方法。
26. The step A is repeated a plurality of times by forming the first member using the single-crystal substrate after the separation in the step A as a raw material, and thereafter, the single-crystal substrate after the first semiconductor layer separation. 26. The method of manufacturing a semiconductor member according to claim 25, wherein is used in the step B.
【請求項27】 前記工程Bに先立って、工程Aの分離
後の単結晶基体の表面をラッピングすることを特徴とす
る、請求項25又は請求項26に記載の半導体部材の製
造方法。
27. The method of manufacturing a semiconductor member according to claim 25, wherein the surface of the single-crystal substrate after the separation in the step A is wrapped prior to the step B.
【請求項28】 前記工程Bの第2の半導体層を、前記
単結晶基体と同じ導電型とするとともに、前記単結晶基
体より高抵抗とすることを特徴とする、請求項25〜2
7のいずれかの請求項に記載の半導体部材の製造方法。
28. The method according to claim 25, wherein the second semiconductor layer in the step B has the same conductivity type as that of the single crystal substrate and has a higher resistance than the single crystal substrate.
A method for manufacturing a semiconductor member according to claim 7.
【請求項29】 前記工程Aの第1の半導体層は導電型
の異なる複数の半導体層からなり、該複数の半導体層は
半導体接合を形成することを特徴とする、請求項25〜
28のいずれかの請求項に記載の半導体部材の製造方
法。
29. The method according to claim 25, wherein the first semiconductor layer in the step A comprises a plurality of semiconductor layers having different conductivity types, and the plurality of semiconductor layers form a semiconductor junction.
The method for manufacturing a semiconductor member according to claim 28.
【請求項30】 前記工程Bにおいて、前記単結晶基体
を、半導体原料に対し未飽和の金属溶液に接触させた
後、該金属溶液を半導体原料に対し過飽和となるよう調
整し、該単結晶基体上に半導体層を液相エピタキシャル
成長させることを特徴とする、請求項25〜29のいず
れかの請求項に記載の半導体部材の製造方法。
30. In the step B, after bringing the single crystal substrate into contact with a metal solution that is unsaturated with respect to the semiconductor raw material, the metal solution is adjusted so as to be supersaturated with the semiconductor raw material. 30. The method for manufacturing a semiconductor member according to claim 25, wherein the semiconductor layer is formed by liquid phase epitaxial growth thereon.
【請求項31】 前記第2の部材側に移設された前記半
導体層は絶縁性面上に設けられている請求項25〜30
のいずれかの請求項に記載の半導体部材の製造方法。
31. The semiconductor layer transferred to the side of the second member is provided on an insulating surface.
The method for manufacturing a semiconductor member according to claim 1.
【請求項32】 請求項29に記載の半導体部材の製造
方法の半導体接合部を有する前記第1の半導体層が移設
されてなる第2の部材を太陽電池とすることを特徴とす
る太陽電池の製造方法。
32. A solar cell according to claim 29, wherein the second member to which the first semiconductor layer having the semiconductor junction is transferred is a solar cell. Production method.
【請求項33】 少なくとも、下記の工程Aと工程Bと
工程Cとを含む、半導体部材の製造方法。 工程A) 単結晶基体上に分離層を介して第1の半導体
層を有する第1の部材を用意し、前記分離層が内側に位
置するように前記第1の部材と第2の部材とを貼り合わ
せた後に前記分離層により前記第1の半導体層を前記単
結晶基体から分離して前記第2の部材側に移設して第1
の半導体部材を作製する工程 工程B) 分離後の前記単結晶基体を、半導体原料に対
し未飽和の金属溶液に接触させた後、半導体原料で過飽
和とされた金属溶液に接触させ、前記単結晶基体上に第
2の半導体層を液相エピタキシャル成長させて第2の半
導体部材を作製する工程 工程C) 前記第2の半導体部材を原材料として、単結
晶基体上に分離層を介して第3の半導体層を有する第3
の部材を形成し、前記第3の部材の分離層が内側に位置
するように前記第3の部材と第4の部材とを貼り合わせ
た後に前記第3の部材の分離層により前記第3の半導体
層を前記単結晶基体から分離して前記第4の部材側に移
設して第3の半導体部材を作製する工程
33. A method for manufacturing a semiconductor member, comprising at least the following steps A, B, and C. Step A) A first member having a first semiconductor layer is provided on a single crystal substrate via a separation layer, and the first member and the second member are separated such that the separation layer is located inside. After the bonding, the first semiconductor layer is separated from the single crystal substrate by the separation layer, and is transferred to the second member side, so that the first semiconductor layer is formed.
Step B) After the separation, the single crystal substrate is brought into contact with a metal solution that is unsaturated with respect to the semiconductor raw material, and then brought into contact with a metal solution that is supersaturated with the semiconductor raw material. A step of producing a second semiconductor member by liquid phase epitaxial growth of a second semiconductor layer on a base; step C) using the second semiconductor member as a raw material, a third semiconductor on a single crystal base via a separation layer; Third with layer
Is formed, and after bonding the third member and the fourth member so that the separation layer of the third member is located inside, the third layer is separated by the separation layer of the third member. Forming a third semiconductor member by separating a semiconductor layer from the single crystal base and transferring the semiconductor layer to the fourth member side
【請求項34】 前記工程Aの半導体層分離後の前記単
結晶基体を原材料として前記第1の部材を形成すること
で前記工程Aを複数回繰り返し、その後、半導体層分離
後の単結晶基体を前記工程Bで使用することを特徴とす
る、請求項33に記載の半導体部材の製造方法。
34. The step A is repeated a plurality of times by forming the first member using the single crystal substrate after the separation of the semiconductor layer in the step A as a raw material, and thereafter, the single crystal substrate after the separation of the semiconductor layer is separated. The method for manufacturing a semiconductor member according to claim 33, wherein the method is used in the step B.
【請求項35】 前記工程Aで前記第2の部材側に移設
された前記半導体層および前記工程Cで前記第4の部材
側に移設された前記半導体層は絶縁性面上に設けられて
いる請求項33又は請求項34に記載の半導体部材の製
造方法。
35. The semiconductor layer transferred to the second member side in the step A and the semiconductor layer transferred to the fourth member side in the step C are provided on an insulating surface. A method for manufacturing a semiconductor member according to claim 33 or claim 34.
【請求項36】 請求項33に記載の半導体部材の製造
方法において、前記第1及び第3の部材の半導体層に接
合部を形成し、該接合部が形成された半導体層が移設さ
れてなる第2の部材及び第4の部材を太陽電池とするこ
とを特徴とする太陽電池の製造方法。
36. The method for manufacturing a semiconductor member according to claim 33, wherein a junction is formed in the semiconductor layers of the first and third members, and the semiconductor layer on which the junction is formed is transferred. A method for manufacturing a solar cell, wherein the second member and the fourth member are solar cells.
【請求項37】 前記単結晶基体とは、単結晶シリコン
である請求項15、22、25、33のいずれかの請求
項に記載の半導体部材の製造方法。
37. The method for manufacturing a semiconductor member according to claim 15, wherein the single-crystal substrate is single-crystal silicon.
【請求項38】 前記分離層は、陽極化成、又は水素若
しくは希ガスイオンの注入により形成される層である請
求項15、22、25、33のいずれかの請求項に記載
の半導体部材の製造方法。
38. The method of manufacturing a semiconductor member according to claim 15, wherein the separation layer is a layer formed by anodization or implantation of hydrogen or a rare gas ion. Method.
【請求項39】 前記分離は、貼り合わされた部材の熱
処理、あるいは当該部材への外力を加えることにより行
われる請求項7、15、22、25、33のいずれかの
請求項に記載の半導体部材の製造方法。
39. The semiconductor member according to claim 7, wherein the separation is performed by heat-treating the bonded members or by applying an external force to the members. Manufacturing method.
【請求項40】 前記分離は、流体ジェットにより行わ
れる請求項7、15、22、25、33のいずれかの請
求項に記載の半導体部材の製造方法。
40. The method according to claim 7, wherein the separation is performed by a fluid jet.
【請求項41】 前記未飽和の金属溶液とは、ある温度
で飽和した状態で5度から100度温度を上げて形成さ
れる請求項15、22、25、33のいずれかの請求項
に記載の半導体部材の製造方法。
41. The unsaturated metal solution according to any one of claims 15, 22, 25, and 33, wherein the unsaturated metal solution is formed by increasing the temperature from 5 degrees to 100 degrees while being saturated at a certain temperature. Of manufacturing a semiconductor member.
【請求項42】 前記金属溶液は、インジウム、ガリウ
ム、錫、アルミニウム、銅、亜鉛、あるいはこれらを組
み合わせた金属を溶かして形成される請求項15、2
2、25、33のいずれかの請求項に記載の半導体部材
の製造方法。
42. The metal solution is formed by dissolving indium, gallium, tin, aluminum, copper, zinc, or a combination of these metals.
The method for manufacturing a semiconductor member according to any one of claims 2, 25, and 33.
【請求項43】 前記貼り合わせが、絶縁層を介して行
われる請求項25又は請求項33に記載の半導体部材の
製造方法。
43. The method for manufacturing a semiconductor member according to claim 25, wherein the bonding is performed via an insulating layer.
【請求項44】 前記第3の半導体層は、前記第2の半
導体層の少なくとも一部を含んで構成されている請求項
22又は請求項33に記載の半導体部材の製造方法。
44. The method according to claim 22, wherein the third semiconductor layer includes at least a part of the second semiconductor layer.
【請求項45】 前記工程Aを複数回繰り返してSOI
基板あるいは太陽電池を製造する請求項16又は請求項
26に記載の半導体部材の製造方法。
45. The step A is repeated a plurality of times to obtain SOI
27. The method for manufacturing a semiconductor member according to claim 16, wherein the substrate or the solar cell is manufactured.
【請求項46】 前記未飽和の金属溶液とは、ある温度
で飽和した状態で5度から100度温度を上げて形成さ
れる請求項1又は請求項2に記載の液相成長法。
46. The liquid phase growth method according to claim 1, wherein the unsaturated metal solution is formed by increasing the temperature from 5 degrees to 100 degrees while being saturated at a certain temperature.
【請求項47】 前記金属溶液は、インジウム、ガリウ
ム、錫、アルミニウム、銅、亜鉛、あるいはこれらを組
み合わせた金属を溶かして形成される請求項1又は請求
項2に記載の液相成長法。
47. The liquid phase growth method according to claim 1, wherein the metal solution is formed by dissolving indium, gallium, tin, aluminum, copper, zinc, or a combination thereof.
JP26567399A 1999-09-20 1999-09-20 Liquid phase growth method, method of producing semiconductor member and method of producing solar battery Pending JP2001089291A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26567399A JP2001089291A (en) 1999-09-20 1999-09-20 Liquid phase growth method, method of producing semiconductor member and method of producing solar battery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26567399A JP2001089291A (en) 1999-09-20 1999-09-20 Liquid phase growth method, method of producing semiconductor member and method of producing solar battery

Publications (1)

Publication Number Publication Date
JP2001089291A true JP2001089291A (en) 2001-04-03

Family

ID=17420415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26567399A Pending JP2001089291A (en) 1999-09-20 1999-09-20 Liquid phase growth method, method of producing semiconductor member and method of producing solar battery

Country Status (1)

Country Link
JP (1) JP2001089291A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003434A1 (en) * 2001-06-29 2003-01-09 Shin-Etsu Handotai Co., Ltd. Method of producing semiconductor thin film and method of producing solar cell
JP2005527978A (en) * 2002-05-28 2005-09-15 リュミログ Method of manufacturing a gallium nitride film separated from a substrate by epitaxy
JP2008277805A (en) * 2007-04-06 2008-11-13 Semiconductor Energy Lab Co Ltd Photovoltaic device, and manufacturing method thereof
JP2009177145A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Method for manufacturing photoelectric conversion device
JP2010087495A (en) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Photoelectric conversion device, and method of manufacturing the same
JP2010530032A (en) * 2007-06-15 2010-09-02 ナノグラム・コーポレイション Deposition and synthesis of inorganic foils by reaction flow
JP2012513684A (en) * 2008-12-23 2012-06-14 シン マテリアルズ アクチェンゲゼルシャフト Method for separating a layer system containing a wafer
US9112067B2 (en) 2009-05-02 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003434A1 (en) * 2001-06-29 2003-01-09 Shin-Etsu Handotai Co., Ltd. Method of producing semiconductor thin film and method of producing solar cell
JP2003017723A (en) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd Method of manufacturing thin semiconductor film and method of manufacturing solar battery
JP2005527978A (en) * 2002-05-28 2005-09-15 リュミログ Method of manufacturing a gallium nitride film separated from a substrate by epitaxy
EP2135295A4 (en) * 2007-04-06 2014-05-21 Semiconductor Energy Lab Photovoltaic device and method for manufacturing the same
JP2008277805A (en) * 2007-04-06 2008-11-13 Semiconductor Energy Lab Co Ltd Photovoltaic device, and manufacturing method thereof
US8828789B2 (en) 2007-04-06 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
TWI485864B (en) * 2007-04-06 2015-05-21 Semiconductor Energy Lab Photovoltaic device and method for manufacturing the same
JP2010530032A (en) * 2007-06-15 2010-09-02 ナノグラム・コーポレイション Deposition and synthesis of inorganic foils by reaction flow
JP2009177145A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Method for manufacturing photoelectric conversion device
JP2010087495A (en) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Photoelectric conversion device, and method of manufacturing the same
US8604334B2 (en) 2008-09-05 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2012513684A (en) * 2008-12-23 2012-06-14 シン マテリアルズ アクチェンゲゼルシャフト Method for separating a layer system containing a wafer
US9112067B2 (en) 2009-05-02 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6664169B1 (en) Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
CA2225131C (en) Process for producing semiconductor article
US6656271B2 (en) Method of manufacturing semiconductor wafer method of using and utilizing the same
JP3492142B2 (en) Manufacturing method of semiconductor substrate
EP0851513B1 (en) Method of producing semiconductor member and method of producing solar cell
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
JP3501606B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing solar cell
JPH10233352A (en) Manufacture of semiconductor member and semiconductor member
JP2001007362A (en) Semiconductor substrate and manufacture of solar cell
JPH11214720A (en) Manufacture of thin-film crystal solar cell
JP5428216B2 (en) Silicon wafer, semiconductor device, method for manufacturing silicon wafer, and method for manufacturing semiconductor device
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JP2001089291A (en) Liquid phase growth method, method of producing semiconductor member and method of producing solar battery
JP3647176B2 (en) Semiconductor substrate, solar cell manufacturing method and manufacturing apparatus thereof
JP2000036609A (en) Manufacture of solar cell, manufacture of thin-film semiconductor, method for separating thin-film semiconductor, and method for forming semiconductor
JP3542521B2 (en) Method for producing semiconductor substrate and solar cell and anodizing apparatus
JPH10326883A (en) Substrate and manufacture thereof
JP3927977B2 (en) Manufacturing method of semiconductor member
JP2010251523A (en) Method of manufacturing partial soi wafer
JP2010199338A (en) Method of manufacturing laminated wafer
JPH04333288A (en) Manufacture of solar cell
JP2001093849A (en) Epitaxial growth, method of manufacturing epitaxial substrate and solar cell
JP2000277403A (en) Manufacture of semiconductor substrate
JP2002237607A (en) Method of transferring porous layer, method of manufacturing semiconductor element, and method of manufacturing solar battery
JPH1084126A (en) Semiconductor element and solar cell