JP3501606B2 - Method for manufacturing semiconductor substrate and method for manufacturing solar cell - Google Patents

Method for manufacturing semiconductor substrate and method for manufacturing solar cell

Info

Publication number
JP3501606B2
JP3501606B2 JP35013296A JP35013296A JP3501606B2 JP 3501606 B2 JP3501606 B2 JP 3501606B2 JP 35013296 A JP35013296 A JP 35013296A JP 35013296 A JP35013296 A JP 35013296A JP 3501606 B2 JP3501606 B2 JP 3501606B2
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor
porous layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35013296A
Other languages
Japanese (ja)
Other versions
JPH10189924A (en
Inventor
彰志 西田
克己 中川
清文 坂口
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP35013296A priority Critical patent/JP3501606B2/en
Priority to DE69738307T priority patent/DE69738307T2/en
Priority to EP97122777A priority patent/EP0851513B1/en
Priority to AU49268/97A priority patent/AU739882B2/en
Priority to CNB971297827A priority patent/CN1156027C/en
Priority to CNB2003101179275A priority patent/CN1312781C/en
Priority to KR1019970075167A priority patent/KR100345624B1/en
Priority to US08/999,132 priority patent/US6190937B1/en
Publication of JPH10189924A publication Critical patent/JPH10189924A/en
Priority to US09/638,398 priority patent/US6756289B1/en
Application granted granted Critical
Publication of JP3501606B2 publication Critical patent/JP3501606B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体基材の製造方
法および太陽電池の製造方法に係わる。より詳細には、
低コスト基板上に形成可能な薄膜結晶を使用した高性能
な太陽電池の製造方法に好適に用いられるものである。
TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor substrate and a method for manufacturing a solar cell. More specifically,
It is preferably used in a method for manufacturing a high-performance solar cell using a thin film crystal that can be formed on a low-cost substrate.

【0002】[0002]

【従来の技術】各種機器の駆動エネルギー源や商用電力
と系統連結させる電源として、太陽電池が広く研究され
ている。太陽電池はコスト的要請から低価格基板上に素
子を形成できることが望まれる。一方、太陽電池を構成
する半導体としては一般にシリコンが用いられる。中で
も、光エネルギーを電力に変換する効率すなわち光電変
換効率の観点からは、単結晶シリコンが極めて優れてい
る。一方大面積化および低コスト化の観点からは、アモ
ルファスシリコンが有利である。また、近年アモルファ
スシリコンなみの低コストと単結晶なみの高エネルギー
変換効率とを得る目的で、多結晶シリコンが使用される
ようになってきた。
2. Description of the Related Art Solar cells have been widely studied as a driving energy source for various devices and a power source for systematic connection with commercial power. Due to cost requirements, solar cells are desired to be able to form elements on low-priced substrates. On the other hand, silicon is generally used as a semiconductor constituting a solar cell. Among them, single crystal silicon is extremely excellent in terms of efficiency of converting light energy into electric power, that is, photoelectric conversion efficiency. On the other hand, amorphous silicon is advantageous from the viewpoints of large area and low cost. Further, in recent years, polycrystalline silicon has come to be used for the purpose of obtaining low cost as amorphous silicon and high energy conversion efficiency as single crystal.

【0003】ところが、このような単結晶や多結晶シリ
コンにおいて従来採用されている方法では、塊状の結晶
をスライスして板状の基板とするため、その厚さを0.
3mm以下にすることは困難で、基板は一般に入射光の
吸収に必要な厚さ(20μm〜50μm)以上の厚さを
有し、材料が十分に利用されていなかった。また最近で
は溶融したシリコンの液滴を鋳型に流し込むスピン法に
よりシリコンシートを形成する方法が提案されている
が、それでも厚さは最低でも0.1mm〜0.2mm程
度となり、まだ薄型化が十分ではない。即ち、シリコン
をさらに薄型化することにより低コスト化を図る余地が
ある。
However, according to the method conventionally used for such single crystal or polycrystalline silicon, a lump crystal is sliced to form a plate-shaped substrate, and therefore the thickness thereof is set to 0.
It is difficult to reduce the thickness to 3 mm or less, and the substrate generally has a thickness (20 μm to 50 μm) or more necessary for absorbing incident light, and the material has not been sufficiently utilized. Further, recently, a method of forming a silicon sheet by a spin method in which molten silicon droplets are poured into a mold has been proposed, but even then, the thickness is at least about 0.1 mm to 0.2 mm, and it is still sufficiently thin. is not. That is, there is room for cost reduction by further reducing the thickness of silicon.

【0004】そこで、単結晶シリコン基板上に成長した
薄膜のエピタキシャル層を基板から分離(剥離)して太
陽電池に用いることで高エネルギー変換効率と低コスト
化を達成する試みが提案されている(Milnes,A.G.and F
eucht,D.L.,“Peeled Film Technology Solar Cells",I
EEE Photovoltaic Specialist Conference,p.338,197
5)。この方法では基板となる単結晶シリコンと成長エ
ピタキシャル層との間にSiGeの中間層を挿入し、そ
の上にシリコン層を(ヘテロ)エピタキシャル成長して
から、この中間層を選択的に溶融させて成長層を剥が
す。しかし一般的にヘテロエピタキシャル成長した層
は、基板と格子定数が異なるため成長界面で欠陥が誘起
されやすい。またゲルマニウムの様なシリコンよりはる
かに高価な材料を用いるという点でプロセス・コスト的
に有利であると言えない。
Therefore, there has been proposed an attempt to achieve high energy conversion efficiency and cost reduction by separating (peeling) a thin film epitaxial layer grown on a single crystal silicon substrate from the substrate and using it in a solar cell ( Milnes, AGand F
eucht, DL, "Peeled Film Technology Solar Cells", I
EEE Photovoltaic Specialist Conference, p.338,197
Five). In this method, an intermediate layer of SiGe is inserted between a single crystal silicon substrate and a growth epitaxial layer, a silicon layer is (hetero) epitaxially grown on the intermediate layer, and then the intermediate layer is selectively melted to grow. Peel off the layers. However, generally, the heteroepitaxially grown layer has a different lattice constant from that of the substrate, so that defects are easily induced at the growth interface. Further, it is not advantageous in terms of process cost in that a material much more expensive than silicon such as germanium is used.

【0005】また、米国特許第4,816,420号には、マス
ク材を介して結晶基板上に選択的エピタキシャル成長を
行い、さらに横方向に結晶を成長する方法によりシート
状の結晶を形成した後、基板より分離することにより、
薄型の結晶太陽電池が得られることが開示されている。
しかしこの方法においては、シート状結晶をへき開を利
用して機械的に剥がすために、シート状結晶がある程度
の大きさ以上になると剥がす途中で破損し易くなる。特
に太陽電池の様に大面積化を図る場合、上述の方法は実
用が困難となる。
Further, in US Pat. No. 4,816,420, selective epitaxial growth is performed on a crystal substrate through a mask material, and a sheet-like crystal is formed by a method of growing the crystal in the lateral direction, and then separated from the substrate. By doing
It is disclosed that a thin crystalline solar cell can be obtained.
However, in this method, since the sheet-like crystals are mechanically peeled off by using cleavage, if the sheet-like crystals are larger than a certain size, they are easily damaged during the peeling. In particular, when increasing the area of a solar cell, the above method becomes difficult to put into practical use.

【0006】また、特開平6-45622号公報においては、
シリコンウエハ表面に陽極化成により多孔質シリコン層
を形成した後剥離し、剥離した多孔質層を金属基板上に
固着させてから多孔質層上にエピタキシャル層を形成
し、これを用いて薄膜結晶太陽電池が作製することが示
されている。しかし、この方法においては金属基板が高
温プロセスに曝されるため、エピタキシャル層内に不純
物が混入し易く、特性が制限されるという問題がある。
また、アモルファスシリコン太陽電池で実現されている
様に、もしフレキシブルな基板、例えばポリイミド等の
高分子フィルム上に薄膜の半導体層が形成されれば、曲
面形状の物体上にも設置可能となり、応用分野の拡大が
期待されるが、前記の単結晶あるいは多結晶シリコン太
陽電池のプロセスでは高温を必要とするため、このよう
な低耐熱性基板を使用することは困難であった。
Further, in JP-A-6-45622,
After forming a porous silicon layer on the surface of a silicon wafer by anodization, peeling it off, fixing the peeled porous layer on a metal substrate, and then forming an epitaxial layer on the porous layer. Batteries have been shown to make. However, in this method, since the metal substrate is exposed to a high temperature process, there is a problem that impurities are easily mixed in the epitaxial layer and the characteristics are limited.
Also, as realized with amorphous silicon solar cells, if a thin semiconductor layer is formed on a flexible substrate, for example, a polymer film such as polyimide, it can be installed on a curved object. Although it is expected that the field will be expanded, it is difficult to use such a low heat resistant substrate because the process of the above-mentioned single crystal or polycrystalline silicon solar cell requires high temperature.

【0007】[0007]

【発明が解決しようとする課題】ところで特開平8-2136
45号公報では、シリコンウエハ表面に陽極化成により形
成された多孔質シリコンの上に太陽電池の活性層をエピ
タキシャル成長し、その後多孔質シリコン層の部分から
活性層を剥離できることが示されている。従って、高価
な単結晶基板が繰り返し利用できるばかりでなく、フレ
キシブルな低耐熱性基板上に高効率な太陽電池を形成で
きることになった。しかし特開平8-213645号公報によれ
ば、活性層のエピタキシャル成長はCVD法によって行
っている。CVD法でジクロルシラン(SiH2
2 )やトリクロルシラン(SiHCl 3 )等の原料ガ
スと大量の水素ガスを使用することになるが、このよう
な高価なガスを大量に用いて、20〜50μmの厚さの
シリコン膜を堆積すると相応のコストがかかり、たかだ
か厚さ0.5〜1.0μmですむアモルファスシリコン
にくらべコスト的に相当に不利となる。
By the way, Japanese Patent Laid-Open No. 8-2136
In No. 45 publication, a silicon wafer surface is formed by anodization.
The active layer of the solar cell is epitaxially formed on the formed porous silicon.
From a portion of the porous silicon layer that grows axially
It has been shown that the active layer can be stripped. Therefore expensive
Not only can single substrates be used repeatedly, but
Highly efficient solar cells can be formed on a flexible low heat-resistant substrate.
I was able to do it. However, according to Japanese Patent Laid-Open No. 8-213645
For example, the epitaxial growth of the active layer is performed by the CVD method.
ing. Dichlorosilane (SiH2C
l2) And trichlorosilane (SiHCl 3) Etc.
And a large amount of hydrogen gas will be used.
20 to 50 μm thick by using large amount of expensive gas
Depositing a silicon film costs a lot of money
Amorphous silicon with a thickness of 0.5 to 1.0 μm
It is considerably disadvantageous in terms of cost.

【0008】シリコンのエピタキシャル成長を低コスト
で行うには、CVD等のガスを用いる方法ではなく、液
相成長法が有利である。液相成長法では溶融したSn、
In、Cu、Al等の金属中にシリコン粒を溶かし込
み、この中に結晶性の基板を浸漬した後溶液を過飽和状
態として、この基板上にシリコンを成長させる。液相成
長法は使用原料が廉価な上、原料を無駄にする部分が少
なくてすむ。また1000℃以下の様な、Siの融点に
比べかなり低い温度で成長が行えるのでスピン法に比べ
てもエネルギー的に有利である。ところが実際に液相成
長法でシリコンの成長を行うと、異常な結晶粒の発達が
起こったり、成長した薄膜半導体層がうまく剥離できな
い等、太陽電池としての使用に耐えない場合が少なくな
いのが実情である。従って単結晶または多結晶としての
高性能とアモルファスシリコンなみの低コストとの両立
を図ることが困難であった。
In order to carry out epitaxial growth of silicon at low cost, the liquid phase growth method is advantageous rather than the method using gas such as CVD. In the liquid phase growth method, molten Sn,
Silicon particles are dissolved in a metal such as In, Cu, Al, etc., and a crystalline substrate is immersed in the solution, and then the solution is brought into a supersaturated state to grow silicon on the substrate. The liquid phase growth method uses inexpensive raw materials, and requires less waste of raw materials. Further, since the growth can be performed at a temperature considerably lower than the melting point of Si, such as 1000 ° C. or less, it is energy-friendly as compared with the spin method. However, when silicon is actually grown by the liquid phase epitaxy method, abnormal crystal grains develop, the grown thin film semiconductor layer cannot be peeled off well, and there are many cases in which it cannot withstand use as a solar cell. It's a reality. Therefore, it has been difficult to achieve both high performance as a single crystal or polycrystal and low cost like amorphous silicon.

【0009】またエピタキシャル成長用の基板(第1の
基体)としては、単結晶シリコンウエハばかりでなく、
高品質な多結晶シリコンウエハも使用できるが、基板か
らの不純物拡散の影響を避けるためには、その基板自体
に素子が作り込める程度に高純度であることが必要とな
りコスト面から少なくとも数十回の繰り返し使用が必要
であった。しかし繰り返し使用回数が増えると、結晶の
表面状態の変化等により陽極化成の条件が変化するた
め、生産上取り扱い難い点があった。 (発明の目的)本発明はこのような現状に鑑みなされた
ものであって、特性の良好な半導体基材の製造方法、特
に太陽電池の製造方法に好適な製造方法を提供すること
を目的とする。
Further, not only a single crystal silicon wafer but also a substrate (first substrate) for epitaxial growth is used.
High-quality polycrystalline silicon wafers can be used, but in order to avoid the influence of impurity diffusion from the substrate, it is necessary to have a high degree of purity so that elements can be formed on the substrate itself. Repeated use was required. However, when the number of times of repeated use increases, the anodization conditions change due to changes in the surface state of the crystal, etc., and thus there is a point that it is difficult to handle in production. (Object of the Invention) The present invention has been made in view of the above circumstances, and an object thereof is to provide a manufacturing method suitable for a method for manufacturing a semiconductor substrate having good characteristics, particularly a method for manufacturing a solar cell. To do.

【0010】本発明の他の目的は低耐熱性ではあるが、
廉価でフレキシブルな基板上に薄膜半導体層を形成する
ことにより、様々な利用形態がとれる半導体基材の製造
方法を提供することにある。また、薄膜半導体層を用い
て結晶太陽電池を形成することにより、様々な利用形態
がとれる高効率太陽電池の製造方法を提供することを目
的とする。
Another object of the present invention is low heat resistance,
An object of the present invention is to provide a method for manufacturing a semiconductor base material which can be used in various ways by forming a thin film semiconductor layer on an inexpensive and flexible substrate. Another object of the present invention is to provide a method for producing a high-efficiency solar cell that can be used in various forms by forming a crystalline solar cell using a thin film semiconductor layer.

【0011】本発明のさらに別の目的は結晶基板上に形
成したエピタキシャル層を剥離して半導体基材にすると
ともに結晶基板を再使用すること、及び廉価な原料の利
用により高性能かつさらに低コストな半導体基材を提供
することにある。また、半導体基材を太陽電池とすると
ともに結晶基板を再使用すること、及び廉価な原料の利
用により高性能かつさらに低コストな太陽電池を提供す
ることを目的とする。
Still another object of the present invention is to separate an epitaxial layer formed on a crystal substrate into a semiconductor substrate and reuse the crystal substrate, and by using inexpensive raw materials, high performance and further low cost are achieved. Another object is to provide a semiconductor substrate. Another object of the present invention is to provide a solar cell which uses a semiconductor substrate as a solar cell, reuses a crystal substrate, and uses inexpensive raw materials to provide a solar cell with high performance and low cost.

【0012】[0012]

【課題を解決するための手段】本発明は、上述の従来技
術における問題を解決し、上記の目的を達成すべく本発
明者らが鋭意研究を重ねた結果完成に至ったものであ
り、特性が良好で安価な半導体基材の製造方法および太
陽電池の製造方法に係わる。
The present invention has been completed as a result of intensive studies conducted by the present inventors to solve the problems in the above-mentioned conventional techniques and achieve the above-mentioned objects. The present invention relates to a method for manufacturing a semiconductor substrate and a method for manufacturing a solar cell which are excellent in cost and inexpensive.

【0013】 すなわち、本発明の半導体基材の製造方
法は、少なくとも、次の工程(イ)〜(ニ)を有するこ
とを特徴とする半導体基材の製造方法である。
That is, the method for producing a semiconductor base material of the present invention is a method for producing a semiconductor base material, which comprises at least the following steps (a) to (d).

【0014】 (イ) 第1の基体の表面に多孔質層を
形成する工程 (ロ) 成長させる半導体を構成する元素を一定濃度ま
で溶解した過飽和になっていない溶液に、その表面温度
を前記濃度の溶液が飽和となる温度より低くした前記多
孔質層を浸漬して、前記多孔質層表面に半導体層を成長
させる工程 (ハ) 少なくとも前記多孔質層及び前記半導体層が形
成された第1の基体の表面に、第2の基体を接着する工
(ニ) 前記多孔質層を介して前記第1の基体と前記第
2の基体とを分離して、前記半導体層を前記第1の基体
より剥離して前記第2の基体に転写する工程 また本発明の半導体基材の製造方法は、少なくとも、次
の工程(イ´)〜(ホ´)を有することを特徴とする半
導体基材の製造方法である。
(A) A porous layer is formed on the surface of the first substrate.
Forming process (b) The elements that make up the semiconductor to be grown to a certain concentration
The surface temperature of the non-supersaturated solution
Is lower than the temperature at which the solution of the above concentration becomes saturated.
Dipping the porous layer to grow a semiconductor layer on the surface of the porous layer
Step (c) at least the porous layer and the semiconductor layer are shaped
A process for adhering the second base to the surface of the formed first base.
Degree (d) the said through the porous layer and the first substrate first
The second substrate is separated to separate the semiconductor layer from the first substrate.
The step of further peeling off and transferring to the second substrate, and the method for producing a semiconductor substrate of the present invention include at least the following steps.
Half characterized by having steps (a ') to (e')
It is a manufacturing method of a conductor substrate.

【0015】 (イ´) 第1の基体の表面に多孔質層
を形成する工程 (ロ´) 高温の還元性雰囲気のもとで、成長させる半
導体を構成する元素を過飽和状態まで溶解した溶液に前
記多孔質層を浸漬し、前記多孔質層表面に半導体層を成
長させる工程 (ハ´) 少なくとも前記多孔質層及び前記半導体層が
形成された第1の基体の表面に、第2の基体を接着する
工程 (ニ´) 前記多孔質層を介して前記第1の基体と前記
第2の基体とを分離して、前記半導体層を前記第1の基
体より剥離して前記第2の基体に転写する工程 (ホ´) 前記工程(ニ´)で分離された第1の基体の
表面を処理した後、その表面に液相成長法で不純物を導
入した半導体層を成長し、再度前記工程(イ´)の第1
の基体として投入する工程 また本発明の半導体基材の製造方法は、少なくとも、次
の工程(イ″)〜(ホ″)を有することを特徴とする半
導体基材の製造方法である。 (イ″) 第1の基体の表面に多孔質層を形成する工程 (ロ″) 成長させる半導体を構成する元素を一定濃度
まで溶解した溶液に、その表面温度を前記濃度の溶液が
飽和となる温度より低くした前記多孔質層を浸漬して、
前記多孔質層表面に半導体層を成長させる工程 (ハ″) 少なくとも前記多孔質層及び前記半導体層が
形成された第1の基体の表面に、第2の基体を接着する
工程 (ニ″) 前記多孔質層を介して前記第1の基体と前記
第2の基体とを分離して、前記半導体層を前記第1の基
体より剥離して前記第2の基体に転写する工程 (ホ″) 前記工程(ニ″)で分離された第1の基体の
表面を処理した後、その表面に液相成長法で不純物を導
入した半導体層を成長し、再度前記工程(イ″)の第1
の基体として投入する工程 本発明の太陽電池の製造方法は、上記本発明の半導体基
材の製造方法を用いたものである。
(A ′) Porous layer on the surface of the first substrate
Step of forming (b ') Semi-growth under high temperature reducing atmosphere
Before dissolving in a solution in which the elements that make up the conductor are dissolved to a supersaturated state
Immerse the porous layer to form a semiconductor layer on the surface of the porous layer.
Lengthening step (c) At least the porous layer and the semiconductor layer are
The second substrate is adhered to the surface of the formed first substrate.
Step (d ') The first substrate and the
The second substrate is separated to separate the semiconductor layer from the first substrate.
Step (e ') of peeling from the body and transferring to the second substrate of the first substrate separated in the step (d')
After treating the surface, impurities are introduced to the surface by liquid phase epitaxy.
The deposited semiconductor layer is grown, and again the first step of the step (a ′) is performed.
The method of manufacturing a semiconductor substrate of the present invention includes at least the following steps :
Half characterized by having steps (a ″) to (e ″)
It is a manufacturing method of a conductor substrate. (A ") Step of forming a porous layer on the surface of the first substrate (b") Constant concentration of elements constituting the semiconductor to be grown
The surface temperature of the solution dissolved up to
Immersing the porous layer lower than the saturation temperature,
Step (c) of growing a semiconductor layer on the surface of the porous layer At least the porous layer and the semiconductor layer are
The second substrate is adhered to the surface of the formed first substrate.
Step (d ") The first substrate and the above-mentioned first substrate through the porous layer
The second substrate is separated to separate the semiconductor layer from the first substrate.
The step of peeling from the body and transferring to the second substrate (e ") of the first substrate separated in the step (d")
After treating the surface, impurities are introduced to the surface by liquid phase epitaxy.
The semiconductor layer that has been put in is grown, and the first step of the step (a ″) is performed again.
The step of charging the substrate as a substrate of the present invention uses the method for producing a semiconductor substrate of the present invention described above.

【0016】 本発明では特に、液相成長法、すなわち
半導体を構成する元素を溶解した溶液中に前記多孔質層
を浸漬しその表面に前記薄膜半導体層を成長する方法を
採用する点、また更に少なくとも当初(多孔質層を浸漬
した直後)の溶液の過飽和の程度を精密に制御するこ
と、さらには前記多孔質層の表面温度を溶液が飽和とな
る温度より低くして溶液に浸漬すること、により品位の
高い薄膜半導体層が得やすく、さらに多孔質層での剥離
を容易になしうる点に特徴がある。また前記の多孔質層
の形成・剥離に伴う第1の基体の厚さの減少を補うた
め、液相成長法にて第1の基体の表面に結晶層を成長さ
せることにより、第1の基体を有効利用するとともに、
基体の品位に直接影響されずに、多孔質層の最適化を図
ることも可能となる。
In the present invention, in particular, a liquid phase growth method , that is, a method of immersing the porous layer in a solution in which the elements constituting the semiconductor are dissolved and growing the thin film semiconductor layer on the surface thereof is further adopted. Precisely controlling the degree of supersaturation of the solution at least initially (immediately after immersing the porous layer), and further immersing the surface temperature of the porous layer below the temperature at which the solution becomes saturated and immersing in the solution, The feature is that a high-quality thin film semiconductor layer can be easily obtained, and peeling can be easily performed in the porous layer. Further, in order to compensate for the decrease in the thickness of the first substrate due to the formation and peeling of the porous layer, a crystal layer is grown on the surface of the first substrate by a liquid phase growth method to form the first substrate. While making effective use of
It is also possible to optimize the porous layer without being directly affected by the quality of the substrate.

【0017】なお、多孔質を介しての分離位置は、多孔
質中、多孔質と第1の基体との界面、あるいは多孔質と
半導体層との界面、のいずれでもよい。分離後に多孔質
が残留していない基体側は多孔質の除去の必要はない。
The position of separation through the porous layer may be either in the porous layer, at the interface between the porous layer and the first substrate, or at the interface between the porous layer and the semiconductor layer. It is not necessary to remove the porosity on the side of the substrate on which no porosity remains after separation.

【0018】また、本願において、分離された第1の基
体の表面の処理とは、残留した多孔質を除去する処理を
いうが、さらに残留した多孔質を除去した後に表面平坦
性が不十分であれば、通常の半導体プロセスで使用され
る研磨、エッチング等、あるいは水素を含む雰囲気での
熱処理等の表面平坦化を図る処理も含まれる。
Further, in the present application, the treatment of the surface of the separated first substrate means a treatment of removing the residual porosity, but the surface flatness is insufficient after the residual porosity is further removed. If so, it also includes polishing, etching, or the like used in a normal semiconductor process, or treatment for flattening the surface such as heat treatment in an atmosphere containing hydrogen.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施形態について
太陽電池を取り上げて説明するが、本発明は第2の基体
上に半導体層を転写する製造方法に関するものであり、
半導体層にはトランジスタ、ダイオード、LED等の半
導体素子が形成可能なので、特に太陽電池の製造に限定
されるものではない。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described by taking a solar cell as an example. The present invention relates to a manufacturing method for transferring a semiconductor layer onto a second substrate,
Since semiconductor elements such as transistors, diodes, and LEDs can be formed on the semiconductor layer, it is not particularly limited to the production of solar cells.

【0020】本発明の方法により製造される太陽電池の
構造の一例を図1に、また本発明の製造プロセスの一例
を図2に示す。図1および図2において、105,20
5は低耐熱性基板、109,209は裏面電極、10
4,204はp+(n+)層、103,203は活性(p
-(n-))層、106,206はn+(p+)層、107,2
07は透明導電層、108,208は集電電極、であ
る。ここで、n+(p+)層106,206と活性(p-(n
-))層103,203は半導体接合を形成し光起電力を
発生する。活性(p-(n-))層103,203は太陽光
を吸収しキャリアを発生する本体でシリコンの場合10
〜50μm程度に厚くする。一方、n+(p+)層106,
206は厚さ1μm以下で十分である。またp+(n+)層
104,204は電極109,209との間にバックサ
ーフェスフィールドを形成し、電極109,209近傍
でのキャリアの再結晶を防止する機能を持つが必須では
ない。また1μm以下の厚さで十分機能する。ここで、
+(p+)層106,206と活性(p-(n-)) 層10
3,203とp+(n+)層104,204なる表記は、1
06,206がn+ ならば、103,203はp- 、1
04,204はp+とすることを示し、106,206
がp+ ならば、103,203はn- 、104,204
はn+ とすることを示し、各々の組み合わせで機能をは
たすが、106,206がn+ の組み合わせなら集電電
極側が負の、106,206がp+ の組み合わせなら集
電電極側が正の、起電力を発生する点が異なる。
An example of the structure of the solar cell manufactured by the method of the present invention is shown in FIG. 1, and an example of the manufacturing process of the present invention is shown in FIG. 1 and 2, 105 and 20
5 is a low heat resistant substrate, 109 and 209 are back electrodes, 10
4, 204 are p + (n + ) layers, and 103 and 203 are active (p
- (n -)) layer, 106, 206 n + (p +) layer, 107,2
Reference numeral 07 is a transparent conductive layer, and 108 and 208 are collector electrodes. Here, the n + (p + ) layers 106 and 206 and the active (p (n
- )) Layers 103 and 203 form a semiconductor junction and generate a photovoltaic force. Active (p (n )) layers 103 and 203 are main bodies that absorb sunlight and generate carriers, and in the case of silicon, 10
The thickness is increased to about 50 μm. On the other hand, the n + (p + ) layer 106,
The thickness of 206 is 1 μm or less. Further, the p + (n + ) layers 104 and 204 form a back surface field between the p + (n + ) layers and the electrodes 109 and 209 and have a function of preventing carrier recrystallization near the electrodes 109 and 209, but they are not essential. Further, a thickness of 1 μm or less sufficiently functions. here,
The n + (p + ) layers 106 and 206 and the active (p (n )) layer 10
3,203 and p + (n + ) layers 104 and 204 are represented by 1
06,206 if the n +, is 103,203 p -, 1
04 and 204 indicate p +, and 106 and 206
Is p + , 103 and 203 are n , 104 and 204
Indicates that it is n +, and each combination has a function, but if the combination of 106 and 206 is n + , the collector electrode side is negative, and if the combination of 106 and 206 is p + , the collector electrode side is positive, The difference is that electromotive force is generated.

【0021】次に図2に基づき、本発明の製造方法の工
程の概略について説明する。結晶質の第1の基体201
としては、例えば単結晶半導体ウエハを使用する。その
表面に不純物を熱拡散、イオン打ち込みすることによ
り、またはウエハ作製時に導入し、少なくともウエハ表
面にp+(あるいはn+)層が形成されるようにする(図2
(a))。次に不純物を導入した側のウエハ表面をHF
溶液中で陽極化成により多孔質層202を形成する(図
2(b))。陽極化成における多孔質化において、特開
平7-302889号公報に記載されたように、化成電流レベル
を例えば途中で低レベルから高レベルへ変化させる等に
よりあらかじめ多孔質層の構造に疎密の変化を設けてお
くことで、エピタキシャル成長後に多孔質層で分離され
やすいように制御することができる。次いで前記多孔質
層の上に液相成長法により活性(p -(n-))層として機
能する単結晶半導体層203をエピタキシャル成長させ
る。次いで必要に応じp+(n+)層の単結晶半導体層20
4をエピタキシャル成長させる。さらにその上に予め裏
面電極209をその上に形成した第2の基体205をp
+(n+)層204に固着させるか、p+(n+)層204を形
成した後、p+(n+)層204の上に裏面電極209を形
成してから第2の基体205を固着させる(図2(d)
〜(e))。固着した第2の基体205と第一の結晶質
基体201との間に力を作用させて機械的に多孔質層を
分離することで、単結晶半導体層203,204を第一
の結晶質基体201から第2の基体205上に転写する
(図2(f))。転写後、単結晶半導体層203表面に
残っている多孔質層202aをエッチングで除去した
後、n+(p+)型の半導体層206、透明導電層207お
よび集電電極208を形成して太陽電池とする(図2
(g)〜(h))。剥離が終わった後の第一の結晶質基
体201は、その表面に残っている多孔質層202bを
エッチング等により除去/処理することにより再び最初
の工程(図2(a))に供せられる。
Next, based on FIG. 2, the process of the manufacturing method of the present invention will be described.
The outline will be described. Crystalline first substrate 201
For example, a single crystal semiconductor wafer is used. That
By thermal diffusion and ion implantation of impurities on the surface
Or at least the wafer surface
P on the surface+(Or n+) Layer is formed (Fig. 2
(A)). Next, the wafer surface on the side where impurities are introduced is HF
A porous layer 202 is formed by anodization in a solution (Fig.
2 (b)). Japanese Patent Application Laid-Open
As described in Japanese Patent Publication No. 7-302889, the formation current level
For example, to change from low level to high level on the way
In addition, the density of the porous layer should be changed beforehand.
By doing so, they are separated by the porous layer after epitaxial growth.
It can be controlled easily. Then said porous
On the layer by liquid phase growth method (p -(n-)) As a layer
Epitaxially grow a single crystal semiconductor layer 203
It Then p as necessary+(n+) Layer of single crystal semiconductor layer 20
4 is epitaxially grown. Further back on it beforehand
The second substrate 205 on which the surface electrode 209 is formed is
+(n+) Fixed to layer 204 or p+(n+) Form layer 204
After making, p+(n+) Form back electrode 209 on layer 204
After the formation, the second base 205 is fixed (FIG. 2D).
~ (E)). Fixed second substrate 205 and first crystalline
A force is applied between the base material 201 and the substrate 201 to mechanically form the porous layer.
By separating the first and second single crystal semiconductor layers 203 and 204,
From the crystalline substrate 201 of No. 2 onto the second substrate 205.
(FIG. 2 (f)). After the transfer, on the surface of the single crystal semiconductor layer 203
The remaining porous layer 202a was removed by etching
After, n+(p+) Type semiconductor layer 206, transparent conductive layer 207 and
And a collector electrode 208 are formed to form a solar cell (FIG. 2).
(G) to (h)). First crystalline group after exfoliation
The body 201 has the porous layer 202b remaining on its surface.
First again by removing / processing by etching etc.
(FIG. 2 (a)).

【0022】次に本発明の製造方法のポイントとなる点
について詳細に説明する。
Next, the features of the manufacturing method of the present invention will be described in detail.

【0023】まず多孔質層202について、結晶質の第
1の基体201の材料としてシリコンを用いた例(すな
わち、多孔質層がシリコンの例)について説明する。シ
リコンの多孔質層202の機械的強度はporosity(多孔
度)により異なるが、バルクシリコンよりも十分に弱い
と考えられる。例えば、porosityが50%であれば機械
的強度はバルクの半分以下と考えて良い。仮に多孔質シ
リコン層202の表面に第2の基体205を接着させる
と、第2の基体205と多孔質層202との間に十分な
接着力があれば、多孔質層を形成したシリコンウエハ2
01と第2の基体205との間に圧縮、引っ張りあるい
はせん断力をかけると多孔質シリコン層202が破壊さ
れる。さらにporosityを増加させればより弱い力で多孔
質層202を破壊できる。
First, with respect to the porous layer 202, an example in which silicon is used as the material of the crystalline first substrate 201 (that is, the porous layer is silicon) will be described. The mechanical strength of the porous layer 202 of silicon varies depending on the porosity, but is considered to be sufficiently weaker than that of bulk silicon. For example, if the porosity is 50%, it can be considered that the mechanical strength is less than half the bulk strength. If the second substrate 205 is adhered to the surface of the porous silicon layer 202, and if there is sufficient adhesive force between the second substrate 205 and the porous layer 202, the silicon wafer 2 on which the porous layer is formed 2
When a compressive, tensile, or shearing force is applied between 01 and the second substrate 205, the porous silicon layer 202 is destroyed. If the porosity is further increased, the porous layer 202 can be broken with a weaker force.

【0024】シリコン基板は濃度が10%以上のHF溶
液を用いた陽極化成法により多孔質化させることができ
る。陽極化成時に流す電流の量としてはHF濃度や所望
とされる多孔質層の膜厚あるいは多孔質層表面状態等に
よって適宜決められるが、大体数mA/cm2 〜数十m
A/cm2 の範囲が適当である。またHF溶液にエチル
アルコール等のアルコールを添加することにより、陽極
化成時に発生する反応生成気体の気泡を瞬時に攪拌する
ことなく反応表面から除去でき、均一にかつ効率よく多
孔質シリコンを形成することができる。添加するアルコ
ールの量はHF濃度や所望とする多孔質層の膜厚あるい
は多孔質層の表面状態によって適宜決められ、特にHF
濃度が低くなりすぎないように注意して決める必要があ
る。単結晶シリコンの密度は2.33g/cm3 である
が、多孔質シリコン層は、HF溶液濃度を50〜20%
に変化させることでその密度を1.1〜0.6g/cm
3の範囲に変化させることができる。また、陽極化成電
流を変えることでもporosityを変化させることができ、
電流を増大することでporosityも増加する。
The silicon substrate can be made porous by an anodization method using an HF solution having a concentration of 10% or more. The amount of current to be passed during the anodization is appropriately determined depending on the HF concentration, the desired thickness of the porous layer, the surface state of the porous layer, etc., but is generally several mA / cm 2 to several tens m.
A range of A / cm 2 is suitable. Further, by adding an alcohol such as ethyl alcohol to the HF solution, the bubbles of the reaction product gas generated during the anodization can be removed from the reaction surface without instantaneous stirring, and the porous silicon can be formed uniformly and efficiently. You can The amount of alcohol to be added is appropriately determined depending on the HF concentration, the desired film thickness of the porous layer or the surface condition of the porous layer, and particularly HF
Careful decisions must be taken to ensure that the concentration is not too low. The density of single crystal silicon is 2.33 g / cm 3 , but the porous silicon layer has a HF solution concentration of 50 to 20%.
By changing the density to 1.1-0.6 g / cm
It can be changed in the range of 3 . Also, porosity can be changed by changing the anodizing current.
Increasing the current also increases porosity.

【0025】陽極化成による多孔質シリコンの形成には
陽極反応に正孔が必要であり、そのため主に正孔の存在
するp型シリコンで多孔質化が行われるとされている
(T.Unagami,J.Electrochem.Soc.,vol.127,476(198
0))。しかし、一方で低抵抗n型シリコンであれば多孔
質化されるという報告もあり(R.P.Holmstrom and J.Y.
Chi,Appl.Phys.Lett.,vol.42,386(1983))、p型n型の
別を問わず低抵抗シリコンで多孔質化が可能である。ま
た導電型によって選択的に多孔質化が可能であり、FI
POS(Full Isolation by Porous Oxidized Silico
n)プロセスのように暗所で陽極化成を行うことにより
p層のみを多孔質化できる。
The formation of porous silicon by anodization requires holes for the anodic reaction, and therefore it is said that the p-type silicon in which holes are mainly present is used to make the porous (T. Unagami, J. Electrochem. Soc., Vol.127,476 (198
0)). However, on the other hand, there is also a report that low resistance n-type silicon is made porous (RP Holmstrom and JY
Chi, Appl. Phys. Lett., Vol. 42, 386 (1983)) and p-type n-type, low resistance silicon can be used for porosity. Also, depending on the conductivity type, it can be made porous selectively.
POS (Full Isolation by Porous Oxidized Silico)
n) Only the p layer can be made porous by performing anodization in a dark place as in the process.

【0026】単結晶シリコンを陽極化成して得られた多
孔質シリコンは、透過電子顕微鏡の観察によると数nm
程度の径の孔が形成されており、その密度は単結晶シリ
コンの半分以下になる。にもかかわらず単結晶性は維持
されており、多孔質シリコンの上にエピタキシャル層を
成長させることが可能である。また、多孔質層はその内
部に大量の空隙が形成されているために、体積に比べて
表面積が飛躍的に増大しており、その結果化学的エッチ
ング速度は通常の単結晶層のエッチング速度に比べて、
著しく増速される。ただし、エピタキシャル成長に先だ
って水素雰囲気で950−1100℃でアニールするこ
とにより、良質なエピタキシャル層が得られることが知
られており、これは高温の還元性雰囲気で、多孔質層の
最表面が再構成されて平坦化したためであるとされてい
る(日経マイクロデバイス、1994年7月号、76ペ
ージ)。
The porous silicon obtained by anodizing the single crystal silicon has a thickness of several nm when observed by a transmission electron microscope.
Holes having a diameter of about the same are formed, and the density thereof is less than half that of single crystal silicon. Nevertheless, single crystallinity is maintained and it is possible to grow an epitaxial layer on porous silicon. In addition, since the porous layer has a large amount of voids formed inside, the surface area of the porous layer has increased dramatically compared to the volume, and as a result, the chemical etching rate is higher than that of a normal single crystal layer. Compared to,
Significantly increased speed. However, it is known that a good quality epitaxial layer can be obtained by annealing at 950-1100 ° C. in a hydrogen atmosphere prior to epitaxial growth. This is a high temperature reducing atmosphere, and the outermost surface of the porous layer is reconstructed. It is believed that this is because the surface was flattened (Nikkei Microdevice, July 1994, p. 76).

【0027】また単結晶シリコンに替えて多結晶シリコ
ンを用いても同様に陽極化成により多孔質層が得られ、
その上に結晶シリコン層を成長することができる(この
場合多結晶シリコンの結晶粒の大きさに対応した部分的
なエピタキシャル成長が可能である)。さらに詳細につ
いては各実施例の中で説明する。
Even if polycrystalline silicon is used instead of single crystal silicon, a porous layer can be similarly obtained by anodization.
A crystalline silicon layer can be grown thereon (in this case, partial epitaxial growth corresponding to the crystal grain size of polycrystalline silicon is possible). Further details will be described in each example.

【0028】次に薄膜半導体層を形成するための液相成
長法について説明する。図5は本発明の製造方法におけ
る液相成長法を説明するための溶媒Mと溶質S(例えば
シリコン)の熱平衡状態での模式的な相図である。ここ
で横軸501は溶液中の溶質Sの平均濃度を表し、左端
は純溶媒の状態を表し右に向かって溶質Sの濃度が増
す。また縦軸502は溶液の温度を表し、溶液の状態は
曲線503を境界として大きく2つの領域に分かれる。
領域504にあるPでは溶媒M中に均一に溶質Sが溶解
しており、その濃度は横軸に示される濃度と一致する。
領域505は溶質Sの一部が固体化して析出し、例えば
Qにおいては固体Sと、濃度Dqの溶液とが共存する。
曲線503上の状態R0の溶液中にこの温度で融解しな
い材料で作った基体を浸漬し、ゆっくりと溶液の温度を
下げていくと、溶液中の溶質Sの濃度は曲線503に沿
って、例えばR1まで減少してゆく。R0とR1の濃度
差に当たる溶質Sが基体の表面に固体として堆積する。
特に基体が結晶質である場合には、固体Sも基体の結晶
性を引き継いだ結晶質となる場合があり、エピタキシャ
ル成長と呼ばれる。通常基体の材料と固体Sが一致して
いる場合に最もエピタキシャル成長が容易であるが、異
質でもエピタキシャル成長は可能である(ヘテロエピタ
キシャル成長)。この様にして結晶質の第1の基体の表
面に薄膜半導体層を成長させることができる。なお一般
には、溶液を丁度飽和状態、または若干未飽和の状態と
して、基体を浸漬して若干の時間の経過した後、溶液を
飽和状態に調整しなおして結晶の成長を始める。こうす
ることで基板の表面の不純物や欠陥が熱平衡の効果で除
去され、高品質の結晶が成長しやすくなると考えられて
いる。しかしながら実際に多孔質層上に液相成長法で成
長を行ってみると幾つかの問題が生じることが分かっ
た。以下、本発明者らが行った実験に基づいて説明を行
う。
Next, a liquid phase epitaxy method for forming a thin film semiconductor layer will be described. FIG. 5 is a schematic phase diagram in the thermal equilibrium state of the solvent M and the solute S (for example, silicon) for explaining the liquid phase growth method in the manufacturing method of the present invention. Here, the horizontal axis 501 represents the average concentration of solute S in the solution, the left end represents the state of pure solvent, and the concentration of solute S increases toward the right. The vertical axis 502 represents the temperature of the solution, and the state of the solution is roughly divided into two regions with the curve 503 as the boundary.
In P in the region 504, the solute S is uniformly dissolved in the solvent M, and its concentration matches the concentration shown on the horizontal axis.
In the region 505, a part of the solute S is solidified and deposited. For example, in Q, the solid S and the solution having the concentration Dq coexist.
When a substrate made of a material that does not melt at this temperature is immersed in the solution of the state R0 on the curve 503, and the temperature of the solution is slowly lowered, the concentration of the solute S in the solution is along the curve 503, for example, It decreases to R1. Solute S corresponding to the concentration difference between R0 and R1 is deposited as a solid on the surface of the substrate.
In particular, when the substrate is crystalline, the solid S may also be a crystalline substance that inherits the crystallinity of the substrate, which is called epitaxial growth. Usually, the epitaxial growth is easiest when the material of the substrate and the solid S are the same, but even if they are heterogeneous, the epitaxial growth is possible (heteroepitaxial growth). Thus, the thin film semiconductor layer can be grown on the surface of the crystalline first substrate. In general, the solution is just saturated or slightly unsaturated, the substrate is dipped, and after some time elapses, the solution is adjusted to the saturated state to start crystal growth. It is considered that by doing so, impurities and defects on the surface of the substrate are removed by the effect of thermal equilibrium, and high-quality crystals are likely to grow. However, it was found that some problems occur when the liquid phase growth method is actually performed on the porous layer. Hereinafter, description will be made based on the experiments conducted by the present inventors.

【0029】なおエピタキシャル成長は、シラン(Si
4 )、ジクロルシラン(SlH2Cl2 )、トリクロ
ルシラン(SiHCl3 )等のガスを熱やプラズマの作
用で分解して行う(CVD法)等、液相成長法以外の方
法でも可能であるが、液相成長法が最も熱平衡状態に近
い状態で成長が行われるため良質な薄膜半導体層が得易
く、また堆積に必要な原料のコストも低い。
Epitaxial growth is performed using silane (Si
H 4 ), dichlorosilane (SlH 2 Cl 2 ), trichlorosilane (SiHCl 3 ) and other gases may be decomposed by the action of heat or plasma (CVD method), but other methods than the liquid phase growth method are also possible. Since the liquid phase epitaxy method is performed in a state in which it is in a state close to a thermal equilibrium state, it is easy to obtain a good quality thin film semiconductor layer, and the cost of raw materials required for deposition is low.

【0030】まず、図8に本発明を実施するのに好適な
太陽電池の半導体層の成長装置の1例を示す。なお、こ
の装置は実験例1〜3、実施例1において用いられる。
図8に示されるように、装置の全体は大きく分けて3つ
の部分からなっている。601´はロードロック室で開
閉扉602´を閉じることにより内部を機密に保つこと
が出来る。603´は窒素の導入ラインで内部の大気を
窒素に置換することが出来る。604´は水素アニール
槽で、ゲートバルブ605´を通してロードロック室6
01´との間で試料の移送ができる。水素アニール槽6
04´には水素導入ライン606´から水素を流量を制
御しつつ導入することができる。608´はヒーターで
水素アニール槽604´の内部に置かれた基板616´
を加熱することが出来る。基板616´は2枚のシリコ
ンウエハが背中合わせに貼りあわされた組が、ホルダー
で一定の間隔を保って複数平行に配置されている。基板
は不図示の移送機構で上下にゲートバルブを通して移動
出来る様になっている。609´は液相成長槽でゲート
バルブ610´を通して水素アニール槽604´との間
で試料の移送ができる。液相成長槽609´には水素導
入ライン611´から水素が供給され、液相成長中雰囲
気を還元性に保つことができる。614´はカーボンの
ボートでヒーター613´で加熱され、内部のIn等の
低融点金属にシリコン等の半導体を構成する元素と必要
に応じてドーパント元素が溶かし込まれる様になってい
る。
First, FIG. 8 shows an example of an apparatus for growing a semiconductor layer of a solar cell suitable for carrying out the present invention. This device is used in Experimental Examples 1 to 3 and Example 1.
As shown in FIG. 8, the entire device is roughly divided into three parts. The inside of 601 'can be kept secret by closing the opening / closing door 602' in the load lock chamber. Reference numeral 603 'is a nitrogen introduction line that can replace the internal atmosphere with nitrogen. Reference numeral 604 'is a hydrogen annealing tank, and the load lock chamber 6 is passed through the gate valve 605'.
The sample can be transferred to and from 01 '. Hydrogen annealing tank 6
Hydrogen can be introduced into 04 'through a hydrogen introduction line 606' while controlling the flow rate. Reference numeral 608 'denotes a heater, which is a substrate 616' placed inside the hydrogen annealing bath 604 '.
Can be heated. The substrate 616 'is a set in which two silicon wafers are attached back to back, and a plurality of sets are arranged in parallel with a holder with a constant interval. The substrate can be moved up and down through a gate valve by a transfer mechanism (not shown). Reference numeral 609 'denotes a liquid phase growth tank capable of transferring a sample between the hydrogen annealing tank 604' and a gate valve 610 '. Hydrogen is supplied to the liquid phase growth tank 609 'from a hydrogen introduction line 611', and the atmosphere during the liquid phase growth can be kept reducing. A carbon boat 614 'is heated by a heater 613', and an element constituting a semiconductor such as silicon and a dopant element as necessary are melted in a low melting point metal such as In inside.

【0031】(実験1)標準的な陽極化成により表面に
多孔質層を形成したp型シリコンウエハを水素気流中で
表面温度Tsurf=1050℃で30分保持した後(アニ
ールした後)900℃に降温した。一方、Tm=900
℃の金属インジウム溶媒に丁度飽和状態となる濃度まで
シリコンを溶かし込んだ。その後この溶媒に、標準的な
陽極化成により表面に多孔質層を形成したp型シリコン
ウエハを、表面温度Tsurf=900℃として浸漬し冷却
速度−1℃/分で徐冷したところ、シリコンウエハの表
面にシリコン層が堆積したが、この表面に凹凸構造がみ
られ、また切れたリング状のRHEED(Reflection H
igh Energy Electron Diffraction:反射高速電子線回
折)像が得られたことから、成長したシリコンは不規則
な多結晶になっていることが分かった。かつこの膜を剥
離しようとしたところ、剥離されずに残る部分があり、
太陽電池としての使用に耐えなかった。しかし同じ条件
の多孔質層の上にジクロルシランを用いて熱CVD法で
成長を行うと、平滑性の良い単結晶膜が得られた。また
この膜は全面が綺麗に剥離できた。一方、同じp型シリ
コンウエハに、多孔質層を形成せずに同じ条件で液相成
長を行った場合も良質の単結晶が得られた。すなわち多
孔質層の上に液相から結晶を成長させようとすると固有
の問題が生じることが分かった。
(Experiment 1) A p-type silicon wafer having a porous layer formed on its surface by standard anodization was held at a surface temperature Tsurf = 1050 ° C. for 30 minutes in a hydrogen stream (after annealing) and then at 900 ° C. The temperature dropped. On the other hand, Tm = 900
Silicon was dissolved in a metal indium solvent at a temperature of ℃ until the concentration reached a saturated state. Thereafter, a p-type silicon wafer having a porous layer formed on its surface by standard anodization was immersed in this solvent at a surface temperature Tsurf = 900 ° C. and gradually cooled at a cooling rate of −1 ° C./minute. A silicon layer was deposited on the surface, but an uneven structure was seen on this surface, and a broken ring-shaped RHEED (Reflection H
igh Energy Electron Diffraction (reflective high energy electron diffraction) image was obtained, and it was found that the grown silicon was irregular polycrystal. And when I tried to peel off this film, there was a part that remained without peeling,
It could not be used as a solar cell. However, when dichlorosilane was used to grow on the porous layer under the same conditions by the thermal CVD method, a single crystal film having good smoothness was obtained. Further, the entire surface of this film could be peeled off neatly. On the other hand, when the same p-type silicon wafer was subjected to liquid phase growth under the same conditions without forming a porous layer, a good single crystal was obtained. That is, it was found that trying to grow a crystal from the liquid phase on the porous layer causes an inherent problem.

【0032】(実験2)900℃の金属インジウム溶媒
に丁度飽和状態となるまでシリコンを溶かし込んだ。す
なわち、この溶液の飽和となる温度Tsatは900℃で
ある。
(Experiment 2) Silicon was dissolved in a metal indium solvent at 900 ° C. until just saturated. That is, the temperature Tsat at which the solution becomes saturated is 900 ° C.

【0033】その後この溶媒の温度を表1のTmとした
後、標準的な陽極化成により表面に多孔質層を形成した
p型シリコンウエハを、実験1と同様に水素気流中での
アニールをした後、その表面温度を溶媒の温度として
(Tsurf=Tm)浸漬し冷却速度−1℃/分で徐冷し厚
さ20μmの薄膜シリコンを堆積したが、以下の表1に
示す様に、Tmに応じてRHEED像、剥離のしかたに
差が見られた。
After the temperature of this solvent was set to Tm in Table 1, the p-type silicon wafer having a porous layer formed on its surface by standard anodization was annealed in a hydrogen stream in the same manner as in Experiment 1. Then, the surface temperature was used as the temperature of the solvent (Tsurf = Tm), and the film was slowly cooled at a cooling rate of −1 ° C./min to deposit a thin film of silicon having a thickness of 20 μm. Accordingly, a difference was observed in the RHEED image and the peeling method.

【0034】[0034]

【表1】 Tm RHEED像 剥離 ───────────────────────────── 904℃ −−ピラミッド状の不均一成長−− 902℃ −−不連続な膜−− 900℃ 切れたリング像 剥離できない 898℃ ぼやけたスポット像 ほぼ剥離できる 896℃ ぼやけたスポット像 ほぼ剥離できる 894℃ スポット像 完全に剥離できる 892℃ スポット像 完全に剥離できる ここでTmをTsat より下げると、図5におけるQと同
様に飽和濃度以上のシリコンがただちに析出するはずで
あるが、実際にはある程度の範囲で過飽和のシリコンが
溶液中に存在しうる。ただし過飽和の状態は不安定で、
溶液中にウエハの様な固体が存在すると、その表面近く
の溶液からウエハ上に堆積が始まるものと考えられる。
[Table 1] Tm RHEED image Peeling ───────────────────────────── 904 ° C .-- Pyramid-like non-uniform growth--902 ℃ --- Discontinuous film --- 900 ℃ Broken ring image Not peelable 898 ℃ Blurred spot image Almost peelable 896 ℃ Blurred spot image Almost peelable 894 ℃ spot image Complete peeling 892 ℃ spot image Complete peeling If it is possible to lower Tm below Tsat, silicon having a saturation concentration or more should be immediately precipitated as in Q in FIG. 5, but actually, supersaturated silicon may exist in the solution to some extent. However, the state of supersaturation is unstable,
The presence of solids, such as wafers, in the solution is believed to initiate deposition on the wafer from the solution near its surface.

【0035】こうして溶液をある程度過飽和状態として
からシリコンウエハを浸漬することによって薄膜半導体
の状態は大幅に改善されることが分かった。Tsat とT
mを変化させて実験した結果、本発明者等はほぼTsat
−Tm≧5°なる関係が成り立つ時特に結晶性が高く、
うまく剥離できる膜が成長できるとの結論を得た。ただ
し過飽和の程度が著しいと、溶液中からただちに溶質の
析出が起こるため安定した析出ができない。
Thus, it was found that the state of the thin film semiconductor was significantly improved by immersing the silicon wafer after the solution was supersaturated to some extent. Tsat and T
As a result of experimenting by changing m, the inventors found that Tsat
When the relationship of −Tm ≧ 5 ° is established, the crystallinity is particularly high,
It was concluded that a film that can be exfoliated well can grow. However, if the degree of supersaturation is significant, solute precipitation occurs immediately from the solution, and stable precipitation cannot be achieved.

【0036】以上の様な結果が得られた理由を、本発明
者等は次の様に推測する。すなわち溶質の析出が起こっ
ている状態においてもミクロ的に見ると、ウエハの表面
では析出する溶質原子と、溶解する溶質原子とが共存し
ており、正味で析出する溶質原子が多い場合に堆積が起
こると考える(この点は気相から分子の化学反応を伴っ
てほぼ一方的に析出が起こって堆積するCVD法と異な
ると思われる。)。従って、成長の初期に、正味の堆積
が起こらない、または正味の堆積速度が低いと、基板か
ら溶解する原子がかなり存在するため、時間の経過に伴
い基板の初期の構造が変化してゆくものと考えられる。
特に多孔質層は実効的な表面積が広く、反応性が高いの
で溶液中の溶質との原子のやり取りが頻繁に起こり、著
しく変質しやすいと思われる。このため、特に結晶性が
損なわれたり、空孔が埋まって後工程での剥離が困難に
なり易いと考えられる。
The present inventors presume the reason why the above results are obtained as follows. In other words, in a microscopic view even when solute precipitation is occurring, solute atoms that precipitate and coexisting solute atoms coexist on the surface of the wafer, and deposition occurs when there are many net solute atoms that precipitate. It is thought to occur (this point is considered to be different from the CVD method in which almost unidirectional precipitation occurs from the gas phase with the chemical reaction of molecules and deposits). Therefore, if no net deposition occurs or the net deposition rate is low at the beginning of the growth, there will be a large number of dissolved atoms from the substrate, which will change the initial structure of the substrate over time. it is conceivable that.
In particular, since the porous layer has a large effective surface area and high reactivity, it is considered that the exchange of atoms with the solute in the solution frequently occurs, and the porous layer is likely to be significantly altered. For this reason, it is considered that the crystallinity is particularly impaired and the voids are filled so that the peeling in the later step becomes difficult.

【0037】また液相成長法では基板の浸漬初期におい
ては、溶液を未飽和にしないと良質の結晶が成長できな
いと言われるが、多孔質層は高温の還元性雰囲気に置く
ことによって、表面の欠陥が除去され、また酸素等の不
純物も取り除かれるので、前記の事情とあいまって、初
期から過飽和とした方が良質な結晶が得易いと考えられ
る。
Further, in the liquid phase growth method, it is said that good quality crystals cannot grow unless the solution is saturated at the initial stage of immersion of the substrate. Since defects are removed and impurities such as oxygen are also removed, it is considered that, due to the above circumstances, it is easier to obtain a good-quality crystal when supersaturated from the initial stage.

【0038】(実験3)900℃の金属インジウム溶媒
に丁度飽和状態となる濃度までシリコンを溶かし込ん
だ。標準的な陽極化成により表面に多孔質層を形成した
p型シリコンウエハを、水素気流中でアニールをした
後、表面温度を表2に示すTsurfとして浸漬した後、溶
液を冷却速度−1℃/分で徐冷し、厚さ20μmの薄膜
シリコンを堆積した。基板の表面温度は、溶液に浸漬後
まもなく溶媒の温度Tmと一致するものと思われる。
(Experiment 3) Silicon was dissolved in a metal indium solvent at 900 ° C. to a concentration at which it was just saturated. A p-type silicon wafer having a porous layer formed on its surface by standard anodization was annealed in a hydrogen stream and immersed in Tsurf as shown in Table 2, and then the solution was cooled at a cooling rate of -1 ° C / The film was gradually cooled by a minute, and thin film silicon having a thickness of 20 μm was deposited. The surface temperature of the substrate seems to coincide with the temperature Tm of the solvent shortly after immersion in the solution.

【0039】[0039]

【表2】 Tsurf RHEED像 剥離 ────────────────────────────── 904℃ −−ピラミッド状の不均一成長−− 902℃ 切れたリング像 部分的に剥離できる 900℃ 切れたリング像 剥離できない 898℃ ぼやけたスポット像 ほぼ剥離できる 896℃ スポット像 ほぼ剥離できる 894℃ スポット像 完全に剥離できる 892℃ スポット像 完全に剥離できる 成長の開始時には金属インジウム溶媒が過飽和になって
いないがTsurf<Tsat 、好ましくはTsat −Tsurf
≧5°とすることによって、実質的に多孔質層への悪影
響を防止できたものと思われる。冷却開始まではTsat
=Tm =900℃である。
[Table 2] Tsurf RHEED image Delamination ────────────────────────────── 904 ° C−−Pyramid-shaped non-uniform growth−− 902 ℃ Cut ring image Partially peelable 900 ℃ Cut ring image Cannot be peeled 898 ℃ Blurred spot image Almost peelable 896 ℃ Spot image Almost peelable 894 ℃ Spot image Complete peeling 892 ℃ Spot image Complete peeling The indium metal solvent is not supersaturated at the start of growth, but Tsurf <Tsat, preferably Tsat-Tsurf.
It is considered that the adverse effect on the porous layer could be substantially prevented by setting ≧ 5 °. Tsat until cooling starts
= Tm = 900 ° C.

【0040】次に接合の形成について説明する。図1に
おける基板105側のp+(n+)層104(バックサーフ
ェスフィールド形成用)、光入射側のn+(p+)層106
は、活性(p-(n-))層103とは別に、それぞれ液相
成長法で成長することができる。例えばGaを溶媒とし
た場合には、Gaがシリコン層中に溶け込みp+ 型にド
ープできる。Sbを溶媒とした場合には、Sbがシリコ
ン層中に溶け込みn+型にドープできる。またInを溶
媒とした場合には、Inはシリコン中に溶け込みにくい
ので、GaをInに添加してp型にドープできる。また
同様にAsをInに添加してn型のドープができる。
Next, the formation of the bond will be described. In FIG. 1, the p + (n + ) layer 104 (for forming a back surface field) on the substrate 105 side and the n + (p + ) layer 106 on the light incident side are shown.
Can be grown by the liquid phase growth method separately from the active (p (n )) layer 103. For example, when Ga is used as a solvent, Ga dissolves in the silicon layer and can be doped as p + type. When Sb is used as a solvent, Sb dissolves in the silicon layer and can be doped as n + type. Further, when In is used as a solvent, In hardly dissolves in silicon, so Ga can be added to In to dope p-type. Similarly, As can be added to In to perform n-type doping.

【0041】また光入射側のn+(p+)層106はすでに
説明した様に半導体薄膜を剥離後、別途形成ができる。
ただし樹脂フィルム等の耐熱性の低い基板を使用する場
合には、プラズマCVD等の低温で堆積可能な堆積方法
を採用する必要がある。さらに詳細については各実施例
の中で説明する。
The n + (p + ) layer 106 on the light incident side can be separately formed after the semiconductor thin film is peeled off as described above.
However, when a substrate having low heat resistance such as a resin film is used, it is necessary to adopt a deposition method capable of depositing at a low temperature such as plasma CVD. Further details will be described in each example.

【0042】次に結晶質の第1の基体とその再使用につ
いて図2を用いて説明する。すでに述べた様に、薄膜シ
リコン結晶を成長するためには、第1の基体としてシリ
コンのウエハを用いるのが最も良い。陽極化成を行うた
めに、バルクがp型ドープされたウエハを用いてもよい
し、表面のみp型ドープしてもよい。その方法として熱
拡散、イオンインプランテーション等の手法が用いられ
る。陽極化成により主にp層が多孔質化して多孔質層2
02となる。
Next, the crystalline first substrate and its reuse will be described with reference to FIG. As already mentioned, it is best to use a silicon wafer as the first substrate for growing thin film silicon crystals. In order to carry out anodization, a wafer whose bulk is p-type doped may be used, or only the surface may be p-type doped. A method such as thermal diffusion or ion implantation is used as the method. The p-layer is mainly made porous by the anodization, and thus the porous layer 2
It becomes 02.

【0043】またシリコン結晶基板から剥離した活性層
203上に残っている多孔質層202aは選択的に除去
する。また活性層203が剥離されたシリコン結晶基板
の表面に残った多孔質層202bも選択的に除去し再使
用に備える。通常のシリコンのエッチング液、あるいは
多孔質シリコンの選択的エッチング液である弗酸、ある
いは弗酸にアルコールまたは過酸化水素水の少なくとも
どちらか一方を添加した混合液、あるいは、バッファー
ド弗酸あるいはバッファード弗酸にアルコールまたは過
酸化水素水の少なくともどちらか一方を添加した混合液
の少なくとも1種類を用いて、多孔質シリコンのみを無
電解湿式化学エッチングすることができる。
The porous layer 202a remaining on the active layer 203 separated from the silicon crystal substrate is selectively removed. Further, the porous layer 202b remaining on the surface of the silicon crystal substrate from which the active layer 203 has been peeled off is also selectively removed for reuse. Ordinary silicon etching liquid, hydrofluoric acid which is a selective etching liquid for porous silicon, or a mixed liquid in which at least one of alcohol and hydrogen peroxide water is added to hydrofluoric acid, or buffered hydrofluoric acid or buffer Only the porous silicon can be subjected to the electroless wet chemical etching using at least one kind of a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide to dehydrofluoric acid.

【0044】第1の基体は、繰り返し剥離の工程を繰り
返すと次第に厚さが減少していく。また次第に表面に凹
凸や欠陥が増加する傾向がある。これらの要因から繰り
返し使用できる回数に制限がでるが、高価なシリコンの
単結晶ウエハを何回使用できるかが、コストに大きな影
響を与える。この様な観点から幾つかの改善が可能であ
る。すなわち厚さの減少した基体の表面に、エピタキシ
ャル成長を行って厚さの回復を図ることができる。その
際に、より低いコストで成長ができる液相成長法を使用
すると特に好都合である。
The thickness of the first substrate gradually decreases as the peeling process is repeated. In addition, the surface tends to have irregularities and defects. Due to these factors, the number of times of repeated use is limited, but the number of times an expensive silicon single crystal wafer can be used has a great influence on the cost. Several improvements are possible from this point of view. That is, it is possible to recover the thickness by performing epitaxial growth on the surface of the substrate having the reduced thickness. In that case, it is particularly advantageous to use a liquid phase growth method, which allows growth at a lower cost.

【0045】またこの方法は低コスト化の観点から見て
さらに幾つかのメリットを持つ。すなわち、このエピタ
キシャル層を成長時にp型にドープすることにより、表
面をp型にドープする工程が不要となる。また結晶質の
第1の基体として、不純物濃度の不定な低品位なシリコ
ンウエハを用いても、陽極化成工程の再現性が向上し多
孔質層の品質が安定する。さらに表面をp型にドープす
る工程に先立ちドープを行わない又はより低濃度でドー
プしたエピタキシャル層を堆積すると陽極化成の再現性
を一層高めることができる。また繰り返し使用に伴い表
面に荒れ等が発生すると後の工程に影響が大きいが、必
要により機械的研磨を併用することもできる。
Further, this method has some merits from the viewpoint of cost reduction. That is, by doping this epitaxial layer with p-type during growth, the step of doping the surface with p-type becomes unnecessary. Further, even if a low-quality silicon wafer having an indefinite impurity concentration is used as the crystalline first substrate, the reproducibility of the anodization process is improved and the quality of the porous layer is stabilized. Further, the reproducibility of anodization can be further enhanced by performing no doping or depositing an epitaxial layer doped with a lower concentration prior to the step of doping the surface to p-type. Further, when the surface is roughened due to repeated use, the subsequent steps are greatly affected, but mechanical polishing can be used together if necessary.

【0046】これまで薄膜半導体が単結晶であることを
前提に説明を行ってきたがこのことは必須ではない。太
陽電池としての応用では、多結晶であっても目安として
結晶粒の大きさが1mm程度あれば実用になる。結晶質
の第1の基体が多結晶であっても、各々の結晶粒の範囲
内では局所的にエピタキシャル成長が起こり、多結晶質
の薄膜半導体層が得られる。さらに詳細については各実
施例の中で説明する。
Up to now, the description has been made on the assumption that the thin film semiconductor is a single crystal, but this is not essential. In the application as a solar cell, even if it is a polycrystal, it can be put into practical use if the crystal grain size is about 1 mm as a guide. Even if the crystalline first substrate is polycrystalline, epitaxial growth locally occurs within the range of each crystal grain, and a polycrystalline thin film semiconductor layer is obtained. Further details will be described in each example.

【0047】本発明による太陽電池において、薄膜結晶
半導体層を転写させる低耐熱性基板材料としては高分子
フィルム等が好適に用いられ、代表的なものとしてはポ
リイミドフィルムが挙げられる。また、ガラスや樹脂等
のプラスティック板なども用いることが可能である。本
発明による太陽電池において、基板と薄膜結晶半導体層
とを接着させる方法としては銅ペーストあるいは銀ペー
ストのような導電性金属ペーストを前記両者の間に挿入
して密着させ、焼成して固着させる方法が好適に用いら
れる。この場合、焼成後の銅あるいは銀等の金属は裏面
電極及び裏面反射層としても機能する。また、高分子フ
ィルム等の基板の場合には、基板と薄膜結晶半導体層を
密着させた状態で(この場合、予め薄膜結晶半導体層表
面に裏面電極を形成しておく)、フィルム基板の軟化点
にまで温度を上げて前記両者を固着させてもよい。本発
明による太陽電池において、入射光の反射損を減らす目
的で半導体層の表面にテクスチャ処理を施すことができ
る。シリコンの場合にはヒドラジンやNaOH、KOH
等を用いて行われる。形成されるテクスチャのピラミッ
ドの高さとしては数μm〜数十μmの範囲が適当であ
る。
In the solar cell according to the present invention, a polymer film or the like is preferably used as the low heat resistant substrate material for transferring the thin film crystalline semiconductor layer, and a typical example thereof is a polyimide film. It is also possible to use a plastic plate made of glass or resin. In the solar cell according to the present invention, as a method of adhering the substrate and the thin film crystal semiconductor layer, a method of inserting a conductive metal paste such as a copper paste or a silver paste between the two and adhering them to each other, and firing and fixing them. Is preferably used. In this case, the metal such as copper or silver after firing also functions as a back electrode and a back reflection layer. Also, in the case of a substrate such as a polymer film, the softening point of the film substrate is measured while the substrate and the thin film crystal semiconductor layer are in close contact (in this case, the back electrode is formed in advance on the surface of the thin film crystal semiconductor layer). It is also possible to raise the temperature up to and fix the both. In the solar cell according to the present invention, the surface of the semiconductor layer can be textured for the purpose of reducing reflection loss of incident light. In the case of silicon, hydrazine, NaOH, KOH
And the like. The height of the textured pyramid is suitably in the range of several μm to several tens of μm.

【0048】[0048]

【実施例】以下、本発明の方法の実施例について詳細に
説明するが、本発明の趣旨はこれまで説明してきた通り
であり、本発明は以下の実施例により何ら限定されるも
のではない。 (実施例1)本実施例では図2に示すプロセスにより単
結晶シリコン層をポリイミドフィルムに転写して太陽電
池を形成する方法を示す。
EXAMPLES Hereinafter, examples of the method of the present invention will be described in detail, but the gist of the present invention is as described above, and the present invention is not limited to the following examples. (Example 1) In this example, a method of transferring a single crystal silicon layer to a polyimide film by the process shown in FIG. 2 to form a solar cell will be described.

【0049】500μm厚の単結晶をシリコンウエハ2
01の表面にBCl3を熱拡散源として1200℃の温
度でBの熱拡散を行ってp+ 層を形成し、3μm程度の
拡散層を得た(図2(a))。次にHF溶液中で表3の
条件で陽極化成を行い、ウエハ上に多孔質シリコン層2
02を形成した(図2(b))。
A silicon wafer 2 made of a single crystal having a thickness of 500 μm
The surface of 01 was thermally diffused with BCl 3 as a thermal diffusion source at a temperature of 1200 ° C. to form a p + layer, and a diffusion layer of about 3 μm was obtained (FIG. 2A). Next, anodization is performed in the HF solution under the conditions shown in Table 3, and the porous silicon layer 2 is formed on the wafer.
No. 02 was formed (FIG. 2 (b)).

【0050】[0050]

【表3】 陽極化成溶液 HF:H2 O:C2 5 OH=1:1:1 電流密度 5mA/cm2 →30mA/cm2 化成時間 2.5min→(30sec)→0sec 次に徐冷法と呼ばれる方法でシリコンの液相エピタキシ
ャル成長を行った。まず水素気流中のカーボン・ボート
内で900℃で金属インジウム(In)を溶融した。こ
の中に溶液を攪拌しつつ多結晶シリコンウエハを溶かし
込んで飽和とし、次いでゆっくり溶液の温度を894℃
まで下げ成長用の溶液とした。次に雰囲気温度を調整
し、水素気流中で多孔質層202が形成された単結晶シ
リコンウエハ201の温度を1030℃にし1時間アニ
ールしたのち温度を降下させ溶液の温度に一致するまで
待った。この状態で表面に多孔質層を形成したウエハを
溶液中に浸漬し、冷却速度−1.0℃/分で徐冷し、多
孔質層202の上に厚さ20μmのノンドープの薄膜シ
リコン層203を堆積し溶液から引き上げた。次いでさ
らに別に用意されたカーボン・ボート内に900℃で金
属インジウム(In)を溶融しSiで飽和とし、さらに
Siの0.1at%のガリウム(Ga)を溶かし込み成
長用の溶液とした。引き続きこの中にノンドープの薄膜
シリコン層まで形成されたウエハを浸漬し薄膜シリコン
の上に、厚さ1μmのp+ 薄膜シリコン層204を堆積
し溶液から引き上げた。
[Table 3] Anodizing solution HF: H 2 O: C 2 H 5 OH = 1: 1: 1 Current density 5 mA / cm 2 → 30 mA / cm 2 Chemical conversion time 2.5 min → (30 sec) → 0 sec Next, the slow cooling method is used. Liquid phase epitaxial growth of silicon was performed by the so-called method. First, metallic indium (In) was melted at 900 ° C. in a carbon boat in a hydrogen stream. While stirring the solution in this, melt the polycrystalline silicon wafer to saturate, then slowly raise the temperature of the solution to 894 ° C.
To a solution for growth. Next, the atmospheric temperature was adjusted, the temperature of the single crystal silicon wafer 201 on which the porous layer 202 was formed was set to 1030 ° C. in a hydrogen stream, and after annealing for 1 hour, the temperature was lowered and waited until it coincided with the temperature of the solution. In this state, the wafer having a porous layer formed on the surface thereof is immersed in a solution and gradually cooled at a cooling rate of -1.0 ° C / min, and a non-doped thin film silicon layer 203 having a thickness of 20 µm is formed on the porous layer 202. Was deposited and pulled out of the solution. Next, in a separately prepared carbon boat, metal indium (In) was melted at 900 ° C. to be saturated with Si, and 0.1 at% gallium (Ga) of Si was further melted to prepare a growth solution. Subsequently, a wafer having a non-doped thin film silicon layer formed therein was immersed therein, and a p + thin film silicon layer 204 having a thickness of 1 μm was deposited on the thin film silicon and pulled out from the solution.

【0051】厚さ50μmのポリイミドフィルム205
の片面にスクリーン印刷により銅ペースト209を20
μm厚で塗り、この面を上述のウエハp+ 薄膜シリコン
層204面に密着させて貼り合わせた。この状態でオー
ブンに入れて300℃、20分の条件で銅ペーストの焼
成を行うとともにポリイミドフィルムとウエハとを固着
させた(図2(e))。固着したポリイミドフィルムと
ウエハに対して、ウエハの接着していない側の面を真空
チャック(図示せず)で固定しておき、ポリイミドフィ
ルム205の一方の端から力を作用させてpeelingを行
い、シリコン層203,204をウエハ201から剥離
してポリイミドフィルム205上に転写させた(図2
(f))。
Polyimide film 205 having a thickness of 50 μm
20 of copper paste 209 by screen printing on one side of
It was applied in a thickness of μm, and this surface was closely adhered to the surface of the above-mentioned wafer p + thin film silicon layer 204 and bonded. In this state, the copper paste was placed in an oven and baked at 300 ° C. for 20 minutes, and the polyimide film and the wafer were fixed to each other (FIG. 2E). With respect to the fixed polyimide film and the wafer, the surface on the non-bonded side of the wafer is fixed with a vacuum chuck (not shown), and a force is applied from one end of the polyimide film 205 to perform peeling, The silicon layers 203 and 204 were separated from the wafer 201 and transferred onto the polyimide film 205 (see FIG. 2).
(F)).

【0052】ウエハ201から剥離した薄膜シリコン層
203上に残っている多孔質層202の残渣(多孔質層
202a)を、弗酸と過酸化水素水および純水との混合
液で攪拌しながら選択エッチングした。薄膜シリコン層
203上はエッチングされずに残り、多孔質層202の
残渣のみが完全に除去された。非多孔質シリコン単結晶
では上述のエッチング液に対するエッチング速度は極め
て低く、多孔質層のエッチング速度との選択比は105
以上にも達し、非多孔質シリコン層におけるエッチング
量(数十Å程度)は実用上無視できる。透過電子顕微鏡
による断面観察の結果、薄膜シリコン層203には新た
な結晶欠陥は導入されておらず、良好な結晶性が維持さ
れていることが確認された。得られたポリイミドフィル
ム205上の薄膜シリコン層203の表面を弗酸/硝酸
系のエッチング液でエッチングして清浄化を行った後、
薄膜シリコン層203の上に市販のプラズマCVD装置
により、表4に示す条件でn型微結晶シリコン(μc−
Si)層206を200Å堆積させた(図2(g))。
この時のμc−Si層の暗導電率は〜5S/cmであっ
た。なお、S(シーメンス)はオーム(Ω)の逆数を示
す。
The residue (porous layer 202a) of the porous layer 202 remaining on the thin film silicon layer 203 peeled from the wafer 201 is selected with stirring with a mixed solution of hydrofluoric acid, hydrogen peroxide solution and pure water. Etched. The thin film silicon layer 203 was left without being etched, and only the residue of the porous layer 202 was completely removed. The non-porous silicon single crystal has an extremely low etching rate with respect to the above-mentioned etching solution, and the selection ratio with respect to the etching rate of the porous layer is 10 5
The etching amount in the non-porous silicon layer (about several tens of liters) is practically negligible. As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that new crystal defects were not introduced into the thin film silicon layer 203 and good crystallinity was maintained. After cleaning the surface of the thin film silicon layer 203 on the obtained polyimide film 205 by etching with a hydrofluoric acid / nitric acid-based etching solution,
On the thin film silicon layer 203, n-type microcrystalline silicon (μc-
The Si) layer 206 was deposited at 200Å (FIG. 2 (g)).
At this time, the dark conductivity of the μc-Si layer was ˜5 S / cm. In addition, S (Siemens) shows the reciprocal of ohm (Ω).

【0053】[0053]

【表4】 ガス流量比 SiH4 /H2 =1cc/20cc PH3 /SiH4 =2.0×10-3 基板温度 250℃ 圧力 0.5Torr 放電電力 20W 最後にμc−Si層の上にEB(Electron Beam)蒸着
によりITO透明導電膜(82nm)/集電電極(Ti
/Pd/Ag(400nm/200nm/1μm))を
形成して太陽電池とした(図2(h))。
[Table 4] Gas flow rate ratio SiH 4 / H 2 = 1 cc / 20 cc PH 3 / SiH 4 = 2.0 × 10 −3 Substrate temperature 250 ° C. Pressure 0.5 Torr Discharge power 20 W Finally EB on the μc-Si layer (Electron Beam) ITO transparent conductive film (82 nm) / collecting electrode (Ti
/ Pd / Ag (400 nm / 200 nm / 1 μm) was formed into a solar cell (FIG. 2 (h)).

【0054】このようにして得られたポリイミド上薄膜
単結晶シリコン太陽電池についてAM1.5(100m
W/cm2 )光照射下でのI−V特性について測定した
ところ、変換効率14.6%を得た。
Regarding the thin film on polyimide single crystal silicon solar cell thus obtained, AM1.5 (100 m
When the IV characteristic under irradiation with W / cm 2 ) was measured, a conversion efficiency of 14.6% was obtained.

【0055】また、剥離後のシリコンウエハ201上に
残存する多孔質層についても上述と同様にしてエッチン
グにより除去し、平滑な面を出した(図2(i))。こ
うして得られた再生ウエハを用いて上述の工程を繰り返
すことにより高品質な半導体層を有する薄膜単結晶太陽
電池が複数個得られた。 (実施例2)本実施例では実施例1と同様の構造の太陽
電池を作製する。実施例1と同様な方法で、単結晶シリ
コンウエハ201の表面に多孔質シリコン層202を形
成した。
Also, the porous layer remaining on the silicon wafer 201 after peeling was removed by etching in the same manner as described above, and a smooth surface was exposed (FIG. 2 (i)). By repeating the above steps using the thus obtained reclaimed wafer, a plurality of thin film single crystal solar cells having high quality semiconductor layers were obtained. (Example 2) In this example, a solar cell having the same structure as that of Example 1 is manufactured. A porous silicon layer 202 was formed on the surface of the single crystal silicon wafer 201 by the same method as in Example 1.

【0056】次に温度差法と呼ばれる方法でシリコンの
液相エピタキシャル成長を行った。なお、本実施例では
図8の装置の液相成長槽の内部構造が図9に示すように
異なる。すなわち、図9に示すように、カーボンボード
614´の右側の内壁にSiウエハが貼り付けてあり、
またヒーター613´と613″のバランスを変え、カ
ーボンボードの右側が温度が高くなるように調整される
ため、ここでは溶液が未飽和でシリコンの溶け出しが起
こり溶け出したシリコンが左に拡散し、こちらでは温度
が低く溶液が過飽和なためシリコンの堆積が起こること
になる。
Next, liquid phase epitaxial growth of silicon was performed by a method called a temperature difference method. In this example, the internal structure of the liquid phase growth tank of the apparatus of FIG. 8 is different as shown in FIG. That is, as shown in FIG. 9, a Si wafer is attached to the inner wall on the right side of the carbon board 614 ′,
The balance between the heaters 613 'and 613 "is changed to adjust the temperature on the right side of the carbon board so that the solution becomes unsaturated and the silicon melts out, and the melted silicon diffuses to the left. , Here, since the temperature is low and the solution is supersaturated, silicon deposition will occur.

【0057】まず水素気流中のカーボン・ボート内で9
00℃で金属インジウム(In)を溶融した。次いで溶
融したインジウムの中に溶解用多結晶シリコンウエハを
浸漬しボートの内壁の一部に貼りつけ攪拌しながら溶解
させ飽和とした。次いでゆっくりと溶液の温度を890
℃まで下げ成長用の溶液とした。次に水素気流中でアニ
ールの後雰囲気温度を調整し、多孔質層202が形成さ
れた単結晶シリコンウエハ201の温度が溶液の温度に
一致するまで待った。この状態で表面に多孔質層を形成
したウエハ201を溶液中に浸漬するとともに、単結晶
シリコンウエハ201周辺の温度に変化がないよう調整
しつつ、Siウエハが貼りつけられたボートの壁面の温
度を910℃とした。この後実施例1とは異なり、溶液
等の温度に変化を与えずに放置して、多孔質層202の
上に厚さ20μmのノンドープの薄膜シリコン層203
を堆積し溶液から引き上げた。温度差法では、溶解用多
結晶シリコンウエハの近傍の溶液が未飽和なため、ウエ
ハの表面からシリコンが定常的に溶解し続けるため、特
に溶液全体を冷却する必要がない。次いでさらに別に用
意されたカーボン・ボート内に900℃で金属インジウ
ム(In)を溶融しSiで飽和としさらにSiの0.1
at%のガリウム(Ga)を溶かし込んだ後890℃に
下げて成長用の溶液とした。引き続きこの中にノンドー
プの薄膜シリコン層まで形成されたウエハを浸漬し薄膜
シリコンの上に、厚さ1μmのp+ 薄膜シリコン層20
4を堆積し溶液から引き上げた。この場合には成長時間
が短いため、特に徐冷したり、溶解用のシリコンウエハ
を用いなくとも、ほぼ定常的に堆積ができた。
First, 9 in a carbon boat in a hydrogen stream.
Metal indium (In) was melted at 00 ° C. Then, the polycrystalline silicon wafer for dissolution was immersed in the molten indium, stuck on a part of the inner wall of the boat, and dissolved by stirring to make it saturated. Then slowly increase the temperature of the solution to 890
The temperature was lowered to ℃ and used as a growth solution. Next, after annealing in a hydrogen stream, the atmosphere temperature was adjusted and waited until the temperature of the single crystal silicon wafer 201 on which the porous layer 202 was formed matches the temperature of the solution. In this state, the wafer 201 having a porous layer formed on the surface is immersed in a solution, and the temperature of the wall surface of the boat to which the Si wafer is attached is adjusted while adjusting the temperature around the single crystal silicon wafer 201 so as not to change. Was 910 ° C. Then, unlike in Example 1, the temperature of the solution or the like was left unchanged and the non-doped thin film silicon layer 203 with a thickness of 20 μm was formed on the porous layer 202.
Was deposited and pulled out of the solution. In the temperature difference method, since the solution in the vicinity of the melting polycrystalline silicon wafer is unsaturated, the silicon is constantly melted from the surface of the wafer, so that it is not particularly necessary to cool the entire solution. Next, in a separately prepared carbon boat, metal indium (In) is melted at 900 ° C. to saturate with Si, and further 0.1% of Si is added.
After dissolving at% gallium (Ga), the temperature was lowered to 890 ° C. to obtain a growth solution. Subsequently, a wafer having a non-doped thin film silicon layer formed therein is dipped therein, and a p + thin film silicon layer 20 of 1 μm thickness is formed on the thin film silicon.
4 was deposited and pulled up from the solution. In this case, since the growth time was short, deposition could be performed almost constantly without slow cooling or using a silicon wafer for melting.

【0058】以下実施例1と同様な方法によりポリイミ
ドフィルム上に薄膜単結晶シリコン太陽電池を形成し
た。この太陽電池についてもAM1.5(100mW/
cm2)光照射下でのI−V特性について測定したとこ
ろ、変換効率15.4%を得た。
A thin film single crystal silicon solar cell was formed on a polyimide film by the same method as in Example 1 below. AM1.5 (100mW /
cm 2) was measured for the I-V characteristic under light irradiation, to obtain a 15.4% conversion efficiency.

【0059】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した(図2(i))。こうして
得られた再生ウエハを用いて上述の工程を繰り返すこと
により高品質な半導体層を有する薄膜単結晶太陽電池が
複数個得られた。 (実施例3)本実施例でも実施例1と同じ構造の太陽電
池を作製する。実施例1と同様な方法で、単結晶シリコ
ンウエハ201の表面に多孔質シリコン層202を形成
した。
The porous layer remaining on the silicon wafer after peeling was also removed by etching in the same manner as described above, and a smooth surface was exposed (FIG. 2 (i)). By repeating the above steps using the thus obtained reclaimed wafer, a plurality of thin film single crystal solar cells having high quality semiconductor layers were obtained. (Example 3) Also in this example, a solar cell having the same structure as that of Example 1 is manufactured. A porous silicon layer 202 was formed on the surface of the single crystal silicon wafer 201 by the same method as in Example 1.

【0060】次に本発明者らによる特開平6-191987号公
報に記載された恒温法と呼ばれる方法でシリコンの液相
エピタキシャル成長を行った。なお、本実施例では図8
の装置の液相成長槽の内部構造が図10に示すように異
なる。すなわち、基板と多結晶シリコンウエハが相対し
て配置される。多結晶シリコンから溶出したシリコンは
密度が低下するため対流を起こし基板側に輸送されその
上に堆積する。このような対流を効果的に起こすために
は基板と多結晶シリコンの間の距離を広く保つ必要があ
る。
Next, liquid phase epitaxial growth of silicon was performed by a method called constant temperature method described in Japanese Patent Laid-Open No. 6-191987 by the present inventors. In addition, in this embodiment, FIG.
The internal structure of the liquid phase growth tank of the above apparatus is different as shown in FIG. That is, the substrate and the polycrystalline silicon wafer are arranged to face each other. Since the density of the silicon eluted from the polycrystalline silicon decreases, convection occurs and the silicon is transported to the substrate side and deposited on it. In order to effectively generate such convection, it is necessary to keep a large distance between the substrate and the polycrystalline silicon.

【0061】まず水素気流中のカーボン・ボート内で9
00℃で金属インジウム(In)を溶融した。次いで溶
融したインジウムの中に溶解用多結晶シリコンウエハを
浸漬しボートの底部に貼りつけ溶解させ飽和とした。次
いでゆっくりと溶液の温度を894℃まで下げ成長用の
溶液とした。次に、アニールが終了した多孔質層202
が形成された単結晶シリコンウエハ201の温度が溶液
の温度に一致するまで待った。この状態で表面に多孔質
層を形成したウエハ201を溶液中に浸漬し、多孔質層
202面が溶解用多結晶シリコンウエハに、2cmの間
隔を保って対向させた。この後実施例1とは異なり溶液
等の温度に変化を与えずに、また実施例2とは異なり溶
液内に温度差が生じない様に放置して、多孔質層202
の上に厚さ20μmのノンドープの薄膜シリコン層20
3を堆積し溶液から引き上げた。恒温法では、溶解用多
結晶シリコンウエハの近傍の溶液は、Siが溶け込んで
密度が低下すると対流により多孔質シリコン層202表
面に向けて運び去られてウエハの表面からシリコンが定
常的に溶解し続けるため、特に溶液全体を冷却する必要
がない。以下実施例1と同様な方法によりポリイミドフ
ィルム上に薄膜単結晶シリコン太陽電池を形成した。こ
の太陽電池についてもAM1.5(100mW/c
2 )光照射下でのI−V特性について測定したとこ
ろ、セル面積6cm 2 で開放電圧0.6V、短絡光電流
35mA/cm2 、曲線因子0.79となり、エネルギ
ー変換効率16.2%を得た。
First, 9 in a carbon boat in a hydrogen stream.
Metal indium (In) was melted at 00 ° C. Then melt
Dissolve polycrystalline silicon wafer in molten indium
It was dipped, stuck to the bottom of the boat, dissolved and saturated. Next
And slowly lower the temperature of the solution to 894 ° C for growth.
It was a solution. Next, the porous layer 202 that has been annealed
The temperature of the single crystal silicon wafer 201 on which the
I waited until it matched the temperature. Porous on the surface in this state
The layer-formed wafer 201 is immersed in a solution to form a porous layer.
202 face is on the melting polycrystalline silicon wafer for 2 cm
They were opposed to each other with a distance kept between them. After this, unlike Example 1, the solution
Etc., without changing the temperature, and unlike Example 2
The porous layer 202 is left to stand so that there is no temperature difference in the liquid.
20 μm thick non-doped thin film silicon layer 20 on top of
3 was deposited and pulled out of the solution. In the constant temperature method, the
Si melted into the solution near the crystalline silicon wafer
When the density decreases, the surface of the porous silicon layer 202 is convected by convection.
Silicon is removed from the surface of the wafer by being carried away to the surface.
In particular, the entire solution needs to be cooled in order to constantly dissolve it
There is no. Hereinafter, a polyimide film was prepared in the same manner as in Example 1.
A thin film single crystal silicon solar cell was formed on the film. This
The solar cells of AM1.5 (100mW / c
m2) Measurement of IV characteristics under light irradiation
R, cell area 6 cm 2Open voltage 0.6V, short circuit photocurrent
35 mA / cm2, Fill factor becomes 0.79, and energy
A conversion efficiency of 16.2% was obtained.

【0062】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した(図2(i))。こうして
得られた再生ウエハを用いて上述の工程を繰り返すこと
により高品質な半導体層を有する薄膜単結晶太陽電池が
複数個得られた。 (実施例4)本実施例では、Tsat =Tm=900℃の
溶液に浸漬する単結晶シリコンウエハ201の表面温度
Tsurfを890℃とした以外は実施例1と同様の方法で
薄膜単結晶太陽電池を作製した。この太陽電池について
もAM1.5(100mW/cm2 )光照射下でのI−
V特性について測定したところ、変換効率16.2%を
得た。 (実施例5)本実施例では、ノンドープ薄膜シリコン層
203を堆積するところまでは実施例1と共通である。
溶液から引き上げた試料を水素気流中で1200℃まで
加熱し30分放置し再び温度を900℃とした。この熱
処理により、p型の多孔質層202中のボロン(B)
が、ノンドープの薄膜シリコン層203に熱拡散し、p
+ 薄膜シリコン層206となった。次いでさらに別の用
意されたカーボン・ボート内に900℃で金属インジウ
ム(In)を溶融しSiで飽和とし、さらにSiの0.
01at%のアンチモン(Sb)を溶かし込み成長用の
溶液とした。引き続きこの中にノンドープの薄膜シリコ
ン層203まで形成されたウエハを浸漬し薄膜シリコン
の上に、厚さ1μmのn+ 薄膜シリコン層204を堆積
し溶液から引き上げた。この後、プラズマCVD装置に
よりn型微結晶シリコン(μc−Si)層206を堆積
する工程を省略した以外は実施例1と同様にして、実施
例1とは、ドープ層の順序が逆になった薄膜単結晶太陽
電池を作製した。この太陽電池についてもAM1.5
(100mW/cm2 )光照射下でのI−V特性につい
て測定したところ、変換効率15.7%を得た。 (実施例6)本実施例では図3(b)に示すように、実
施例1と同様な方法で単結晶シリコンウエハ301の表
面に多孔質シリコン層302を形成した。次に水素気流
中のカーボン・ボート内で800℃で金属インジウム
(In)を溶融した。この中に溶液を攪拌しつつ多結晶
シリコンウエハを溶かし込んで飽和とし、さらにSiの
0.02at%のアンチモン(Sb)を溶かし込み成長
用の溶液とした。次いでゆっくりと溶液の温度を794
℃まで下げ成長用の溶液とした。次に雰囲気温度を調整
し、アニールの済んだ多孔質層302が形成された単結
晶シリコンウエハ301の温度が溶液の温度に一致する
まで待った。この状態で表面に多孔質層を形成したウエ
ハを溶解中に浸漬し、冷却速度−1.0℃/分で徐冷
し、多孔質層302の上に厚さ0.5μmのn+ 型薄膜
シリコン層306を堆積し溶液から引き上げた。以下実
施例1と同様にして厚さ20μmのノンドープの薄膜シ
リコン層303、厚さ1μmのp+ 型薄膜シリコン層3
04を堆積した。この後、プラズマCVD装置によりn
+ 微結晶シリコン(μc−Si)層306を堆積する工
程を省略した以外は実施例1と同様にして、実施例1と
ドープ層の順序が同じ薄膜単結晶太陽電池を作製した。
この太陽電池についてもAM1.5(100mW/cm
2 )光照射下でのI−V特性について測定したところ、
変換効率16.4%を得た。 (実施例7)本実施例では熱拡散によるかわりに、液相
成長法で形成したp層を陽極化成した。まず水素気流中
のカーボン・ボート内で900℃で金属インジウム(I
n)を溶融した。この中に溶液を攪拌しつつ多結晶シリ
コンウエハを溶かし込んで飽和とし、さらにSiの0.
1at%のガリウム(Ga)を溶かし込み成長用の溶液
とした。この状態で同じ温度とされた500μm厚の単
結晶シリコンウエハ201を溶液中に浸漬し、冷却速度
−1.0℃/分で徐冷し、厚さ3μmのp型半導体層を
形成した。以下は実施例1と同じ手順で同じ構成の薄膜
単結晶シリコン太陽電池を得た。
Also, it remains on the silicon wafer after peeling.
The porous layer formed by etching is also etched as described above.
Were removed to obtain a smooth surface (FIG. 2 (i)). Thus
Repeat the above steps using the obtained recycled wafer
Enables thin film single crystal solar cells with high quality semiconductor layers to be
I got more than one. Example 4 In this example, Tsat = Tm = 900 ° C.
Surface temperature of single crystal silicon wafer 201 immersed in solution
By the same method as in Example 1 except that Tsurf was set to 890 ° C.
A thin film single crystal solar cell was produced. About this solar cell
AM1.5 (100 mW / cm2) I- under light irradiation
When the V characteristic was measured, the conversion efficiency was 16.2%.
Obtained. (Embodiment 5) In this embodiment, a non-doped thin film silicon layer is used.
The process up to the step of depositing 203 is the same as in the first embodiment.
Samples pulled up from solution up to 1200 ° C in hydrogen stream
The mixture was heated and left for 30 minutes, and the temperature was set to 900 ° C again. This heat
By the treatment, boron (B) in the p-type porous layer 202
Is thermally diffused into the non-doped thin film silicon layer 203, and p
+ The thin film silicon layer 206 is formed. Then another
Injected metal into a designated carbon boat at 900 ° C
(In) is melted and saturated with Si.
01 at% antimony (Sb) is melted for growth
It was a solution. Continuing into this, non-doped thin film silicon
Thin film silicon
On top of n with a thickness of 1 μm+ Deposit thin silicon layer 204
Then, it was pulled up from the solution. After this, the plasma CVD equipment
More n-type microcrystalline silicon (μc-Si) layer 206 is deposited
Performed in the same manner as in Example 1 except that the step of
Example 1 is a thin film single crystal solar with the order of the doped layers reversed.
A battery was made. AM1.5 for this solar cell
(100 mW / cm2) Regarding the IV characteristics under light irradiation
As a result, a conversion efficiency of 15.7% was obtained. (Embodiment 6) In this embodiment, as shown in FIG.
A single crystal silicon wafer 301 was prepared in the same manner as in Example 1.
A porous silicon layer 302 was formed on the surface. Next, hydrogen flow
Indium metal at 800 ℃ in a carbon boat inside
(In) was melted. Polycrystal while stirring the solution in this
Melt a silicon wafer to make it saturated, and
Growth by dissolving 0.02 at% antimony (Sb)
Solution. Then slowly raise the temperature of the solution to 794
The temperature was lowered to ℃ and used as a growth solution. Next, adjust the ambient temperature
And a single layer with the annealed porous layer 302 formed
Temperature of crystalline silicon wafer 301 matches the temperature of the solution
Waited until In this state, a wafer with a porous layer formed on the surface
Dip C into the melt and slowly cool at a cooling rate of -1.0 ° C / min.
On the porous layer 302 with a thickness of 0.5 μm.+ Type thin film
A silicon layer 306 was deposited and lifted from the solution. Below
In the same manner as in Example 1, a non-doped thin film layer having a thickness of 20 μm was used.
Recon layer 303, p with a thickness of 1 μm+ Type thin film silicon layer 3
04 was deposited. After that, the plasma CVD apparatus is used to
+ Process for depositing a microcrystalline silicon (μc-Si) layer 306
Example 1 was repeated in the same manner as Example 1 except that steps were omitted.
A thin film single crystal solar cell having the same order of the doped layers was produced.
AM1.5 (100 mW / cm
2) When measured for the IV characteristics under light irradiation,
A conversion efficiency of 16.4% was obtained. (Embodiment 7) In this embodiment, liquid phase is used instead of thermal diffusion.
The p layer formed by the growth method was anodized. First in a hydrogen stream
Metal indium (I
n) was melted. While stirring the solution in this,
The conwafer is melted to make it saturated and the Si.
Solution for growth by dissolving 1 at% gallium (Ga)
And In this state, the same temperature was applied to the 500 μm thick unit.
Immersing the crystalline silicon wafer 201 in the solution, cooling rate
The p-type semiconductor layer having a thickness of 3 μm is annealed at −1.0 ° C./min.
Formed. The following is a thin film having the same procedure and the same configuration as in Example 1.
A single crystal silicon solar cell was obtained.

【0063】また、剥離後のシリコンウエハ201上に
残存する多孔質層についても上述と同様にしてエッチン
グにより除去し、平滑な面を出した(図2(i))。こ
の後再び前記の液相成長法で厚さ3μmのp型半導体層
を形成し、再び実施例1と同じ手順で同じ構成の薄膜単
結晶シリコン太陽電池を得た。以下同様にして同一の単
結晶シリコンウエハ201を用いてさらに多数の高品質
な半導体層を有する薄膜単結晶太陽電池が得られた。こ
の工程を行うことで、高価な単結晶シリコンウエハ20
1を有効に利用することができたばかりでなく、Bの熱
拡散の工程が不要となった。 (実施例8)本実施例では単結晶シリコンウエハのかわ
りに、厚さ1000μmの、粒径が主として0.3〜3
cm程度の多結晶シリコンウエハを第1の基体として用
いた以外は実施例1と同様にしてポリイミドフィルム上
に薄膜多結晶太陽電池を得た。この様にして得られた太
陽電池ではノンドープ層までは、使用した多結晶シリコ
ンウエハの個々の結晶粒領域の内部では結晶方位を引き
継いでおり、局所的にはエピタキシャル成長が起こって
いると考えられる。この薄膜多結晶シリコン太陽電池に
ついてAM1.5(100mW/cm2 )光照射下での
I−V特性について測定したところ、変換効率13.5
%を得た。
The porous layer remaining on the silicon wafer 201 after peeling was also removed by etching in the same manner as described above, and a smooth surface was exposed (FIG. 2 (i)). Thereafter, a p-type semiconductor layer having a thickness of 3 μm was formed again by the liquid phase growth method described above, and a thin film single crystal silicon solar cell having the same structure was obtained again by the same procedure as in Example 1. In the same manner, a thin film single crystal solar cell having a larger number of high quality semiconductor layers was obtained using the same single crystal silicon wafer 201. By performing this step, the expensive single crystal silicon wafer 20
Not only was 1 effectively utilized, but the step of heat diffusion of B became unnecessary. (Embodiment 8) In this embodiment, instead of the single crystal silicon wafer, the thickness is 1000 μm and the grain size is mainly 0.3 to 3
A thin-film polycrystalline solar cell was obtained on a polyimide film in the same manner as in Example 1 except that a polycrystalline silicon wafer of about cm was used as the first substrate. In the solar cell thus obtained, up to the non-doped layer, the crystal orientation is taken over within the individual crystal grain regions of the used polycrystalline silicon wafer, and it is considered that epitaxial growth occurs locally. The thin film polycrystalline silicon solar cell was measured for IV characteristics under AM1.5 (100 mW / cm 2 ) light irradiation, and the conversion efficiency was 13.5.
Earned%.

【0064】また、剥離後のシリコンウエハ201上に
残存する多孔質層についても上述と同様にしてエッチン
グにより除去し、平滑な面を出した(図2(i))。こ
うして得られた安価な再生ウエハを用いて上述の工程を
繰り返すことにより高品質な半導体層を有する薄膜多結
晶太陽電池が複数個得られた。 (実施例9)本実施例では、安価な公称純度98.5%
の金属級シリコンから、CZ(Czochralski)法により
引き上げたインゴットを1mm厚にスライスし、表面を
鏡面研磨して作製した多結晶シリコン基板を第1の基体
として用いた。金属級シリコンはアルミニウム合金等の
原料としても使用される安価な粗製シリコンで、一般の
半導体用シリコンに比べはるかに安価であるが、高濃度
の不純物を含みこのままで電子デバイスに使用されるこ
とはない。作製した金属級シリコン基板の表面付近の元
素分析を行ったところ、表5の結果の通りで不純物の濃
度は合わせて0.01%強(Siの純度が99.99
弱)であった。また、この金属級シリコン基板の結晶粒
径は数mm〜数cmであった(図2(a))。
The porous layer remaining on the silicon wafer 201 after peeling was also removed by etching in the same manner as described above, and a smooth surface was exposed (FIG. 2 (i)). By using the thus obtained inexpensive reclaimed wafer and repeating the above steps, a plurality of thin film polycrystalline solar cells having high quality semiconductor layers were obtained. (Embodiment 9) In this embodiment, inexpensive nominal purity is 98.5%.
An ingot pulled up by the CZ (Czochralski) method was sliced to a thickness of 1 mm from the metal-grade silicon, and a polycrystalline silicon substrate prepared by mirror-polishing the surface was used as a first substrate. Metal-grade silicon is inexpensive crude silicon that is also used as a raw material for aluminum alloys, etc., and is much cheaper than general semiconductor silicon, but it contains high-concentration impurities and cannot be used in electronic devices as it is. Absent. Elemental analysis of the vicinity of the surface of the produced metal-grade silicon substrate revealed that the results of Table 5 show that the total concentration of impurities is more than 0.01% (the purity of Si is 99.99).
Was weak). The crystal grain size of this metal-grade silicon substrate was several mm to several cm (FIG. 2 (a)).

【0065】[0065]

【表5】 不純物 濃度 Ca 42ppm B 38ppm Al 22ppm Ni <5ppm Fe 10ppm Cr 0.6ppm Mn <0.2ppm Ti <1ppm このウエハに、実施例7で説明したような液相成長法で
厚さ1μmのノンドープ層および厚さ3μmのp層をこ
の順に形成しこのp層を陽極化成した。ここに示した様
に金属級シリコンはp型であることが多いが、ドープの
程度が不定なため陽極化成の再現性が悪くなりがちであ
る。液相成長法によって制御されたp層を形成しこれを
陽極化成することにより、陽極化成の再現性が改善でき
る。さらに多結晶シリコンと液相成長法によって形成さ
れるp層の間にノンドープ層を挿入することにより、陽
極化成の及ぶ深さの制御性も良くなる。以下は実施例1
と同じ手順で同じ構成の薄膜多結晶シリコン太陽電池を
得た。
[Table 5] Impurity concentration Ca 42ppm B 38ppm Al 22ppm Ni <5ppm Fe 10ppm Cr 0.6ppm Mn <0.2ppm Ti <1ppm This wafer was subjected to liquid phase epitaxy as described in Example 7 to obtain a thickness of 1 μm. A non-doped layer and a p layer having a thickness of 3 μm were formed in this order, and this p layer was anodized. As shown here, metal-grade silicon is often p-type, but the reproducibility of anodization tends to deteriorate because the degree of doping is uncertain. The reproducibility of anodization can be improved by forming the p layer controlled by the liquid phase growth method and anodizing this. Further, by inserting a non-doped layer between the polycrystalline silicon and the p layer formed by the liquid phase epitaxy method, the controllability of the depth of the anodization is improved. The following is Example 1
A thin film polycrystalline silicon solar cell having the same structure was obtained by the same procedure as described above.

【0066】また、剥離後のシリコンウエハ201上に
残存する多孔質層についても上述と同様にしてエッチン
グにより除去し、平滑な面を出した(図2(i))。こ
の後再び前記の液相成長法で厚さ1μmのノンドープ層
および厚さ3μmのp層を形成し、実施例1と同じ手順
で同じ構成の薄膜多結晶シリコン太陽電池を得た。以下
同様の手順を繰り返し、同一の金属級シリコンの多結晶
シリコンウエハ201を用いてさらに多数の高品質な半
導体層を有する薄膜多結晶太陽電池が得られた。この工
程を行うことで、低品位の多結晶シリコンウエハ201
を利用できるようになったばかりでなく、Bの熱拡散の
工程が不要となった。 (実施例10)本実施例では図4に示す構造の化合物半
導体層をアクリル樹脂に転写して超高効率タンデム型太
陽電池を形成する方法を示す。
The porous layer remaining on the silicon wafer 201 after peeling was also removed by etching in the same manner as described above, and a smooth surface was exposed (FIG. 2 (i)). Thereafter, a non-doped layer having a thickness of 1 μm and a p-layer having a thickness of 3 μm were formed again by the liquid phase growth method described above, and a thin film polycrystalline silicon solar cell having the same structure was obtained by the same procedure as in Example 1. The same procedure was repeated thereafter to obtain a thin-film polycrystalline solar cell having a large number of high-quality semiconductor layers using the same polycrystalline silicon wafer 201 of metal-grade silicon. By performing this step, the low-quality polycrystalline silicon wafer 201
Not only is it available, but the step of heat diffusion of B is no longer necessary. (Embodiment 10) In this embodiment, a method of transferring a compound semiconductor layer having the structure shown in FIG. 4 to an acrylic resin to form an ultra-high efficiency tandem solar cell will be described.

【0067】500μm厚の単結晶シリコンウエハ40
1の表面にBCl3を熱拡散源として1200℃の温度
でBの熱拡散を行ってp+ 層を形成し、3μm程度の拡
散層を得た。次にHF溶液中で表6の条件で陽極化成を
行い、ウエハ上に多孔質シリコン層402を形成した。
Single crystal silicon wafer 40 having a thickness of 500 μm
Thermal diffusion of B was performed on the surface of 1 at a temperature of 1200 ° C. using BCl 3 as a thermal diffusion source to form a p + layer, and a diffusion layer of about 3 μm was obtained. Next, anodization was performed in the HF solution under the conditions shown in Table 6 to form the porous silicon layer 402 on the wafer.

【0068】[0068]

【表6】 陽極化成溶液 HF:H2 O:C2 5 OH=1:1:1 電流密度 1mA/cm2 →5mA/cm2 →40mA/cm2 化成時間 2min→2.5min→(20sec)→0sec 次に徐冷法で化合物半導体の液相ヘテロエピタキシャル
成長を行った。まず水素気流中のカーボン・ボート内で
810℃で金属ガリウム(Ga)を融解した。次いで融
解したインジウムの中にひ素(As)を飽和となるまで
溶解した。一方多孔質シリコン層402を水素雰囲気中
で1050℃で7分間アニールした後800℃に降温し
た。次に溶液の温度を800℃に調整し、この中に多孔
質シリコン層402を形成した単結晶シリコンウエハ4
01を浸漬し、溶液の温度を−0.1℃/分の割合でゆ
っくりと下げn+ のGaAs層403を成長した。次に
ガリウム溶液にアルミニウム(Al)を接触され溶液に
徐々に溶け込ませ成長を継続しAlの濃度が徐々に変化
するn+ の遷移層(AlxGa1-xAsと記す。)404
を成長した。x=0.37に達したところでガリウム溶
液へのAlの接触を中止し、Alの濃度を一定に保って
n型のAl0.37Ga0.63As層405を成長した。次
に、これとは別に用意されたp型のドーパントを含むA
lとAsを含む800℃のGa溶液に、n型のAl0.37
Ga0.63As層405まで形成された基板を浸漬し、−
0.1℃/分で溶液を冷却しp型のAl0.37Ga0.63
s層406を成長しさらにドーパントの量を増やしてp
+ のAl0.37Ga0.63As層407を成長した。以上と
同様の手順でp型のAl0.37Ga0.63As層408、n
+型のAlxGa1-xAs層409、n型のAl0.37Ga
0.63As層410、n+ 型のAl0.9Ga0.1As層41
1、n型のGaAs層412、p型のGaAs層413
を成長した。
[Table 6] Anodizing solution HF: H 2 O: C 2 H 5 OH = 1: 1: 1 Current density 1 mA / cm 2 → 5 mA / cm 2 → 40 mA / cm 2 Chemical conversion time 2 min → 2.5 min → (20 sec ) → 0 sec Next, liquid phase heteroepitaxial growth of a compound semiconductor was performed by a slow cooling method. First, metallic gallium (Ga) was melted at 810 ° C. in a carbon boat in a hydrogen stream. Next, arsenic (As) was dissolved in the molten indium until it became saturated. On the other hand, the porous silicon layer 402 was annealed in a hydrogen atmosphere at 1050 ° C. for 7 minutes and then cooled to 800 ° C. Next, the temperature of the solution was adjusted to 800 ° C., and the single crystal silicon wafer 4 having the porous silicon layer 402 formed therein was prepared.
01 was dipped and the temperature of the solution was slowly lowered at a rate of −0.1 ° C./min to grow an n + GaAs layer 403. Next (referred to as Al x Ga 1-x As. ) Gallium solution n + transition layer in which the concentration of the contact of aluminum (Al) was dissolve slowly to the solution continued to grow Al changes gradually 404
Grew up. When x = 0.37 was reached, the contact of Al with the gallium solution was stopped, and the n-type Al 0.37 Ga 0.63 As layer 405 was grown while keeping the Al concentration constant. Next, A containing a p-type dopant prepared separately from A
In a Ga solution containing 1 and As at 800 ° C., n-type Al 0.37
Immersing the substrate on which the Ga 0.63 As layer 405 has been formed,
The solution was cooled at 0.1 ° C./min and p-type Al 0.37 Ga 0.63 A
The s layer 406 is grown and the amount of dopant is further increased to p
+ The growth of the Al 0.37 Ga 0.63 As layer 407. In the same procedure as above, p-type Al 0.37 Ga 0.63 As layer 408, n
+ -Type Al x Ga 1-x As layer 409, n-type Al 0.37 Ga
0.63 As layer 410, n + -type Al 0.9 Ga 0.1 As layer 41
1, n-type GaAs layer 412, p-type GaAs layer 413
Grew up.

【0069】成長した最表面層のp型GaAs層413
の上にPd/AuをEB蒸着により形成した後に、厚さ
1mm厚のアクリル樹脂板の片面にスクリーン印刷によ
り銅ペーストを10〜30μm厚で塗り、この面を上述
のウエハのp型GaAs層413側に密着させて貼り合
わせた。この状態でオーブンに入れて300℃、20分
の条件で銅ペーストの焼成を行うとともにポリイミドフ
ィルムとウエハとを固着させた。固着したアクリル樹脂
板とウエハに対して、ウエハの接着していない側の面お
よびアクリル樹脂板の接着していない側の面それぞれに
対して真空チャック固定し、貼り合わせた面に対して垂
直方向に互いに均一に引っ張り力を加えて多孔質層40
2のところで破壊させ、成長層をウエハから剥離してア
クリル樹脂板上に転写させた(図3(e))。シリコン
ウエハから剥離したn+ 型のGaAs層403上に残っ
ている多孔質層を、エチレンジアミン+ピロカテコール
+純水の混合液で110℃で選択エッチングした。n+
型のGaAs層403はエッチングされずに残り、多孔
質層のみが完全に除去された。単結晶GaAsは上述の
エッチング液に対するエッチング速度が極めて低く、実
用上無視できる膜厚減少である。透過電子顕微鏡による
断面観察の結果、成長層には新たな結晶欠陥は導入され
ておらず、良好な結晶性が維持されていることが確認さ
れた。
The grown outermost p-type GaAs layer 413
After Pd / Au is formed on the above by EB vapor deposition, a copper paste is applied to one side of a 1 mm thick acrylic resin plate by screen printing to a thickness of 10 to 30 μm, and this side is applied to the p-type GaAs layer 413 of the wafer described above. It was stuck to the side and stuck together. In this state, the copper paste was placed in an oven at 300 ° C. for 20 minutes, and the polyimide film and the wafer were fixed to each other. With respect to the acrylic resin plate and the wafer that are stuck together, vacuum chuck fixing is performed on each of the non-bonded side surface of the wafer and the non-bonded side surface of the acrylic resin plate, and is perpendicular to the bonded surface. To the porous layer 40 by applying a uniform pulling force to each other.
It was destroyed at 2 and the growth layer was peeled from the wafer and transferred onto an acrylic resin plate (FIG. 3 (e)). The porous layer remaining on the n + type GaAs layer 403 separated from the silicon wafer was selectively etched at 110 ° C. with a mixed solution of ethylenediamine + pyrocatechol + pure water. n +
The GaAs layer 403 of the mold remained without being etched, and only the porous layer was completely removed. Single-crystal GaAs has an extremely low etching rate with respect to the above-mentioned etching solution, and has a practically negligible film thickness reduction. As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that new crystal defects were not introduced into the growth layer and good crystallinity was maintained.

【0070】次に最表面層であるn+ 型GaAs層40
3をグリッド状に残して他の部分をエッチングしてn+
型AlxGa1-xAs層404を露出させ、表面電極(A
u/Ge/Ni/Au)をEB蒸着およびフォトリソグ
ラフィにより、グリッド状のn+ GaAs層403の上
のみに形成した後、反射防止膜としてTiO2 /MgO
をプラズマCVD法により堆積して太陽電池とした。
Next, the n + type GaAs layer 40 which is the outermost surface layer
3 is left in a grid shape and the other portions are etched to obtain n +
Type Al x Ga 1-x As layer 404 is exposed, and the surface electrode (A
u / Ge / Ni / Au) is formed only on the grid-shaped n + GaAs layer 403 by EB vapor deposition and photolithography, and then TiO 2 / MgO is used as an antireflection film.
Was deposited by a plasma CVD method to obtain a solar cell.

【0071】このようにして得られたアクリル樹脂板上
の薄膜化合物半導体太陽電池についてAM1.5(10
0mW/cm2 )光照射下でのI−V特性について測定
したところ、変換効率23.8%を得た。また、剥離後
のシリコンウエハ上に残存する多孔質層については実施
例1および実施例2と同様にしてエッチングにより除去
し、平滑な面を出した。こうして得られた再生ウエハを
用いて上述の工程を繰り返すことにより高品質な半導体
層を有する薄膜化合物半導体太陽電池が複数個得られ
た。 (実施例11)本実施例においては図6の工程により単
結晶シリコンを用いたスタガー型の電界効果トランジス
タを作る。
Regarding the thin film compound semiconductor solar cell on the acrylic resin plate thus obtained, AM1.5 (10
When the IV characteristics under irradiation with 0 mW / cm 2 ) light were measured, a conversion efficiency of 23.8% was obtained. The porous layer remaining on the silicon wafer after peeling was removed by etching in the same manner as in Example 1 and Example 2 to form a smooth surface. By repeating the above steps using the thus obtained reclaimed wafer, a plurality of thin film compound semiconductor solar cells having high quality semiconductor layers were obtained. (Embodiment 11) In this embodiment, a stagger type field effect transistor using single crystal silicon is manufactured by the process shown in FIG.

【0072】500μm厚の単結晶シリコンウエハ60
1の表面にBCl3を熱拡散源として1200℃の温度
でBの熱拡散を行ってp+ 層を形成し、3μm程度の拡
散層を得た。続いて実施例1と同様にして多孔質層60
2を形成した(図6(b))。次に徐冷法でシリコンの
液相エピタキシャル成長を行った。すなわちまず水素気
流中のカーボン・ボート内で900℃の飽和溶液を作製
しさらにn型のドーパントとして砒素(As)を溶かし
込み、ゆっくりと溶液の温度を894℃まで下げ成長用
の溶液とした。次に雰囲気温度を調整し、水素気流中で
多孔質層202が形成された単結晶シリコンウエハ60
1の温度を1030℃にし1時間アニールしたのち温度
を降下させ溶液の温度に一致するまで待った。この状態
で表面に多孔質層を形成したウエハを溶液中に浸漬し、
多孔質層602の上に厚さ0.1μmのn+ 型の薄膜シ
リコン層603を堆積した。次いでさらに別のカーボン
・ボート内で900℃の飽和溶液を作製しゆっくりと溶
液の温度を894℃まで下げ、この中にn+ 型の薄膜シ
リコン層603まで形成されたウエハを浸漬し厚さ0.
3μmのp- 型の薄膜シリコン層604を堆積した。次
に水蒸気中の熱処理によりp- 型の薄膜シリコン層60
4の表面側0.1μmを酸化しゲート絶縁膜とした。そ
の上にアルミ層をスパッタ法により堆積し、フォトリソ
グラフィー工程によりゲート電極・ゲート配線606を
形成した。この上にゾル=ゲル法によるSiO2 膜60
7により、ガラス基板608を貼りつけた(図6
(g))。その後ウエハ601を剥離し、多孔質層60
2の残渣を除去した後(図6(i))、n+ 型の薄膜シ
リコン層603をフォトリソグラフィー工程により60
3′、603″の様にパターンニングし、さらにその上
に窒化シリコン層を堆積しフォトリソグラフィー工程に
より609の様にパターンニングし、さらにアルミ層を
堆積しフォトリソグラフィー工程によりパターンニング
し、ドレイン電極・ドレイン配線610′と、ソース電
極・ソース配線610″を形成した。
Single crystal silicon wafer 60 having a thickness of 500 μm
Thermal diffusion of B was performed on the surface of 1 at a temperature of 1200 ° C. using BCl 3 as a thermal diffusion source to form a p + layer, and a diffusion layer of about 3 μm was obtained. Then, in the same manner as in Example 1, the porous layer 60
2 was formed (FIG. 6 (b)). Next, liquid phase epitaxial growth of silicon was performed by the slow cooling method. That is, first, a saturated solution at 900 ° C. was prepared in a carbon boat in a hydrogen stream, arsenic (As) was further dissolved as an n-type dopant, and the temperature of the solution was slowly lowered to 894 ° C. to prepare a growth solution. Next, the atmospheric temperature is adjusted, and the single crystal silicon wafer 60 on which the porous layer 202 is formed in the hydrogen stream is formed.
After the temperature of 1 was set to 1030 ° C. and annealed for 1 hour, the temperature was lowered and waited until the temperature of the solution coincided. In this state, dip the wafer with the porous layer formed on the surface in the solution,
An n + type thin film silicon layer 603 having a thickness of 0.1 μm was deposited on the porous layer 602. Next, a saturated solution at 900 ° C. is prepared in another carbon boat, and the temperature of the solution is slowly lowered to 894 ° C., and the wafer having the n + -type thin film silicon layer 603 formed therein is dipped in the saturated solution to a thickness of 0. .
A 3 μm p type thin film silicon layer 604 was deposited. Next, a p -type thin film silicon layer 60 is formed by heat treatment in steam.
0.1 μm on the surface side of No. 4 was oxidized to form a gate insulating film. An aluminum layer was deposited thereon by a sputtering method, and a gate electrode / gate wiring 606 was formed by a photolithography process. On top of this, the SiO 2 film 60 by the sol-gel method is formed.
The glass substrate 608 was attached by the method shown in FIG.
(G)). Thereafter, the wafer 601 is peeled off and the porous layer 60
After removing the residue of No. 2 (FIG. 6 (i)), the n + -type thin film silicon layer 603 is formed by a photolithography process 60.
3 ′, 603 ″, and then a silicon nitride layer is further deposited thereon and patterned by a photolithography process as 609, and further an aluminum layer is deposited and patterned by a photolithography process, and a drain electrode is formed. A drain wiring 610 ′ and a source electrode / source wiring 610 ″ were formed.

【0073】こうして作製したトランジスタは、p-
が単結晶でありかつ薄いため、ゲート電圧のon/of
fにより極めて高いドレイン電流のon/off比がと
れかつ大きなドレイン電流がとれた。したがってトラン
ジスタの面積が小さくても大きな駆動能力をもつ。また
単結晶を使用していながらスタガー型であるため、アモ
ルファスシリコンを用いたトランジスタなみに、ドレイ
ン・ゲートの配線の自由度が大きく、液晶のマトリクス
駆動時に用いると、高コントラスト、高速動作、高開口
比が容易に実現できる。 (実施例12)本実施例においては図7の工程によりG
aAlAs系のLEDを作る。500μm厚の単結晶p
型のGaAsウエハ701を、P.Schmuki等の報告(P.S
chmuki、J.Fraser、C.M.Vitus、M.J..Graham、H.S.Issacs
J.Electrochem、Soc.143( '96)p3316)を参考にして表7
の条件で陽極化成し、多孔質層702を形成した(図7
(b))。
In the transistor thus manufactured, since the p layer is a single crystal and is thin, the gate voltage is turned on / of.
Due to f, an extremely high on / off ratio of drain current was obtained and a large drain current was obtained. Therefore, even if the area of the transistor is small, it has a large driving capability. In addition, since it is a stagger type, even though it uses a single crystal, it has a high degree of freedom in drain / gate wiring, similar to a transistor using amorphous silicon. When used when driving a liquid crystal matrix, it has high contrast, high speed operation, and high aperture. Ratio can be easily realized. (Embodiment 12) In this embodiment, G
Create an aAlAs LED. 500 μm thick single crystal p
Type GaAs wafer 701 was reported by P. Schmuki et al. (PS
chmuki, J.Fraser, CMVitus, MJ.Graham, HSIssacs
Table 7 with reference to J. Electrochem, Soc. 143 ('96) p3316)
Anodization was performed under the conditions described above to form a porous layer 702 (FIG. 7).
(B)).

【0074】[0074]

【表7】 陽極化成溶液 HCl:H2 SO4 :NH4 2 PO4 =1:1:3 印加電圧 300mV→1000mA/cm2 化成時間 1min→5sec 次に化合物半導体の液相ヘテロエピタキシャル成長を行
った。まず水素気流中のカーボン・ボート内での810
℃で金属ガリウム(Ga)を融解した。次いで融解した
インジウムの中にひ素(As)を飽和となるまで溶解し
た。次に溶液の温度を800℃に調整し、この中に多孔
質層702を形成した単結晶シリコンウエハ701を浸
漬しつつ、溶液にアルミニウム(Al)を接触され溶液
に徐々に溶け込ませ成長を継続しAlの濃度が徐々に変
化する遷移層(AlxGa1-xAsと記す。)703を成
長した(図7(c))。なお、遷移層703の成長は表
面温度が800℃で浸漬して行った。徐冷条件は−0.
1℃/分とした。x=0.37に達したところでガリウ
ム溶液へのAlの接触を中止し、Alの濃度を一定に保
ってバリア層としてAl0.37Ga0.63As層704を成
長した(図7(d))。次に、これとは別に用意された
溶液を用いて発光層Al0.5 Ga0.5 As層705を成
長した(図7(e))。再びバリア層としてAl0.37
0.63As層706を成長した(図7(f))。次いで
SnO2 透明導電層708のコートされたガラス709
をIn23のゾル=ゲル膜708で貼りあわせ(図7
(g))、ウエハ701を剥離した(図7(h))。さ
らにガラス711を銅ペースト層710で貼りあわせ、
さらに引きだし線712をSnO2 透明導電層708、
銅ペースト層710から引き出した(図7(i))。さ
らに側面を樹脂713で封止した(図7(j))。こう
して高輝度の面発光赤色LEDを得ることができた。こ
の方法では特に銅ペースト層710が発光を有効に前面
に反射し、かつSnO2 透明導電層708やIn2 3
のゾル=ゲル膜708がガラス711とAl 0.37Ga
0.63As層706の屈折率の大きな違いによる反射損を
低減するため輝度が高くなる。
[Table 7]     Anodizing solution HCl: H2SOFour: NHFourH2POFour= 1: 1: 3     Applied voltage 300mV → 1000mA / cm2     Formation time 1min → 5sec Next, we will perform liquid phase heteroepitaxial growth of compound semiconductors.
It was. First, 810 in a carbon boat in a hydrogen stream.
Metallic gallium (Ga) was melted at ℃. Then thawed
Dissolve arsenic (As) in indium until it is saturated
It was Next, adjust the temperature of the solution to 800 ℃ and
Immerse the single crystal silicon wafer 701 on which the quality layer 702 is formed.
While soaking, the solution is contacted with aluminum (Al)
Gradually dissolves in the aluminum and continues to grow, and the Al concentration gradually changes.
Transition layer (AlxGa1-xIt is referred to as As. ) Complete 703
It was prolonged (FIG. 7 (c)). Note that the growth of the transition layer 703 is a surface.
The surface temperature was 800 ° C. and the immersion was performed. The slow cooling condition is −0.
1 ° C./min. Gariu at x = 0.37
Stop contacting Al with the aluminum solution to keep the Al concentration constant.
Al as a barrier layer0.37Ga0.63Form As layer 704
It was prolonged (FIG. 7 (d)). Next, prepared separately from this
Emitting layer Al using solution0.5 Ga0.5 Form As layer 705
It was prolonged (FIG. 7 (e)). Al again as a barrier layer0.37G
a0.63An As layer 706 was grown (FIG. 7 (f)). Then
SnO2Glass 709 coated with transparent conductive layer 708
In2O3Of the sol = gel film 708 of FIG.
(G)), the wafer 701 was peeled off (FIG. 7 (h)). It
And glass 711 with copper paste layer 710,
Furthermore, the lead-out line 712 is SnO.2Transparent conductive layer 708,
It was pulled out from the copper paste layer 710 (FIG. 7 (i)). It
Further, the side surface was sealed with resin 713 (FIG. 7 (j)). like this
As a result, a high-luminance surface-emitting red LED could be obtained. This
In particular, the copper paste layer 710 enables light emission particularly in the front surface.
Reflected on and SnO2Transparent conductive layer 708 and In2O3
Sol = gel film 708 of glass 711 and Al 0.37Ga
0.63Reflection loss due to a large difference in the refractive index of the As layer 706
The brightness is increased due to the reduction.

【0075】[0075]

【発明の効果】以上述べたように、 本発明によれば、
結晶性に優れた単結晶,多結晶等の半導体層を第2の基
体上に低コストで作製することができる。また、廉価で
フレキシブルな基板上に半導体層を形成して、様々な利
用形態がとれる半導体基材を得ることができる。
As described above, according to the present invention,
A semiconductor layer such as a single crystal or a polycrystal having excellent crystallinity can be formed on the second substrate at low cost. In addition, a semiconductor layer can be formed on an inexpensive and flexible substrate to obtain a semiconductor base material that can be used in various ways.

【0076】また本発明によれば、低耐熱性基板上に変
換効率の高い薄膜結晶太陽電池が得られ、これにより量
産性のある良質の太陽電池を市場に提供することができ
るようになった。
Further, according to the present invention, a thin film crystal solar cell having a high conversion efficiency can be obtained on a low heat resistant substrate, and thus a high-quality solar cell with mass productivity can be provided to the market. .

【0077】また本発明によれば、特性の良好な薄膜結
晶太陽電池を基板から剥離して形成し、該基板を再生し
て繰り返し使用することで材料の有効利用が図られ、そ
の結果、安価な太陽電池が作製できるようになった。
Further, according to the present invention, a thin film crystal solar cell having good characteristics is formed by peeling it from a substrate, the substrate is regenerated and repeatedly used, and the material is effectively used. It has become possible to manufacture various solar cells.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の太陽電池の構造を示した概略断面図で
ある。
FIG. 1 is a schematic cross-sectional view showing the structure of a solar cell of the present invention.

【図2】本発明の太陽電池の製造方法について説明した
図である。
FIG. 2 is a diagram illustrating a method for manufacturing a solar cell according to the present invention.

【図3】本発明の太陽電池の製造方法について説明した
図である。
FIG. 3 is a diagram illustrating a method for manufacturing a solar cell according to the present invention.

【図4】図3の本発明の太陽電池の製造方法によって多
孔質層上に形成されたGaAs/AlGaAs薄膜太陽
電池の構造を示した概略断面図である。
4 is a schematic cross-sectional view showing the structure of a GaAs / AlGaAs thin film solar cell formed on a porous layer by the method for manufacturing a solar cell of the present invention shown in FIG.

【図5】液相成長法の原理を説明するための図である。FIG. 5 is a diagram for explaining the principle of the liquid phase growth method.

【図6】スタガー型の電界効果トランジスタの製造方法
について説明した図である。
FIG. 6 is a diagram illustrating a method of manufacturing a stagger type field effect transistor.

【図7】GaAlAs系のLEDの製造方法について説
明した図である。
FIG. 7 is a diagram illustrating a method of manufacturing a GaAlAs-based LED.

【図8】本発明を実施するのに好適な太陽電池の半導体
層の成長装置の1例を示す図である。
FIG. 8 is a diagram showing an example of a semiconductor layer growth apparatus of a solar cell suitable for implementing the present invention.

【図9】本発明を実施するのに好適な太陽電池の半導体
層の成長装置の1例の一部を示す図である。
FIG. 9 is a diagram showing a part of an example of an apparatus for growing a semiconductor layer of a solar cell suitable for carrying out the present invention.

【図10】本発明を実施するのに好適な太陽電池の半導
体層の成長装置の1例の一部を示す図である。
FIG. 10 is a diagram showing a part of an example of an apparatus for growing a semiconductor layer of a solar cell suitable for carrying out the present invention.

【符号の説明】[Explanation of symbols]

201,301,401 結晶基板 202,202a,202b,302,302a,30
2b,402 多孔質層 103,203,303 活性層 104,204,304 p+ 層(またはn+ 層) 106,206,306 n+ 層(またはp+ 層) 107,207,307 反射防止層(透明導電層) 108,208,308 集電電極 109,209,309 裏面電極 403 n+ GaAs 404 n+ AlxGa1-xAs 405 nAl0.37Ga0.63As 406 pAl0.37Ga0.63As 407 p+ AlxGa1-xAs 408 pAl0.37Ga0.63As 409 n+ AlxGa1-xAs 410 nAl0.37Ga0.63AS 411 n+ Al0.9 Ga0.1 As 412 nGaAs 413 pGaAs 501 溶質の濃度 502 溶液の温度 503 相の状態の異なる領域を分ける曲線 504 均一な溶液だけが存在する領域 505 溶液と固体の溶質が共存する領域
201, 301, 401 Crystal substrates 202, 202a, 202b, 302, 302a, 30
2b, 402 porous layer 103, 203, 303 active layer 104, 204, 304 p + layer (or n + layer) 106, 206, 306 n + layer (or p + layer) 107, 207, 307 antireflection layer ( Transparent conductive layer) 108, 208, 308 Current collecting electrode 109, 209, 309 Back electrode 403 n + GaAs 404 n + Al x Ga 1-x As 405 nAl 0.37 Ga 0.63 As 406 pAl 0.37 Ga 0.63 As 407 p + Al x Ga 1-x As 408 pAl 0.37 Ga 0.63 As 409 n + Al x Ga 1-x As 410 nAl 0.37 Ga 0.63 AS 411 n + Al 0.9 Ga 0.1 As 412 nGaAs 413 pGaAs 501 phase solute concentration 502 Curve 504 that divides regions of different states Region 505 where only uniform solution exists 505 Solution and solid solute Existence area

フロントページの続き (72)発明者 米原 隆夫 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平5−283722(JP,A) 特開 平5−217825(JP,A) 特開 平7−302889(JP,A) 特開 平8−213645(JP,A) 特開 平6−45622(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/208 H01L 21/76 H01L 27/12 H01L 31/04 Front Page Continuation (72) Inventor Takao Yonehara 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) Reference JP 5-283722 (JP, A) JP 5-217825 ( JP, A) JP 7-302889 (JP, A) JP 8-213645 (JP, A) JP 6-45622 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/208 H01L 21/76 H01L 27/12 H01L 31/04

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも、次の工程(イ)〜(ニ)を
有することを特徴とする半導体基材の製造方法。 (イ) 第1の基体の表面に多孔質層を形成する工程 (ロ) 成長させる半導体を構成する元素を一定濃度ま
で溶解した過飽和になっていない溶液に、その表面温度
を前記濃度の溶液が飽和となる温度より低くした前記多
孔質層を浸漬して、前記多孔質層表面に半導体層を成長
させる工程 (ハ) 少なくとも前記多孔質層及び前記半導体層が形
成された第1の基体の表面に、第2の基体を接着する工
程 (ニ) 前記多孔質層を介して前記第1の基体と前記第
2の基体とを分離して、前記半導体層を前記第1の基体
より剥離して前記第2の基体に転写する工程
1. A method of manufacturing a semiconductor substrate, which comprises at least the following steps (a) to (d). (A) Step of forming a porous layer on the surface of the first substrate (b) A non- supersaturated solution in which the elements constituting the semiconductor to be grown are dissolved to a certain concentration has a surface temperature of the solution having the above concentration. The step of growing the semiconductor layer on the surface of the porous layer by immersing the porous layer at a temperature lower than the saturation temperature (c) at least the surface of the porous layer and the first substrate on which the semiconductor layer is formed Then, the step of adhering the second substrate (d) The first substrate and the second substrate are separated via the porous layer, and the semiconductor layer is peeled off from the first substrate. Transferring to the second substrate
【請求項2】 請求項1の工程(ニ)で分離された第1
の基体の表面を処理して、再度前記工程(イ)の第1の
基体として投入することを特徴とする半導体基材の製造
方法。
2. The first separated in the step (d) of claim 1.
The method for producing a semiconductor substrate, wherein the surface of the substrate is treated, and the substrate is charged again as the first substrate in the step (a).
【請求項3】 少なくとも、次の工程(イ)〜(ホ)を
有することを特徴とする半導体基材の製造方法。 (イ) 第1の基体の表面に多孔質層を形成する工程 (ロ) 高温の還元性雰囲気のもとで、成長させる半導
体を構成する元素を過飽和状態まで溶解した溶液に前記
多孔質層を浸漬し、前記多孔質層表面に半導体層を成長
させる工程 (ハ) 少なくとも前記多孔質層及び前記半導体層が形
成された第1の基体の表面に、第2の基体を接着する工
(ニ) 前記多孔質層を介して前記第1の基体と前記第
2の基体とを分離して、前記半導体層を前記第1の基体
より剥離して前記第2の基体に転写する工程 (ホ) 前記 工程(ニ)で分離された第1の基体の表面
を処理した後、その表面に液相成長法で不純物を導入し
た半導体層を成長し、再度前記工程(イ)の第1の基体
として投入する工程
3. At least the following steps (a) to (e):
A method for manufacturing a semiconductor substrate, which comprises: (A) Step of forming a porous layer on the surface of the first substrate (b) Semiconductor which is grown in a reducing atmosphere at high temperature
In a solution in which the elements constituting the body are dissolved to a supersaturated state,
Dipping the porous layer and growing a semiconductor layer on the surface of the porous layer
Step (c) at least the porous layer and the semiconductor layer are shaped
A process for adhering the second base to the surface of the formed first base.
Degree (d) the said through the porous layer and the first substrate first
The second substrate is separated to separate the semiconductor layer from the first substrate.
Step of further peeling and transferring to the second substrate (e) A semiconductor layer obtained by treating the surface of the first substrate separated in the step (d) and then introducing impurities into the surface by a liquid phase growth method. was grown, the step of introducing a first substrate again the step (a)
【請求項4】 少なくとも、次の工程(イ)〜(ホ)を
有することを特徴とする半導体基材の製造方法。 (イ) 第1の基体の表面に多孔質層を形成する工程 (ロ) 成長させる半導体を構成する元素を一定濃度ま
で溶解した溶液に、その表面温度を前記濃度の溶液が飽
和となる温度より低くした前記多孔質層を浸漬して、前
記多孔質層表面に半導体層を成長させる工程 (ハ) 少なくとも前記多孔質層及び前記半導体層が形
成された第1の基体の表面に、第2の基体を接着する工
(ニ) 前記多孔質層を介して前記第1の基体と前記第
2の基体とを分離して、前記半導体層を前記第1の基体
より剥離して前記第2の基体に転写する工程 (ホ) 前記工程(ニ)で分離された第1の基体の表面
を処理した後、その表面に液相成長法で不純物を導入し
た半導体層を成長し、再度前記工程(イ)の第1の基体
として投入する工程
4. At least the following steps (a) to (e):
A method for manufacturing a semiconductor substrate, which comprises: (A) Step of forming a porous layer on the surface of the first substrate (b) The elements constituting the semiconductor to be grown are kept at a constant concentration.
The surface temperature of the solution dissolved by
Immerse the porous layer whose temperature is lower than the
The step of growing a semiconductor layer on the surface of the porous layer (c) At least the porous layer and the semiconductor layer are shaped.
A process for adhering the second base to the surface of the formed first base.
Degree (d) the said through the porous layer and the first substrate first
The second substrate is separated to separate the semiconductor layer from the first substrate.
Step of further peeling and transferring to the second substrate (e) Surface of the first substrate separated in the step (d)
After the treatment, the impurities were introduced into the surface by liquid phase epitaxy.
Growing the semiconductor layer, and again the first substrate in the step (a)
As a process
【請求項5】 請求項3又は請求項4に記載の半導体基
材の製造方法において、前記不純物を導入した半導体層
を形成するに先立ち、前記表面処理後の第1の基体の表
面に液相成長法で、不純物を導入しない又はより低濃度
の不純物を導入した半導体層を形成することを特徴とす
る半導体基材の製造方法。
5. The method for producing a semiconductor substrate according to claim 3 , wherein prior to forming the semiconductor layer having the impurities introduced thereinto, a liquid phase is formed on the surface of the first substrate after the surface treatment. A method for manufacturing a semiconductor substrate, which comprises forming a semiconductor layer in which no impurities are introduced or a lower concentration of impurities is introduced by a growth method.
【請求項6】 請求項3〜請求項5のいずれかの請求項
に記載の半導体基材の製造方法において、前記第1の基
体として、純度99.99%以下の半導体を使用するこ
とを特徴とする半導体基材の製造方法。
6. The method for manufacturing a semiconductor substrate according to claim 3 , wherein a semiconductor having a purity of 99.99% or less is used as the first base. A method of manufacturing a semiconductor substrate, comprising:
【請求項7】 請求項1〜請求項6のいずれかの請求項
に記載の半導体基材の製造方法において、前記第1の基
体は結晶質である半導体基材の製造方法。
7. The method of manufacturing a semiconductor substrate according to claim 1, wherein the first base is crystalline.
【請求項8】 請求項1〜請求項7にいずれかの請求項
に記載の記載の半導体基材の製造方法において、前記第
1の基体はシリコン単結晶である半導体基材の製造方
法。
8. The method for manufacturing a semiconductor substrate according to claim 1, wherein the first base is a silicon single crystal.
【請求項9】 請求項1〜請求項8のいずれかの請求項
に記載の第2の基体に転写された半導体層を用いて製造
されてなる太陽電池の製造方法。
9. A method of manufacturing a solar cell, which is manufactured using the semiconductor layer transferred to the second substrate according to any one of claims 1 to 8.
JP35013296A 1996-12-27 1996-12-27 Method for manufacturing semiconductor substrate and method for manufacturing solar cell Expired - Fee Related JP3501606B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP35013296A JP3501606B2 (en) 1996-12-27 1996-12-27 Method for manufacturing semiconductor substrate and method for manufacturing solar cell
DE69738307T DE69738307T2 (en) 1996-12-27 1997-12-23 Manufacturing method of a semiconductor device and manufacturing method of a solar cell
EP97122777A EP0851513B1 (en) 1996-12-27 1997-12-23 Method of producing semiconductor member and method of producing solar cell
AU49268/97A AU739882B2 (en) 1996-12-27 1997-12-24 Method of producing semiconductor member and method of producing solar cell
CNB971297827A CN1156027C (en) 1996-12-27 1997-12-26 Method of producing semiconductor member and method of producing solar cell
CNB2003101179275A CN1312781C (en) 1996-12-27 1997-12-26 Method for mfg. semiconductor structural component and method for mfg. solar cell
KR1019970075167A KR100345624B1 (en) 1996-12-27 1997-12-27 Method of Producing Semiconductor Member and Method of Producing Solar Cell
US08/999,132 US6190937B1 (en) 1996-12-27 1997-12-29 Method of producing semiconductor member and method of producing solar cell
US09/638,398 US6756289B1 (en) 1996-12-27 2000-08-15 Method of producing semiconductor member and method of producing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35013296A JP3501606B2 (en) 1996-12-27 1996-12-27 Method for manufacturing semiconductor substrate and method for manufacturing solar cell

Publications (2)

Publication Number Publication Date
JPH10189924A JPH10189924A (en) 1998-07-21
JP3501606B2 true JP3501606B2 (en) 2004-03-02

Family

ID=18408450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35013296A Expired - Fee Related JP3501606B2 (en) 1996-12-27 1996-12-27 Method for manufacturing semiconductor substrate and method for manufacturing solar cell

Country Status (1)

Country Link
JP (1) JP3501606B2 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP3619053B2 (en) * 1999-05-21 2005-02-09 キヤノン株式会社 Method for manufacturing photoelectric conversion device
JP2001007362A (en) 1999-06-17 2001-01-12 Canon Inc Semiconductor substrate and manufacture of solar cell
JP2001160540A (en) 1999-09-22 2001-06-12 Canon Inc Producing device for semiconductor device, liquid phase growing method, liquid phase growing device and solar battery
US6953506B2 (en) 2000-10-30 2005-10-11 Canon Kabushiki Kaisha Wafer cassette, and liquid phase growth system and liquid-phase growth process which make use of the same
JP2002187791A (en) 2000-12-15 2002-07-05 Canon Inc Liquid phase growth method and liquid phase growth equipment
US6824609B2 (en) 2001-08-28 2004-11-30 Canon Kabushiki Kaisha Liquid phase growth method and liquid phase growth apparatus
JP2003292398A (en) 2002-03-29 2003-10-15 Canon Inc Method for producing single crystal silicon wafer
JP4410456B2 (en) * 2002-04-24 2010-02-03 株式会社リコー Thin film device device manufacturing method and active matrix substrate manufacturing method
JP4417615B2 (en) * 2002-08-09 2010-02-17 株式会社リコー Method for manufacturing thin film device device
FR2870989B1 (en) * 2004-05-27 2006-08-04 Commissariat Energie Atomique SUBSTRATE FOR ELECTRONIC APPLICATION, COMPRISING A FLEXIBLE CARRIER AND METHOD FOR MANUFACTURING THE SAME
US8772079B2 (en) 2007-05-24 2014-07-08 International Business Machines Corporation Backside contacting on thin layer photovoltaic cells
US8728854B2 (en) 2007-08-30 2014-05-20 Japan Science And Technology Agency Semiconductor material, solar cell using the semiconductor material, and methods for producing the semiconductor material and the solar cell
CA2723419C (en) 2008-05-05 2014-11-04 Dow Global Technologies Inc. System for installation of photovoltaic devices on a structure
EP2464516B1 (en) 2009-08-13 2014-07-02 Dow Global Technologies LLC A multi-layer laminate structure and manufacturing method
CN102597097B (en) 2009-11-04 2015-04-29 陶氏环球技术有限责任公司 Building integrated photovoltaic device having injection molded component
US8912426B2 (en) 2010-03-12 2014-12-16 Dow Global Technologies Llc Photovoltaic device
JP2013537000A (en) 2010-09-07 2013-09-26 ダウ グローバル テクノロジーズ エルエルシー Improved photovoltaic cell assembly
EP2617065A2 (en) 2010-09-17 2013-07-24 Dow Global Technologies LLC Improved photovoltaic cell assembly and method
KR20130121102A (en) 2010-09-30 2013-11-05 다우 글로벌 테크놀로지스 엘엘씨 An improved connector and electronic circuit assembly for improved wet insulation resistance
CN103348493B (en) 2010-12-17 2016-01-27 陶氏环球技术有限责任公司 The photovoltaic device of improvement
EP2652797A1 (en) 2010-12-17 2013-10-23 Dow Global Technologies LLC Improved photovoltaic device
US9602046B2 (en) 2010-12-17 2017-03-21 Dow Global Technologies Llc Photovoltaic device
WO2012154307A2 (en) 2011-03-22 2012-11-15 Dow Global Technologies Llc Improved photovoltaic sheathing element with a flexible connector assembly
CN103650157B (en) 2011-03-22 2016-12-07 陶氏环球技术有限责任公司 There is the photovoltaic cladding element of the improvement of one or more auricle
EP2689469A2 (en) 2011-03-22 2014-01-29 Dow Global Technologies LLC Improved photovoltaic building sheathing element with anti-slide features
FR2978600B1 (en) 2011-07-25 2014-02-07 Soitec Silicon On Insulator METHOD AND DEVICE FOR MANUFACTURING LAYER OF SEMICONDUCTOR MATERIAL
US9537033B2 (en) 2011-07-29 2017-01-03 Dow Global Technologies Llc Interface system and method for photovoltaic cladding to standard cladding
WO2015199857A1 (en) 2014-06-26 2015-12-30 Dow Global Technologies Llc Photovoltaic devices with sealant layer and laminate assembly for improved wet insulation resistance

Also Published As

Publication number Publication date
JPH10189924A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
JP3501606B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing solar cell
KR100345624B1 (en) Method of Producing Semiconductor Member and Method of Producing Solar Cell
JP3492142B2 (en) Manufacturing method of semiconductor substrate
US6756289B1 (en) Method of producing semiconductor member and method of producing solar cell
US6602767B2 (en) Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
CA2225131C (en) Process for producing semiconductor article
US6818104B2 (en) Anodizing apparatus
JP3962465B2 (en) Manufacturing method of semiconductor member
JPH11214720A (en) Manufacture of thin-film crystal solar cell
JP2962918B2 (en) Method of forming silicon thin film and method of manufacturing solar cell
JP2000100738A (en) Crystal growth method, semiconductor device and manufacturing method therefor
JP3647176B2 (en) Semiconductor substrate, solar cell manufacturing method and manufacturing apparatus thereof
JP2000036609A (en) Manufacture of solar cell, manufacture of thin-film semiconductor, method for separating thin-film semiconductor, and method for forming semiconductor
JP3542521B2 (en) Method for producing semiconductor substrate and solar cell and anodizing apparatus
JP2001089291A (en) Liquid phase growth method, method of producing semiconductor member and method of producing solar battery
JPH04333288A (en) Manufacture of solar cell
JPH05218464A (en) Semiconductor substrate and solar cell and manufacture thereof
JP3596828B2 (en) Substrate manufacturing method
JP2001093849A (en) Epitaxial growth, method of manufacturing epitaxial substrate and solar cell
JP2002237607A (en) Method of transferring porous layer, method of manufacturing semiconductor element, and method of manufacturing solar battery
JPH07312439A (en) Solar cell and its manufacture
JP2833924B2 (en) Crystal solar cell and method of manufacturing the same
JP2000277403A (en) Manufacture of semiconductor substrate
JPWO2002040751A1 (en) Method for producing target film, target film obtained thereby and multilayer structure
JPH04261069A (en) Manufacture of solar cell

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees