KR20010038202A - Method of low temperature growth of a semiconductor film - Google Patents
Method of low temperature growth of a semiconductor film Download PDFInfo
- Publication number
- KR20010038202A KR20010038202A KR1019990046086A KR19990046086A KR20010038202A KR 20010038202 A KR20010038202 A KR 20010038202A KR 1019990046086 A KR1019990046086 A KR 1019990046086A KR 19990046086 A KR19990046086 A KR 19990046086A KR 20010038202 A KR20010038202 A KR 20010038202A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- temperature
- silicon thin
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
Description
본 발명은 실리콘, 실리콘-게르마늄 반도체박막을 성장하는 방법에 관한 것으로서, 보다 상세하게 설명하면 반응성가스를 사용하는 표면처리과정이나 고온에서 수소분위기로 열처리하는 과정이 필요없는 반도체박막을 저온성장하는 방법에 관한 것이다.The present invention relates to a method of growing a silicon, silicon-germanium semiconductor thin film, and more specifically, to a method of low temperature growth of a semiconductor thin film that does not require a surface treatment process using a reactive gas or a heat treatment process using a hydrogen atmosphere at a high temperature. It is about.
종래의 반도체박막을 고온성장하는 방법은, 웨이퍼를 성장챔버에 넣은 상태에서 자연산화막을 제거하기 위하여 반응성가스를 사용하는 표면처리과정이나 고온에서 수소분위기로 열처리하는 과정을 필요로 한다. 이러한 반응성가스를 이용하는 표면처리법은 웨이퍼 위에 존재하는 다른 유전체 박막이나 금속막 등에 변형을 가져오게 한다. 또한, 고온에서 열처리하는 동안 이종접합박막 사이의 상호혼합이나 확산과 같은 부가적 현상들이 발생하게 된다.The conventional method of high temperature growth of a semiconductor thin film requires a surface treatment process using a reactive gas or a heat treatment process using a hydrogen atmosphere at a high temperature in order to remove a natural oxide film while the wafer is placed in a growth chamber. Surface treatment using such a reactive gas causes deformation of other dielectric thin films or metal films on the wafer. In addition, additional phenomena such as intermixing or diffusion between heterojunction thin films occur during heat treatment at high temperature.
따라서, 이와 같은 종래의 고온성장법이 가지는 공정상의 문제점을 해결할 수 있는 저온성장법이 고품질 단결정의 반도체박막과 균일한 다결정의 반도체박막을 성장하는 데 요구되고 있다. 이러한 요구에 부응하여 근래에는 반도체 소자를 제작하는 공정 중에서 열처리 온도와 시간의 한계가 점차 줄어들고 있으나, 저온성장의 제한적 요소로 인하여 저온성장법으로 고품질 단결정과 균일한 다결정의 요구를 쉽게 만족시키지 못하고 있다.Therefore, a low temperature growth method that can solve the process problems of the conventional high temperature growth method is required to grow a high quality single crystal semiconductor film and a uniform polycrystalline semiconductor thin film. In order to meet these demands, the limit of heat treatment temperature and time is gradually decreasing in the process of manufacturing semiconductor devices. However, due to the limited factors of low temperature growth, the low temperature growth method does not easily satisfy the requirements of high quality single crystal and uniform polycrystal. .
종래의 반도체박막을 성장하는 방법으로서, 미국특허 제5,470,799호가 있다. 이 선행특허는 Mitsubishi가 특허권자이고, 1995년 11월 28일자로 등록되었으며, 특허명칭은 "Method for pretreating semiconductor substrate by photochemically removing native oxide"이다.As a method of growing a conventional semiconductor thin film, there is US Patent No. 5,470,799. This prior patent is owned by Mitsubishi and registered on November 28, 1995. The patent name is "Method for pretreating semiconductor substrate by photochemically removing native oxide."
이 선행특허에서는, 웨이퍼의 표면에 붙는 자연산화막이나 불순물을 제거하기 위하여, 성장챔버에 웨이퍼를 넣고 HCl가스를 흘리고, 자외선을 조사하면서 온도를 200∼700℃ 사이로 올린다. 이로써, 자연산화막과 HCl가스 사이에 일어나는 반응을 자외선에 의하여 가속화한다. 이때, 조사하는 자외선의 에너지에 따라 자연산화막과 불순물의 제거되는 정도가 결정된다. 그러나, 이 방법은 반응가스와 자외선에 기판의 표면이 노출되기 때문에 이로 인해 표면에 결함을 발생시키는 등의 문제점이 유발되는 문제점이 있다.In this prior patent, in order to remove a native oxide film or impurities adhering to the surface of a wafer, the wafer is placed in a growth chamber, HCl gas is flowed, and the temperature is raised to 200 to 700 ° C while irradiating ultraviolet rays. As a result, the reaction occurring between the natural oxide film and the HCl gas is accelerated by ultraviolet rays. At this time, the degree of removal of the natural oxide film and impurities is determined according to the energy of the ultraviolet light to be irradiated. However, this method has a problem in that the surface of the substrate is exposed to the reaction gas and ultraviolet rays, thereby causing problems such as generating defects on the surface.
다른 종래기술로서, 미국특허 제5,843,829호가 있다. 이 선행특허는 Fujitsu Limited와 VLSI Limited가 특허권자이고, 1998년 12월 1일 자로 등록되었으며, 특허명칭은 "Method for fabricating semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof"이다.Another prior art is US Pat. No. 5,843,829. Fujitsu Limited and VLSI Limited are the patent holders, registered on December 1, 1998, and the patent name is "Method for fabricating semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization approximately".
이러한 선행특허는, 기판 위에 비정질실리콘을 증착하고 그 위에 산화가스를 넣은 상태에서 산화막을 형성한다. 그 후 비정질이 다결정 상태로 변하도록 조절한다. 이 방법은 표면에 산화막을 먼저 형성하고 고온에서 비정질의 결정화를 행함으로써 표면에 굴곡이 생성되지 않고 평탄하게 되도록 한다.This prior patent forms an oxide film in a state in which amorphous silicon is deposited on a substrate and an oxidizing gas is put thereon. The amorphous is then adjusted to change to a polycrystalline state. In this method, an oxide film is first formed on the surface and amorphous crystallization is performed at a high temperature so that the surface is flat without bending.
그러나, 이 선행특허는 기판을 산화시키고 다시 결정화시키기 때문에 열처리를 중복되게 수행해야 하는 문제점이 있다. 또한, 비정질박막을 평탄한 다결정으로 성장하는 방법은 제공하지만 이를 위하여 기판에 산화막을 생성하여야 하기 때문에 공정이 복잡해지는 문제점이 있다.However, this prior patent has a problem that the heat treatment must be performed in duplicate because the substrate is oxidized and crystallized again. In addition, a method of growing an amorphous thin film into a flat polycrystal is provided, but there is a problem in that the process is complicated because an oxide film must be formed on the substrate.
종래기술로서, 도 1은 일반적이고 단순한 방식으로 반도체박막을 저온성장했을 때의 결정의 단면 구조도이다. 즉, 웨이퍼 표면에 생성된 자연산화막을 제거하지 않은 채로 단결정 박막을 성장했을 때의 결정의 단면도이다. 웨이퍼 기판(11)을 H2SO4/H2O2와 H2O/HF 세척법, RCA법 등을 이용하여 세척하고 성장챔버에 장입하는 사이에, 기판의 표면에는 수 원자층 단위의 자연산화막들(12)이 불균일하게 형성된다. 이렇게 자연산화막들(12)이 생성된 기판(11) 위에 단결정 박막(13)을 성장시키면, 증착초기에는 결정이 완전히 노출된 웨이퍼 기판부분에만 선택적 성장이 일어난다.As a prior art, FIG. 1 is a cross-sectional structure diagram of crystals when the semiconductor thin film is grown at low temperature in a general and simple manner. That is, it is sectional drawing of the crystal | crystallization when a single crystal thin film is grown, without removing the natural oxide film produced | generated on the wafer surface. The wafer substrate 11 is cleaned using H 2 SO 4 / H 2 O 2 , H 2 O / HF, RCA, and the like, and charged into the growth chamber. The oxide films 12 are formed nonuniformly. When the single crystal thin film 13 is grown on the substrate 11 on which the natural oxide films 12 are formed, selective growth occurs only in the portion of the wafer substrate where the crystal is completely exposed at the beginning of deposition.
이로 인해 성장이 진행되는 동안에 쌍정(14)과 적층결함과 같은 결정결함이 형성되며, 이 결정결함의 농도는 성장이 진행됨에 따라 점점 높아진다. 이러한 결정결함이 누적되면 결정립이 V자 형태로 보이면서 성장하게 되고, 이렇게 생성된 결정립들은 자연산화막 같이 불균일하게 이루어져 그 크기와 깊이와 표면의 분포의 조절이 불가능해진다.As a result, crystal defects such as twins 14 and lamination defects are formed during the growth, and the concentration of the crystal defects increases gradually as the growth progresses. When these crystal defects accumulate, the grains grow in a V-shape, and the grains thus formed are non-uniform like natural oxide films, making it impossible to control the size, depth, and surface distribution.
또한, 이러한 결정립들은 때때로 과성장으로 의해 반구의 형태로 성장하는 바, 표면에 난반사를 일으킴으로써 우윳빛으로 보이는 매우 불균일한 박막으로 진행시키기도 한다. 따라서, 고품질의 단결정을 성장하기 위하여 성장챔버에 넣어진 웨이퍼에 존재하는 자연산화막의 문제를 적절히 해결하여야 한다.In addition, these grains sometimes grow in the form of hemispheres due to overgrowth, which causes diffuse reflection on the surface, leading to a very uneven thin film that looks milky. Therefore, in order to grow high quality single crystals, it is necessary to appropriately solve the problem of the natural oxide film present in the wafer placed in the growth chamber.
도 1을 살펴보면, 종래의 반도체박막 성장법으로는 미세한 결정구조가 균일하게 형성되는 다결정박막을 성장시키기가 어려움을 알 수 있다. 고진공 화학증착법이나 분자선증착법 등을 이용하여 500℃ 이하에서 저온성장을 하는 경우에 있어서도 웨이퍼 기판은 위에 성장되는 박막에게 씨앗으로 작용한다. 이 때문에 성장 초기에는 단결정이 다소간 성장되다가 임계의 두께를 지나서야 쌍정과 적층결함 같은 V자 결정결함이 생성되어 불균일한 다결정박막으로 성장이 진행된다.Referring to Figure 1, it can be seen that it is difficult to grow a polycrystalline thin film having a uniform crystal structure by the conventional semiconductor thin film growth method. Even in the case of low temperature growth at 500 ° C. or lower using high vacuum chemical vapor deposition, molecular beam deposition, or the like, the wafer substrate acts as a seed on the thin film grown thereon. For this reason, in the early stage of growth, a single crystal grows somewhat, but only after the critical thickness, V-shaped crystal defects such as twin and stacking defects are generated, and the growth proceeds to a nonuniform polycrystalline thin film.
이렇게 불균일한 V형 결정립들은 도 5의 a곡선에서 알 수 있듯이 불순물의 도핑농도가 계면에서 적다가 표면 쪽으로 가면서 증가하는 현상을 일으킨다. 즉, 단결정으로 성장되는 계면에서는 성장온도에 의해 결정되는 고상융해의 한계농도로 인하여 도핑농도가 낮지만, V형태의 결정립이 생성되는 두께부터 불순물의 도핑농도가 2배 내지 5배 정도로 크게 증가하기 시작한다. 이렇게 불균일하게 형성된 다결정박막은 반도체소자의 동작에 있어서 전류와 전계의 집속을 일으키고, 따라서 누설전류를 발생시키거나 소자의 동작이 불안정하게 하거나, 수명을 감소시키거나, 신뢰성을 떨어뜨리게 된다.Such non-uniform V-shaped grains cause a phenomenon that the doping concentration of impurities is small at the interface and increases toward the surface, as shown by the curve a of FIG. 5. In other words, at the interface grown as a single crystal, the doping concentration is low due to the limit of solid phase melting determined by the growth temperature, but the doping concentration of impurities is greatly increased by 2 to 5 times from the thickness at which the V-shaped crystals are formed. To start. The non-uniformly formed polycrystalline thin film causes the current and the electric field to focus in the operation of the semiconductor device, thus causing leakage current, unstable operation of the device, reduced lifetime, or reduced reliability.
이렇듯 자연산화막으로 인한 불균일한 형태의 다결정 성장은 소자특성이 바람직하지 않은 영향을 미치게 되는 문제점이 있다.As described above, the non-uniform polycrystalline growth due to the natural oxide film has a problem in that the device characteristics have an undesirable effect.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 기판에 형성된 자연산화막 위에 고농도의 불순물이 도핑된 비정질 실리콘을 증착하고, 열처리하여 산화막의 분해를 가속화함으로써, 열처리 온도가 낮고, 결정화나 산화막 분해능력이 월등한 반도체박막을 저온성장하는 방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems of the prior art, the object is to deposit amorphous silicon doped with a high concentration of impurities on the natural oxide film formed on the substrate, and heat treatment to accelerate the decomposition of the oxide film, The present invention provides a method for low temperature growth of a semiconductor thin film having a low heat treatment temperature and superior crystallization or oxide film decomposition ability.
도 1은 종래기술에 의한 단순한 성장법에 의해 저온성장된 박막결정의 단면개략도,1 is a cross-sectional schematic diagram of a thin film crystal grown at low temperature by a simple growth method according to the prior art;
도 2는 본 발명의 한 실시예에 따라 웨이퍼 기판에 비정질 실리콘박막을 성장한 상태를 도시한 단면도,2 is a cross-sectional view showing a state in which an amorphous silicon thin film is grown on a wafer substrate according to one embodiment of the present invention;
도 3은 본 발명의 한 실시예에 따른 고품질 단결정의 반도체박막을 도시한 단면 개략도,3 is a schematic cross-sectional view showing a semiconductor thin film of high quality single crystal according to one embodiment of the present invention;
도 4는 본 발명의 한 실시예에 따른 균일한 다결정의 반도체박막을 도시한 단면 개략도,4 is a schematic cross-sectional view showing a uniform polycrystalline semiconductor thin film according to one embodiment of the present invention;
도 5는 불순물분포를 도시한 그래프도이다.5 is a graph showing impurity distribution.
상기한 목적을 달성하기 위한 본 발명에 따르면 고품질의 단결정 실리콘 반도체박막을 저온성장하는 방법이 제공된다. 이는, 자연산화막이 자연 생성된 기판 위에 단결정 실리콘 반도체박막을 성장하는 방법에 있어서, 상기 자연산화막이 생성된 기판 위에 불순물이 도핑된 비정질 실리콘박막을 증착하는 증착단계와, 상기 비정질 실리콘박막이 증착된 기판을 열처리하여 상기 자연산화막이 분쇄되면서 단결정화되도록 하는 열처리단계, 및 상기 비정질 실리콘박막의 단결정화 후 온도를 낮추어 단결정의 실리콘박막을 증착하는 단결정박막 증착단계를 포함한다.According to the present invention for achieving the above object there is provided a method for low-temperature growth of high quality single crystal silicon semiconductor thin film. In the method of growing a single crystal silicon semiconductor thin film on a substrate on which a natural oxide film is naturally formed, a deposition step of depositing an amorphous silicon thin film doped with impurities on the substrate on which the natural oxide film is formed, and the amorphous silicon thin film are deposited. A heat treatment step of thermally treating the substrate to single crystallization as the natural oxide film is pulverized, and a single crystal thin film deposition step of depositing a single crystalline silicon thin film by lowering the temperature after the single crystallization of the amorphous silicon thin film.
양호하게는, 상기 비정질 실리콘박막의 두께는 적어도 20 nm 이상이고, 상기 증착단계는 비정질 실리콘박막이 완벽한 비정질로 형성되도록 500℃ 이하의 온도에서 수행되며, 상기 열처리단계는 700℃ 이상의 온도에서 수 초간 수행된다.Preferably, the thickness of the amorphous silicon thin film is at least 20 nm or more, and the deposition step is performed at a temperature of 500 ° C. or less so that the amorphous silicon thin film is formed to be completely amorphous, and the heat treatment step is performed for several seconds at a temperature of 700 ° C. or more. Is performed.
양호하게는, 상기 증착단계의 불순물은 1×1019/cm3∼ 5×1022/cm3의 고농도로 주입되고, 상기 불순물은 붕소(B), 인(P), 비소(As), 안티모니(Sb)등과 같은 p형, n형 불순물들 중 어느 하나를 사용한다.Preferably, the impurity of the deposition step is implanted at a high concentration of 1 × 10 19 / cm 3 ~ 5 × 10 22 / cm 3 , the impurities are boron (B), phosphorus (P), arsenic (As), anti One of p-type and n-type impurities such as Mony (Sb) is used.
또한, 본 발명에 따르면 균일한 다결정 실리콘 반도체박막을 저온성장하는 방법이 제공된다. 이는, 자연산화막이 자연 생성된 기판 위에 다결정 실리콘 반도체박막을 성장하는 방법에 있어서, 상기 자연산화막이 생성된 기판 위에 비정질 실리콘박막을 증착하는 증착단계와, 상기 비정질 실리콘의 결정화를 억제하면서 다결정 실리콘박막 성장을 위한 온도로 조절하는 온도조절단계, 및 상기 비정질 실리콘박막 위에 다결정 실리콘박막을 증착하는 다결정박막 증착단계를 포함한 것을 특징으로 한다.In addition, the present invention provides a method for low temperature growth of a uniform polycrystalline silicon semiconductor thin film. In the method of growing a polycrystalline silicon semiconductor thin film on a substrate on which a natural oxide film is naturally generated, a deposition step of depositing an amorphous silicon thin film on the substrate on which the natural oxide film is formed, and a polycrystalline silicon thin film while suppressing crystallization of the amorphous silicon A temperature control step of controlling the temperature for growth, and polycrystalline thin film deposition step of depositing a polycrystalline silicon thin film on the amorphous silicon thin film.
양호하게는, 상기 증착단계의 비정질 실리콘박막은 1×1019/cm3이하의 저농도로 불순물을 도핑하거나, 도핑하지 않는 것을 특징으로 한다.Preferably, the amorphous silicon thin film of the deposition step is characterized in that doped or doped with a low concentration of less than 1 × 10 19 / cm 3 .
양호하게는, 상기 온도조절단계의 온도조절율은 100℃/sec 이상인 것을 특징으로 한다.Preferably, the temperature control rate of the temperature control step is characterized in that more than 100 ℃ / sec.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 "반도체박막을 저온성장하는 방법"을 보다 상세하게 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described in more detail "method of low-temperature growth of semiconductor thin film" according to an embodiment of the present invention.
도 2는 본 발명의 한 실시예에 따라 웨이퍼 기판 위에 비정질 실리콘박막을 성정한 상태를 도시한 단면도이다. 기판(21)을 습식 세척하고 성장챔버에 기판(21)을 장입한 후에 500℃ 이하에서 약 5nm에서 50nm 정도의 비정질 실리콘박막(13)을 증착한다. 이때, 비정질 실리콘박막(13)과 기판(12)의 계면에는 자연산화막(12)이 형성되어 있다. 증착된 실리콘박막은 비정질이므로 불균일한 자연산화막(12)이 존재하여도 결정결함이나 다결정상이 형성되지 않는다.2 is a cross-sectional view illustrating a state in which an amorphous silicon thin film is formed on a wafer substrate according to an embodiment of the present invention. After the substrate 21 is wet-washed and the substrate 21 is charged into the growth chamber, the amorphous silicon thin film 13 of about 5 nm to 50 nm is deposited at 500 ° C. or lower. At this time, a natural oxide film 12 is formed at the interface between the amorphous silicon thin film 13 and the substrate 12. Since the deposited silicon thin film is amorphous, no crystal defect or polycrystalline phase is formed even when the non-uniform natural oxide film 12 is present.
이때, 비정질 실리콘박막(13)은 성장방식과 성장조건에 의존하겠으나 충분히 저온에서 성장하여 완벽히 비정질 상태를 유지하도록 하고, 위에 성장되는 박막의 성장조건이나 열처리의 조건에 부합되는 두께로 성장한다. 비정질 실리콘을 결정화하는 데 필요한 활성화에너지는 약 2.7eV 이고, 결정화 속도는 800℃에서 400 nm/s 로서 빠르기 때문에, 비정질 실리콘박막을 수 초동안 열처리하면 단결정박막을 얻을 수 있다.At this time, the amorphous silicon thin film 13 will depend on the growth method and growth conditions, but it is grown at a sufficiently low temperature to maintain a completely amorphous state, and grow to a thickness that meets the growth conditions or heat treatment conditions of the thin film grown on. Since the activation energy required to crystallize the amorphous silicon is about 2.7 eV and the crystallization rate is fast as 400 nm / s at 800 ° C., the amorphous silicon thin film is heat-treated for several seconds to obtain a single crystal thin film.
도 3은 본 발명의 한 실시예에 따른 고품질의 단결정 실리콘 반도체박막을 도시한 단면도이다. 도 2에 도시된 바와 같은 비정질 실리콘박막을 단결정박막으로 결정화하기 위하여 열처리하는 동안에 붕소(B), 인(P), 비소(As), 안티모니(Sb)와 같은 불순물을 1×1019/cm3∼ 5×1022/cm3의 고농도로 주입한다. 비정질 실리콘박막(32)은 20 nm 이상의 두께로 증착하며, 열처리하는 동안에 주입되는 불순물들이 자연산화막(34)의 분쇄를 가속화한다.3 is a cross-sectional view illustrating a high quality single crystal silicon semiconductor thin film according to an embodiment of the present invention. Impurities such as boron (B), phosphorus (P), arsenic (As), and antimony (Sb) during the heat treatment to crystallize the amorphous silicon thin film as shown in FIG. 2 into a single crystal thin film are 1 × 10 19 / cm Inject at a high concentration of 3 to 5 × 10 22 / cm 3 . The amorphous silicon thin film 32 is deposited to a thickness of 20 nm or more, and impurities injected during the heat treatment accelerate the pulverization of the natural oxide film 34.
즉, 주입되는 불순물들은 자연산화막 내에 침투하여, 자연산화막 내의 산소와 실리콘의 결합, 및 자연산화막을 구성하는 사방정 단위 세포들 사이에 무작위로 연결된 망을 약하게 만들어 산화막 분쇄를 용이하게 한다. 또한, 500℃ 이하의 저온에서 성장하는 비정질 실리콘박막은 고상융해의 한계농도가 없기 때문에 주입되는 거의 모든 불순물이 충분히 융해될 수 있으므로 불순물의 농도를 4 % 원자농도 이상으로 손쉽게 할 수 있다.In other words, the implanted impurities penetrate into the native oxide film, thereby weakening the bonding of oxygen and silicon in the native oxide film, and weakening a randomly connected network between the tetragonal unit cells constituting the native oxide film, thereby facilitating oxide film crushing. In addition, since the amorphous silicon thin film grown at a low temperature of 500 ° C. or lower has no limit concentration of solid phase melting, almost all of the impurities introduced therein can be sufficiently melted, so that the concentration of impurities can be easily set to 4% or more.
자연산화막의 두께는 수 원자층에 해당되며, 앞서 설명하였듯이 웨이퍼 기판을 세척한 후에 성장챔버로 이동하는 사이에 불균일하게 생성된다. 이 자연산화막은 비정질 실리콘박막이 700℃ 이상에서 열처리되는 동안에 실리콘과 산소로 분쇄되는데, 산소가 확산으로 비정질 실리콘박막 내부에 퍼지면서 불균일하게 존재하는 자연산화막의 농도가 낮아지므로 박막에 존재할 수 있는 응력의 집중을 막아준다. 자연산화막이 분쇄되어 퍼지는 두께는 열처리온도와 시간에 따라 차이가 나는데, 800℃ 에서 10초 동안 열처리하는 경우 자연산화막의 분포되는 두께는 약 15 nm가 된다. 따라서 비정질 실리콘박막은 이러한 자연산화막의 퍼짐 현상을 버틸 수 있는 두께로 하기 위하여 20 nm 이상으로 성장한다.The thickness of the natural oxide film corresponds to a few atomic layers, and as described above, is unevenly generated between the natural oxide film and the moving to the growth chamber after cleaning the wafer substrate. The natural oxide film is pulverized into silicon and oxygen while the amorphous silicon thin film is heat treated at 700 ° C. or higher. As oxygen diffuses into the amorphous silicon thin film, the concentration of the non-uniformly existing natural oxide film decreases, which may cause stress in the thin film. Prevents concentration. The thickness of the natural oxide film that is crushed and spread varies depending on the heat treatment temperature and time. When the heat treatment is performed at 800 ° C. for 10 seconds, the thickness of the natural oxide film is about 15 nm. Therefore, the amorphous silicon thin film is grown to 20 nm or more in order to have a thickness that can withstand the spreading of the natural oxide film.
비정질 실리콘박막을 열처리하는 동안에 비정질은 결함이 없는 완벽한 단결정으로 결정화된다. 이와같이 단결정이 이루어지면 증착 온도를 저온으로 낮추고, 그 위에 단결정의 실리콘박막(33)을 증착한다. 따라서, 도 3에 도시된 바와 같이 결정결함이 전혀 존재하지 않는 고품질 단결정 실리콘박막을 얻을 수 있다.During the heat treatment of the amorphous silicon thin film, the amorphous crystallizes into a perfect single crystal without defects. When the single crystal is made in this manner, the deposition temperature is lowered to a low temperature, and a single crystal silicon thin film 33 is deposited thereon. Thus, as shown in FIG. 3, a high quality single crystal silicon film having no crystal defects can be obtained.
도 5의 b 곡선은 불순물 농도의 깊이분포를 도시한 곡선이다. 단결정 실리콘박막의 성장이 균일하게 이루어지므로 단결정에 맞는 불순물의 농도가 성장온도에 의해 좌우되어 농도가 감소하였고, 깊이방향으로 결정성이 변화하지 않으므로 불순물이 일정하게 도핑되는 결과를 얻을 수 있다.The b curve of FIG. 5 is a curve showing the depth distribution of the impurity concentration. Since the single crystal silicon thin film is uniformly grown, the concentration of impurities suitable for the single crystal depends on the growth temperature, and the concentration decreases. Since the crystallinity does not change in the depth direction, the impurities are constantly doped.
도 4는 본 발명의 한 실시예에 따른 균일한 다결정의 실리콘박막을 도시한 단면도이다. 이 균일한 다결정 실리콘박막은 위에서 설명된 단결정 실리콘박막을 성장하는 원리를 반대로 이용한다. 즉, 자연산화막(44)이 생성된 기판(41) 위에 비정질 실리콘박막(42)을 성장시킨다. 그 다음, 비정질 실리콘박막(42)의 결정화를 억제하면서 성장챔버의 온도를 다결정박막을 성장시키는 데 필요한 온도로 상승시킨다. 이때, 비정질 실리콘박막이 결정화를 억제하기 위한 온도상승율은 100℃/sec 이상이다. 즉, 1초에 적어도 100℃ 이상의 온도를 상승시킨다. 비정질 실리콘박막은 550℃ ∼ 750℃ 에서 다결정화되기 때문에 성장챔버의 내부 온도가 550℃ ∼750℃가 될 때까지 가열한다.4 is a cross-sectional view showing a uniform polycrystalline silicon thin film according to an embodiment of the present invention. This uniform polycrystalline silicon thin film reverses the principle of growing the single crystal silicon thin film described above. That is, the amorphous silicon thin film 42 is grown on the substrate 41 on which the natural oxide film 44 is formed. Then, the temperature of the growth chamber is raised to the temperature necessary for growing the polycrystalline thin film while suppressing the crystallization of the amorphous silicon thin film 42. At this time, the temperature increase rate for suppressing crystallization of the amorphous silicon thin film is 100 ° C / sec or more. That is, at least 100 degreeC or more temperature is raised in 1 second. Since the amorphous silicon thin film is polycrystalline at 550 ° C to 750 ° C, it is heated until the internal temperature of the growth chamber is 550 ° C to 750 ° C.
또한, 비정질 실리콘박막(42)의 결정화를 억제하기 위하여, 비정질 실리콘에는 도핑을 전혀 하지 않거나 불순물의 농도를 1019/cm3이하로 낮게 유지한다. 또한, 700℃ 이하에서의 저온 열처리 등으로 결정화 속도를 낮추어서 그 위에 다결정의 핵 생성이 균일하게 일어나도록 한다. 위에서 설명된 바와 같이 도핑농도가 높은 경우에는 자연산화막의 분쇄와 결정화 속도가 매우 빠르므로 다결정을 성장하기 위해서는 온도를 올리는 동시에 증착을 하여야 한다.In addition, in order to suppress crystallization of the amorphous silicon thin film 42, the amorphous silicon is not doped at all or the concentration of impurities is kept low at 10 19 / cm 3 or less. In addition, the crystallization rate is lowered by low temperature heat treatment at 700 ° C. or lower so that nucleation of polycrystals occurs uniformly thereon. As described above, when the doping concentration is high, the rate of pulverization and crystallization of the natural oxide film is very fast, so that the deposition must be performed while increasing the temperature in order to grow the polycrystal.
도 1은 불균일한 V형 결함 또는 다결정이 수백 nm 사이의 간격으로 서로 다른 크기로 일정치 않게 형성되는 반면에, 본 발명에 따른 도 4는 수 nm로 깊이방향 분포가 균일하고 10배 이상으로 면밀도가 높은 다결정박막(43)이 형성된다. 따라서, 이러한 다결정의 박막형성기술을 소자에 적용하면 전류와 전계의 집속을 방지하게 되고, 매우 낮은 저항을 제공하는 동시에 신뢰성을 높이고 수명을 길게 하는 데 매우 중요한 역할을 한다.Figure 1 is a non-uniform V-type defect or polycrystals are formed unevenly in different sizes at intervals of several hundred nm, while Figure 4 in accordance with the present invention is uniform in the depth distribution in several nm, surface density of more than 10 times A polycrystalline thin film 43 having a high density is formed. Therefore, applying the polycrystalline thin film formation technology to the device prevents the focusing of the current and the electric field, and plays a very important role in increasing reliability and extending the life while providing very low resistance.
도 5의 c 곡선은 불순물 농도의 깊이분포를 도시한다. 다결정 실리콘박막의 성장이 비정질 실리콘박막 위에서 균일하게 이루어지므로 고농도의 불순물이 일정하게 도핑되는 결과를 얻을 수 있다.The curve c of FIG. 5 shows the depth distribution of the impurity concentration. Since the growth of the polycrystalline silicon thin film is uniformly grown on the amorphous silicon thin film, a high concentration of impurities may be constantly doped.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.While the invention has been described above based on the preferred embodiments thereof, these embodiments are intended to illustrate rather than limit the invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments can be made without departing from the spirit of the invention. Therefore, the protection scope of the present invention will be limited only by the appended claims, and should be construed as including all such changes, modifications or adjustments.
이상과 같이 본 발명에 의하면, 실리콘 반도체박막을 성장하는 데 있어서, 저온에서의 공정이 가능하므로 매우 유용하며 생산성을 높일 수 있으며, 간단한 방식으로 고품질의 단결정과 균일한 다결정을 성장시킬 수 있다. 이러한 기술은 HBT의 다결정, 단결정 에미터, MOSFET, MODFET의 shallow junction, 또는 다결정 게이트에 적용할 수 있다.As described above, according to the present invention, the silicon semiconductor thin film can be grown at a low temperature, so that it is very useful and can increase productivity, and it is possible to grow high quality single crystals and uniform polycrystals in a simple manner. This technique can be applied to polycrystalline, monocrystalline emitters of HBTs, shallow junctions of MOSFETs, MODFETs, or polycrystalline gates.
따라서, 본 발명에서 제시하는 고품질의 단결정 성장법과 균일한 다결정의 성장법은 저온 공정이 요구되는 차세대 극미세 실리콘반도체나 양자소자 제작공정에 유용하게 사용될 수 있을 것이다.Therefore, the high quality single crystal growth method and the uniform polycrystal growth method proposed in the present invention may be usefully used for the next generation ultrafine silicon semiconductor or quantum device fabrication process requiring low temperature process.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046086A KR100347519B1 (en) | 1999-10-22 | 1999-10-22 | Method of low temperature growth of a semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046086A KR100347519B1 (en) | 1999-10-22 | 1999-10-22 | Method of low temperature growth of a semiconductor film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010038202A true KR20010038202A (en) | 2001-05-15 |
| KR100347519B1 KR100347519B1 (en) | 2002-08-07 |
Family
ID=19616541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990046086A KR100347519B1 (en) | 1999-10-22 | 1999-10-22 | Method of low temperature growth of a semiconductor film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100347519B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6695955B2 (en) | 2001-05-25 | 2004-02-24 | Lg.Philips Lcd Co., Ltd. | Method of forming polycrystalline silicon for liquid crystal display device |
| KR100425156B1 (en) * | 2001-05-25 | 2004-03-30 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD |
| KR100442289B1 (en) * | 2001-06-01 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and fabricating method of liquid crystal display device |
| KR100525436B1 (en) * | 2001-05-25 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD |
-
1999
- 1999-10-22 KR KR1019990046086A patent/KR100347519B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6695955B2 (en) | 2001-05-25 | 2004-02-24 | Lg.Philips Lcd Co., Ltd. | Method of forming polycrystalline silicon for liquid crystal display device |
| KR100425156B1 (en) * | 2001-05-25 | 2004-03-30 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD |
| KR100525436B1 (en) * | 2001-05-25 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD |
| KR100442289B1 (en) * | 2001-06-01 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and fabricating method of liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100347519B1 (en) | 2002-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6403497B1 (en) | Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor | |
| EP0085434B1 (en) | Semiconductor devices and method for making the same | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| US6794713B2 (en) | Semiconductor device and method of manufacturing the same including a dual layer raised source and drain | |
| WO2004070800A1 (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
| WO2006033292A1 (en) | Method for manufacturing semiconductor wafer | |
| US4693758A (en) | Method of making devices in silicon, on insulator regrown by laser beam | |
| KR100347519B1 (en) | Method of low temperature growth of a semiconductor film | |
| JP2576766B2 (en) | Semiconductor substrate manufacturing method | |
| JP3389448B2 (en) | Method for converting a material in an amorphous semiconductor state into a material in a polycrystalline semiconductor state | |
| JP3281431B2 (en) | Thin film transistor | |
| JP3102772B2 (en) | Method for producing silicon-based semiconductor thin film | |
| JP4200530B2 (en) | Thin film transistor manufacturing method | |
| JPH0964355A (en) | Manufacture of semiconductor element | |
| JP3093762B2 (en) | Method for manufacturing semiconductor device | |
| JP3065528B2 (en) | Semiconductor device | |
| Skorupa et al. | Advanced thermal processing of semiconductor materials in the msec-range | |
| JP2023138469A (en) | Process of processing wafer of 4h-sic material to form 3c-sic layer in direct contact with 4h-sic material | |
| JP3149457B2 (en) | Silicon germanium film, method for manufacturing silicon germanium film, and semiconductor device manufactured using silicon germanium film | |
| JP2773203B2 (en) | Method for manufacturing semiconductor device | |
| JPH04373171A (en) | Forming method of semiconductor crystal article | |
| JPH0354830A (en) | Semiconductor device and manufacture thereof | |
| JPS59181609A (en) | Manufacture of semiconductor device | |
| JPH05275333A (en) | Manufacture of polycrystalline silicon thin film | |
| JPH01149466A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |