JP2000074629A - 多光軸光電スイッチ - Google Patents

Abstract

(57)【要約】 【課題】 半導体スイッチング素子間の短絡を検出する
ことが可能な多光軸光電スイッチを提供する。 【解決手段】 ＣＰＵ２９は、モード切換スイッチ３１
の出力信号が短絡検出モードであることを示している場
合は、集積回路２２として構成されている複数のスイッ
チング素子２１の制御信号端子に短絡検出制御信号を出
力して、各スイッチング素子２１及び２４をオン状態と
して、電流源３３を構成するコンデンサ５を抵抗２５を
介して放電させ、短絡検出制御信号の出力タイミングか
ら所定時間経過後におけるコンデンサ５の放電状態に基
づいて、スイッチング素子２１間における短絡の有無を
検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、プレス装
置などにおいて事故防止のために用いられる多光軸光電
スイッチに関する。

【０００２】

【従来の技術】この種の光電スイッチは、投光素子と受
光素子とで構成される光軸を複数有しており、投光回路
によりこれらの投光素子群を順次発光させ、例えばアナ
ログスイッチなどの半導体スイッチング素子（以下、単
にスイッチング素子と称す）により対応する光軸の受光
素子からの受光信号を得るようにする。そして、それら
の受光信号から各光軸が遮光状態にあるか否かを判定し
て、その結果を出力回路に反映するようになっている。

【０００３】斯様に構成された光電スイッチを、例え
ば、プレス装置などの危険が予想される場所の前に配置
して、遮光状態の判定に基づいてプレス装置を停止させ
るようにすることで、人体の一部などが誤ってプレス装
置に挟まれてしまうなどの事故を未然に防止することが
できる。

【０００４】図１１は、従来の光電スイッチにおける電
気的構成の一例を示す図である。この図１１において、
投光回路１は、例えば、ＬＥＤからなる複数の投光素子
２（１），…，２（４），２（５），…，２（ｎ）にパ
ルス状の投光信号を順次出力することで、各投光素子２
（１），…，２（４），２（５），…，２（ｎ）を駆動
して順次発光させるようになっている。

【０００５】例えばフォトトランジスタなどからなる受
光素子３（１），…，３（４），３（５），…，３
（ｎ）の出力端子は、受光回路４（１），…，４
（４），４（５），…，４（ｎ）及びコンデンサ５
（１），…，５（４），５（５），…，５（ｎ）を介し
て例えばアナログスイッチなどで構成されるスイッチン
グ素子６（１），…，６（４），６（５），…，６
（ｎ）の入力端子に接続されている。それら各スイッチ
ング素子６の入力端子は、抵抗７（１），…，７
（４），７（５），…，７（ｎ）により受光回路４のバ
イアス用電源Ｖｂにプルアップされている。

【０００６】これらのコンデンサ５及び抵抗７は、直流
成分として印加される例えば工場内の照明などのバック
グラウンドレベルをカットして、投光素子２からの投光
を受光した場合の交流的な変化分を検出し易くするため
に設けられている。

【０００７】各スイッチング素子６の制御端子は、シフ
トレジスタ８の各出力端子に夫々接続されており、スイ
ッチング素子６の出力端子は、判定回路９の入力端子に
共通に接続されている。シフトレジスタ８には、ＣＰＵ
（マイクロコンピュータ）１０よりタイミングパルス信
号が与えられるようになっている。

【０００８】ＣＰＵ１０は、投光回路１に対して投光タ
イミング信号を出力することで、投光素子２により投光
が発せられるタイミングを制御するようになっている。
また、ＣＰＵ１０には、判定回路９から判定信号が与え
られるようになっており、ＣＰＵ１０は、その判定信号
の結果を出力回路１１に出力するようになっている。出
力回路１１は、与えられた判定信号の結果に応じて出力
をオンオフすることでプレス装置の停動を制御するもの
であり、遮光状態が検出されると、ＣＰＵ１０より与え
られる制御信号に応じて出力をオフすることで、プレス
装置を停止させるようになっている。

【０００９】以上のように構成された光電スイッチの動
作について、図１２乃至図１４をも参照して説明する。
図１２は、投光素子２，受光素子３間の光軸（１）〜
（１０）の内、光軸（４）のみが物体により遮光された
状態を模式的に示すものである。また、図１３は、光軸
６（１）〜（６）について示し、図１２のように光軸
（４）が遮光された場合の信号波形を示すものである。
図１３（ａ）に示すように、投光素子２（１）〜２
（６）には、投光回路１より投光信号が与えられること
で、一定間隔のタイミングで順次パルス状に投光を発す
るようになっている。

【００１０】一方、受光側では、図１３（ｂ）に示すよ
うに、ＣＰＵ１０が投光タイミング信号に同期してタイ
ミングパルス信号を出力すると、シフトレジスタ８は、
そのタイミングパルス信号に応じて各スイッチング素子
６（１）〜（６）の制御端子に制御信号ＶS1〜ＶS6を出
力する（図１３（ｃ）参照）。すると、各スイッチング
素子６（１）〜６（６）は、その制御信号ＶS1〜ＶS6が
夫々与えられている期間だけオンとなって受光信号を出
力側の判定回路９にスルーさせる。

【００１１】従って、判定回路９には、図１３（ｄ）に
斜線で示すように、受光素子３（１）〜３（６）による
受光信号が微分波形となって順次出力されるが、この場
合、光軸（４）が遮光されたことで、受光素子３（４）
に受光信号は現れない。そして判定回路９は、入力端子
に与えられる受光信号レベルＶinを基準電圧レベルＶre
f と比較することで、例えば、 Ｖin＜Ｖref →入光状態→判定信号：ハイ Ｖin＞Ｖref →遮光状態→判定信号：ロウ と判定信号を出力する。そして、ＣＰＵ１０は、タイミ
ングパルスの立上がりエッジからΔＴ後のタイミングに
おいて、判定信号を参照することで遮光状態の有無を検
出するようになっている。

【００１２】

【発明が解決しようとする課題】ところで、多光軸光電
スイッチでは多数使用されるスイッチング素子６（１）
〜６（ｎ）は、低コスト化や小形化などの要請によっ
て、集積化されたスイッチアレイや集積回路（ＩＣ）な
どの形態をとる場合が多い。しかしながら、斯様にスイ
ッチング素子６（１）〜６（ｎ）が集積化されること
で、各スイッチング素子６の端子間は互いに近接するこ
とになり、一方で各スイッチング素子６間に短絡が生じ
る危険性を高めることになる。

【００１３】ここで、図１４は、図１１において破線で
示すように、スイッチング素子６（４）−６（５）の入
力端子間に短絡が生じた場合の図１３相当図である。投
光素子２により投光される光はある程度広がりを有して
いるため、複数の受光素子３によって受光されてしま
う。従って、スイッチング素子６（４）−６（５）間に
短絡が生じた場合には、光軸（４）が遮光されていると
しても、投光素子２（４）からの投光が受光素子３
（５）で受光され、その受光信号がスイッチング素子６
（４）に回り込むため、判定回路９は光軸（４）の遮光
状態を検出することができなくなってしまう。

【００１４】本発明は上記事情に鑑みてなされたもので
あり、その目的は、半導体スイッチング素子間の短絡を
検出することが可能な多光軸光電スイッチを提供するこ
とにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の多光軸光電スイッチは、複数の投光
素子と、これら複数の投光素子を所定のタイミングで順
次点灯させるように制御する投光制御手段と、前記複数
の投光素子に対応して設けられ、各投光素子による投光
を受光して受光信号を出力する複数の受光素子と、これ
ら複数の受光素子の出力側に夫々接続され、オン状態に
なると各受光素子の出力信号を導通させる複数の半導体
スイッチング素子と、前記投光素子より投光が出力され
るタイミングに同期させて前記複数の半導体スイッチン
グ素子に受光制御信号を出力することで、当該複数の半
導体スイッチング素子のオンオフを制御する受光制御手
段と、前記複数の半導体スイッチング素子の出力側に接
続され、前記複数の受光素子により出力される受光信号
に基づいて、前記複数の投光素子と該複数の受光素子と
の間の遮光状態を判別する判別手段と、前記複数の半導
体スイッチング素子の入力側に夫々接続される複数の電
流源と、前記投光素子による投光を停止させるか、若し
くは、前記受光素子による受光を停止させると共に、短
絡検出制御信号を出力する短絡検出制御手段と、この短
絡検出制御手段により短絡検出制御信号が出力された場
合に、前記複数の電流源から前記複数の半導体スイッチ
ング素子を介して供給される電流量に基づいて、前記複
数の半導体スイッチング素子間における短絡の有無を検
出する短絡検出手段とを備えたことを特徴とする。

【００１６】斯様に構成すれば、複数の半導体スイッチ
ング素子間に短絡が発生していると、複数の電流源から
短絡が発生している半導体スイッチング素子を介して短
絡検出手段に供給される電流量は、電流経路が変化する
ことに伴って変化する。従って、短絡検出手段は、前記
電流量に基づいて短絡の有無を検出することが可能とな
る。

【００１７】この場合、請求項２に記載したように、前
記複数の半導体スイッチング素子を集積回路として構成
するのが好適である。一般に、複数の半導体スイッチン
グ素子を集積化することで、低コスト化や小形化を図る
ことができるという利点があるが、その一方で半導体ス
イッチング素子間における短絡の発生確率が比較的高く
なる。また、集積回路の内部で短絡が発生している場合
は、その検出を外部から視覚等によって行うことは極め
て困難となるが、斯様に構成することで、短絡検出手段
により短絡の有無を確実に検出することができる。

【００１８】

【発明の実施の形態】以下、本発明をプレス装置の安全
用スイッチに適用した場合の第１実施例について、図１
乃至図４を参照して説明する。尚、図１１と同一部分に
は同一符号を付して説明を省略し、以下異なる部分につ
いてのみ説明する。スイッチング素子６（１）〜６
（ｎ）に代わる半導体スイッチング素子（以下、単にス
イッチング素子と称す）２１（１）〜２１（ｎ）は、集
積回路（ＩＣ）２２として一体に構成されている。

【００１９】また、判定回路９に代わる判定回路（判別
手段）２３の入力端子とグランドとの間には、例えばア
ナログスイッチで構成されるスイッチング素子２４と抵
抗２５との直列回路が接続されている。判定回路２３
は、入力端子に与えられる電圧レベルＶinを、通常モー
ドの場合は基準電圧Ｖref1と比較し、短絡検出モードの
場合は基準電圧Ｖref2と比較して、その比較結果に応じ
た判定信号を出力するようになっている。

【００２０】スイッチング素子２４の制御端子には、抵
抗２６及びコンデンサ２７により構成される積分回路
（弁別手段）２８の出力端子が接続されており、その積
分回路２８の入力端子には、ＣＰＵ１０に代わるＣＰＵ
（投光制御手段，受光制御手段，判別手段，短絡検出制
御手段）２９の出力端子が接続されている。尚、スイッ
チング素子２４及び抵抗２５並びに積分回路２８は、安
全回路３０を構成している。また、前記出力端子は、シ
フトレジスタ８に対して受光制御信号を出力するための
端子と共通化されたものである。

【００２１】また、ＣＰＵ２９には、通常モードと短絡
検出モードとの切替えを行うため、ユーザにより操作さ
れるモード切換スイッチ３１の出力端子が接続されてお
り、ＣＰＵ２９は、例えば、モード切換スイッチ３１の
出力信号がハイレベルであれば通常モード，ロウレベル
であれば短絡検出モードに切替えを行うようになってい
る。

【００２２】尚、バイアス用電源Ｖb 及び抵抗７は、バ
イアス電圧供給手段３２を構成しており、そのバイアス
電圧供給手段３２とコンデンサ５とは、電流源３３を構
成している。また、判定回路２３，スイッチング素子２
４，安全回路３０及びＣＰＵ２９は、短絡検出手段３４
を構成している。その他の構成については、図１１と同
様である。

【００２３】次に、本実施例の作用について図２乃至図
４をも参照して説明する。図２は、ＣＰＵ２９の制御内
容を示すフローチャートである。この図２において、Ｃ
ＰＵ２９は、先ず、モード切換スイッチ３１の出力信号
を参照して、通常モードであるか否かを判断する（ステ
ップＳ１）。前記出力信号がハイレベルであれば、通常
モードの処理を行うため、判断ステップＳ２に移行す
る。尚、通常モードにおける処理は、基本的に従来と同
様であり、以下、図３をも参照して説明する。

【００２４】通常モード 判断ステップＳ２において、ＣＰＵ２９は、投光回路１
に出力する投光タイミング信号に基づいてタイミングパ
ルスＡ（遮光判別信号）を出力する（ステップＳ３）。
ここでのタイミングパルスＡとは、従来の遮光検出にお
けるタイミングパルスと同様の信号である（図３（ａ）
参照）。

【００２５】ここで、図１３に示すように、例えば光軸
（２）に対するタイミングパルス（Ａ）を出力する場合
は、その１つ前である光軸（１）の投光タイミング信号
から所定時間が経過することで、光軸（２）に対する投
光タイミング信号が出力される以前にスイッチング素子
２１がオンとなるタイミングで出力するようにする。

【００２６】即ち、前述し且つ図１３に示したように、
ＣＰＵ２９は、タイミングパルスＡの立上がりエッジか
らΔＴ後のタイミングで判定回路２３が出力する判定信
号を参照することで遮光状態の有無を検出する。その立
上がりエッジからΔＴ後のタイミングとは、投光素子２
からの投光信号が受光素子３により受光され、受光回路
４より受光信号が出力されるタイミングに一致するタイ
ミングであり、即ち、投光タイミング信号の立上がりエ
ッジに略一致するタイミングである。従って、光軸
（２）に対するタイミングパルスＡは、同光軸（２）に
対する投光タイミング信号が出力されるΔＴ前にスイッ
チング素子がオンとなるタイミングで出力する。

【００２７】ＣＰＵ２９より出力されたタイミングパル
スＡはシフトレジスタ８に与えられ、各スイッチング素
子２１の制御端子に制御信号ＶSnとして出力される。シ
フトレジスタ８は、タイミングパルスＡが与えられる毎
に制御信号ＶSnをシフト（ｎ：１→２→３→…）して、
各スイッチング素子２１に出力するようになっている。
制御信号ＶSnが与えられたスイッチング素子２１は、そ
の期間だけオン状態となって出力側たる判定回路２３に
受光素子３の受光信号を出力する。

【００２８】そして、ＣＰＵ２９は、所定時間ΔＴの経
過を待ってから（ステップＳ４）判定回路２３が出力す
る判定信号を読込み（ステップＳ５）、判断ステップＳ
６においてそのレベルにつき判断する。判定信号がハイ
レベルであれば当該光軸の受光素子３は受光状態にある
ので、「ＹＥＳ」と判断して判断ステップＳ７に移行す
る。尚、この場合、ＣＰＵ２９が出力するタイミングパ
ルスＡを判定回路２３に与えて、タイミングパルスＡの
立上がりからΔＴ後における判定回路２３の入力信号レ
ベルを、判定回路２３にラッチ（サンプリング）させる
ようにしても良い。

【００２９】判断ステップＳ７において、ＣＰＵ２９
は、全ての光軸に対してタイミングパルスＡを出力した
か否かを判断し、全ての光軸に対して出力しておらず
「ＮＯ」と判断するとステップＳ２に移行し、全ての光
軸に対して出力しており「ＹＥＳ」と判断するとステッ
プＳ１に移行する。

【００３０】また、判断ステップＳ６において、判定信
号がロウレベルであれば当該光軸の受光素子３は遮光状
態にあるので、ＣＰＵ２９は「ＮＯ」と判断してステッ
プＳ８に移行し、遮光状態の検出信号を出力回路１１に
出力する。すると、出力回路１１は、出力をオフするこ
とでプレス装置の動作を停止させる。それから、ステッ
プＳ７に移行する。

【００３１】短絡検出モード 一方、判断ステップＳ１において、モード切換スイッチ
３１の出力信号がロウレベルである場合は短絡検出モー
ドの処理を行うため、ＣＰＵ２９はステップＳ９に移行
する。ステップＳ９において、ＣＰＵ２９は、投光回路
１に対する投光タイミング信号の出力を停止する。それ
から、タイミングパルス（短絡検出制御信号）Ｂの出力
を行う（ステップＳ１０）。

【００３２】ここでのタイミングパルスＢとは、図３
（ｃ）に示すように、タイミングパルスＡに比較してパ
ルス幅をかなり広くしたパルス信号であり、一例とし
て、タイミングパルスＡを反転することで生成されるも
のである。これによって、例えばタイミングパルスＡの
デューティ比が１０％であれば、タイミングパルスＢの
デューティ比は９０％となる。

【００３３】図３（ｂ），図３（ｄ）は、積分回路２８
にタイミングパルスＡ，Ｂが夫々与えられた場合の出力
信号波形、即ち、スイッチング素子２４の制御端子に与
えられる入力信号波形を示すものである。図３（ｄ）に
示すように、安全回路３０の時定数は、タイミングパル
スＢが与えられた場合に、入力電圧レベルがスイッチン
グ素子２４のスイッチング電圧レベルを超えるように設
定されている。従って、パルス幅の狭いタイミングパル
スＡが与えられた場合は、図３（ｂ）に示すように、入
力信号レベルがスイッチング電圧レベルを超えることは
なく、スイッチング素子２４はオン状態にはならない。

【００３４】以上のようにＣＰＵ２９がタイミングパル
スＢを出力すると、スイッチング素子２４がオン状態と
なるので、受光回路４の出力側にあるコンデンサ５に充
電されている電荷は抵抗２５を介して放電される。そし
て、ＣＰＵ２９は、ステップＳ４と同様に、タイミング
パルスＢの出力後所定時間ΔＴだけ待ってから（ステッ
プＳ１１）判定回路２３が出力する判定信号を読み込む
（ステップＳ１２）。それから、判断ステップＳ１３に
おいて判定信号のレベルにつき判断する。

【００３５】図４（ａ）〜（ｃ）は、短絡検出モードに
おいて判定回路２３が出力する判定信号の一例を示すも
のである。図１４の場合と同様に、光軸（４）−（５）
間のスイッチング素子２１（４）−（５）間が集積回路
２２の内部で短絡しているものとする。判定回路２３
は、入力端子に接続されている抵抗７とコンデンサ５と
の共通接続点の電位を参照している。

【００３６】そして、例えば、健全な光軸（３）の場合
は、タイミングパルスＢ（３）が出力されるとコンデン
サ５（３）に充電されている電荷が放電されて、入力端
子の電位Ｖinは低下する。尚、この場合、抵抗７の抵抗
値は比較的大に設定されているので、バイアス用電源Ｖ
b から抵抗７を介して流れる電流は、コンデンサ５
（３）からの放電電流よりも極めて小さくなっている。

【００３７】この時、タイミングパルスＢ（３）の立上
がりエッジから所定時間ΔＴ後の電圧レベルＶin＝Ｖn
は基準電圧レベルＶref2よりも大であり、判定回路２３
より出力される判定信号はハイレベル（正常）となるの
で、ＣＰＵ２９は判断ステップＳ１３において「ＹＥ
Ｓ」と判断してステップＳ１４に移行する。判断ステッ
プＳ１４において、タイミングパルスＢを全光軸分出力
していなければステップＳ１０に移行し、全光軸分出力
している場合はステップＳ１に移行する。

【００３８】また、この場合、通常モードと同様に、Ｃ
ＰＵ２９が出力するタイミングパルスＢを判定回路２３
に与えて、タイミングパルスＢの立上がりからΔＴ後に
おける判定回路２３の入力信号レベルを、判定回路２３
にラッチ（サンプリング）させるようにしても良い。

【００３９】次に、光軸（５）と短絡している光軸
（４）の場合は、タイミングパルスＢ（４）が出力され
ると、スイッチング素子２１（４）を介してコンデンサ
５（４）及び５（５）が同時に放電する。従って、タイ
ミングパルスＢ（４）の立上がりエッジから所定時間Δ
Ｔ後の電圧レベルＶinは、Ｖn よりも更に高いレベルと
なり、判定回路２３より出力される判定信号はハイレベ
ル（正常）となる。

【００４０】その次の光軸（５）の場合には、コンデン
サ５（４）及び５（５）は、タイミングパルスＢ（４）
の出力時点から、引き続きスイッチング素子２１（５）
を介して放電状態が持続することになる。従って、タイ
ミングパルスＢ（５）の立上がりエッジから所定時間Δ
Ｔ後の電圧レベルＶin＝Ｖs は、基準電圧レベルＶref2
より小となり、判定回路２３より出力される判定信号は
ロウレベル（短絡）となる。

【００４１】この場合、ＣＰＵ２９は、判断ステップＳ
１３において「ＮＯ」と判断し、遮光状態を検出した場
合と同様に、出力回路１１に制御信号を与え、プレス装
置の動作を停止させる（ステップＳ１５）。

【００４２】以上のように本実施例によれば、ＣＰＵ２
９は、モード切換スイッチ３１の出力信号が短絡検出モ
ードであることを示している場合は、集積回路２２とし
て構成されている複数のスイッチング素子２１の制御信
号端子に短絡検出制御信号を出力して、各スイッチング
素子２１及び２４をオン状態として、電流源３３を構成
するコンデンサ５を、抵抗２５を介して放電させること
で、スイッチング素子２１間における短絡の有無を検出
するようにした。

【００４３】即ち、複数のスイッチング素子２１を集積
化することで、低コスト化や小形化を図ることができる
が、その一方で、スイッチング素子２１間における短絡
の発生確率が比較的高くなると共に、外部より短絡の発
生を検出することは極めて困難となる。しかしながら、
本実施例によれば、ＣＰＵ２９により短絡の有無を確実
に検出することができるので、プレス装置などに用いる
場合に安全性を高めることが可能となる。また、受光検
出のために、受光回路４の出力側に設けられることが多
いコンデンサ５及びバイアス電圧供給手段３２を利用し
て、短絡検出用の電流源３３を構成することができる。

【００４４】また、本実施例によれば、ＣＰＵ２９は、
短絡検出制御信号の出力タイミングから所定時間経過後
におけるコンデンサ５の放電状態に基づいて短絡の有無
を検出するので、例えば、２つのスイッチング素子２１
間に短絡が発生している場合は、最初に一方のスイッチ
ング素子を介して２つのコンデンサ５が同時に放電する
ため所定時間経過後の放電レベルは正常な場合よりも高
くなるが、次に、他方のスイッチング素子２１を介して
引き続きコンデンサ５の放電が行われるため、所定時間
経過後の放電レベルは正常な場合よりも低くなる。従っ
て、これらの状態を検出することにより、短絡の有無を
検出することができる。

【００４５】更に、本実施例によれば、判定回路２３，
スイッチング素子２４，安全回路３０及びＣＰＵ２９に
より短絡検出手段３４を構成し、遮光状態の判別方式と
短絡の検出方式とを同一にして判別手段（判定回路２３
及びＣＰＵ２９）と短絡検出手段３４とを共通化したの
で、全体をより小形に構成することができる。

【００４６】加えて、本実施例によれば、受光制御手段
及び前記短絡検出制御手段をＣＰＵ２９によって共通に
構成し、受光制御信号及び短絡検出制御信号の出力端子
を共通化して受光制御信号と短絡検出制御信号とをパル
ス幅が異なる信号として出力するようにした。そして、
短絡検出手段を構成する安全回路３０に、抵抗２６及び
コンデンサ２７からなる積分回路２８を設けて、短絡検
出制御信号をパルス幅によって弁別するようにした。

【００４７】従って、ＣＰＵ２９の共通化された出力端
子から出力される短絡検出制御信号を弁別することが可
能となり、受光制御手段及び短絡検出制御手段の共通化
並びに受光制御信号及び短絡検出制御信号の出力端子の
共通化によって、全体を一層小形に構成することができ
る。また、弁別手段を極めて簡単に構成することができ
る。

【００４８】図５乃至図９は本発明の第２実施例を示す
ものであり、第１実施例と同一部分には同一符号を付し
て説明を省略し、以下異なる部分についてのみ説明す
る。電気的構成を示す図５において、第２実施例では、
第１実施例におけるシフトレジスタ８とＣＰＵ２９にお
ける受光制御手段の機能部分が、シーケンサ３５に置き
換わっている。また、コンデンサ５及びバイアス電圧供
給手段３３は除かれており、受光回路４に代えて受光回
路３６が配置されている。そして、判定回路２３は、判
定回路（判別手段）３７に置き換わっている。

【００４９】図６及び図７は、受光回路３６及び判定回
路３７の電気的構成を示すものである。これらの回路３
６及び３７は、何れも能動二端子対回路網として構成さ
れている。即ち、受光回路３６は、入力電圧Ｖi ，入力
電流Ｉ1 ，出力電圧Ｖo ，出力電流Ｉ2 として、入力側
にインピーダンス３８（Ｚ11）及び電流源３９（内部イ
ンピーダンスＺ12，電流Ｉ2 ）を備え、出力側にインピ
ーダンス４０（Ｚ22）及び電流源４１（内部インピーダ
ンスＺ21，電流Ｉ1 ）を備えてなるものである。ここ
で、出力インピーダンス４０としては、例えば、ＲＬＣ
並列回路やＲＣ並列回路など、少なくともコンデンサを
含んで構成される。

【００５０】また、判定回路３７は、入力電圧Ｖsw，入
力電流Ｉsw，出力電圧Ｖos，出力電流Ｉosとして、入力
側にインピーダンス４２（Ｚin）及び電流源４３（内部
インピーダンスＺo ，電流Ｉos）を備え、出力側にイン
ピーダンス４４（Ｚo ）及び電流源４５（内部インピー
ダンスＺin，電流Ｉsw）を備えてなるものである。ここ
で、入力インピーダンス４２としては、例えば、ＲＬＣ
並列回路やＲＣ並列回路など少なくとも抵抗を含んで構
成される。

【００５１】そして、安全回路３０の抵抗２５は、少な
くとも抵抗を含んで構成されるインピーダンス４６（Ｚ
A ）に置き換わっており、安全回路４７を構成してい
る。また、制御回路４８は、ＣＰＵ２９の短絡検出制御
手段及び判別手段の機能部分をなすものである。尚、ス
イッチング素子２４，判定回路３７，安全回路４７及び
制御回路４８は、短絡検出手段４９を構成している。そ
の他の構成については、第１実施例と同様である。

【００５２】次に、第２実施例の作用について図８及び
図９をも参照して説明する。図８及び図９は、短絡検出
時においてスイッチング素子２４（図示せず）がオンと
なり、受光回路３６の何れか１つの出力端子とインピー
ダンス４６とが接続された状態を示すものであり、図８
は健全な場合（非短絡状態）であり、図９は２つのスイ
ッチング素子２１の入力側が短絡状態になった場合であ
る。

【００５３】図９（ａ）に示すように、２つのスイッチ
ング素子２１の入力側が短絡状態になると、受光回路３
６の出力インピーダンス４０（Ｚ22）及び電流源４１
（内部インピーダンスＺ21，電流Ｉ1 ）の各値が等しく
構成されていれば、受光回路３６側は、図９（ｂ）に示
すように、２つの出力インピーダンス４０の一端が１つ
の電流源４１に接続された状態と等価になる。

【００５４】従って、受光回路３６の出力インピーダン
スは、図８に示す非短絡時に比べて１／２となることか
ら、インピーダンス４６の端子電圧Ｖswは、非短絡時と
短絡時と電位差が生ずる。そこで、この電位差が判定回
路３７によって検出可能となるように、インピーダンス
４６の値ＺA を調整すれば、短絡状態を検出することが
できる。以上のように構成された第２実施例によれば、
第１実施例と同様の効果が得られる。

【００５５】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、以下のような変形また
は拡張が可能である。２つのスイッチング素子間で発生
する短絡に限らず、３つの以上のスイッチング素子間で
短絡が発生している場合でも、同様の検出原理によって
検出することが可能である。タイミングパルスＡ，Ｂの
立上がりエッジから、遮光状態の検出を行うタイミング
ΔＴと短絡状態の検出を行うタイミングΔＴとは必ずし
も同一の時間に設定する必要はなく、夫々異なる時間に
設定しても良い。タイミングパルスＢは、タイミングパ
ルスＡの反転信号として生成するものに限らず、独自に
生成しても良い（例えば、タイミングパルスＡのデュー
ティ比１０％に対して、タイミングパルスＢのデューテ
ィ比７０％に設定するなど）。

【００５６】タイミングパルスＡ，Ｂは、デューティ比
が異なる信号とするものに限らず、例えば振幅レベルの
異なる信号としても良い。斯様な場合、弁別手段として
は、例えば、タイミングパルスＢの振幅レベルで出力信
号がハイレベルとなるコンパレータで構成すれば良い。
また、図１０に示すように、ＣＰＵ２９′からスイッチ
ング素子２１にタイミングパルスを出力する端子と安全
回路３０′にゲート信号（短絡検出制御信号）を出力す
る端子とを個別に設けても良い。斯様に構成すれば、安
全回路３０′に積分回路２８は不要となり、ＣＰＵ２
９′からのゲート信号は、スイッチング素子２４の制御
端子に直接与えるようにすれば良い。この場合、スイッ
チング素子２１に出力するタイミングパルスは、第１実
施例におけるタイミングパルスＡの形態に統一すれば良
い。交流結合用のコンデンサ５を設けずに、受光回路４
とスイッチング素子２１とを直流結合しても良い。ま
た、受光回路が、受光素子からの受光信号が与えられな
い時に電流を出力する構成である場合には、抵抗７は不
要である。加えて、電流源は、これらから構成するもの
に限らず、短絡検出用の電流源として別途設けるように
しても良い。

【００５７】安全回路３０を構成するスイッチング素子
２４と抵抗２５との接続順を逆にして、抵抗２５とグラ
ンドとの間にスイッチング素子２４を配置しても良い。
切換えスイッチ３１を設けずに、短絡検出制御手段は、
判別手段が全ての光軸について遮光状態の検出を一通り
行う（１スキャン）毎に、短絡検出を１スキャン自動的
に行うようにしても良い。また、例えば、遮光状態の検
出を、例えば１０スキャンなど複数スキャン毎に１スキ
ャン行うようにしても良い。判定回路２３に予め定めら
れた基準値を与えて、タイミングパルスＢの立上がりか
らΔＴ経過後のタイミングで短絡検出を行う代わりに、
非短絡時における抵抗２５の端子電圧ＶRAを判定回路２
３にサンプリングさせて記憶させ、その記憶させた電圧
レベルと端子電圧ＶRAとを任意のタイミングで比較し
て、両者の電位差が一定以上となった場合に短絡検出を
行うようにしても良い。

【００５８】短絡検出を行う場合は、投光素子２からの
投光を停止させる代わりに、受光素子３による受光を停
止させても良い。例えば、受光素子３と受光回路４との
間にスイッチを設けて、短絡検出を行う場合は、そのス
イッチを開くことによって受光素子３を受光回路４から
切り離すように構成しても良い。判定回路２３の機能
を、ＣＰＵ２９の内部に取り込んで両者を一体に構成し
て良い。また、両者の判別手段としての機能と短絡検出
手段としての機能とを分離して、夫々別体で構成しても
良い。半導体スイッチング素子はアナログスイッチに限
ることなく、バイポーラトランジスタやＦＥＴなどでも
良い。また、半導体スイッチング素子は、集積回路とし
て構成されるものに限らず、例えば、ディスクリート素
子を複数個並べて構成されるスイッチアレイやトランジ
スタアレイのようなものでも良い。

【００５９】

【発明の効果】本発明は以上説明した通りであり、以下
の効果を奏する。請求項１記載の多光軸光電スイッチに
よれば、複数の半導体スイッチング素子間に短絡が発生
していると、複数の電流源から短絡が発生している半導
体スイッチング素子を介して短絡検出手段に供給される
電流量は、電流経路が変化することに伴って変化するの
で、短絡検出手段は、前記電流量に基づいて短絡の有無
を検出することができる。

【００６０】請求項２記載の多光軸光電スイッチによれ
ば、複数の半導体スイッチング素子を集積回路として構
成するので、集積化により低コスト化や小形化を図ると
いうメリットが得られる一方で、半導体スイッチング素
子間における短絡の発生確率が比較的高くなる場合で
も、短絡検出手段の作用によって短絡の有無を確実に検
出することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の電気的構成を示す図

【図２】ＣＰＵの制御内容を示すフローチャート

【図３】積分回路の出力波形であり、（ｂ）は（ａ）に
示すタイミングパルスＡが与えられた場合、（ｄ）は
（ｂ）に示すタイミングパルスＢが与えられた場合を示
す

【図４】短絡検出モードを示すタイミングチャート

【図５】本発明の第２実施例を示す図１相当図

【図６】受光回路の電気的構成を示す図

【図７】判定回路の電気的構成を示す図

【図８】短絡検出時において、受光回路の何れか１つの
出力端子と安全回路のインピーダンスとが接続された状
態を示す（非短絡状態）

【図９】２つのスイッチング素子が短絡状態にある場合
の図８相当図であり、（ｂ）は（ａ）の等価回路図

【図１０】変形例を示す要部の電気的構成図

【図１１】従来の多光軸光電スイッチの電気的構成を示
す図１相当図

【図１２】投光素子，受光素子間の光軸（１）〜（１
０）の内、光軸（４）のみが物体により遮光された状態
を模式的に示す図

【図１３】正常時（非短絡状態）における投光素子，受
光素子間の遮光状態の検出を示すタイミングチャート

【図１４】一部のスイッチング素子間に短絡が発生して
いる場合の図１３相当図

【符号の説明】

２は投光素子、３は受光素子、４は受光回路、５はコン
デンサ、２１は半導体スイッチング素子、２２は集積回
路、２３は判定回路（判別手段）、２８は積分回路（弁
別手段）、２９，２９′はＣＰＵ（投光制御手段，受光
制御手段，判別手段，短絡検出制御手段）、３２はバイ
アス電圧供給手段、３３は電流源、３４は短絡検出手
段、３５はシーケンサ（受光制御手段）、３６は受光回
路、３７は判定回路（判別手段）、４１は電流源、４８
は制御回路（短絡検出制御手段，判別手段）、４９は短
絡検出手段を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の投光素子と、 これら複数の投光素子を所定のタイミングで順次点灯さ
   せるように制御する投光制御手段と、 前記複数の投光素子に対応して設けられ、各投光素子に
   よる投光を受光して受光信号を出力する複数の受光素子
   と、 これら複数の受光素子の出力側に夫々接続され、オン状
   態になると各受光素子の出力信号を導通させる複数の半
   導体スイッチング素子と、 前記投光素子より投光が出力されるタイミングに同期さ
   せて前記複数の半導体スイッチング素子に受光制御信号
   を出力することで、当該複数の半導体スイッチング素子
   のオンオフを制御する受光制御手段と、 前記複数の半導体スイッチング素子の出力側に接続さ
   れ、前記複数の受光素子により出力される受光信号に基
   づいて、前記複数の投光素子と該複数の受光素子との間
   の遮光状態を判別する判別手段と、 前記複数の半導体スイッチング素子の入力側に夫々接続
   される複数の電流源と、 前記投光素子による投光を停止させるか、若しくは、前
   記受光素子による受光を停止させると共に、短絡検出制
   御信号を出力する短絡検出制御手段と、 この短絡検出制御手段により短絡検出制御信号が出力さ
   れた場合に、前記複数の電流源から前記複数の半導体ス
   イッチング素子を介して供給される電流量に基づいて、
   前記複数の半導体スイッチング素子間における短絡の有
   無を検出する短絡検出手段とを備えたことを特徴とする
   多光軸光電スイッチ。
2. 【請求項２】 前記複数の半導体スイッチング素子は、
   集積回路として構成されていることを特徴とする請求項
   １記載の多光軸光電スイッチ。