JP2000066743A - 電源安定化回路 - Google Patents
電源安定化回路Info
- Publication number
- JP2000066743A JP2000066743A JP10238459A JP23845998A JP2000066743A JP 2000066743 A JP2000066743 A JP 2000066743A JP 10238459 A JP10238459 A JP 10238459A JP 23845998 A JP23845998 A JP 23845998A JP 2000066743 A JP2000066743 A JP 2000066743A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- control circuit
- voltage control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 直流出力電圧を数Ｖから１０，０００Ｖ等と
大幅に変更して使用する場合においても、変圧器の２次
側に切替えタップを特に使用せずに、電圧制御回路
（６）の負担する電圧が大きくならない電源安定化回路
を提供する。 【解決手段】 電源安定化回路であって、交流電源と接
続される交流電圧制御回路（９）と、この交流電圧制御
回路（９）にその１次側巻線が接続されている変圧器
（２）と、変圧器（２）の２次側巻線に接続されている
整流回路（１３）と、該整流回路（１３）に接続されて
いる電圧制御回路（６）と、電圧制御回路（６）と直列
に接続されている直流出力端子（４、４´）と、そして
直流出力端子の電圧を検出して電圧制御回路（６）を制
御する電圧比較回路（１２）とを具備する電源安定化回
路。
大幅に変更して使用する場合においても、変圧器の２次
側に切替えタップを特に使用せずに、電圧制御回路
（６）の負担する電圧が大きくならない電源安定化回路
を提供する。 【解決手段】 電源安定化回路であって、交流電源と接
続される交流電圧制御回路（９）と、この交流電圧制御
回路（９）にその１次側巻線が接続されている変圧器
（２）と、変圧器（２）の２次側巻線に接続されている
整流回路（１３）と、該整流回路（１３）に接続されて
いる電圧制御回路（６）と、電圧制御回路（６）と直列
に接続されている直流出力端子（４、４´）と、そして
直流出力端子の電圧を検出して電圧制御回路（６）を制
御する電圧比較回路（１２）とを具備する電源安定化回
路。
Description
【０００１】
【発明の属する技術分野】本発明は電源安定化回路に関
するもので、詳しくは商用の交流電源に接続され高電圧
から低電圧までの広範囲の直流電圧を供給し得る電源安
定化回路に関するものである。
するもので、詳しくは商用の交流電源に接続され高電圧
から低電圧までの広範囲の直流電圧を供給し得る電源安
定化回路に関するものである。
【０００２】
【従来の技術】交流電源に接続され直流電圧を供給する
電源安定化回路としては、従来より例えば図５に示すよ
うな電源安定化回路１１が使用されている。図５の１、
１´は入力端子で通常１００Ｖの商用交流電源に接続さ
れる。したがって変圧器入力電圧Ｖinは１００Ｖであ
る。所望の直流電圧に対応して、交流電圧を昇圧するた
め変圧器２が使用さる。３は電圧整流回路でありダイオ
ードによる例えばセンタタップ形の全波整流回路やブリ
ッジ形の全波整流回路、もしくは半波整流回路が使用さ
れている。ダイオードのみからなる整流回路の出力電圧
は大きなリップル電圧を含むので、このリップル電圧を
低減するため、コンデンサやインダクタンスなどのエネ
ルギー蓄積素子を用いた平滑回路が接続されている。
電源安定化回路としては、従来より例えば図５に示すよ
うな電源安定化回路１１が使用されている。図５の１、
１´は入力端子で通常１００Ｖの商用交流電源に接続さ
れる。したがって変圧器入力電圧Ｖinは１００Ｖであ
る。所望の直流電圧に対応して、交流電圧を昇圧するた
め変圧器２が使用さる。３は電圧整流回路でありダイオ
ードによる例えばセンタタップ形の全波整流回路やブリ
ッジ形の全波整流回路、もしくは半波整流回路が使用さ
れている。ダイオードのみからなる整流回路の出力電圧
は大きなリップル電圧を含むので、このリップル電圧を
低減するため、コンデンサやインダクタンスなどのエネ
ルギー蓄積素子を用いた平滑回路が接続されている。
【０００３】直流電圧の出力端子は４、４´で負荷５が
接続される。図５に示す電源安定化回路は直列制御形回
路またはシリーズレギュレータと呼ばれるもので、負荷
にかかる電圧を調整する電圧制御回路６が負荷５と直列
に接続されている。
接続される。図５に示す電源安定化回路は直列制御形回
路またはシリーズレギュレータと呼ばれるもので、負荷
にかかる電圧を調整する電圧制御回路６が負荷５と直列
に接続されている。
【０００４】電圧制御回路６には電圧設定回路７が接続
されている。電圧設定回路７は所定の直流電圧が出力さ
れるよう出力電圧に対する設定手段を有する。電圧設定
回路７はさらに直流出力端子は４、４´と接続され、直
流出力電圧の変動を検出し、内蔵する基準電圧と比較し
て出力電圧が設定電圧に維持されるよう電圧制御回路の
電圧制御を行う。
されている。電圧設定回路７は所定の直流電圧が出力さ
れるよう出力電圧に対する設定手段を有する。電圧設定
回路７はさらに直流出力端子は４、４´と接続され、直
流出力電圧の変動を検出し、内蔵する基準電圧と比較し
て出力電圧が設定電圧に維持されるよう電圧制御回路の
電圧制御を行う。
【０００５】
【発明が解決しようとする課題】ところが、直流電源に
関しては、出力電圧を例えば数Ｖから１０，０００Ｖ等
と大幅に変更して使用するような仕様が要求される場合
がある。かかる場合において、出力端子４、４´の電圧
を小さく設定する場合を考慮すると、電圧制御回路６の
負担する４´、８´間の電圧が大きくなる。この場合、
電圧制御回路６の絶縁耐圧を大きくする必要があるた
め、これに使用する半導体素子やその他の回路素子、お
よび回路基板や接続用端子など周辺部材に関して、高い
安全性を考慮した選択が必要となる。さらに、電圧制御
回路６による電力損失が大きくなるという経済的損失も
問題となっている。
関しては、出力電圧を例えば数Ｖから１０，０００Ｖ等
と大幅に変更して使用するような仕様が要求される場合
がある。かかる場合において、出力端子４、４´の電圧
を小さく設定する場合を考慮すると、電圧制御回路６の
負担する４´、８´間の電圧が大きくなる。この場合、
電圧制御回路６の絶縁耐圧を大きくする必要があるた
め、これに使用する半導体素子やその他の回路素子、お
よび回路基板や接続用端子など周辺部材に関して、高い
安全性を考慮した選択が必要となる。さらに、電圧制御
回路６による電力損失が大きくなるという経済的損失も
問題となっている。
【０００６】電圧制御回路６の負担を減らすために、例
えば変圧器の２次側に出力電圧の異なる複数のタップを
設け、タップの切替えにより電圧整流回路３の出力端子
８、８´の電圧を切替える方法も採用されている。しか
し、かかる切替えは高電圧の下で行われるため、切替え
タップの耐電圧が問題となり、電源安定化回路の故障の
一因ともなっている。
えば変圧器の２次側に出力電圧の異なる複数のタップを
設け、タップの切替えにより電圧整流回路３の出力端子
８、８´の電圧を切替える方法も採用されている。しか
し、かかる切替えは高電圧の下で行われるため、切替え
タップの耐電圧が問題となり、電源安定化回路の故障の
一因ともなっている。
【０００７】したがって、この発明は、上記従来の問題
点に鑑みてなされたもので、直流出力電圧を例えば数Ｖ
から１０，０００Ｖ等と大幅に変更して使用する場合に
おいても、変圧器の２次側に切替えタップを特に使用せ
ずに、電圧制御回路６の負担する電圧も大きくならない
電源安定化回路を提供することをその目的とするもので
ある。
点に鑑みてなされたもので、直流出力電圧を例えば数Ｖ
から１０，０００Ｖ等と大幅に変更して使用する場合に
おいても、変圧器の２次側に切替えタップを特に使用せ
ずに、電圧制御回路６の負担する電圧も大きくならない
電源安定化回路を提供することをその目的とするもので
ある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は図１に示すように変圧器２の前段に交流電
圧制御回路９を具備するものである。本発明は電源安定
化回路であって、交流電源と接続される交流電圧制御回
路と、交流電圧制御回路と１次側巻線が接続されている
変圧器と、変圧器の２次側巻線に接続されている整流回
路と、整流回路に接続されている電圧制御回路と、電圧
制御回路と直列に接続されている直流出力端子と、直流
出力端子の電圧を検出して電圧制御回路を制御する電圧
比較回路とを具備することを特徴とする電源安定化回路
である。
に、本発明は図１に示すように変圧器２の前段に交流電
圧制御回路９を具備するものである。本発明は電源安定
化回路であって、交流電源と接続される交流電圧制御回
路と、交流電圧制御回路と１次側巻線が接続されている
変圧器と、変圧器の２次側巻線に接続されている整流回
路と、整流回路に接続されている電圧制御回路と、電圧
制御回路と直列に接続されている直流出力端子と、直流
出力端子の電圧を検出して電圧制御回路を制御する電圧
比較回路とを具備することを特徴とする電源安定化回路
である。
【０００９】さらに本発明は、交流電圧制御回路と変圧
器の１次側巻線が直列に接続されていることを特徴とす
る電源安定化回路であり、整流回路が倍電圧整流回路で
あることを特徴とする電源安定化回路であり、電圧制御
回路は複数のＦＥＴからなる縦接続回路を含むことを特
徴とする電源安定化回路であり、電圧制御回路と電圧比
較回路はフォトカプラーにより結合されていることを特
徴とする電源安定化回路である。
器の１次側巻線が直列に接続されていることを特徴とす
る電源安定化回路であり、整流回路が倍電圧整流回路で
あることを特徴とする電源安定化回路であり、電圧制御
回路は複数のＦＥＴからなる縦接続回路を含むことを特
徴とする電源安定化回路であり、電圧制御回路と電圧比
較回路はフォトカプラーにより結合されていることを特
徴とする電源安定化回路である。
【００１０】
【発明の実施の形態】本発明の実施の形態を添付図面図
１〜図４に示す具体例に基づいて詳細に説明する。以下
の実施の形態および図面の記載において、同様の要素は
同様の参照番号により表される。
１〜図４に示す具体例に基づいて詳細に説明する。以下
の実施の形態および図面の記載において、同様の要素は
同様の参照番号により表される。
【００１１】図１は、本発明による電源安定化回路の一
実施の形態を示すブロック構成図である。同図に示すよ
うに、本発明の電源安定化回路１０は、交流電圧制御回
路９、変圧器２、倍電圧整流回路１３、電圧制御回路
６、直流出力端子４、４´および電圧比較回路１２を具
備する。
実施の形態を示すブロック構成図である。同図に示すよ
うに、本発明の電源安定化回路１０は、交流電圧制御回
路９、変圧器２、倍電圧整流回路１３、電圧制御回路
６、直流出力端子４、４´および電圧比較回路１２を具
備する。
【００１２】図１において、１、１´は入力端子であ
り、通常１００Ｖの商用交流電源に接続される。９は交
流電圧制御回路で、入力電圧の安定化と変圧器２への入
力電圧Ｖinを設定する機能を有する。直流出力電圧Ｖo
の所定の設定値に対して電圧制御回路６の負荷を軽くす
るためのもので、変圧器２への入力電圧Ｖinを下げしか
も段階的に設定可能とする。さらに、交流入力電圧の変
化に対して変圧器２への入力電圧Ｖinを安定化させるた
めの制御を行い、直流出力回路の出力電圧の安定化を助
ける。
り、通常１００Ｖの商用交流電源に接続される。９は交
流電圧制御回路で、入力電圧の安定化と変圧器２への入
力電圧Ｖinを設定する機能を有する。直流出力電圧Ｖo
の所定の設定値に対して電圧制御回路６の負荷を軽くす
るためのもので、変圧器２への入力電圧Ｖinを下げしか
も段階的に設定可能とする。さらに、交流入力電圧の変
化に対して変圧器２への入力電圧Ｖinを安定化させるた
めの制御を行い、直流出力回路の出力電圧の安定化を助
ける。
【００１３】この実施例においては、例えば、下記所定
の直流出力電圧Ｖo に対し、変圧器入力電圧Ｖinを以下
のように設定する。 直流出力電圧Ｖo 変圧器入力電圧Ｖin ８〜１０ＫＶ ９３Ｖ ６〜 ８ＫＶ ７３Ｖ ４〜 ６ＫＶ ６０Ｖ ０〜 ４ＫＶ ４０Ｖ ２は変圧器で交流電圧を昇圧する。もし直流出力電圧Ｖ
o の最大が１００Ｖ以下の場合であれば、変圧器２を降
圧する変圧器とすることも可能である。以下に述べる倍
電圧整流回路を使用する場合には、上記０〜１０ＫＶの
直流出力電圧Ｖo を得るためには昇圧比（２次巻線／１
次巻線）５０の変圧器２を用いる。
の直流出力電圧Ｖo に対し、変圧器入力電圧Ｖinを以下
のように設定する。 直流出力電圧Ｖo 変圧器入力電圧Ｖin ８〜１０ＫＶ ９３Ｖ ６〜 ８ＫＶ ７３Ｖ ４〜 ６ＫＶ ６０Ｖ ０〜 ４ＫＶ ４０Ｖ ２は変圧器で交流電圧を昇圧する。もし直流出力電圧Ｖ
o の最大が１００Ｖ以下の場合であれば、変圧器２を降
圧する変圧器とすることも可能である。以下に述べる倍
電圧整流回路を使用する場合には、上記０〜１０ＫＶの
直流出力電圧Ｖo を得るためには昇圧比（２次巻線／１
次巻線）５０の変圧器２を用いる。
【００１４】この実施例における整流回路１３は、図３
に示すように倍電圧整流回路であり、入力実効電圧の２
1/2 倍より大きい直流電圧を得ることができる。変圧器
の昇圧比が極端に大きくなると変圧器の制作がより困難
になるために使用する。倍電圧整流回路に替えて、セン
タタップ形の全波整流回路やブリッジ形の全波整流回
路、または半波整流回路等を使用することも可能であ
る。この場合は昇圧比１００以上の変圧器２を用いる。
に示すように倍電圧整流回路であり、入力実効電圧の２
1/2 倍より大きい直流電圧を得ることができる。変圧器
の昇圧比が極端に大きくなると変圧器の制作がより困難
になるために使用する。倍電圧整流回路に替えて、セン
タタップ形の全波整流回路やブリッジ形の全波整流回
路、または半波整流回路等を使用することも可能であ
る。この場合は昇圧比１００以上の変圧器２を用いる。
【００１５】通常のダイオードのみからなる整流回路の
出力電圧は大きなリップル電圧を含むので、このリップ
ル電圧を低減するため、コンデンサやインダクタンスな
どのエネルギー蓄積素子を用いた平滑回路が接続されて
いる。図３に示す実施例においてはコンデンサが使用さ
れている。
出力電圧は大きなリップル電圧を含むので、このリップ
ル電圧を低減するため、コンデンサやインダクタンスな
どのエネルギー蓄積素子を用いた平滑回路が接続されて
いる。図３に示す実施例においてはコンデンサが使用さ
れている。
【００１６】直流出力端子は４、４´で負荷５が接続さ
れる。図１に示す本実施例の電源安定化回路１０は直列
制御形回路であり、負荷５にかかる電圧を調整する電圧
制御回路６が負荷５と直列に接続されている。
れる。図１に示す本実施例の電源安定化回路１０は直列
制御形回路であり、負荷５にかかる電圧を調整する電圧
制御回路６が負荷５と直列に接続されている。
【００１７】電圧制御回路６には電圧比較回路１２が接
続されている。電圧比較回路１２は負荷５が接続される
直流出力端子は４、４´と接続されて、直流出力電圧の
変動を検出し、内蔵の基準電位と比較して出力電圧が設
定電圧に維持されるよう電圧制御回路６の電圧制御を行
う通常使用されている電圧比較回路である。
続されている。電圧比較回路１２は負荷５が接続される
直流出力端子は４、４´と接続されて、直流出力電圧の
変動を検出し、内蔵の基準電位と比較して出力電圧が設
定電圧に維持されるよう電圧制御回路６の電圧制御を行
う通常使用されている電圧比較回路である。
【００１８】図２に交流電圧制御回路９の具体例を示
す。Ａトランス１４は１次側巻線が交流入力端子１、１
´と接続されており、２次側巻線はそれぞれセンタタッ
プとの間で１８Ｖに降圧され、ダイオード１６、１６´
と接続されてセンタタップ形整流回路を形成する。１７
は３端子レギュレータでコンデンサ１８の両端に−１５
Ｖに設定された電圧を出力する。抵抗１９を介して６Ｖ
のツェナーダイオード２０が接続され、基準電圧−６Ｖ
が生成される。
す。Ａトランス１４は１次側巻線が交流入力端子１、１
´と接続されており、２次側巻線はそれぞれセンタタッ
プとの間で１８Ｖに降圧され、ダイオード１６、１６´
と接続されてセンタタップ形整流回路を形成する。１７
は３端子レギュレータでコンデンサ１８の両端に−１５
Ｖに設定された電圧を出力する。抵抗１９を介して６Ｖ
のツェナーダイオード２０が接続され、基準電圧−６Ｖ
が生成される。
【００１９】Ｂトランス１５は１次側が変圧器２の１次
側入力と接続されており、２次側はそれぞれセンタタッ
プとの間で１次側電圧に対し１８／１００に降圧され、
ダイオード２１、２１´と接続してセンタタップ形整流
回路を形成する。コンデンサ２２、および抵抗２３はセ
ンタタップ形整流回路の出力を平滑化する。この部分は
変圧器２の１次側の電圧を検出する。
側入力と接続されており、２次側はそれぞれセンタタッ
プとの間で１次側電圧に対し１８／１００に降圧され、
ダイオード２１、２１´と接続してセンタタップ形整流
回路を形成する。コンデンサ２２、および抵抗２３はセ
ンタタップ形整流回路の出力を平滑化する。この部分は
変圧器２の１次側の電圧を検出する。
【００２０】点線で囲まれた２２は変圧器２と直列に接
続された交流部の直列制御負荷である。トランジスタ２
３、２３´によるダーリントン接続回路、およびこれに
直列に接続されたトランジスタ２４、２４´によるダー
リントン接続回路が実質的な制御のための負荷を形成す
る。ダイオード２５、２６、２７、２８によりブリッジ
形整流回路が形成され、上記ダーリントン接続回路を直
流電圧により駆動することができる。コンデンサ２９が
ブリッジ形整流回路の平滑化のために配置される。
続された交流部の直列制御負荷である。トランジスタ２
３、２３´によるダーリントン接続回路、およびこれに
直列に接続されたトランジスタ２４、２４´によるダー
リントン接続回路が実質的な制御のための負荷を形成す
る。ダイオード２５、２６、２７、２８によりブリッジ
形整流回路が形成され、上記ダーリントン接続回路を直
流電圧により駆動することができる。コンデンサ２９が
ブリッジ形整流回路の平滑化のために配置される。
【００２１】直列制御負荷２２は主にトランジスタ３０
により制御される。トランジスタ３０の出力によりトラ
ンジスタ２３、２３´によるダーリントン接続回路が駆
動され直列制御負荷２２が負担する電圧が制御される。
により制御される。トランジスタ３０の出力によりトラ
ンジスタ２３、２３´によるダーリントン接続回路が駆
動され直列制御負荷２２が負担する電圧が制御される。
【００２２】変圧器入力電圧Ｖinの９３Ｖ，７３Ｖ，６
０Ｖ，４０Ｖへの設定は、電圧設定抵抗３１、３２、３
３、３４への接続端子(1) 、(2) 、(3) 、(4) の切替え
により行われる、この切替えは例えばロータリスイッチ
３６により行う。
０Ｖ，４０Ｖへの設定は、電圧設定抵抗３１、３２、３
３、３４への接続端子(1) 、(2) 、(3) 、(4) の切替え
により行われる、この切替えは例えばロータリスイッチ
３６により行う。
【００２３】電圧制御トランジスタ３０のベース電圧ｅ
0 は、電圧設定抵抗３１（および３２、３３、３４）と
電圧設定抵抗３５による分圧により設定される。電圧設
定抵抗３１はＡトランス側の出力（上記ツェナーダイオ
ード２０による−６Ｖ）に接続されており、電圧設定抵
抗３５はＢトランス側の出力（ダイオード２１、２１´
の出力）に接続されている。
0 は、電圧設定抵抗３１（および３２、３３、３４）と
電圧設定抵抗３５による分圧により設定される。電圧設
定抵抗３１はＡトランス側の出力（上記ツェナーダイオ
ード２０による−６Ｖ）に接続されており、電圧設定抵
抗３５はＢトランス側の出力（ダイオード２１、２１´
の出力）に接続されている。
【００２４】ちなみに、電源電圧変動がない場合に抵抗
３１、３２、３３、３４の抵抗値をそれぞれ、１０ｋ
Ω、５ｋΩ、５ｋΩ、１０ｋΩとし、抵抗３５の抵抗値
を６２ｋΩとした場合、ロータリスイッチ３６により電
圧設定抵抗の接続端子を(1) 、(2) 、(3) 、(4) に切り
替えることにより、変圧器入力電圧Ｖinを９３Ｖ，７３
Ｖ，６０Ｖ，４０Ｖに設定することができる。
３１、３２、３３、３４の抵抗値をそれぞれ、１０ｋ
Ω、５ｋΩ、５ｋΩ、１０ｋΩとし、抵抗３５の抵抗値
を６２ｋΩとした場合、ロータリスイッチ３６により電
圧設定抵抗の接続端子を(1) 、(2) 、(3) 、(4) に切り
替えることにより、変圧器入力電圧Ｖinを９３Ｖ，７３
Ｖ，６０Ｖ，４０Ｖに設定することができる。
【００２５】直列制御負荷２２には必要があれば、例え
ばボリューム抵抗器である可変抵抗３７を配置すること
もできる。１Ｖ以下の電圧調整を可変抵抗３７により行
うことが可能である。
ばボリューム抵抗器である可変抵抗３７を配置すること
もできる。１Ｖ以下の電圧調整を可変抵抗３７により行
うことが可能である。
【００２６】図３に倍電圧整流回路１３を示す。ダイオ
ード４１、４１´、コンデンサ３８、３８´、抵抗３
９、３９´により形成される。なお、図４に示す電圧制
御回路６に所定の定電圧を供給するためツェナーダイオ
ード４０が接続されている。他の方法で所定の定電圧を
供給する場合にはツェナーダイオード４０は除くことが
できる。図３の倍電圧整流回路は一実施例を示したもの
であり、この実施例に示す回路に限定されるものではな
い。
ード４１、４１´、コンデンサ３８、３８´、抵抗３
９、３９´により形成される。なお、図４に示す電圧制
御回路６に所定の定電圧を供給するためツェナーダイオ
ード４０が接続されている。他の方法で所定の定電圧を
供給する場合にはツェナーダイオード４０は除くことが
できる。図３の倍電圧整流回路は一実施例を示したもの
であり、この実施例に示す回路に限定されるものではな
い。
【００２７】図４に電圧制御回路６を示す。３８はフォ
トカプラの受光トランジスタで電圧比較回路１２からの
制御出力を受ける。電圧比較回路１２との電気的絶縁を
確実にするためフォトカプラが使用される。ＦＥＴ３９
および抵抗４０によるＦＥＴの縦接続回路により電圧制
御回路６の負荷が形成され、出力端子４、４´間に接続
される負荷５と直列に接続され直列制御形回路を形成す
る。ＦＥＴ３９は例えば２０個縦接続される。
トカプラの受光トランジスタで電圧比較回路１２からの
制御出力を受ける。電圧比較回路１２との電気的絶縁を
確実にするためフォトカプラが使用される。ＦＥＴ３９
および抵抗４０によるＦＥＴの縦接続回路により電圧制
御回路６の負荷が形成され、出力端子４、４´間に接続
される負荷５と直列に接続され直列制御形回路を形成す
る。ＦＥＴ３９は例えば２０個縦接続される。
【００２８】以上はＦＥＴの縦接続回路を用いた電圧制
御回路６の実施例であるが、ダーリントン接続のエミッ
タフォロワ回路を用いた直列制御回路（図示せず）とす
ることも可能である。この場合、電圧比較回路１２は直
流出力電圧Ｖ0 を所定の基準電圧と比較する誤差増幅器
による負帰還のループ（図示せず）として形成すること
も可能である。
御回路６の実施例であるが、ダーリントン接続のエミッ
タフォロワ回路を用いた直列制御回路（図示せず）とす
ることも可能である。この場合、電圧比較回路１２は直
流出力電圧Ｖ0 を所定の基準電圧と比較する誤差増幅器
による負帰還のループ（図示せず）として形成すること
も可能である。
【００２９】以上本発明の実施例について説明したが、
ここに記載された本発明の実施例は単なる一例を示すも
のであり、本システムの実施例は多様に変形されること
が可能である。
ここに記載された本発明の実施例は単なる一例を示すも
のであり、本システムの実施例は多様に変形されること
が可能である。
【００３０】
【発明の効果】この発明に係る電源安定化回路によれ
ば、従来の電源安定化回路と比較し、直流出力電圧を数
Ｖから１０，０００Ｖ等と大幅に変更して使用する場合
においても、直流側の電圧制御回路６の負担する電圧を
小さく抑えることが可能となり、システムの信頼性が向
上する。また交流側および直流側の双方で電圧制御を行
うので、より安定した電源回路を提供することができ
る。
ば、従来の電源安定化回路と比較し、直流出力電圧を数
Ｖから１０，０００Ｖ等と大幅に変更して使用する場合
においても、直流側の電圧制御回路６の負担する電圧を
小さく抑えることが可能となり、システムの信頼性が向
上する。また交流側および直流側の双方で電圧制御を行
うので、より安定した電源回路を提供することができ
る。
【図１】本発明に係る電源安定化回路の実施例を示すブ
ロック図である。
ロック図である。
【図２】本発明の交流電圧制御回路を示す図である。
【図３】本発明に係る倍電圧整流回路を示す図である。
【図４】本発明に係る電圧制御回路を示す図である。
【図５】従来の電源安定化回路を示す図である。
１、１´ … 入力端子 ２ … 変圧器 ３ … 電圧整流回路 ４、４´ … 出力端子 ５ … 負荷 ６ … 電圧制御回路 ７ … 電圧設定回路 ８ … 電圧整流回路６の出力端子 ９ … 交流電圧制御回路 １０，１１ … 電源安定化回路 １２ … 電圧比較回路 １３ … 倍電圧整流回路 １４ … Ａトランス １５ … Ｂトランス １６、１６´、２１、２１´、２５、２６、２７、２
８、４１、４１´ …ダイオード １７ … ３端子レギュレータ １８、２２、２９、３８、３８´ … コンデンサ １９、２３、３９、３９´，４０ … 抵抗 ２０、４０ … ツェナーダイオード ２２ … 交流部の直列制御負荷 ２３、２３´、２４、２４´、３０ …トランジスタ ３１、３２、３３、３４，３５ …電圧設定抵抗 ３６ … ロータリスイッチ ３７ …可変抵抗 ３８ … フォトカプラ ３９ … ＦＥＴ ４０ … ＦＥＴゲートバイアス抵抗器
８、４１、４１´ …ダイオード １７ … ３端子レギュレータ １８、２２、２９、３８、３８´ … コンデンサ １９、２３、３９、３９´，４０ … 抵抗 ２０、４０ … ツェナーダイオード ２２ … 交流部の直列制御負荷 ２３、２３´、２４、２４´、３０ …トランジスタ ３１、３２、３３、３４，３５ …電圧設定抵抗 ３６ … ロータリスイッチ ３７ …可変抵抗 ３８ … フォトカプラ ３９ … ＦＥＴ ４０ … ＦＥＴゲートバイアス抵抗器
Claims (5)
- 【請求項１】 電源安定化回路であって、 交流電源と接続される交流電圧制御回路と、 前記交流電圧制御回路と１次側巻線が接続されている変
圧器と、 前記変圧器の２次側巻線に接続されている整流回路と、 前記整流回路に接続されている電圧制御回路と、 前記電圧制御回路と直列に接続されている直流出力端子
と、 前記直流出力端子の電圧を検出して前記電圧制御回路を
制御する電圧比較回路とを具備することを特徴とする電
源安定化回路。 - 【請求項２】 前記交流電圧制御回路と前記１次側巻線
は直列に接続されていることを特徴とする請求項１に記
載の電源安定化回路。 - 【請求項３】 前記整流回路は倍電圧整流回路であるこ
とを特徴とする請求項１または請求項２に記載の電源安
定化回路。 - 【請求項４】 前記電圧制御回路は複数のＦＥＴからな
る縦接続回路を含むことを特徴とする請求項１ないし請
求項３のいずれか１項に記載の電源安定化回路。 - 【請求項５】 前記電圧制御回路と前記電圧比較回路は
フォトカプラーにより結合されていることを特徴とする
請求項１ないし請求項４のいずれか１項に記載の電源安
定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238459A JP2000066743A (ja) | 1998-08-25 | 1998-08-25 | 電源安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238459A JP2000066743A (ja) | 1998-08-25 | 1998-08-25 | 電源安定化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000066743A true JP2000066743A (ja) | 2000-03-03 |
Family
ID=17030549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10238459A Pending JP2000066743A (ja) | 1998-08-25 | 1998-08-25 | 電源安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000066743A (ja) |
-
1998
- 1998-08-25 JP JP10238459A patent/JP2000066743A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5545971A (en) | AC voltage regulator | |
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| EP1027638B1 (en) | Reboost converter | |
| US4150423A (en) | Transformer coupled pass element | |
| US6388902B1 (en) | Switching power supply circuit | |
| JP2008283818A (ja) | スイッチング電源装置 | |
| WO1987001528A1 (en) | Partial shunt switching limiter for a spacecraft solar-panel or like power-source array | |
| US6233165B1 (en) | Power converter having a low voltage regulator powered from a high voltage source | |
| US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
| US6900996B2 (en) | Method and apparatus for controlling a DC-DC converter | |
| JPH0343859B2 (ja) | ||
| US4128867A (en) | Power supply regulation using switching transistors | |
| US20050057951A1 (en) | Controlled synchronous rectifier for controlling an output voltage of a switched mode power supply | |
| JP2979453B2 (ja) | 一石フォワード形多出力コンバータ | |
| WO1988009084A1 (en) | Switching regulator | |
| JP4316056B2 (ja) | 直流コンバータ | |
| US7499300B2 (en) | Self-driven synchronous rectification and voltage stabilization circuit | |
| CN209930147U (zh) | 以太网电源供应装置 | |
| EP0012206B1 (en) | Regulated power supply circuits | |
| JP2000066743A (ja) | 電源安定化回路 | |
| JPS6323563A (ja) | 電源装置 | |
| JP3145307B2 (ja) | 多出力型電源装置 | |
| JPS60197162A (ja) | スイツチング電源 | |
| JPH0591741A (ja) | 多出力スイツチング電源 | |
| JPS62230355A (ja) | 多出力スイツチングレギユレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050420 |