JP2000058809A - 行タイミング信号が共用される能動画素センサ - Google Patents

Abstract

(57)【要約】 【課題】 感度が高められた能動画素センサを提供す
る。 【解決手段】 上記画素センサは、センサ内で使用する
信号線の数を削減するとともに、ＡＰＳ装置の利点を維
持しながらＣＣＤ装置の感度に近い改良されたバス構造
を用いることによって、感度を高める。ＡＰＳ装置の充
填率および感度は、現在読み出されている行の転送ゲー
トバス２３と次に読み出される行のリセットゲート２６
に接続し、現在読み出されている行と次に読み出される
行とで信号バスを共有させることによって高くなる。こ
れにより、各画素に個別の信号線コンタクト領域を設け
る必要がなくなり、ある行に対するタイミング信号およ
びバスを次の行のタイミング信号およびバスとして使用
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に固体光セン
サおよび撮像素子に関し、特に能動画素センサ（アクテ
ィブ・ピクセル・センサ：ＡＰＳ）と称する撮像素子に
関する。

【０００２】

【従来の技術】能動画素センサ（ＡＰＳ）は、各画素が
光検知手段と、リセット手段と、電荷転送手段と、電荷
−電圧変換手段と、増幅器全体またはその一部とを含む
固体撮像素子である。ＡＰＳ装置は、撮像素子の各線す
なわち行が選択されてから、列選択信号を用いて読み出
される（それぞれ記憶装置のワードおよびビット線に似
ている）ような態様で操作されてきた。従来の装置で
は、ある行の画素内の種々のノードに対する接続または
コンタクトは、それらがある行における同じ電子ノード
であっても、画素ごとに行われている（図１参照）。

【０００３】

【発明が解決しようとする課題】各画素にコンタクト領
域が設けられるのだが、このコンタクト領域のためには
金属層が重ならなくてはならないため、コンタクト領域
は一般に大きな画素領域を占める。このため、各画素が
これらのコンタクト領域を含むと、光検出器に使用でき
るはずの領域をコンタクト領域が占有するため、画素の
充填率が低下する。適切なタイミング信号に従ったこれ
らの各構成要素に対する接続は、画素の行全体に走る金
属バスによって行われる。これらの金属バスは光学的に
不透明であり、これらを画素のピッチに収めようとする
ことで光検出器の領域を占有してしまう可能性がある。
このことによっても画素の充填率は低くなる。充填率が
低下すると、センサの感度および飽和信号が低減し、セ
ンサのダイナミックレンジおよび写真速度、さらには高
品質の画像を得るのに重要である性能の尺度に悪影響を
及ぼす。

【０００４】解像度が高く、画素の小さいＡＰＳ装置を
製作するには、画素の光検出素子でない要素に割当てる
画素領域を最小にするためにサブミクロンのＣＭＯＳプ
ロセスを使用する必要がある。本質的に、標準的な電荷
結合素子（ＣＣＤ）センサと比較して、同じ解像度およ
び感度のＡＰＳ装置を実現するには、これより進んだ技
術とよりコストの高いプロセスが必要である。しかし、
ＣＣＤセンサと比べて、ＡＰＳ装置には、単一電源での
動作、低消費電力、ｘ−ｙアドレス指定能力、画像ウィ
ンドウ処理、信号処理エレクトロニクスをチップ上で効
率的に集積できることの利点がある。

【０００５】上述の説明より、当該分野においてＡＰＳ
装置内の信号バス構造を使用する方法の改善が依然とし
て必要とされていることが明らかであろう。

【０００６】

【課題を解決するための手段】本発明は、上述の問題の
うちのひとつ、またはそれ以上の問題を克服することに
関する。簡単に要約すると、本発明の一局面によると、
能動画素センサは、複数の行および列状に形成される複
数の画素を有するＣＭＯＳ基板を含む。各画素は、それ
と関連する能動回路素子を有する光検出素子をさらに含
む。上記能動画素センサはさらに、画素の各行と関連す
る少なくとも２つの制御バスを含み、ある行に対する制
御バスの一方は別の行に対する制御バスの一方として動
作する。

【０００７】画像センサにＣＣＤの感度とＡＰＳ装置の
利点とを与える手法のひとつとして、ＡＰＳ装置の感度
と充填率を改善するというものがある。本発明は、各画
素に個別の単一信号線コンタクト領域を設ける必要性を
なくし、ある行に対するタイミング信号およびバスを次
の行に対するタイミング信号およびバスとして使用する
ことでこれを達成する。

【０００８】本発明のこれらのおよび他の局面、目的、
特徴、および利点は、添付の図面を参照し、前掲の特許
請求の範囲および以下の好適な実施形態の詳細な説明を
検討することで、より明確に理解されるであろう。

【０００９】コンタクト領域および金属バスに必要な画
素領域を縮小しながら、従来のＡＰＳ装置の特徴および
利点はすべて維持される。これにより、同じ画素サイズ
に対して飽和信号、充填率、感度が向上し、同じ充填率
に対して画素および装置のサイズが小さくできるという
利点が得られる。

【００１０】

【発明の実施の形態】理解しやすくするために、各図面
に共通する同一の要素を示すのに、可能な場合には同一
の参照番号を使用する。

【００１１】行信号線は結合が可能であり、それによっ
て一般的にはＣＭＯＳベースの画像センサである能動画
素センサ（ＡＰＳ）の充填率を増大できることがわかっ
た。これにより、典型的なＡＰＳの従来の画素設計の概
略図である図１（ａ）に示される従来の画素１０の欠点
に対処できる。本発明の第１の部分は、概念的に以下の
ように説明できる。すなわち、相関二重サンプリングを
行って読み出しノイズおよびオフセットノイズを抑える
ためには、光検出器（ＰＤ）１４の信号電荷がフローテ
ィング拡散部（ＦＤ）１２に転送される前に、フローテ
ィング拡散部１２をリセットしなくてはならない。従来
は、リセットレベルをサンプル・ホールドする直前に別
個の信号をリセットゲート（ＲＧ）１６に与えることで
これを行っていたが、リセット信号のサンプル・ホール
ドの直前ではなくそれよりもある適度な時間だけ早くリ
セットを行っても、同じ結果が得られる。信号がリセッ
トゲート１６に与えられてからリセットレベルのサンプ
ル・ホールドが取られるまでの時間間隔は、暗電流によ
り飽和信号のヘッドルームを著しく損なわない（すなわ
ちファットゼロを生じない）程度に短くなくてはならな
い。さらに、各行は独自の行選択ゲート（ＲＳＧ）１８
を有し、これは信号トランジスタ１９を伴うソースフォ
ロワトランジスタ構成の一部である。図１（ａ）の従来
装置は、能動画素センサ内の各行において個別のリセッ
トゲートバス１５、転送ゲートバス１３、行選択バス１
７を使用する。図１（ｂ）は、図１（ａ）に概略で示さ
れる従来の画素の典型的なレイアウトを示し、転送ゲー
トバス１３、行選択ゲートバス１７、リセットゲートバ
ス１５が画素１０内の大きな空間を費やすことが明白で
ある。

【００１２】図１の画素を使用するセンサに対する行タ
イミング信号が図２に示され、６行の画像センサの動作
を示している。画像センサ全体はリセット状態から始ま
り、転送ゲート（ＴＧ）１１およびリセットゲート１６
はすべてオンである。各行は、そのそれぞれのリセット
ゲート１６と転送ゲート１１を連続してオフにすること
により、順次積分をはじめる。ある行がある所望の時間
の間積分すると、その行に対する行選択信号がハイにな
り、リセットゲート１６をオンにすることでその行の各
画素１０のフローティング拡散部１２がリセットされ、
リセットレベルがサンプル・ホールドされ、転送ゲート
１１をオンにすることで信号電荷がフローティング拡散
部１２に転送されて、信号レベルがサンプル・ホールド
される。その後、その行の行選択信号がローになり、続
いて行２の行選択信号がハイになる。行２に対してもリ
セットゲート１６および転送ゲート１１について同じタ
イミングが使用される。これがセンサの残りの行、この
場合には６つの行に対して繰り返される。各行が、転送
ゲート１１、リセットゲート１６、行選択ゲート１８の
行タイミング信号の各々に対して個別の金属バスを含む
ことが明らかである。

【００１３】本発明の概念は、ある特定のタイプの信号
線を行同士で共有することでセンサ内の信号線を減らせ
るというものである。図３を参照すると、各画素２０が
所望の時間の間積分し、選択された行の行選択ゲートバ
ス２７がハイになり、リセットゲート２６をオンにする
ことで選択された行における各画素２０のフローティン
グ拡散部２２がリセットされ、リセットレベルがサンプ
ル・ホールドされ、次に転送ゲート２１をオンにするこ
とにより信号電荷がフローティング拡散部２２に転送さ
れ、信号レベルがサンプル・ホールドされる。その後、
その選択された行に対する行選択信号はローになり、次
に読み出す行に対する行選択信号がハイになる。次に選
択されたこの行についてもリセットゲート２６および転
送ゲート２１に対して同じタイミングを使用する。これ
を各行について繰り返す。各行が行選択ゲートバス２７
については個別のバスを含むことが明らかであるが、行
選択ゲートバス２７が隣接する行の転送ゲートバス２３
と共有されている。

【００１４】これを行うのに最適な方法が２つあり、こ
れらを好適な実施形態として取り上げる。以下、本発明
の２つの例をフローティング拡散部２２のリセットから
リセットレベルのサンプル・ホールドまでの時間間隔が
短くなるような順に説明する。図３を参照すると、前に
読み出された行の転送ゲートバス２３が現在読み出され
ている行のリセットゲートバスとして使用されている。
この方法では、信号線の総数を減じ、本発明の読み出し
機構において前の行のタイミング信号を使用する。第１
の例では、行ｎの転送ゲート２１が行ｎ＋１のリセット
ゲート２６として使用される（行ｎは現在読み出されて
いる行とする）。図４は、信号バスラインを削減するこ
の第１の方法の可能なレイアウトの１つを示す上面図で
あって、異なる行における２つの隣接する画素が示され
ている。第２の行のリセットゲート２６が第１の行の転
送ゲートバス２３と電気的に接続されていることがわか
る。尚、図５は、本発明の一方法に関するタイミング図
である。

【００１５】第２の例は図６に示されており、行ｎの行
選択ゲートバス３７が行ｎ＋１のリセットゲート３６と
して使用される。このバスアーキテクチャでは、１行あ
たりのバスの数が３から２に削減され、そのため、光検
出器３４に割当てることのできる面積を拡大でき、画素
の充填率が高くなる。さらに、ある行の画素内の能動素
子またはバスから次の行のリセットゲートまでの経路が
短く、ポリシリコンで形成できるため、効果的で特別な
内部配線層を設けることとなり、充填率がさらに高くな
る。

【００１６】別の例を図７に概略的に、さらに図８にそ
のレイアウトを上面図で示す。この例では、リセットゲ
ートバス４５を共通とすることにより信号線の数を削減
できる。これは、任意の行の１つをリセットする際にす
べてのフローティング拡散部を継続的にリセットでき、
装置の動作に影響を及ぼさないということを利用してい
るため、バスとコンタクト領域の数を削減する効果的な
手段を提供するものである。したがって、任意の１つの
行のリセットゲートバス４５は他の任意の行の１つまた
はそれ以上と共通とすることができる。さらに、より厳
密には、任意の画素の１つまたは画素群に対するリセッ
トゲート４６は、リセットゲート４６に印加された信号
を他の画素または画素群と共有することができる。これ
によっても、１行あたりのコンタクト領域およびバスの
数が削減され、画素の充填率が高くなる。その他の構造
はこれまでの実施形態に示されるものと類似しており、
光検出器４４が入射光から電子対を形成し、転送される
までこれらの電子対を信号電荷として蓄積し、転送ゲー
ト４１が蓄積された電荷をフローティング拡散部４２に
転送し、拡散部４２は信号トランジスタ４９へのセンス
ノード入力として動作する。

【００１７】バスおよびコンタクト領域の数を削減する
さらに別の手段を図１０に示す。この例では、ある行の
行選択ゲート５８が次に読み出す行の転送ゲート５１と
同じ信号バス上にある。この手法では、転送ゲート５１
とリセットゲート５６の動作の順序を逆にしている。光
検出器信号レベルが、フローティング拡散部５２のリセ
ットおよびリセットレベルのサンプル・ホールド前に、
転送され、サンプル・ホールドされる。この態様では、
画素オフセット相殺が行われるが、相関二重サンプリン
グ（ＣＤＳ）を行うことはできない。したがって、ショ
ット雑音は大きくなる。この例でも、１行あたりのバス
の数は３から２へ削減される。そのタイミング図を図９
に示す。

【００１８】ここで開示した具体例は本発明を説明する
ために用いた具体的な実施形態に過ぎず、他の実施形態
も可能であることを理解されたい。

【図面の簡単な説明】

【図１】 （ａ）は従来の画素設計の概略図であり、
（ｂ）は（ａ）に示される従来の画素設計の典型的なレ
イアウトを示す上面図である。

【図２】 図１（ａ）および（ｂ）に示される画素に関
するタイミング図である。

【図３】 本発明の好適な実施形態の概略図である。

【図４】 本発明の一実施形態のレイアウトを示す上面
図である。

【図５】 本発明の一方法に関するタイミング図であ
る。

【図６】 本発明の別の好適な実施形態の概略図であ
る。

【図７】 本発明の別の好適な実施形態の概略図であ
る。

【図８】 本発明の図７に示される好適な実施形態のレ
イアウトを示す上面図である。

【図９】 図１０に示される本発明の実施形態のタイミ
ング図である。

【図１０】 本発明の別の実施形態の概略図である。

【符号の説明】

１０，２０，３０，４０，５０ 画素、１１，２１，３
１，４１，５１ 転送ゲート、１２，２２，３２，４
２，５２ フローティング拡散部、１３，２３，３３，
４３ 転送ゲートバス、１４，２４，３４，４４，５４
光検出器、１５，４５，５５ リセットゲートバス、
１６，２６，３６，４６，５６ リセットゲート、１
７，２７，３７，４７，５７ 行選択ゲートバス、１
８，２８，３８，４８，５８ 行選択ゲート、１９，２
９，３９，４９，５９ 信号トランジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 能動画素センサであって、 複数の行および列状に形成された複数の画素を有するＣ
   ＭＯＳ基板を含み、 前記画素の各々はさらに光検出器であって、この光検出
   器とそれと関連する能動回路素子を有する光検出器を備
   え、 前記能動画素センサは、画素の各行と関連する少なくと
   も２つの制御バスをさらに含み、 任意の１行に対する前記制御バスのうちの１つが別の行
   に対する制御バスの１つとして動作することを特徴とす
   る能動画素センサ。
2. 【請求項２】 能動画素センサであって、 複数の行および列状に形成される複数の画素であって、
   前記画素の各々が、この画素と関連する少なくとも１つ
   の能動回路素子を有するとともに、入射光から電子を生
   成できる光検出器を有する複数の画素を備える半導体基
   板と、 前記画素の行を順次読み出すための手段と、 少なくとも２つの信号バスであって、その各々が画素に
   おける異なる機能を制御するように画素の各行と関連す
   る信号バスと、 第１の行の前記信号バスのうちの１つを第２の行の前記
   信号バスの１つに順次接続するバス構造と、を含み、前
   記第２の行が前記第１の行の後に順次読み出されること
   を特徴とする能動画素センサ。
3. 【請求項３】 能動画素センサであって、 複数の行および列状に形成される複数の画素を備える半
   導体基板を含み、 前記画素の各々は、光検出素子と、前記光検出素子に隣
   接する第１の側面を有する転送ゲートと、前記転送ゲー
   トの前記第１の側面に対向する第２の側面に隣接する電
   荷検知領域と、該画素に関連するとともに前記電荷検知
   領域に結合される少なくとも１つの能動回路素子とを有
   し、前記能動画素センサはさらに、 前記画素の行を順次読み出すための手段と、 画素の各行と関連する少なくとも２つの信号バスと、 現在読み出されている第１の行の信号バスの１つを、次
   に読み出される第２の行と関連する信号バスの１つに接
   続するバス構造と、を含むことを特徴とする能動画素セ
   ンサ。