JP2000049103A - プラズマcvd法による薄膜半導体の作製装置及び作製方法 - Google Patents
プラズマcvd法による薄膜半導体の作製装置及び作製方法Info
- Publication number
- JP2000049103A JP2000049103A JP10227666A JP22766698A JP2000049103A JP 2000049103 A JP2000049103 A JP 2000049103A JP 10227666 A JP10227666 A JP 10227666A JP 22766698 A JP22766698 A JP 22766698A JP 2000049103 A JP2000049103 A JP 2000049103A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- type semiconductor
- buffer layer
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
層、または、下層に良質のバッファ層を作製するするこ
とができるプラズマCVD法による薄膜半導体の作製装
置及び作製方法を提供すること、特に、光起電力素子を
連続的に作製する方式に適用することで、大面積にわた
って、高品質で優れた均一性を有し、欠陥の少ない光起
電力素子を大量に再現性良く生産することが可能な光起
電力素子の作製装置及び作製方法を提供することを目的
としている。 【解決手段】本発明は、プラズマCVD法により、少な
くとも一つがi型半導体層からなる複数の薄膜半導体層
を積層して形成される薄膜半導体の作製装置または作製
方法であって、前記i型半導体層を、成膜圧力を所定圧
以下としてマイクロ波プラズマ法によって作製し、該i
型半導体層の下層または上層に隣接するバッファ層を、
VHF周波数の高周波プラズマ法で作製することを特徴
とするものである。
Description
による薄膜半導体の作製装置及び作製方法に関する。よ
り詳細には、比較的高い堆積速度で半導体層を作製する
際に生じる半導体特性の低下を改善するためのプラズマ
CVD法による薄膜半導体の作製装置及び作製方法に関
し、特に、ロールツーロール方式を用いた太陽電池等の
光起電力素子を大量生産する上で好適な装置及び方法に
関するものである。
例えば、a−Si膜等を用いた光起電力素子が知られて
おり、その作製には、一般的には、プラズマCVD法が
広く用いられ、企業化されている。しかしながら、この
ような光起電力素子を電力需要を賄うものとして確立さ
せるめには、使用する光起電力素子が、光電変換効率が
充分に高く、特性安定性に優れたものであり、且つ大量
生産し得るものであることが基本的に要求される。その
ためには、a−Si膜等を用いた光起電力素子の作製に
おいては、電気的、光学的、光導電的あるいは機械的特
性及び繰り返し使用での疲労特性あるいは使用環境特性
の向上を図るとともに、大面積化、膜厚及び膜質の均一
化を図りながら、しかも高速成膜によって再現性のある
量産化を図らねばならないため、これらのことが、今後
改善すべき問題点として指摘されている。
VD法による堆積膜形成方法については多くの報告がな
されている。例えば、“Chemical Vapor
deposition of a−SiGe:H f
ilms utilizing a microwav
e−excitedplasma”T.Watanab
e,M.Tanaka,K.Azuma,M.Naka
tani,T.Sonobe,T.Simada,Ja
panese Journal of Applied
Physics,Vol.26,No.4,Apri
l,1987,pp.L288−L290、“Micr
owave−excited plasma CVD
of a−Si:H films utilizing
a hydrogen plasma stream
or by direct excitation
ofsilane”T.Watanabe,M.Tan
aka,K.Azuma,M.Nakatani,T.
Sonobe,T.Simada,Japanese
Journal of Applied Physic
s,Vol.26,No.8,August,198
7,pp.1215−1218等にECRを使用したマ
イクロ波プラズマCVD法が記述されている。また特開
昭59−16328号公報に開示されている「プラズマ
気相反応装置」には、マイクロ波プラズマCVD法で半
導体膜を堆積する方法が示されている。更に、特開昭5
9−56724号公報に開示されている「マイクロ波プ
ラズマによる薄膜形成方法」にも、マイクロ波プラズマ
CVD法で半導体膜を堆積する方法が示されている。
ードとカソードの間にメッシュ状の第三の電極を設ける
堆積膜の形成法が、“Preparation of
highly photosensitive hyd
rogenated amorphous Si−Ge
alloys using a triode pl
asma reactor”A.Matsuda e
t.al.,Applied Physics Let
ters,Vol.47No.10,15 Novem
ber 1985pp.1061−1063に示されて
いる。また、堆積速度の向上は、高密度のプラズマで原
料ガスを分解することで、比較的簡単な手法により低コ
ストでその実現が図られている。また、このような堆積
速度の高い半導体層を比較的堆積速度の低い半導体層、
いわゆるバッファ層で挟むことで高密度プラズマ条件で
の下地基板へのイオンダメージの低減を可能にし、デバ
イス特性の向上が知られている。このバッファ層は比較
的に薄いものでも実用的であるがゆえに、その作成には
従来より低堆積速度で高品質を特徴とする、RFプラズ
マCVD法が広く用いられている。このプラズマの高周
波電力は13.56MHzで容量結合型の平行平板構造
の放電炉構造が主として用いられている。また、そのプ
ラズマを形成維持するための成膜圧力は0.2Torr
から2.0Torrの範囲で適宜選ばれている。
れるアモルファスシリコン太陽電池の製造方法では、p
−i−n型太陽電池のp−i界面層とバルクi型層とで
堆積速度を変えることで、特性向上の可能性を提案して
いる。米国特許第5,256,576号明細書では、R
Fプラズマで作製されるバッファ層をマイクロ波CVD
の高速堆積膜を挟むp−i−n型太陽電池の特性向上を
提案している。特開平6−128748号公報ではマイ
クロ波CVD法で成膜圧力50mTorr以下で、基板
とプラズマの間にメッシュを介在させることで堆積膜の
特性向上を提案している。この中で、高速堆積の高密度
プラズマ法では気相反応低減を特徴とするため、その放
電圧力は50mTorr以下が好適とされている。
0,409号明細書には、ロール・ツー・ロール(Ro
ll to Roll)方式を採用した連続プラズマC
VD装置が開示されている。この装置によれば、複数の
グロー放電領域を設け、所望の幅の十分に長い可撓性の
基板を、該基板が前記各グロー放電領域を順次貫通する
経路に沿うように配置し、前記各グロー放電領域におい
て必要とされる導電型の半導体層を堆積しつつ、前記基
板をその長手方向に連続的に搬送せしめることによっ
て、半導体接合を有する素子を連続作製することができ
るとされている。なお、該明細書においては、各半導体
層作製時に用いるドーパントガスが他のグロー放電領域
へ拡散、混入するのを防止するにはガスゲートが用いら
れている。具体的には、前記各グロー放電領域同志を、
スリット状の分離通路によって相互に分離し、さらに該
分離通路に例えばAr、H2等の掃気用ガスの流れを作
製させる手段が採用されている。
た従来技術の堆積速度の向上を図るため高密度のプラズ
マで原料ガスを分解する堆積膜の形成法には、づぎのよ
うな点で問題がある。例えば、高密度なプラズマで原料
ガスのSiH4などを分解した場合、特に、分解時に多
量に発生するH原子や多くのイオンが基板ヘダメージを
与える。また、このような高密度プラズマで形成される
堆積速度の高い薄膜は、基板表面での緩和時間が十分に
取れないため柱状構造を取り易く、基板の形状がテクス
チャー構造の場合に、表面のテクスチャーに対し均一に
堆積し難いなどの問題が発生しやすい。したがって、こ
のような高密度のプラズマで原料ガスを分解する堆積膜
の形成法では、堆積速度の向上および原料ガス利用率向
上などのコストメリットとは反対に、作製される半導体
デバイスの特性は低下しがちになるという問題点を有し
ている。これに対して、上記したように、このような堆
積速度の高い半導体層を、RFプラズマCVD法による
比較的堆積速度の低いバッファ層で挟むことで、高密度
プラズマ条件での下地基板へのイオンダメージの低減を
可能にすることが知られているが、この堆積膜の形成法
には、つぎのような点で問題がある。すなわち、高周波
電力が13.56MHzのRFプラズマCVD法による
場合には、これより高い周波数でバッファ層を作製する
場合に比べて、材料ガスの利用率が低く、また、プラズ
マを形成維持するための成膜圧力が高いため、堆積膜の
堆積速度分布、および、諸特性のバラツキ分布等につい
て、より満足の行く結果が得られないという点に問題を
有している。また、このようなRFプラズマCVD法に
よる場合には、そのバッファ層の作製炉の成膜圧力を、
高速堆積としてマイクロ波プラズマCVD法で作製され
るi型半導体層の成膜圧力と同程度にすることができな
いため、上記の大量生産に適したロール・ツー・ロール
(Roll to Roll)方式を適用するに際し
て、バッファ層の作製炉とi型半導体層炉の圧力分離が
必要で、各成膜炉間に所望のガスゲートが必要となり、
コスト、メインテナンスの低減化を図る上で問題とな
る。
課題を解決し、高速堆積可能なi型半導体層の上層、ま
たは、下層に良質のバッファ層を作製することができる
プラズマCVD法による薄膜半導体の作製装置及び作製
方法を提供すること、特に、光起電力素子を連続的に作
製する方式に適用することで、大面積にわたって、高品
質で優れた均一性を有し、欠陥の少ない光起電力素子を
大量に再現性良く生産することが可能な光起電力素子の
作製装置及び作製方法を提供することを目的としてい
る。
成するために、プラズマCVD法による薄膜半導体の作
製装置及び作製方法を、つぎのように構成したことを特
徴とするものである。すなわち、本発明の薄膜半導体の
作製装置は、プラズマCVD法により、少なくとも一つ
がi型半導体層からなる複数の薄膜半導体層を積層して
形成される薄膜半導体の作製装置であって、前記i型半
導体層を、成膜圧力を所定圧以下としてマイクロ波プラ
ズマ法で作製する手段と、該i型半導体層の下層または
上層に隣接するバッファ層を、VHF周波数の高周波プ
ラズマ法で作製する手段と、を有することを特徴として
いる。また、本発明の薄膜半導体の作製装置は、複数の
連結してなるプラズマCVD装置に対して帯状部材を連
続的に通過させ、プラズマCVD法により該帯状部材表
面に少なくとも一つがi型半導体層からなる複数の薄膜
半導体層を積層して光起電力素子を作製するプラズマC
VD装置であることを特徴としている。また、本発明の
薄膜半導体の作製装置は、前記i型半導体層を作製する
手段には、VHF帯の周波数の高周波電力を導入する手
段が設けられ、該i型半導体層を作製する手段に対し
て、連続的に通過する前記帯状部材の搬入側および搬出
側の両方または少なくも一方に、バッファ層を形成する
ため所定の範囲に亙って、多孔性の導電性部材が前記帯
状部材の堆積表面に近接するように、配置されているこ
とを特徴としている。また、本発明の薄膜半導体の作製
装置は、前記i型半導体層を作製する手段における成膜
圧力は、50mTorr以下とされていることを特徴と
している。また、本発明の薄膜半導体の作製装置は、前
記i型半導体は、SiH4、GeH4、CH4、H2の少な
くとも一つを含む材料ガスを用いて形成され、また、前
記バッファ層は、少なくともSiH4を含む材料ガスを
用いて形成されていることを特徴としている。
プラズマCVD法により、少なくとも一つがi型半導体
層からなる複数の薄膜半導体層を積層して形成される薄
膜半導体の作製方法であって、前記i型半導体層を、成
膜圧力を所定圧以下としてマイクロ波プラズマ法によっ
て作製し、該i型半導体層の下層または上層に隣接する
バッファ層を、VHF周波数の高周波プラズマ法で作製
することを特徴としている。また、本発明の薄膜半導体
の作製方法は、前記薄膜半導体の作製方法が、複数の連
結してなるプラズマCVD装置に対して帯状部材を連続
的に通過させ、プラズマCVD法により該帯状部材表面
に少なくとも一つがi型半導体層からなる複数の薄膜半
導体層を積層して光起電力素子を作製する方法であるこ
とを特徴としている。また、本発明の薄膜半導体の作製
方法は、前記i型半導体層の下層または上層に隣接する
バッファ層が、前記i型半導体を作製するための成膜炉
にVHF周波数の高周波電力導入手段を設け、該i型半
導体作製用の成膜炉を連続的に通過する前記帯状部材の
搬入側および搬出側の両方、または少なくも一方に、所
定の範囲に亙って多孔性の導電性部材を前記帯状部材の
堆積表面に近接するように配置した構成によって、該多
孔性の導電性部材で覆われた範囲を該バッファ層を形成
するプラズマ領域として形成されることを特徴としてい
る。また、本発明の薄膜半導体の作製方法は、前記i型
半導体層を作製する際の成膜圧力は、50mTorr以
下であることを特徴としている。また、本発明の薄膜半
導体の作製方法は、前記i型半導体は、SiH4、Ge
H4、CH4、H2の少なくとも一つを含む材料ガスを導
入して形成し、前記バッファ層は、少なくともSiH4
を含む材料ガスを導入して形成することを特徴としてい
る。
半導体層の下層または上層に隣接するバッファ層を、V
HF周波数の高周波プラズマ法で作製するように構成し
たため、従来のRFプラズマCVD法によってバッファ
層を作製するものと比べて、バッファ層の成膜炉におけ
る材料ガスの利用率を高くすることが可能となる。ま
た、堆積膜の電気的光学的特性をほぼ等しくしながら、
プラズマ維持の条件範囲を低圧力から通常のRFプラズ
マ放電維持可能圧力の範囲までカバーすることが可能と
なる。特にVHF周波数の中で13.56MHzよりも
高い高周波電力で作製されるバッファ層の成膜条件の中
で、成膜圧力を下げられることは、堆積膜の堆積速度分
布、および、諸特性のバラツキ分布に関しても優れてい
るものとなる。なお、本発明においては、具体的には5
00MHz以下で、より好ましくは20MHzから45
0MHz、さらに好ましくは100MHz以上450M
Hz以下の高周波電力で作製することが、優れた特性の
堆積膜を形成するうえで好ましいものである。
マCVD法で作製されるi型半導体層の成膜圧力と、こ
のVHF周波数の高周波電力で作製されるバッファ層の
作製炉の成膜圧力は同じ程度にすることができる。これ
により、連結されてなる真空容器を連続搬送して各半導
体層を作製積層する大量生産に適した、いわゆる、ロー
ル・ツー・ロールの成膜装置に関しては、バッファ層作
製炉とi型半導体層炉の圧力分離が必要で、各成膜炉間
に所望のガスゲートが必要であったが、これが不要とな
る。このことは、成膜装置製造コスト、および運転コス
ト、メインテナンス低減を可能とし、さらに搬送される
基板のガスゲートでの冷却工程、各成膜炉での成膜温度
への昇温工程の繰り返し工程が、各半導体層に与える影
響を低減することも可能になり、作製される機能性堆積
膜の特性を向上させることができる。
ための材料ガスであるSiH4または、GeH4および、
H2を用いる。工業的に用いられる高周波電力の正弦波
20MHzから2.45GHzを成膜空間の放電炉に導
入し高密度プラズマを実現し高い堆積速度で形成するこ
とが可能である。原料ガスを分解するときの放電炉内の
圧力が50mTorr以下の状態では良質な堆積膜を形
成するに適した活性種の平均自由行程が充分に長くなり
気相反応が極力抑えられ、基板表面まで到達しやすいと
考えられる。本発明のバッファ層を作製するための放電
炉は材料ガスとしてSiH4または、GeH4および、H
2、を用いる。放電のための高周波電力は周波数20M
Hzから450MHzの中から選び、好ましくは正弦波
でリップル歪みは±2%以内に押さえることが放電の安
定には好ましい。材料ガスを分解するときの放電炉内の
圧力が500mTorr以下の状態では良質な堆積膜を
形成するに適した活性種の平均自由行程が充分に長くな
り気相反応が極力抑えられ、基板表面まで到達しやすい
と考えられる。
炉の一つの形態は、例えばつぎのような各手段によって
構成することができる。すなわち、 (1)高周波供給手段 (2)プラズマ閉じ込め手段 (3)ガス供給手段 (4)ガス排気手段 (5)基板搬送手段 (6)基板加熱手段 で構成される。以下に、これらの手段について説明す
る。 (1)高周波供給手段 本発明では高周波電力は放電炉内に高周波発生源より同
軸ケーブルなどで供給されて、放電炉ではアンテナ型の
放射装置により導入することが好ましい。その際、基板
との距離、放電炉壁面との各距離は放電圧力との関係で
異常放電の発生しない距離が好ましく選ばれる。アンテ
ナ形状は高周波電力の放射が円滑に進み、放射面で電界
が集中することの少ない構造であることが好ましい。ア
ンテナの材質はプラズマ耐性に優れ、放射特性に優れた
ものであることが必要である。一般にはステンレス材で
強度的にも、プラズマ耐性も十分であるが、放射効率向
上の意味で、Ni材、Agメッキなど電気電導率向上の
処置を施しても構わない。 (2)プラズマ閉じ込め手段 本発明において、半導体膜を堆積するための基板が帯状
で連続搬送する場合、放電炉の壁面はアルミ材、ステン
レス材などで所望の強度を保ちながら、プラズマ耐性、
温度に対しては、300℃以上600℃くらいまでの耐
熱性を確保する必要がある。材料ガスをプラズマ分解し
た後、排気するためとプラズマを閉じ込める必要性か
ら、排気経路には電磁エネルギーを遮断し、かつ排気を
妨げない構造のスリットが必要である。このスリットは
一般に材質は金属製で電気抵抗は低いものがプラズマを
閉じ込める上で有効である。また、高周波20MHzか
ら2.45GHzの範囲ではスリットに設けられた通気
孔の径としては20nm以下であれば透過、すなわち電
磁エネルギーのもれに関しては十分実用的である。ま
た、スリットの通気孔の開口率はガス排気の効率性およ
び、放電炉の圧力、材料ガスの供給量、排気速度の関係
から適宜決定されるが、概ね開口率は2%から60%の
範囲で選択可能である。 (3)ガス供給手段 本発明の放電炉内の材料ガスは好ましくはプラズマ耐性
に優れた金属製(ステンレス材)のパイプ状の配管で供
給される。作製される半導体層の均一性などの観点から
放電炉内の底部より基板搬送方向の幅方向に一列に等間
隔または、均一性を向上させるような間隔で配置され
る。本発明において配設されるガス導入手段を構成する
材質としてはマイクロ波プラズマ中で損傷を受けること
がないものが好適に用いられる。具体的には、ステンレ
ススチール、ニッケル、チタン、ニオブ、タンタル、タ
ングステン、バナジウム、モリブデン等耐熱性金属及
び、これらをアルミナ、窒化ケイ素、石英等のセラミッ
クス上に溶射処理等したもの、そしてアルミナ、窒化ケ
イ素、石英等のセラミックス単体、及び、複合体で構成
されるもの等を挙げることができる。 ガス排気手段 (4)ガス排気手段 本発明の排気装置としては多量に発生する水素を速やか
に排気し、放電圧力を50mTorr以下に押さえる必
要から、油拡散ポンプ、または、ターボ分子ポンプなど
を用いるのが好適である。また放電炉圧力の調整は、排
気経路の途中に設けられるバタフライバルブなどの排気
コンダクタンスを調整することで容易に実現される。 (5)基板搬送手段 本発明において、大量生産を図る場合には、ロール・ツ
ー・ロール(Rollto Roll)方式を採用し、
複数の連結してなるプラズマCVD装置に対して所望の
幅の十分に長い可撓性の帯状部材を、その長手方向に連
続的に搬送せしめることによって、半導体接合を有する
素子を連続作製するようにすることができる。例えば、
帯状部材の送り出し及び巻き取り用の真空容器を、ガス
ゲートを介して接続した複数のプラズマCVD装置の送
り出し側と巻き取り側に設け、帯状部材を送り出し側か
ら巻き取り側に連続的に搬送するように構成する。 (6)基板加熱手段 連続的に搬送される帯状基板を所望の温度に制御するた
めに、赤外線放射のランプヒーターが一般的に用いられ
る。
層の下層または上層に隣接するバッファ層を形成するた
めに、前記i型半導体を作製するための成膜炉にVHF
高周波電力導入手段を設け、該i型半導体作製用の成膜
炉を連続的に通過する前記帯状部材の搬入側および搬出
側の両方、または少なくも一方に、所定の範囲に亙って
導電性のメッシュを前記帯状部材の堆積表面に近接する
ように配置し、該メッシュで覆われた範囲を、該バッフ
ァ層を形成するプラズマ領域として、バッファ層を形成
するようにすることが可能である。その際、好適に用い
られるメッシュを構成する材料として、高周波プラズマ
損傷に対する耐久性の観点から金属、半導体材料等から
成る部材が好適に用いられる。具体的には、Ni、ステ
ンレス、Al、Cr、Mo、Au、Nb、Ta、V、T
i、Pt、Pb、Sn等の金属の単体もしくはこれらの
合金が挙げられる。半導体としては、シリコン、ゲルマ
ニウム、炭素、及び、その他の化合物半導体、これらの
単体または、複合体で構成されるもの等を挙げることが
でき、また、絶縁部材の表面に鍍金、蒸状、スパッタ、
塗布等の方法で導電処理を行ったものが挙げられる。と
りわけAlは加工が容易でありかつ電気伝導度が高いの
で好ましい。また、ステンレス、Ni等もプラズマに対
する耐久性が高いので好ましい。これらの材料の中から
所望の堆積膜を形成するために適宜選択して用いる。本
発明において好適に用いられるメッシュの形状として
は、線状の素材を編んだもの、板状の素材に細かい切り
目を入れて引き広げたもの(エクスパンデッドメタ
ル)、パンチングメタル等様々なものが用いられ得る
が、メッシュ開口部の最大径が1〜10mmの範囲内で
あることが、活性種の選択性やマイクロ波の遮断性を確
保する点から好ましく、開口率が10%以上であること
が原料ガスの利用率を高くする点から好ましい。
を製造する実施態様の一例を示すが、本発明はこれらに
よって何ら限定されるものではない。図1は、図3に本
発明の一例として示されている光起電力素子を連続的に
作製する装置の、一部を示す模式的説明図である。同図
において、真空容器100(図3)の中に、概ね直方体
形状のi型半導体作製用成膜炉101a、101b、1
01cが形成されている。成膜炉101aおよび101
cはそれぞれバッファ層成膜用であり、13.56MH
zより高く500MHzの範囲で、より好ましくは20
MHzから450MHz、さらに好ましくは100MH
z以上450MHz以下の高周波電力がアンテナ102
a、102cより各成膜炉に導入される。成膜炉101
bはi層成膜用であり、アプリケータ104bは帯状部
材1の移動方向に直角に配置され2.45GHzのマイ
クロ波電力を成膜炉101bに導入する。不図示のマイ
クロ波電源に一端が接続された導波管が接続されてい
る。また、アプリケータ104bの成膜炉への取り付け
部位は、それぞれ、マイクロ波を透過する材料からなる
マイクロ波透過性部材106bから成っている。
cの各底面には、原料ガスを放出するガス導入手段10
3a、103b、103cがそれぞれ取り付けられ、原
料ガスを放出するための多数のガス放出孔が帯状部材1
に向けられ配設されている。これらのガス放出手段は、
不図示のガス供給設備に接続されている。成膜炉101
a、101b、101cの境界になる壁面105は各成
膜炉101a、101b、101cのそれぞれのガスの
流入、流出を調整しながら適宜ガス流のコンダクタンス
を調整できるような開口を持ったものでもよいが、各成
膜炉間のガス流入を抑制する場合には板状の壁であった
ほうがよく、本例ではステンレススチール製の板状の壁
で仕切っている。また、アンテナおよび、アプリケータ
の対抗側、即ち図示手前側の側壁には、排気パンチング
ボード105a、105b、105cが取り付けられ高
周波電力および、マイクロ波電力を各成膜炉内に閉じこ
めるとともに排気管125、126(図2)に接続され
た排気スロットルバルブ127、128を介して真空ポ
ンプなどの不図示の排気手段に接続され排気される。
装置であり、帯状部材1の送り出し用の真空容器301
及び巻き取り用の真空容器302、第1の導電型層作製
用の真空容器100n、i型層作製用の真空容器10
0、第2の導電型層作製用の真空容器100pをガスゲ
ートを介して接続した装置から構成されている。真空容
器100及び、成膜炉101a、101b、101c
は、それぞれ金属性であって電気的に接続されている。
堆積膜が形成される帯状部材1は真空容器100の図示
左側即ち、搬入側の側壁に取り付けられたガスゲート1
29を経てこの成膜炉101a、101b、101c内
に搬入され各成膜炉それぞれ貫通し、真空容器100の
図示右側即ち、搬出側の側壁に取り付けられたガスゲー
ト130を通って真空容器100の外部へ排出されるよ
うになっている。
空容器100n及び、第2の導電型層作製用の真空容器
100pは平行平板型のRF電極を持った成膜炉であ
る。303は帯状部材1の送り出し用ボビン、304は
巻き取り用ボビンであり、図中矢印方向に帯状部材が搬
送される。また、真空容器303、304中には帯状部
材1の表面保護用に用いられる合紙の巻き取り、及び送
り込み手段を配設しても良い。また、305、306は
張力調整及び帯状部材の位置出しを兼ねた搬送用ローラ
ーである。127n、127、128、128p、30
7、308はコンダクタンス調製用のスロットルバル
ブ、125n、125、126、125p、310、3
11は排気管であり、それぞれ不図示の排気ポンプに接
続されている。129n、129、130、129pは
ガスゲートであり、ゲートガス導入管で、それぞれ不図
示のガス供給設備に接続されている。各成膜容器101
n、101、101pの帯状部材1を挟んで成膜空間と
反対側には、多数の赤外線ランプヒーター124と、こ
れら赤外線ランプヒーターからの放射熱を効率よく帯状
部材1に集中させるためのランプハウス123がそれぞ
れ設けられている。また、帯状部材1の温度を監視する
ための熱電対(不図示)がそれぞれ帯状部材1に接触す
るように接続されている。
の材質としては、半導体膜作製時に必要とされる温度に
おいて変形、歪みが少なく、所望の強度を有し、また、
導電性を有するものであることが好ましく、具体的には
ステンレススチール、アルミニウム及びその合金、鉄及
びその合金、銅及びその合金等の金属の薄板及びその複
合体、及びそれらの表面に異種材質の金属薄膜及び/ま
たはSiO2、Si3N4、Al2O3、AlN等の絶縁性
薄膜をスパッタ法、蒸着法、鍍金法等により表面コーテ
ィング処理を行ったもの。又、ポリイミド、ポリアミ
ド、ポリエチレンテレフタレート、エポキシ等の耐熱性
樹脂製シート又はこれらとガラスファイバー、カーボン
ファイバー、ホウ素ファイバー、金属繊維等との複合体
の表面に金属単体または合金、及び透明導電性酸化物
(TCO)等を鍍金、蒸着、スパッタ、塗布等の方法で
導電性処理を行ったものが挙げられる。
材の送り出し及び巻き取り用真空容器と半導体膜作製用
真空容器を分離独立させ、且つ、前記帯状部材をそれら
の中を貫通させて連続的に搬送するにはガスゲート手段
が好適に用いられる。該ガスゲート手段の能力としては
前記各容器間に生じる圧力差によって、相互に使用して
いる半導体膜作製用原料ガス等の雰囲気を拡散させない
能力を有することが必要である。従って、その基本概念
は米国特許第4,438,723号明細書に開示されて
いるガスゲート手段を採用することができる。
し、VHFの高周波電力13.56MHzより高く50
0MHz以下で、より好ましくは20MHzから450
MHzの範囲で作製される半導体層は堆積速度が低い、
すなわち表面緩和時間の十分確保された良質の半導体層
であることが必要である。このためには、表面反応を助
長することが必要である。その方法としては、プラズマ
ダメージの少ない比較的低電力密度のプラズマ条件下、
または高い水素希釈率の条件、高い基板温度の条件など
が必要となる。プラズマダメージ低減としてはプラズマ
と基板の間にイオンをトラップさせるメッシュ状の第3
の電極を設けることが有効である。本発明では、前述し
たように、i型半導体層を作製する成膜炉の帯状部材の
搬入部側および搬出部側における帯状部材とプラズマの
間にメッシュを配置することでバッファ層を作製するこ
とが可能である。メッシュ133と帯状部材1との距離
はメッシュの開口率や内圧やDCバイアス電圧等の諸条
件によって適宜定められるものであるが、通常2〜30
mmの範囲内で堆積膜の層厚や特性にむらが現われずか
つ特性が最適となるように設定される。また、メッシュ
133と帯状部材1と同電位に保つために、メッシュと
帯状部材1は導電性部材で電気的に連結されている。ま
た、メッシュ133は少なくとも帯状部材1の表面を覆
うように設置されるものであり、図4に示すように成膜
炉内に設置されている。
の典型的1例を示す模式図である。同図で、帯状部材5
01、下部電極502、第1の導電型層503、i型層
504、第2の導電型層505、上部電極506、集電
電極507から構成されている。i型層504の下層部
および上層部にそれぞれバッファ層が積層されている。
以下、これらの光起電力素子の構成について説明する。
本発明の光起電力素子におけるi型層に用いられる半導
体材料としては周期律表第IV族の原子を1種または、複
数種から成る、Si、Ge、C、SiGe、SiC、G
eC、SiSn、GeSn、SnC等の半導体が挙げら
れる。また更に本発明において、i型層の層厚は、本発
明の光起電力素子の特性を左右する重要なパラメータで
ある。i型層の好ましい層厚は100nm〜1000n
mであり、最適な層厚は200nm〜600nmであ
る。これらの層厚は、i型層及び界面層の吸光係数や光
源のスペクトルを考慮し上記範囲内で設計することが望
ましいものである。本発明において、第1及び第2の導
電型層、i型層及び界面層を作製する、マイクロ波グロ
ー放電分解法に適した原料ガスとして次のものが挙げら
れる。本発明において使用されるSi供給用の原料ガス
としては、SiH4、Si2H6、Si3H8、Si4H10等
のガス状態の、またはガス化し得る水素化硅素(シラン
類)が有効に使用されるものとして挙げられ、殊に、層
作成作業の扱い易さ、Si供給効率の良さ等の点でSi
H4、Si2H6が好ましいものとして挙げられる。
スとしては、上記の他にH2あるいはSiH4、Si
2H6、Si3H8、Si4H10等の水素化硅素が挙げられ
る。本発明において、ゲルマニウム原子供給用ガスとし
ては、GeH4、Ge2H6、Ge3H8、Ge4H10、Ge
5H12、Ge6H14、Ge7H16、Ge8H18、Ge9H20
等の水素化ゲルマニウムや、GeHF3、GeH2F2、
GeH3F、GeH Cl3、GeH2Cl2、GeH3C
l、GeHBr3、GeH2Br2、GeH3Br、GeH
I3、GeH2I2、GeH3I等の水素化ハロゲン化ゲル
マニウム等の水素原子を構成要素の1つとするハロゲン
化物、GeF4、GeCl4、GeBr4、GeI4、Ge
F2、GeCl2、GeBr2、GeI2等のハロゲン化ゲ
ルマニウム等のゲルマニウム化合物が挙げられる。炭素
原子供給用の原料となる炭素原子含有化合物としては、
例えば炭素数1〜4の飽和炭化水素、炭素数2〜4のエ
チレン系炭化水素、炭素数2〜3のアセチレン系炭化水
素等が挙げられる。具体的には、飽和炭化水素として
は、メタン(CH4)、エタン(C2H6)、プロパン
(C3H8)、n−ブタン(n−C4H10)、ペンタン
(C5H12)、エチレン系炭化水素としては、エチレン
(C2H4)、プロピレン(C3H6)、ブテン−1(C4
H8)、ブテンー2(C4H8)、イソブチレン(C
4H8)、ペンテン(C5H10)、アセチレン系炭化水素
としては、アセチレン(C2H2)、メチルアセチレン
(C3H4)、ブチン(C4H6)等が挙げられる。Siと
CとHとを構成原子とする原料ガスとしては、Si(C
H3)4、Si(C2H4)4等のケイ化アルキルを挙げる
ことができる。
e、Ne、Ar、Kr、Xe、Rn、などの希ガス、及
び、H2、HF、HCl等の希釈ガスと混合して導入さ
れても良い。本発明において成膜空間内で生起するマイ
クロ波プラズマのプラズマ電位を制御するために、バイ
アス電圧を印加しても良い。バイアス電圧としては直
流、脈流及び、交流電圧を単独または、それぞれを重畳
させて印加させることが好ましい。マイクロ波プラズマ
のプラズマ電位を制御することによってプラズマの安定
性、再現性、及び、膜特性の向上、欠陥の低減が図られ
る。
に積層される半導体層のバッファ層を作製するための半
導体材料としては周期律表IV族の原子を1種または、複
数種から成る、Si、Ge、C、SiC、GeC、Si
Sn、GeSn、SnC等の半導体が挙げられる。また
更に本発明において、バッファ層の層厚は、本発明の光
起電力素子の特性を左右する重要なパラメータである。
i型層の好ましい層厚は1nm〜40nmであり、最適
な層厚は2nm〜20nmである。これらの層厚は、i
型層及び界面層の吸光係数や光源のスペクトルを考慮し
上記範囲内で設計することが望ましいものである。上述
した本発明の光起電力素子を連続的に作製する装置を用
いて、光起電力素子を作製することにより、前述の諸問
題を解決するとともに前述の諸要求を満たし、連続して
移動する帯状部材上に、高品質で優れた均一性を有し、
欠陥の少ない光起電力素子を作製することができる。
する方法の具体的実施例を示すが、本発明はこれらの実
施例によって何ら限定されるものではない。 [実施例1]図1および、図3に示した装置を用いて、
本発明の装置により光起電力素子を連続的に作製した。
まず、基板送り出し機構を有する真空容器301に、十
分に脱脂、洗浄を行い、下部電極として、スパッタリン
グ法により、銀薄膜を100nm、ZnO薄膜を1μm
蒸着してあるSUS430BA製帯状部材1(幅120
mm×長さ200m×厚さ0.13mm)の巻きつけら
れたボビン303をセットし、該帯状部材1をガスゲー
ト、第1の導電型層作製用の真空容器100n、i型層
作製用の真空容器100、第2の導電型層作製用の真空
容器100pを介して、帯状部材巻き取り機構を有する
真空容器302まで通し、たるみのない程度に張力調整
を行った。そこで、各真空容器301、100n、10
0、100p、302を不図示の真空ポンプで真空引き
した。次に、ガスゲート129n、129、130、1
29pにゲートガス導入管131n、131、132、
131pよりゲートガスとしてH2を各々700scc
m流し、加熱用赤外線ランプ124n、124、124
pにより、帯状部材1を、各々350℃に加熱する。そ
して、ガス導入手段103nより、SiH4ガスを40
sccm、PH3/H2(2%)ガスを50sccm、H
2ガスを500sccm、ガス導入手段103aよりS
iH4ガスを20sccm、H2ガスを500sccm、
ガス導入手段103bよりSiH4ガスを40scc
m、GeH4ガスを40sccm、H2ガスを500sc
cm、103cよりSiH4ガスを25sccm、H2ガ
スを500sccm、ガス導入手段103pより、Si
H4ガスを5sccm、BF3/H2(2%)ガスを50
sccm、H2ガスを500sccm導入した。真空容
器100n内の圧力は、1.02Torrとなるように
圧力計(不図示)を見ながらスロットルバルブ127n
の開口を調整した。真空容器100内の圧力は、16m
Torrとなるように圧力計(不図示)を見ながらスロ
ットルバルブ127、128の開口を調整した。真空容
器100p内の圧力は、1.02Torrとなるように
圧力計(不図示)を見ながらスロットルバルブ127p
の開口を調整した。その後、RF電力を真空容器100
nに50Wおよび真空容器100pに500W、マイク
ロ波電力を成膜炉101bに600W、100MHz高
周波電力を成膜炉100aおよび100cにそれぞれ1
00W導入する。次に、帯状部材1を図中の矢印の方向
に搬送させ、帯状部材上に第1の導電型層、バッファ
層、i型層、バッファ層、第2の導電型層を作製した。
次に、このようにして連続的に積層された各層を切り出
し、第2の導電型層上に、透明電極として、ITO(I
n2O3+SnO2)を真空蒸着にて70nm蒸着し、さ
らに集電電極として、Alを真空蒸着にて2μm蒸着
し、光起電力素子を作成した(素子−実1と呼ぶ)。以
上の、光起電力素子の作成条件を表1−1に示す。
真空容器100内の成膜炉101aおよび、101cで
の放電を停止して、帯状部材の上に第1の導電型層、i
型層、第2の導電型層を作製した。ただし、光起電力素
子の作製条件は、実施例1とほぼ同じ作製条件(表1−
2)としたが、i型半導体層の堆積層の厚さを同じとす
るために放電炉が帯状部材に面している領域を搬送方向
に広げて堆積層厚を調整している。他の点は実施例1と
同様として、シングル型光起電力素子(素子−比1と呼
ぶ)を作製した。実施例1及び比較例1で作製した光起
電力素子、すなわち、(素子−実1)と(素子−比1)
に対して、特性均一性、欠陥密度及び、光劣化の評価を
行なった。特性均一性は、実施例1及び比較例1(素子
−比1)で作成した帯状部材上の光起電力素子を、10
mおきに5cm角の面積で切出し、AM−1.5(10
0mW/cm2)光照射下に設置し、光電変換効率を測
定して、その光電変換効率のバラツキを評価した。比較
例1(素子−比1)の光起電力素子のバラツキを基準
1.00にして、特性バラツキの比較を行なった。欠陥
密度は、実施例1(素子−実1)及び比較例1(素子−
比1)で作成した帯状部材上の光起電力素子の中央部5
mの範囲を、5cm角の面積100個切出し、逆方向電
流を測定することにより、各光起電力素子の欠陥の有無
を検出して、欠陥密度を評価した。比較例1(素子−比
1)の光起電力素子の欠陥密度を基準1.00にして、
欠陥密度数を求めた。光劣化特性は、実施例1(素子−
実1)及び比較例1(素子−比1)で作成した帯状部材
上の光起電力素子の中央部5mの範囲を、5cm角の面
積100個切出し、AM−1.5(100mW/c
m2)光照射下に設置し、10000時間放置し、光電
変換効率を測定して、その光電変換効率の低下率を評価
した。この低下率は、比較例1(素子−比1)の光起電
力素子の低下率を基準1.00にして、劣化特性比較を
行なった。表1−3に示すように、比較例1(素子−比
1)の光起電力素子に対して、実施例1(素子−実1)
の光起電力素子は、変換効率のバラツキ、欠陥密度、光
劣化率において各数値は1.00より低くなっている。
すなわち、本発明の作製装置による光起電力素子が優れ
た特性を有することが判明し、本発明の効果が実証され
た。
に示すような真空容器100内の成膜炉101aおよ
び、101cに代わって、ガスゲートで真空容器100
を挟んで、新たに平行平板型のRF電極の放電炉を2個
繋いだ構成の成膜装置を用いた。さらにそれらの外側に
第1の導電型層用の成膜炉および、第2の導電型層用の
炉を繋いだ装置構成で、帯状部材の上に第1の導電型
層、RFバッファ層、i型層、RFバッファ層、第2の
導電型層を作製した(図3参照)。ただし、RFのバッ
ファ層の作製条件は、表1−4に示す。圧力は第1およ
び、第2の各半導体層の作製真空容器から不純物元素の
混入をより低減する意味で作製圧力をあげている。他の
点は実施例1と同様として、シングル型光起電力素子
(素子−比2と呼ぶ)を作製した。以下では、実施例1
及び比較例2で作製した光起電力素子に対して、特性均
一性、欠陥密度及び、光劣化の評価を行なった。特性均
一性、欠陥密度、光劣化特性は、実施例1と同様にし比
較例2(素子−比2)の光起電力素子を基準1.00に
して、各特性の比較を行なった。表1−5に示すよう
に、比較例2(素子−比2)の光起電力素子に対して、
実施例1(素子−実1)の光起電力素子は、変換効率の
バラツキ、欠陥密度、光劣化率、開放電圧において優れ
ており、本発明の作製装置により作製した光起電力素子
が、優れた特性を有することが判明し、本発明の効果が
実証された。これは、素子−比2の光起電力素子の作製
装置は、RFバッファ層を作製するための放電炉がさら
に追加された構造となっている。各ガスゲートは加熱手
段がないため搬送される帯状部材はここで冷却される。
よって、一連の成膜工程では加熱冷却の繰り返しを頻繁
に繰り返すことになり、これが作製される光起電力素子
の各特性に影響を及ぼしていると考えられる。
に示すような真空容器100内の成膜炉101aおよ
び、101cに代わって、ガスゲートで真空容器100
を挟んで新たに2個の成膜炉を繋いだ構成の成膜装置を
用いた(図4参照)。本例では、この2個の追加成膜炉
の構造は、それぞれ高周波電力導入用のアンテナを配置
している。さらにこれらの外側に第1の導電型層用の成
膜炉および、第2の導電型層用の炉を繋いだ構成で、帯
状部材の上に第1の導電型層、バッファ層、i型層、バ
ッファ層、第2の導電型層を作製した(図3参照)。た
だし、本実施例のバッファ層の作製条件は、表2−1に
示す。圧力は第1および、第2の各半導体層の作製真空
容器から不純物元素の混入をより低減する意味でガスゲ
ートの帯状部材の搬送方向のコンダクタンスを下げてい
る。他の点は実施例1と同様として、シングル型光起電
力素子(素子−実2と呼ぶ)を作製した。以下では、実
施例2及び比較例2で作製した光起電力素子に対して、
特性均一性、欠陥密度及び、光劣化の評価を行なった。
特性均一性、欠陥密度、光劣化特性は実施例1と同様に
し比較例2(素子−比2)の光起電力素子を基準1.0
0にして、各特性の比較を行なった。表2−2に示すよ
うに、比較例2(素子−比2)の光起電力素子に対し
て、実施例2(素子−実2)の光起電力素子は、変換効
率のバラツキ、欠陥密度、光劣化率において優れてお
り、本発明の作製装置により作製した光起電力素子が優
れた特性を有することが判明し、本発明の効果が実証さ
れた。
同じ低圧力条件の高周波100MHzのプラズマで作製
するものである。i型層を形成する際に、図4に示すよ
うな真空容器100内の成膜炉101a、101bおよ
び、101cでバッファ層、i型半導体層、バッファ層
を作製した。同図で放電炉101bの構成は実施例1、
実施例2で例示した各バッファ層の作製炉と同じ構成の
成膜炉である。すなわち、高周波電力の導入アンテナが
配置されている。さらにこの真空容器100に第1の導
電型層用の成膜炉および、第2の導電型層用の炉を繋い
だ構成で、帯状部材の上に第1の導電型層、バッファ
層、i型層、バッファ層、第2の導電型層を作製した。
作製される各半導体層の作製条件は表3−1に示す。実
施例1と同様に、シングル型光起電力素子(素子−実3
と呼ぶ)を作製した。
4に示すような真空容器100内の成膜炉101aおよ
び、101cでの放電は停止した。i型半導体層作製用
の放電炉101bのみで、これに第1の導電型層用の成
膜炉および、第2の導電型層用の炉を繋いだ構成で、帯
状部材の上に第1の導電型層、i型層、第2の導電型層
を作製した。ただし、光起電力素子の作製条件は、実施
例3とほぼ同じ作製条件(表3−2)としたが、i型半
導体層の堆積層の厚さを同じとするために放電炉が帯状
部材に面している領域を搬送方向に広げて堆積層厚を調
整している。他の点は実施例3と同様として、シングル
型光起電力素子(素子−比3と呼ぶ)を作製した。実施
例3及び比較例3で作製した光起電力素子、すなわち、
(素子−実3)と(素子−比3)に対して、特性均一
性、欠陥密度及び、光劣化の評価を行なった。表3−3
に示すように、比較例3(素子−比3)の光起電力素子
に対して、実施例3(素子−実3)の光起電力素子は、
変換効率のバラツキ、欠陥密度、光劣化率において優れ
ており、本発明の作製装置により作製した光起電力素子
が優れた特性を有することが判明し、本発明の効果が実
証された。
波プラズマで作成し、バッファ層は、この成膜炉とは別
の真空容器内に配置されたRFプラズマ装置で作製され
る例である。バッファ層を作製する際に、図3に示すよ
うな真空容器100内の成膜炉101aおよび、101
cに代わって、ガスゲートで真空容器100を挟んで新
たに平行平板型のRF電極の放電炉を2個繋いだ構成の
成膜装置である。さらにそれらの外側に第1の導電型層
用の成膜炉および、第2の導電型層用の炉を繋いだ構成
で、帯状部材の上に第1の導電型層、RFバッファ層、
i型層、RFバッファ層、第2の導電型層を作製した
(図3参照)。ただし、RFのバッファ層の作製条件
は、表3−4に示す。圧力は第1および、第2の各半導
体層の作製真空容器から不純物元素の混入をより低減す
る意味で作製圧力を若干あげている。他の点は実施例1
と同様として、シングル型光起電力素子(素子−比4と
呼ぶ)を作製した。以下では、実施例3及び比較例4で
作製した光起電力素子に対して、特性均一性、欠陥密度
及び、光劣化の評価を行なった。特性均一性、欠陥密
度、光劣化特性は、実施例1と同様にし比較例4(素子
−比4)の光起電力素子のバラツキを基準1.00にし
て各特性の比較を行なった。表3−5に示すように、比
較例4(素子−比4)の光起電力素子に対して、実施例
3(素子−実3)の光起電力素子は、変換効率、欠陥密
度、光劣化率において優れており、本発明の作製装置に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。これは、素子−
比4の光起電力素子の作製装置は、RFバッファ層を作
製するための放電炉がさらに追加された構造となってい
る。各ガスゲートは加熱手段がないため搬送される帯状
部材はここで冷却される。よって、一連の成膜工程では
加熱冷却の繰り返しを頻繁に繰り返すことになり、これ
が作製される光起電力素子の各特性に影響を及ぼしてい
ると考えられる。
図5に示すように真空容器100内にメッシュ133を
配置した以外は、実施例3と同じ作成条件で、帯状部材
上に、下部電極、第1の導電型層、i型層、第2の導電
型層、透明電極、集電電極を形成して光起電力素子を作
成した(素子−実4)。ただし、光起電力素子の作製条
件は、実施例1とほぼ同じ作製条件(表4−1)とした
が、i型半導体層の堆積層の厚さを同じとするために放
電炉が帯状部材に面している領域を搬送方向に広げて堆
積層厚を調整している。また、メッシュを配置する領域
はメッシュで覆われるプラズマ領域はバッファ層層厚に
相当する。よって、この領域の堆積速度と通過時間の積
分が搬入側で、15nm、および搬出側で20nmにな
るように調整する。表4−2に示すように、比較例3
(素子−比3)の光起電力素子に対して、実施例4(素
子−実4)の光起電力素子は、特性均一性及び欠陥密度
のいずれにおいても優れており、本発明の作製方法によ
り作製した光起電力素子が、優れた特性を有することが
判明し、本発明の効果が実証された。
i型半導体層の下層または上層に隣接するバッファ層
を、VHF周波数の高周波プラズマ法で作製するように
した構成により、高速堆積可能なi型半導体層の上層、
または、下層に良質のバッファ層を作製するすることが
可能なプラズマCVD法による薄膜半導体の作製装置及
び作製方法を実現することができる。特に、光起電力素
子を連続的に作製する方式に適用することで、大面積に
わたって、高品質で優れた均一性を有し、欠陥の少ない
光起電力素子を大量に再現性良く生産することが可能と
なる。
ファ層の成膜炉の模式図。
図。
光起電力素子の製造装置の模式図。
層、バッファ層を作製する、光起電力素子の製造装置の
模式図。
成膜炉の模式図。
p,301,302:真空容器 101a,101c:バッファ層成膜用の成膜炉 101b:i層成膜用の成膜炉 101:i型層作製用容器 101n:第1の導電型層作製用の成膜炉 101p:第2の導電型層作製用の成膜炉 102,102n,102p,103,104:成膜炉 102a,102b,102c:高周波電力導入用のア
ンテナ 104b:アプリケータ 105a,105b,105c:排気パンチングボード 106b:マイクロ波透過性部材 103n,103p,103a,103b,103c:
ガス導入手段 123,123n,123p:ランプハウス 124,124n,124p:赤外線ランプヒーター 125,125n,125p,126:排気管 127,127n,127p,128:排気スロットル
バルブ 129,129n,129p,130,311,31
2:ガスゲート 129,129n,129p,130n,130:ガス
ゲート 133:メッシュ 134,134n,134p:熱電対 303:送り出し用ボビン 304:巻き取り用ボビン 305,306:搬送用ローラー 307,308,309,309a,309b:スロッ
トルバルブ 310,311:排気管 1,501:帯状部材 502:下部電極 503:第1の導電型層(n型半導体層) 504:i型半導体層 505:第2の導電型層(p型半導体層) 506:上部電極 507:集電電極
Claims (10)
- 【請求項1】プラズマCVD法により、少なくとも一つ
がi型半導体層からなる複数の薄膜半導体層を積層して
形成される薄膜半導体の作製装置であって、 前記i型半導体層を、成膜圧力を所定圧以下としてマイ
クロ波プラズマ法で作製する手段と、 該i型半導体層の下層または上層に隣接するバッファ層
を、VHF周波数の高周波プラズマ法で作製する手段
と、を有することを特徴とする薄膜半導体の作製装置。 - 【請求項2】前記薄膜半導体の作製装置が、複数の連結
してなるプラズマCVD装置に対して帯状部材を連続的
に通過させ、プラズマCVD法により該帯状部材表面に
少なくとも一つがi型半導体層からなる複数の薄膜半導
体層を積層して光起電力素子を作製するプラズマCVD
装置であることを特徴とする請求項1に記載の薄膜半導
体の作製装置。 - 【請求項3】前記i型半導体層を作製する手段には、V
HF周波数の高周波電力を導入する手段が設けられ、 該i型半導体層を作製する手段に対して、連続的に通過
する前記帯状部材の搬入側および搬出側の両方または少
なくも一方に、バッファ層を形成するため所定の範囲に
亙って、多孔性の導電性部材が前記帯状部材の堆積表面
に近接するように、配置されていることを特徴とする請
求項2に記載の薄膜半導体の作製装置。 - 【請求項4】前記i型半導体層を作製する手段における
成膜圧力は、50mTorr以下とされていることを特
徴とする請求項1〜請求項3のいずれか1項に記載の薄
膜半導体の作製装置。 - 【請求項5】前記i型半導体は、SiH4、GeH4、C
H4、H2の少なくとも一つを含む材料ガスを用いて形成
され、また、前記バッファ層は、少なくともSiH4を
含む材料ガスを用いて形成されていることを特徴とする
請求項1〜請求項4のいずれか1項に記載の薄膜半導体
の作製装置。 - 【請求項6】プラズマCVD法により、少なくとも一つ
がi型半導体層からなる複数の薄膜半導体層を積層して
形成される薄膜半導体の作製方法であって、前記i型半
導体層を、成膜圧力を所定圧以下としてマイクロ波プラ
ズマ法によって作製し、該i型半導体層の下層または上
層に隣接するバッファ層を、VHF周波数の高周波プラ
ズマ法で作製することを特徴とする薄膜半導体の作製方
法。 - 【請求項7】前記薄膜半導体の作製方法が、複数の連結
してなるプラズマCVD装置に対して帯状部材を連続的
に通過させ、プラズマCVD法により該帯状部材表面に
少なくとも一つがi型半導体層からなる複数の薄膜半導
体層を積層して光起電力素子を作製する方法であること
を特徴とする請求項6に記載の薄膜半導体の作製方法。 - 【請求項8】前記i型半導体層の下層または上層に隣接
するバッファ層が、前記i型半導体を作製するための成
膜炉にVHF周波数の高周波電力導入手段を設け、該i
型半導体作製用の成膜炉を連続的に通過する前記帯状部
材の搬入側および搬出側の両方、または少なくも一方
に、所定の範囲に亙って多孔性の導電性部材を前記帯状
部材の堆積表面に近接するように配置した構成によっ
て、該多孔性の導電性部材で覆われた範囲を該バッファ
層を形成するプラズマ領域として形成されることを特徴
とする請求項7に記載の薄膜半導体の作製方法。 - 【請求項9】前記i型半導体層を作製する際の成膜圧力
は、50mTorr以下であることを特徴とする請求項
6〜請求項8のいずれか1項に記載の薄膜半導体の作製
方法。 - 【請求項10】前記i型半導体は、SiH4、GeH4、
CH4、H2の少なくとも一つを含む材料ガスを導入して
形成し、前記バッファ層は、少なくともSiH4を含む
材料ガスを導入して形成することを特徴とする請求項6
〜請求項9のいずれか1項に記載の薄膜半導体の作製方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22766698A JP3797642B2 (ja) | 1998-07-28 | 1998-07-28 | プラズマcvd法による薄膜半導体の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22766698A JP3797642B2 (ja) | 1998-07-28 | 1998-07-28 | プラズマcvd法による薄膜半導体の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049103A true JP2000049103A (ja) | 2000-02-18 |
JP3797642B2 JP3797642B2 (ja) | 2006-07-19 |
Family
ID=16864437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22766698A Expired - Fee Related JP3797642B2 (ja) | 1998-07-28 | 1998-07-28 | プラズマcvd法による薄膜半導体の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3797642B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011148659A (ja) * | 2010-01-22 | 2011-08-04 | Hitachi Zosen Corp | カーボンナノチューブ形成用cvd装置 |
JPWO2010010956A1 (ja) * | 2008-07-25 | 2012-01-05 | 株式会社アルバック | 薄膜太陽電池の製造装置および製造方法、ならびに薄膜太陽電池 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06128748A (ja) * | 1992-10-16 | 1994-05-10 | Canon Inc | マイクロ波プラズマcvd法による堆積膜形成方法及び堆積膜作製装置 |
JPH06204136A (ja) * | 1992-12-28 | 1994-07-22 | Canon Inc | 薄膜形成方法および薄膜形成装置および半導体素子 |
JPH07263734A (ja) * | 1994-03-25 | 1995-10-13 | Canon Inc | 光起電力素子 |
JPH07297427A (ja) * | 1994-04-28 | 1995-11-10 | Canon Inc | 光起電力素子の形成方法 |
JPH1084124A (ja) * | 1996-09-05 | 1998-03-31 | Canon Inc | 光起電力素子、並びにその製造方法及び装置 |
-
1998
- 1998-07-28 JP JP22766698A patent/JP3797642B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06128748A (ja) * | 1992-10-16 | 1994-05-10 | Canon Inc | マイクロ波プラズマcvd法による堆積膜形成方法及び堆積膜作製装置 |
JPH06204136A (ja) * | 1992-12-28 | 1994-07-22 | Canon Inc | 薄膜形成方法および薄膜形成装置および半導体素子 |
JPH07263734A (ja) * | 1994-03-25 | 1995-10-13 | Canon Inc | 光起電力素子 |
JPH07297427A (ja) * | 1994-04-28 | 1995-11-10 | Canon Inc | 光起電力素子の形成方法 |
JPH1084124A (ja) * | 1996-09-05 | 1998-03-31 | Canon Inc | 光起電力素子、並びにその製造方法及び装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010010956A1 (ja) * | 2008-07-25 | 2012-01-05 | 株式会社アルバック | 薄膜太陽電池の製造装置および製造方法、ならびに薄膜太陽電池 |
JP2011148659A (ja) * | 2010-01-22 | 2011-08-04 | Hitachi Zosen Corp | カーボンナノチューブ形成用cvd装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3797642B2 (ja) | 2006-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5523126A (en) | Method of continuously forming a large area functional deposited film by microwave PCVD | |
US20020016017A1 (en) | Process for producing a semiconductor device | |
JPH09256162A (ja) | マイクロ波プラズマcvd法を用いた膜堆積方法および膜堆積装置 | |
US6413794B1 (en) | Method of forming photovoltaic element | |
US6103138A (en) | Silicon-system thin film, photovoltaic device, method for forming silicon-system thin film, and method for producing photovoltaic device | |
JP3797642B2 (ja) | プラズマcvd法による薄膜半導体の作製方法 | |
JP3262899B2 (ja) | マイクロ波プラズマcvd法により大面積の機能性堆積膜を連続的に形成する方法及び装置 | |
JP3068963B2 (ja) | 堆積膜作製装置 | |
JPH10209479A (ja) | 半導体薄膜及び光起電力素子の作製装置 | |
JP3181121B2 (ja) | 堆積膜形成方法 | |
JP3255903B2 (ja) | 堆積膜形成方法および堆積膜形成装置 | |
JP2722115B2 (ja) | マイクロ波プラズマcvd法により大面積の機能性堆積膜を連続的に形成する方法及び装置 | |
JP2000349314A (ja) | 光起電力素子の製造方法 | |
JP2000192245A (ja) | マイクロ波プラズマcvd法による堆積膜形成方法 | |
JP3554314B2 (ja) | 堆積膜形成方法 | |
JP3658165B2 (ja) | 光電変換素子の連続製造装置 | |
JP2810529B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
JP3235896B2 (ja) | マイクロ波プラズマcvd法により大面積の機能性堆積 膜を連続的に形成する方法及び装置 | |
JPH06192839A (ja) | 堆積膜形成方法および堆積膜形成装置 | |
JP2810531B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
JP3902878B2 (ja) | 機能性堆積膜の形成装置 | |
JP2810533B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
JP3684012B2 (ja) | 光起電力素子の作製方法 | |
JP2001288573A (ja) | 堆積膜形成方法および堆積膜形成装置 | |
JPH0851228A (ja) | 光起電力素子の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |