JP2000042234A - 故障診断機能を有する乱数発生装置内蔵型遊技機制御用マイクロコンピュータ - Google Patents
故障診断機能を有する乱数発生装置内蔵型遊技機制御用マイクロコンピュータInfo
- Publication number
- JP2000042234A JP2000042234A JP10247705A JP24770598A JP2000042234A JP 2000042234 A JP2000042234 A JP 2000042234A JP 10247705 A JP10247705 A JP 10247705A JP 24770598 A JP24770598 A JP 24770598A JP 2000042234 A JP2000042234 A JP 2000042234A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- number generator
- data
- status register
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
ピュータに乱数発生装置を内蔵させると共に、故障診断
機能を持たせる。 【解決手段】 乱数発生装置用故障診断手段が診断の結
果正常と判断した時にはユーザーモードへ移行し、また
異常と判断した時には何らかの警告を発すると共にマイ
クロコンピュータ1をユーザーモードを移行しないよう
に処理するように構成された故障診断機能を有する乱数
発生装置内蔵型遊技機制御用マイクロコンピュータ及び
乱数発生装置用故障診断手段が乱数発生装置6のビット
変化を監視するように構成され、乱数発生装置6の所定
のビットデータが複数回の乱数取り出しにもかかわらず
変化しない場合に異常と判断し、ビットデータが所定回
数内で変化した時に正常と診断するように構成されてい
ることを特徴とする。
Description
れる乱数を発生する乱数発生装置を内蔵した遊技機制御
用のマイクロコンピュータにおいて、外部装置(一般に
は遊技場のホールコンピュータ、または遊技機制御用マ
イクロコンピュータが正規品か否かをチェックする照合
装置等が該当する)を使用せずに、遊技機を制御する遊
技機制御用マイクロコンピュータ自身が乱数発生装置が
正常に作動しているかどうかをチェックする故障診断機
能を有するものである。
(乗積合同法/混合合同法)やM系列等の様々な乱数発
生装置が使用されているが、スタート入賞口に入賞する
タイミングで当該乱数発生装置の出力を乱数とする方式
のものが知られている。しかしながら、マイコンに乱数
発生回路を内蔵させた遊技機用のマイコンチップは、市
場にはない。また、例えば中央処理装置(以下CPUと
いう)、ランダムアクセスメモリ(以下RAMとい
う)、リードオンリーメモリ(以下ROMという)、C
TC、並列入出力コントローラ(以下PIOという)、
シリアル入出力コントローラ(以下SIOという)等の
デバイスをワンチップ化したものをマイクロプロセッ
サ、またはマイクロコンピュータと呼称されているもの
は(以下マイコンという)、一般的にその内蔵したどの
デバイスが故障しているか、またはデバイスのどの機能
が不都合なのかを診断する目的で、出荷前の不良製品を
排除する為に必ずデバイスに対応したテスト回路が内蔵
されている。内蔵するデバイスの出力信号は、マイコン
の外部ピンに直接接続されることは無く、必ずテスト回
路に接続され、最終的にI/Oバッファを経由してマイ
コンの外部ピンへ伝達される。また同様に当該デバイス
への入力信号は、マイコンの外部ピンからI/Oバッフ
ァを経由してテスト回路に接続され、最終的に当該デバ
イスへと伝達される。したがって、マイコンは通常動作
するピン配列とは別に出荷前テストの為に、テストモー
ド用のピン配列を持ち、テストモード時には外部装置と
個々のデバイスが直接、信号の送受ができる様な形態に
なる。出荷前のマイコン検査には半導体テスタ等が使用
され、半導体テスタのプローブをマイコンの外部ピンに
接続し、テストベクタと呼称されるテストパターンをマ
イコンの外部ピンから入力し、その入力パターンに基づ
き、当該デバイスから返信される期待値とを比較して故
障の判定を行っている。
スタによる検査は、出荷前の実際の遊技機に組み込む以
前の不良品を検出する手段としては有効であるが、出荷
後、すなわち実際の遊技機に組み込まれ、通常使用によ
る時間的経過による劣化によって発生する不良品には対
処することはできない。乱数発生装置がマイコンに対し
て外部回路である場合には、乱数発生装置を操作して確
率を変造することが容易であり、外部装置である限り第
三者による変造行為を防止できない。そのために変造し
にくいように乱数発生装置をマイコンに内蔵することが
考えられるが、かかる場合に異常電流・電圧の発生やサ
ージ電流の発生等の要因により乱数発生装置のみが不良
となった場合には、不当な抽選状態(大当たり/中当た
り/小当たり/はずれ状態)に遷移する可能性が出てく
る。かかる不良を野放しにしておくことは、その台の遊
技者が不当又は過剰な利益、不利益を被ると共に、抽選
確率が所定レベルにないという理由で遊技機製造メーカ
ーの信用も毀損されることになる。
来技術の欠点に鑑みなされたもので、遊技機を制御する
遊技機制御用マイクロコンピュータに乱数発生装置を内
蔵させると共に、当該装置が正常に作動しているかどう
かをチェックする故障診断機能を持たせることを目的と
する。すなわち本発明は、内蔵された遊技機制御用のプ
ログラムが正規のものか否かの照合を行う機能を有する
遊技機制御用のマイクロコンピュータにおいて、乱数発
生装置を内蔵させると共に、該コンピュータの起動当初
に前記内蔵乱数発生装置が所定の正常に作動しているか
否かの故障診断を行うための乱数発生装置用故障診断手
段を内蔵させたものにおいて、前記乱数発生装置用故障
診断手段が診断の結果正常と判断した時にはユーザープ
ログラムモードへ移行し、また異常と判断した時には何
らかの警告を発すると共にマイクロコンピュータをユー
ザーモードへ移行しないように処理すように構成された
故障診断機能を有する乱数発生装置内蔵型遊技機制御用
マイクロコンピュータにより本目的を達成する。請求項
2の発明は、前記乱数発生装置用故障診断手段が、マイ
クロコンピュータ起動当初のブートモードにおいて作用
するように構成されたものであり、ユーザーモードでは
診断しないように構成された故障診断機能を有する乱数
発生装置内蔵型遊技機制御用マイクロコンピュータであ
る。請求項3の発明は、乱数発生装置用故障診断手段
が、予めマイクロコンピュータに内蔵された乱数発生装
置に関する診断用データ又は数式を内蔵しており、該内
蔵された診断用データ又は数式と乱数発生装置から出力
される乱数値とを比較することにより正常か否を診断す
るように構成された故障診断機能を有する乱数発生装置
内蔵型遊技機制御用マイクロコンピュータである。請求
項4の発明は、前記乱数発生装置用故障診断手段が、故
障診断用初期値データを乱数発生装置にロードし、その
後に発生する乱数値と内蔵された診断用データとを複数
回照合することにより正常か否かの診断を行うように構
成された故障診断機能を有する乱数発生装置内蔵型遊技
機制御用マイクロコンピュータである。請求項5の発明
はビット変化を監視する方式のもので、前記乱数発生装
置用故障診断手段が乱数発生装置のビット変化を監視す
るように構成され、乱数発生装置の所定のビットデータ
が複数回の乱数取り出しにもかかわらず変化しない場合
に異常と判断し、ビットデータが所定回数内で変化した
時に正常と診断するように構成された故障診断機能を有
する乱数発生装置内蔵型遊技機制御用マイクロコンピュ
ータである。請求項6の発明は、具体的なビット監視方
式を示すもので、乱数発生装置用故障診断手段が、乱数
発生装置を起動して最初の乱数データAと固有初期値デ
ータBとの排他的論理和を行い、その結果をステータス
レジスタ1に格納し、その後次の乱数データAiを取り
出し、該乱数データAiと固有初期値データBとの排他
的論理和を行いその結果をステータスレジスタ2に格納
し、該ステータスレジスタ1とステータスレジスタ2と
の排他的論理和を行いその結果をステータスレジスタ3
に格納し、前記ステータスレジスタ1とステータスレジ
スタ3の排他的論理和が”1”の場合に次の乱数A
i+1を取り出し、該乱数データAi+1と固有初期値
データBとの排他的論理和を行いステータスレジスタ1
へ格納すると共に前記ステータスレジスタ3との論理積
を行い、その結果が”1”の場合に正常と判断し、前記
ステータスレジスタ2に格納した後のステータスレジス
タ1とステータスレジスタ3の排他的論理和が”0”の
場合に新たな乱数データを取り出して該乱数データと固
有初期値データBとの排他的論理和を行いステータスレ
ジスタ2に格納して所定回数前記ステータスレジスタ1
とステータスレジスタ3の排他的論理和が”1”となる
ようにトライし、所定回数を越えてもステータスレジス
タ3の排他的論理和が”1”にならない場合に異常と判
断するというような方法にて診断するように構成された
乱数発生装置内蔵型遊技機制御用マイクロコンピュータ
である。
技機の起動当初すなわちブートモードにおいて乱数発生
装置用故障診断手段を作動する。故障診断手段には予
め、故障診断用の初期値データ、故障診断判定用データ
又は数式が組み込まれており、乱数発生装置かあら取り
出された乱数値とこれらのデータとを比較することによ
り乱数発生装置が正常に作動しているか否について診断
を行うことになる。その結果異常と判断された場合には
遊技機装置をユーザーモードへ移行させずに、停止状態
を維持させることになる。請求項5及び6のマイクロコ
ンピュータでは、乱数発生装置にはビットスクランブル
方式でビットデータを適宜読み込んで、乱数値を作成す
る方式のものもある。しかし、かかる場合に所定のビッ
トデータが固定された場合には、他のビットデータも固
定化されることを考慮し、乱数取り出し毎に所定のビッ
トデータが変化するか否について監視している。乱数の
場合は、ビットデータが連続して出力されることもあ
り、、所定回数ビットデータが変化するか否について診
断を行いビットデータ出力が破壊されているか否につい
て診断している。
に従って詳細に説明する。図1に示すものは本発明にか
かるマイクロコンピュータ(以下マイコンという)の概
略ブロック図であり、1は中央処理装置(以下CPUと
いう)であり、該CPU1はアドレスバス、データバ
ス、制御信号バスを介して遊技機制御用のプログラム5
aが格納されたユーザモード用のプログラムメモリ(R
OM)5、乱数発生装置6、該乱数発生装置6の乱数更
新用の初期値データ3aが格納されたユーザモード用デ
ータメモリ(RAM)3、モード制御用プログラム4
a、乱数発生装置故障診断プログラム4b及び乱数発生
装置制御プログラム4cが格納されたブート・モードで
アクセス可能なブートモード用の診断プログラムメモリ
(ROM)4、並びに故障診断判定用データ2a、故障
診断用初期値データ2b及びビットスクランブル設定デ
ータ2cが格納されたブートモード用データメモリ(R
AM)2が接続されている。そして、前記乱数発生装置
故障診断プログラム4b、乱数発生装置制御用プログラ
ム4c、故障診断判定用データ2a、初期値データ2
b、ビットスクランブル設置データ2c及び前記診断用
データメモリ2とで乱数発生装置用故障診断手段が構成
されている。
フローチャートに示すような機能を有する。すなわち、
遊技機始動当初(電源がONされるかリセット入力時)
は、ブートモードとし故障診断プログラム4bと乱数発
生装置制御プログラム4cとを起動させ、故障診断モー
ドとする。そして乱数発生装置故障診断プログラム4b
は、乱数発生装置6に初期値データを入力して乱数発生
させながら診断用データメモリ2に格納された故障診断
用判定データ2a等を読み込みながら当該装置6が正常
に乱数を発生しているか否かの診断を行い、診断の結果
障害が無いと判定した場合にはモードをユーザーモード
に切り替え遊技機制御用プログラムを起動させ、次のシ
ステムリセットまで診断モードへの移行を行わない。ま
た判定の結果障害がありと判断された場合にはユーザー
モードへ移行させずに装置を停止した状態に維持する。
いて説明する。本実施例では診断プログラムは2種類あ
り、単純な乱数データの比較方式とビット変化監視方式
とがある。まず最初にデータ比較方式について説明す
る。 データ比較方式 図3はデータ比較方式のフローチャートを示すもので、
故障診断モードにおいて、診断用データメモリ2に格納
されたビットスクランブルデータ2cを乱数発生装置6
にロードしてスクランブルデータに対応したビット配列
を乱数発生装置に設定する。次に故障診断用初期値デー
タ2bを乱数発生装置6にロードし、乱数発生装置6を
起動させる。そしてn個の乱数を乱数発生装置6から発
生させ、かかる複数個(n個)の乱数データと予め診断
用データメモリ2に格納された故障診断用判定データ2
aとを比較し、これらが完全に一致しているか否かの判
定を行い、もし、最初のデータ比較において一致しない
場合には、データは正常でないと判断して装置を停止し
た状態に維持する。データが全て一致している場合に
は、再び図2のAに戻りn個の乱数と判断用データとの
比較を都合m回行い、m回ともデータが一致する場合に
乱数発生装置6は正常であるとしてユーザーモードへ移
行させる。
診断を終了させてユーザモードへ移行させる手段として
無限ループタイプのビット監視方式のフローチャートを
示すものであり、故障診断モードにおいて前述同様に診
断用データメモリ2に格納されたビットスクランブルデ
ータ2cを乱数発生装置6にロードしてスクランブルデ
ータに対応したビット配列を乱数発生装置に設定する。
次に故障診断用初期値データ2bを乱数発生装置6にロ
ードし、乱数発生装置6を起動させる。
出し命令を出し、該乱数発生装置6から所定のビットデ
ータ”0”又は”1”を取り出し、該取り出しデータA
1と固有初期値データ(例えばオール”1”)Bとの排
他的論理和を行い、その結果をステータスレジスタ1に
格納する。次に乱数発生装置6に乱数取り出し命令を出
し、乱数発生装置6から所定のビットデータ”0”又
は”1”を取り出し、該取り出しデータA2と固有初期
値データ(例えばオール”1”)との排他的論理和を行
い、その結果をステータスレジスタ2に格納する。前記
ステータスレジスタ1に格納されたデータ”0”又は”
1”とステータスレジスタ2に格納されたデータ”0”
又は”1”との排他的論理和を行いその結果をステータ
スレジスタ3に格納する。
ータが”1”である時には次に進み、データが”0”の
場合にはステータスレジスタ1への格納後に戻り、乱数
発生装置6から乱数を取り出し、データA3と固有初期
値データ(例えばオール”1”)との排他的論理和を行
い、その結果をステータスレジスタ2に格納する。そし
て前記ステータスレジスタ1に格納されたデータ”0”
又は”1”とステータスレジスタ2に格納されたデー
タ”0”又は”1”との排他的論理和を行いその結果を
ステータスレジスタ3に格納し、該ステータスレジスタ
3のデータが”1”となるまで何度も繰り返す。
が”1”である時には、再び乱数発生装置6に乱数取り
出し命令を出し、所定のビットデータ”0”又は”1”
A3を取り出し、このデータをステータスレジスタ1に
格納し、該ステータスレジスタ1に格納されたデータ”
0”又は”1”とステータスレジスタ3に格納されたデ
ータ”1”との論理積を行いその結果が”1”か否かを
判断し、結果が”1”の時は乱数発生装置6のビットデ
ータは正常に作動しているとしてユーザーモードへ移行
し、結果が”0”の場合には、再び乱数発生装置6から
ビットデータを取り出してステータスレジスタ1に格納
し、ステータスレジスタ3のデータ”1”との論理積
が”1”となるまで所定回数乱数発生装置6から乱数デ
ータを取り出す。そして、本フローチャートには記載し
ていない、本フローチャートが試行回数をカウントして
おき、所定回数(例えば10回)試行しても論理積が”
1”にならない場合には乱数発生装置6は異常であると
判断し、診断モードから、停止モードへ移行する。
ビット変化監視方式において、より慎重に判断するため
に追加されるためのもので、 a:追加フロー1のみを図4に追加した場合 b:追加フロー2のみを図4に追加した場合 c:追加フロー1と追加フロー2とを図4に追加した場
合 とが考えられる。かかる機能を追加することにより診断
の性能及び安全性は高まるが、ブート処理時間は、図4
→a→b→cの順にかかるために、目的・用途により最
適なものを選択するのが良い。すなわち、追加フロー1
の場合は、前述図4のフローチャートにおいてステータ
スレジスタ3のデータが”1”となった場合に、1回目
の照合を終了し、改めてm回試行を繰り返し、m回とも
判定結果(ステータスレジスタ3のデータが”1”とな
る場合)に図4の次のステップに移行するように構成さ
れたものである。
ジスタ3のデータが”1”となった後の追加フローであ
り、新たな乱数の取り出しとステータスレジスタ3との
論理積が”1”になったら終了するのではなく、論理積
が”1”となったら図4のフローチャートのcに戻り、
m回試行を繰り返し、m回とも判定結果が”1”となっ
た場合に診断結果正常と判断することになる。その結果
前期cモードの場合は、mm試行を繰り返すこととな
る。
生装置内蔵型のマイクロコンピュータでは、乱数発生装
置の故障診断手段をも内蔵しているので、該マイクロコ
ンピュータが装着された遊技機がホールに設置され、経
時変化、異常電流、異常電圧又はサージ電流などの要因
によりマイクロコンピュータの乱数発生装置が故障し、
正常な乱数を発生できなくなってもその状態を検知する
ため、遊技者に不利な状況を与えずに済む。また乱数発
生装置を従来とは異なりマイクロコンピュータに内蔵す
るように構成したので、乱数発生装置に対する変造行為
を極力減らすことが可能となる。また本発明にかかる乱
数発生装置の診断装置は、単純な乱数データの比較方式
だけではなく、乱数発生装置のビットデータの変化を監
視するように構成しているために、乱数発生装置異常状
態を完全に把握することができる。
ブロック図である。
ャートである。
の診断方式(データ比較方式)の動作を説明するフロー
チャートである。
の診断方式(ビット変化監視方式)の動作を説明するフ
ローチャートである。
しの検査状況を示すフローチャートである。
Claims (6)
- 【請求項1】 内蔵された遊技機制御用のプログラムが
正規のものか否かの照合を行う機能を有する遊技機制御
用のマイクロコンピュータにおいて、乱数発生装置を内
蔵させると共に、該コンピュータの起動当初に前記内蔵
乱数発生装置が所定の正常に作動しているか否かの故障
診断を行うための乱数発生装置用故障診断手段を内蔵さ
せたものにおいて、前記乱数発生装置用故障診断手段が
診断の結果正常と判断した時にはユーザーモードへ移行
し、また異常と判断した時には何らかの警告を発すると
共にマイクロコンピュータをユーザーモードを移行しな
いように処理すように構成されていることを特徴とする
故障診断機能を有する乱数発生装置内蔵型遊技機制御用
マイクロコンピュータ。 - 【請求項2】 前記乱数発生装置用故障診断手段が、マ
イクロコンピュータ起動当初のブートモードにおいて作
用するように構成されていることを特徴とする請求項1
記載の故障診断機能を有する乱数発生装置内蔵型遊技機
制御用マイクロコンピュータ。 - 【請求項3】 前記乱数発生装置用故障診断手段が、予
めマイクロコンピュータに内蔵された乱数発生装置に関
する診断用データ又は数式を内蔵しており、該内蔵され
た診断用データ又は数式と乱数発生装置から出力される
乱数値とを比較することにより正常か否を診断するよう
に構成されていることを特徴とする請求項1又は2記載
の故障診断機能を有する乱数発生装置内蔵型遊技機制御
用マイクロコンピュータ。 - 【請求項4】 前記乱数発生装置用故障診断手段が、故
障診断用初期値データを乱数発生装置にロードし、その
後に発生する乱数値と内蔵された診断用データとを複数
回照合することにより正常か否かの診断を行うように構
成されていることを特徴とする請求項3記載の故障診断
機能を有する乱数発生装置内蔵型遊技機制御用マイクロ
コンピュータ。 - 【請求項5】 前記乱数発生装置用故障診断手段が乱数
発生装置のビット変化を監視するように構成され、乱数
発生装置の所定のビットデータが複数回の乱数取り出し
にもかかわらず変化しない場合に異常と判断し、ビット
データが所定回数内で変化した時に正常と診断するよう
に構成されていることを特徴とする請求項1又は2記載
の故障診断機能を有する乱数発生装置内蔵型遊技機制御
用マイクロコンピュータ。 - 【請求項6】 前記乱数発生装置用故障診断手段が、乱
数発生装置を起動して最初の乱数データA1と固有初期
値データBとの排他的論理和を行い、その結果をステー
タスレジスタ1に格納し、その後次の乱数データAiを
取り出し、該乱数データAiと固有初期値データBとの
排他的論理和を行いその結果をステータスレジスタ2に
格納し、該ステータスレジスタ1とステータスレジスタ
2との排他的論理和を行いその結果をステータスレジス
タ3に格納し、前記ステータスレジスタ1とステータス
レジスタ3の排他的論理和が”1”の場合に次の乱数A
i+1を取り出し、該乱数データAi+1と固有初期値
データBとの排他的論理和を行いステータスレジスタ1
へ格納すると共に前記ステータスレジスタ3との論理積
を行い、その結果が”1”の場合に正常と判断し、 前記ステータスレジスタ2に格納した後のステータスレ
ジスタ1とステータスレジスタ3の排他的論理和が”
0”の場合に新たな乱数データを取り出して該乱数デー
タと固有初期値データBとの排他的論理和を行いステー
タスレジスタ2に格納して所定回数前記ステータスレジ
スタ1とステータスレジスタ3の排他的論理和が”1”
となるようにトライし、所定回数を越えてもステータス
レジスタ3の排他的論理和が”1”にならない場合に異
常と判断するように構成されていることを特徴とする請
求項5記載の故障診断機能を有する乱数発生装置内蔵型
遊技機制御用マイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24770598A JP4291902B2 (ja) | 1998-07-29 | 1998-07-29 | 故障診断機能を有する乱数発生装置内蔵型遊技機制御用マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24770598A JP4291902B2 (ja) | 1998-07-29 | 1998-07-29 | 故障診断機能を有する乱数発生装置内蔵型遊技機制御用マイクロコンピュータ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000042234A true JP2000042234A (ja) | 2000-02-15 |
JP2000042234A5 JP2000042234A5 (ja) | 2005-10-27 |
JP4291902B2 JP4291902B2 (ja) | 2009-07-08 |
Family
ID=17167444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24770598A Expired - Fee Related JP4291902B2 (ja) | 1998-07-29 | 1998-07-29 | 故障診断機能を有する乱数発生装置内蔵型遊技機制御用マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4291902B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005168562A (ja) * | 2003-12-08 | 2005-06-30 | Samii Kk | 弾球遊技機におけるハード乱数監視装置 |
JP2006122370A (ja) * | 2004-10-29 | 2006-05-18 | Samii Kk | 遊技機 |
JP2008245956A (ja) * | 2007-03-30 | 2008-10-16 | Heiwa Corp | ハード乱数発生回路のエラー検出方法 |
JP2010263965A (ja) * | 2009-05-13 | 2010-11-25 | Takao Co Ltd | 弾球遊技機 |
US8638930B2 (en) | 2003-03-13 | 2014-01-28 | Leisure Electronics Technology Co., Ltd. | Random number verification method and random number verification apparatus |
JP2014166195A (ja) * | 2013-02-28 | 2014-09-11 | Sankyo Co Ltd | 遊技機 |
-
1998
- 1998-07-29 JP JP24770598A patent/JP4291902B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8638930B2 (en) | 2003-03-13 | 2014-01-28 | Leisure Electronics Technology Co., Ltd. | Random number verification method and random number verification apparatus |
JP2005168562A (ja) * | 2003-12-08 | 2005-06-30 | Samii Kk | 弾球遊技機におけるハード乱数監視装置 |
JP4569947B2 (ja) * | 2003-12-08 | 2010-10-27 | サミー株式会社 | 遊技機におけるハード乱数監視装置 |
JP2006122370A (ja) * | 2004-10-29 | 2006-05-18 | Samii Kk | 遊技機 |
JP4587457B2 (ja) * | 2004-10-29 | 2010-11-24 | サミー株式会社 | 遊技機 |
JP2008245956A (ja) * | 2007-03-30 | 2008-10-16 | Heiwa Corp | ハード乱数発生回路のエラー検出方法 |
JP2010263965A (ja) * | 2009-05-13 | 2010-11-25 | Takao Co Ltd | 弾球遊技機 |
JP2014166195A (ja) * | 2013-02-28 | 2014-09-11 | Sankyo Co Ltd | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP4291902B2 (ja) | 2009-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7340658B2 (en) | Technique for combining scan test and memory built-in self test | |
JPH04132095A (ja) | 冗長回路付メモリicの試験装置 | |
JP3795822B2 (ja) | 組込み自己テスト回路及び設計検証方法 | |
KR20070006806A (ko) | 내부 레지스터 인터페이스를 통한 하드웨어 해킹 방지 방법및 장치 | |
US6725407B2 (en) | Method and configuration for protecting data during a self-test of a microcontroller | |
US4183461A (en) | Fault-diagnosing method for an electronic computer | |
JP4291902B2 (ja) | 故障診断機能を有する乱数発生装置内蔵型遊技機制御用マイクロコンピュータ | |
JP4182740B2 (ja) | マイクロコンピュータ | |
JP2000042234A5 (ja) | ||
US7529999B2 (en) | Integrated circuit arrangement and method | |
KR20010070275A (ko) | 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법 | |
JP4482975B2 (ja) | 遊技機の不正検出装置 | |
JP2007020807A (ja) | 遊技制御装置 | |
JP4482316B2 (ja) | 遊技機制御用マイクロコンピュータ | |
JPH10328391A (ja) | 遊技台信号管理装置 | |
JP2004069642A (ja) | 半導体集積回路装置 | |
JP2601192B2 (ja) | 読取検査装置 | |
JP2720761B2 (ja) | 半導体集積回路試験装置 | |
JP2008264176A5 (ja) | ||
JP2003066124A (ja) | 半導体集積回路試験装置 | |
JP2906417B2 (ja) | マイクロコンピュータの試験方式 | |
JP4283373B2 (ja) | 遊技機の不正改造の検出が可能なセキュリティシステム | |
US6295239B1 (en) | Control apparatus for testing a random access memory | |
JP2011139934A5 (ja) | ||
Kapur et al. | The mutating metric for benchmarking test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090406 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150410 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |