JP2000040948A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP2000040948A JP2000040948A JP10208186A JP20818698A JP2000040948A JP 2000040948 A JP2000040948 A JP 2000040948A JP 10208186 A JP10208186 A JP 10208186A JP 20818698 A JP20818698 A JP 20818698A JP 2000040948 A JP2000040948 A JP 2000040948A
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- current
- gate
- emitter
- circulating current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明は、複数のスイッチング素子間の電流
バランスの悪化を防止して、所定の電力変換を確実に行
うことを目的とする。 【解決手段】 ゲート配線におけるゲート制御電源Ｖｇ
からみて各スイッチング素子Ｓ1 ，Ｓ2 のエミッタ
Ｅ1 ，Ｅ2 側にそれぞれ所定値の抵抗素子Ｒｅ1 ，Ｒｅ
2 を接続したことを特徴とする。
バランスの悪化を防止して、所定の電力変換を確実に行
うことを目的とする。 【解決手段】 ゲート配線におけるゲート制御電源Ｖｇ
からみて各スイッチング素子Ｓ1 ，Ｓ2 のエミッタ
Ｅ1 ，Ｅ2 側にそれぞれ所定値の抵抗素子Ｒｅ1 ，Ｒｅ
2 を接続したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換装置に関
し、特にこの装置に用いられる並列接続された複数の電
力用半導体素子のゲート配線構造に関するものである。
し、特にこの装置に用いられる並列接続された複数の電
力用半導体素子のゲート配線構造に関するものである。
【０００２】
【従来の技術】従来の電力変換装置としては、例えば、
図２に示すようなものがあり、並列接続された複数のス
イッチング素子（電力用半導体素子）を主体として構成
されている。同図において、直流電源Ｖｄの（＋）側Ｐ
と（−）側Ｎとの間にフィルタコンデンサＣＦが接続さ
れ、この接続点に負荷Ｌが接続されている。負荷Ｌの他
端は、並列接続されたスイッチング素子Ｓ1 ，Ｓ2 のコ
レクタＣ1 ，Ｃ2 側の共通接続点に接続されている。ス
イッチング素子Ｓ1 ，Ｓ2 のエミッタＥ1 ，Ｅ2側は直
流電源Ｖｄの（−）側Ｎに接続されている。負荷Ｌには
フリーホイーリングダイオードＤが図示の極性で接続さ
れている。両スイッチング素子Ｓ1 ，Ｓ2のゲート
Ｇ1 ，Ｇ2 には、それぞれゲート抵抗Ｒｇ1 ，Ｒｇ2 を
介してゲート制御電源Ｖｇが接続されている。例えば、
ＩＧＢＴ等のスイッチング素子では、ゲートＧ−エミッ
タＥ側に＋１５Ｖの電圧が印加されるとオンし、−１５
Ｖの電圧が印加されるとオフする。スイッチング素子Ｓ
1 ，Ｓ2 がオンすると、直流電源Ｖｄの（＋）側Ｐ→負
荷Ｌ→スイッチング素子Ｓ1 ，Ｓ2 のコレクタＣ1 ，Ｃ
2→スイッチング素子Ｓ1 ，Ｓ2 のエミッタＥ1 ，Ｅ2
→直流電源Ｖｄの（−）側Ｎの順に負荷電流が流れる。
スイッチング素子Ｓ1 ，Ｓ2 にオフ信号を与えると、素
子に流れていた電流はオフする。そのとき負荷Ｌに流れ
ていた電流はフリーホイーリングダイオードＤに流れ
る。このように、スイッチング素子Ｓ1 ，Ｓ2のオン・
オフの時間比率等を可変するチョッパ動作で所定の電力
変換が行われる。
図２に示すようなものがあり、並列接続された複数のス
イッチング素子（電力用半導体素子）を主体として構成
されている。同図において、直流電源Ｖｄの（＋）側Ｐ
と（−）側Ｎとの間にフィルタコンデンサＣＦが接続さ
れ、この接続点に負荷Ｌが接続されている。負荷Ｌの他
端は、並列接続されたスイッチング素子Ｓ1 ，Ｓ2 のコ
レクタＣ1 ，Ｃ2 側の共通接続点に接続されている。ス
イッチング素子Ｓ1 ，Ｓ2 のエミッタＥ1 ，Ｅ2側は直
流電源Ｖｄの（−）側Ｎに接続されている。負荷Ｌには
フリーホイーリングダイオードＤが図示の極性で接続さ
れている。両スイッチング素子Ｓ1 ，Ｓ2のゲート
Ｇ1 ，Ｇ2 には、それぞれゲート抵抗Ｒｇ1 ，Ｒｇ2 を
介してゲート制御電源Ｖｇが接続されている。例えば、
ＩＧＢＴ等のスイッチング素子では、ゲートＧ−エミッ
タＥ側に＋１５Ｖの電圧が印加されるとオンし、−１５
Ｖの電圧が印加されるとオフする。スイッチング素子Ｓ
1 ，Ｓ2 がオンすると、直流電源Ｖｄの（＋）側Ｐ→負
荷Ｌ→スイッチング素子Ｓ1 ，Ｓ2 のコレクタＣ1 ，Ｃ
2→スイッチング素子Ｓ1 ，Ｓ2 のエミッタＥ1 ，Ｅ2
→直流電源Ｖｄの（−）側Ｎの順に負荷電流が流れる。
スイッチング素子Ｓ1 ，Ｓ2 にオフ信号を与えると、素
子に流れていた電流はオフする。そのとき負荷Ｌに流れ
ていた電流はフリーホイーリングダイオードＤに流れ
る。このように、スイッチング素子Ｓ1 ，Ｓ2のオン・
オフの時間比率等を可変するチョッパ動作で所定の電力
変換が行われる。
【０００３】
【発明が解決しようとする課題】従来の電力変換装置に
おけるスイッチング素子の並列接続方法には、次のよう
な問題点がある。これを図３の並列接続部分の詳細図を
用いて説明する。スイッチング素子Ｓ1 ，Ｓ2 がオフす
ると、スイッチング素子Ｓ1 ，Ｓ2 には電流が流れない
が、両エミッタＥ1 ，Ｅ2 とその共通接続点Ｏの間には
配線のインダクタンスｌ1 ，ｌ2 があり、スイッチング
素子Ｓ1 ，Ｓ2 がオフした瞬間には図示の極性で電圧ｅ
ｌ1 ，ｅｌ2 が誘起される。もし、ｅｌ2 がｅｌ1 より
大きいとすれば、ゲート配線のエミッタ側の配線を通し
て図示の極性で循環電流Ｌｉが流れる。即ち、スイッチ
ング素子Ｓ1 ，Ｓ2 の電流はゼロでありながら配線には
電流が流れ続けることになる。このようにエミッタ側の
配線に電流が流れ続けた状態でスイッチング素子Ｓ1 ，
Ｓ2 が再度オンすると、スイッチング素子Ｓ1 ，Ｓ2の
電流バランスが悪くなる。またエミッタ側の配線に必要
以上の電流が流れるため、配線が発熱する等の問題が生
じていた。
おけるスイッチング素子の並列接続方法には、次のよう
な問題点がある。これを図３の並列接続部分の詳細図を
用いて説明する。スイッチング素子Ｓ1 ，Ｓ2 がオフす
ると、スイッチング素子Ｓ1 ，Ｓ2 には電流が流れない
が、両エミッタＥ1 ，Ｅ2 とその共通接続点Ｏの間には
配線のインダクタンスｌ1 ，ｌ2 があり、スイッチング
素子Ｓ1 ，Ｓ2 がオフした瞬間には図示の極性で電圧ｅ
ｌ1 ，ｅｌ2 が誘起される。もし、ｅｌ2 がｅｌ1 より
大きいとすれば、ゲート配線のエミッタ側の配線を通し
て図示の極性で循環電流Ｌｉが流れる。即ち、スイッチ
ング素子Ｓ1 ，Ｓ2 の電流はゼロでありながら配線には
電流が流れ続けることになる。このようにエミッタ側の
配線に電流が流れ続けた状態でスイッチング素子Ｓ1 ，
Ｓ2 が再度オンすると、スイッチング素子Ｓ1 ，Ｓ2の
電流バランスが悪くなる。またエミッタ側の配線に必要
以上の電流が流れるため、配線が発熱する等の問題が生
じていた。
【０００４】本発明は、上記に鑑みてなされたもので、
複数のスイッチング素子間の電流バランスの悪化を防止
して、所定の電力変換を確実に行うことができ、また配
線の不要な発熱を防止することができる電力変換装置を
提供することを目的とする。
複数のスイッチング素子間の電流バランスの悪化を防止
して、所定の電力変換を確実に行うことができ、また配
線の不要な発熱を防止することができる電力変換装置を
提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、出力電流が流れる並列接続
された複数のスイッチング素子の各ゲートに、ゲート制
御電源からそれぞれ制御電圧を印加するゲート配線を備
えた電力変換装置において、前記ゲート配線における前
記ゲート制御電源からみて前記各スイッチング素子のエ
ミッタ側にそれぞれ所定値の抵抗素子を接続してなるこ
とを要旨とする。この構成により、ゲート配線における
エミッタ側に所定値の抵抗素子を接続したことで、スイ
ッチング素子のオフ時に各エミッタとその共通接続点と
の間に配線インダクタンスで発生する誘起電圧により、
ゲート配線のエミッタ側を通して流れる循環電流が小さ
くなる。また、これとともに循環電流の時定数が短くな
って循環電流が早期に減衰する。この結果、スイッチン
グ素子の再度のオン時に複数のスイッチング素子間の電
流バランスの悪化が防止され、また配線に不要な発熱が
起きることがない。
に、請求項１記載の発明は、出力電流が流れる並列接続
された複数のスイッチング素子の各ゲートに、ゲート制
御電源からそれぞれ制御電圧を印加するゲート配線を備
えた電力変換装置において、前記ゲート配線における前
記ゲート制御電源からみて前記各スイッチング素子のエ
ミッタ側にそれぞれ所定値の抵抗素子を接続してなるこ
とを要旨とする。この構成により、ゲート配線における
エミッタ側に所定値の抵抗素子を接続したことで、スイ
ッチング素子のオフ時に各エミッタとその共通接続点と
の間に配線インダクタンスで発生する誘起電圧により、
ゲート配線のエミッタ側を通して流れる循環電流が小さ
くなる。また、これとともに循環電流の時定数が短くな
って循環電流が早期に減衰する。この結果、スイッチン
グ素子の再度のオン時に複数のスイッチング素子間の電
流バランスの悪化が防止され、また配線に不要な発熱が
起きることがない。
【０００６】請求項２記載の発明は、上記請求項１記載
の電力変換装置において、前記スイッチング素子は、前
記制御電圧によりチョッパ動作を行うことを要旨とす
る。この構成により、複数のスイッチング素子間の電流
バランスの悪化が防止されることで、チョッパ動作が高
精度に行われる。
の電力変換装置において、前記スイッチング素子は、前
記制御電圧によりチョッパ動作を行うことを要旨とす
る。この構成により、複数のスイッチング素子間の電流
バランスの悪化が防止されることで、チョッパ動作が高
精度に行われる。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図１
に基づいて説明する。なお、図１において前記図２にお
ける回路素子等と同一ないし均等のものは、前記と同一
符号を以って示し、重複した説明を省略する。まず、構
成を説明すると、本実施の形態の電力変換装置では、ゲ
ート制御電源Ｖｇからのゲート配線におけるスイッチン
グ素子Ｓ1 ，Ｓ2 のエミッタＥ1 ，Ｅ2 側にも所定値の
抵抗Ｒｅ1 ，Ｒｅ2 が接続されている。
に基づいて説明する。なお、図１において前記図２にお
ける回路素子等と同一ないし均等のものは、前記と同一
符号を以って示し、重複した説明を省略する。まず、構
成を説明すると、本実施の形態の電力変換装置では、ゲ
ート制御電源Ｖｇからのゲート配線におけるスイッチン
グ素子Ｓ1 ，Ｓ2 のエミッタＥ1 ，Ｅ2 側にも所定値の
抵抗Ｒｅ1 ，Ｒｅ2 が接続されている。
【０００８】次に、上述のように構成された電力変換装
置の作用を説明する。スイッチング素子Ｓ1 ，Ｓ2 のゲ
ート配線のエミッタＥ1 ，Ｅ2 側にも抵抗Ｒｅ1 ，Ｒｅ
2 を接続することで、前記図３を用いて説明したような
循環電流Ｌｉは、ゲート配線のエミッタ側抵抗Ｒｅ1 ，
Ｒｅ2 を介して流れるため大きな電流にはならない。ま
た、抵抗Ｒｅ1 ，Ｒｅ2 を通して流れるため、循環電流
Ｌｉの時定数も短く、直ぐに減衰するため、スイッチン
グ素子Ｓ1 ，Ｓ2 の次のオンまでには、完全にゼロにな
っている。例えば、配線インダクタンスを１μＨ、エミ
ッタ側抵抗Ｒｅ1 ，Ｒｅ2 を１Ωとすれば、時定数１μ
ｓで循環電流Ｌｉが減少する。そのため、並列接続時に
電流のバランスが悪化していくことは無い。また、不必
要な循環電流が流れないので、配線の発熱が不要に上昇
することはない。
置の作用を説明する。スイッチング素子Ｓ1 ，Ｓ2 のゲ
ート配線のエミッタＥ1 ，Ｅ2 側にも抵抗Ｒｅ1 ，Ｒｅ
2 を接続することで、前記図３を用いて説明したような
循環電流Ｌｉは、ゲート配線のエミッタ側抵抗Ｒｅ1 ，
Ｒｅ2 を介して流れるため大きな電流にはならない。ま
た、抵抗Ｒｅ1 ，Ｒｅ2 を通して流れるため、循環電流
Ｌｉの時定数も短く、直ぐに減衰するため、スイッチン
グ素子Ｓ1 ，Ｓ2 の次のオンまでには、完全にゼロにな
っている。例えば、配線インダクタンスを１μＨ、エミ
ッタ側抵抗Ｒｅ1 ，Ｒｅ2 を１Ωとすれば、時定数１μ
ｓで循環電流Ｌｉが減少する。そのため、並列接続時に
電流のバランスが悪化していくことは無い。また、不必
要な循環電流が流れないので、配線の発熱が不要に上昇
することはない。
【０００９】上述したように、本実施の形態によれば、
簡単な方法でスイッチング素子の並列接続時の電流バラ
ンスの悪化を防止することができる。また配線の不要な
発熱を防止することができる。なお、本実施の形態では
チョッパ動作で説明したが、インバータ等を構成する場
合でスイッチング素子を多数並列接続する場合にも本発
明は有効であることは明確である。また、本実施の形態
では、並列数を２で説明したが、２個以上の多数のスイ
ッチング素子を並列に接続する場合でも本発明は有効で
あることは明確である。
簡単な方法でスイッチング素子の並列接続時の電流バラ
ンスの悪化を防止することができる。また配線の不要な
発熱を防止することができる。なお、本実施の形態では
チョッパ動作で説明したが、インバータ等を構成する場
合でスイッチング素子を多数並列接続する場合にも本発
明は有効であることは明確である。また、本実施の形態
では、並列数を２で説明したが、２個以上の多数のスイ
ッチング素子を並列に接続する場合でも本発明は有効で
あることは明確である。
【００１０】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、ゲート配線におけるゲート制御電源からみ
て各スイッチング素子のエミッタ側にそれぞれ所定値の
抵抗素子を接続したため、循環電流が流れず、複数のス
イッチング素子間の電流バランスの悪化が防止されて、
所定の電力変換を確実に行うことができる。また配線の
不要な発熱を防止することができる。
明によれば、ゲート配線におけるゲート制御電源からみ
て各スイッチング素子のエミッタ側にそれぞれ所定値の
抵抗素子を接続したため、循環電流が流れず、複数のス
イッチング素子間の電流バランスの悪化が防止されて、
所定の電力変換を確実に行うことができる。また配線の
不要な発熱を防止することができる。
【００１１】請求項２記載の発明によれば、前記スイッ
チング素子は、前記制御電圧によりチョッパ動作を行う
ようにしたため、複数のスイッチング素子間の電流バラ
ンスの悪化が防止されることで、チョッパ動作が高精度
に行われて、所定の電力変換を確実に行うことができ
る。
チング素子は、前記制御電圧によりチョッパ動作を行う
ようにしたため、複数のスイッチング素子間の電流バラ
ンスの悪化が防止されることで、チョッパ動作が高精度
に行われて、所定の電力変換を確実に行うことができ
る。
【図１】本発明の実施の形態である電力変換装置の回路
図である。
図である。
【図２】従来の電力変換装置の回路図である。
【図３】上記従来例の問題点を説明するための部分回路
図である。
図である。
Ｅ1 ，Ｅ2 エミッタ Ｇ1 ，Ｇ2 ゲート Ｒｅ1 ，Ｒｅ2 エミッタ側抵抗 Ｒｇ1 ，Ｒｇ2 ゲート抵抗 Ｓ1 ，Ｓ2 スイッチング素子 Ｖｇ ゲート制御電源
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA04 AA20 BB11 BB57 DD03 DD13 FG05 XX04 XX18 5J055 AX11 AX15 BX16 CX07 DX09 DX22 DX55 DX73 DX83 EX04 EY01 EY05 EY10 EY12 EY29 GX01
Claims (2)
- 【請求項１】 出力電流が流れる並列接続された複数の
スイッチング素子の各ゲートに、ゲート制御電源からそ
れぞれ制御電圧を印加するゲート配線を備えた電力変換
装置において、前記ゲート配線における前記ゲート制御
電源からみて前記各スイッチング素子のエミッタ側にそ
れぞれ所定値の抵抗素子を接続してなることを特徴とす
る電力変換装置。 - 【請求項２】 前記スイッチング素子は、前記制御電圧
によりチョッパ動作を行うことを特徴とする請求項１記
載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208186A JP2000040948A (ja) | 1998-07-23 | 1998-07-23 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208186A JP2000040948A (ja) | 1998-07-23 | 1998-07-23 | 電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040948A true JP2000040948A (ja) | 2000-02-08 |
Family
ID=16552095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10208186A Pending JP2000040948A (ja) | 1998-07-23 | 1998-07-23 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007185089A (ja) * | 2006-01-04 | 2007-07-19 | General Electric Co <Ge> | 電気スイッチング装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684789U (ja) * | 1993-05-20 | 1994-12-02 | 株式会社明電舎 | Ｉｇｂｔのドライブ回路 |
| JPH08162935A (ja) * | 1994-12-08 | 1996-06-21 | Origin Electric Co Ltd | 半導体装置及び半導体回路 |
-
1998
- 1998-07-23 JP JP10208186A patent/JP2000040948A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684789U (ja) * | 1993-05-20 | 1994-12-02 | 株式会社明電舎 | Ｉｇｂｔのドライブ回路 |
| JPH08162935A (ja) * | 1994-12-08 | 1996-06-21 | Origin Electric Co Ltd | 半導体装置及び半導体回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007185089A (ja) * | 2006-01-04 | 2007-07-19 | General Electric Co <Ge> | 電気スイッチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8610485B2 (en) | Gate drive circuit | |
| JP2003069401A (ja) | 半導体電力変換装置 | |
| US7212063B2 (en) | Half-bridge circuit with phase output | |
| JPH0923664A (ja) | インバータ装置 | |
| JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP4847707B2 (ja) | 電力用半導体装置 | |
| CN108123707B (zh) | 开关电路 | |
| JP2000040948A (ja) | 電力変換装置 | |
| JPH1023744A (ja) | 電力変換器及びその制御装置 | |
| JP2000089838A (ja) | 制御回路 | |
| JP2001016865A (ja) | 電流検出機能付き三相インバータ装置 | |
| US7215093B2 (en) | Motor drive circuit and motor drive method that can positively perform a brake operation | |
| JP7151569B2 (ja) | ゲート駆動回路 | |
| JP2004056977A (ja) | パワーデバイス駆動回路 | |
| JPH1042548A (ja) | 半導体電力変換装置 | |
| US10084439B2 (en) | Driver circuit | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP4631409B2 (ja) | 半導体スイッチ回路 | |
| JP4074991B2 (ja) | 交流−交流電力変換装置 | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPH09130217A (ja) | 半導体装置 | |
| JP2003169465A (ja) | ゲート駆動回路、および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |