JP2000036586A - 抵抗性負荷を有するソリッドステ―ト光学的撮像ピクセル - Google Patents
抵抗性負荷を有するソリッドステ―ト光学的撮像ピクセルInfo
- Publication number
- JP2000036586A JP2000036586A JP11178425A JP17842599A JP2000036586A JP 2000036586 A JP2000036586 A JP 2000036586A JP 11178425 A JP11178425 A JP 11178425A JP 17842599 A JP17842599 A JP 17842599A JP 2000036586 A JP2000036586 A JP 2000036586A
- Authority
- JP
- Japan
- Prior art keywords
- radiation
- resistive element
- sensitive resistive
- pixel
- sensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title abstract description 11
- 239000007787 solid Substances 0.000 title description 2
- 230000005855 radiation Effects 0.000 claims abstract description 78
- 239000003990 capacitor Substances 0.000 claims abstract description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 14
- 210000000746 body region Anatomy 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 6
- 230000005284 excitation Effects 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 12
- 238000005286 illumination Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＯＳイメージアレイにおけるピクセルの
光学的フィルファクタを増加させた改良したイメージセ
ンサーを提供する。 【解決手段】 入射する放射量に応答して抵抗値が変化
する放射感応性抵抗性要素を使用するピクセルを具備す
るＣＭＯＳイメージセンサーが提供される。該抵抗性要
素はポリシリコン等の適宜ドープした多結晶半導体物質
から構成されている。該ピクセルは半導体装置上に設け
られており、感光性抵抗性要素は第一層上に設けられて
おり且つピクセルと関連するトランジスタは第二層上に
設けられている。このようなピクセルに対して、フィル
ファクタは１００％に近づくことが可能である。
光学的フィルファクタを増加させた改良したイメージセ
ンサーを提供する。 【解決手段】 入射する放射量に応答して抵抗値が変化
する放射感応性抵抗性要素を使用するピクセルを具備す
るＣＭＯＳイメージセンサーが提供される。該抵抗性要
素はポリシリコン等の適宜ドープした多結晶半導体物質
から構成されている。該ピクセルは半導体装置上に設け
られており、感光性抵抗性要素は第一層上に設けられて
おり且つピクセルと関連するトランジスタは第二層上に
設けられている。このようなピクセルに対して、フィル
ファクタは１００％に近づくことが可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、ソリッドステート
イメージャ（撮像器）用のピクセル構成に関するもので
ある。更に詳細には、本発明は、１個又はそれ以上のア
クセストランジスタと、該アクセストランジスタの上方
に位置されている感光性抵抗性負荷とを具備するピクセ
ル構成に関するものである。
イメージャ（撮像器）用のピクセル構成に関するもので
ある。更に詳細には、本発明は、１個又はそれ以上のア
クセストランジスタと、該アクセストランジスタの上方
に位置されている感光性抵抗性負荷とを具備するピクセ
ル構成に関するものである。
【０００２】
【従来の技術】ＣＭＯＳ画像センサーは、現在、電荷結
合素子（ＣＣＤ）イメージセンサーと競争しうるものと
なっている。潜在的な適用例としては、デジタルカメ
ラ、自動車用の夜間運転用ディスプレイ、及び文書キャ
プチャ及び視覚的通信用のコンピュータ周辺機器等があ
る。
合素子（ＣＣＤ）イメージセンサーと競争しうるものと
なっている。潜在的な適用例としては、デジタルカメ
ラ、自動車用の夜間運転用ディスプレイ、及び文書キャ
プチャ及び視覚的通信用のコンピュータ周辺機器等があ
る。
【０００３】１９７０年代以来、ＣＣＤアレイは電子的
イメージセンサー市場を支配している。ＣＣＤアレイは
量子効率、光学的フィルファクタ（検知用に使用される
ピクセルの割合）、電荷転送効率、読出速度、読出ノイ
ズ、ダイナミックレンジ等を包含する最も重要な基準に
おいてＣＭＯＳアレイセンサーを凌ぐものであった。然
しながら、ＣＭＯＳ技術における着実な改良（益々小型
化する装置寸法を含む）は、ＣＭＯＳイメージセンサー
を競争力のあるものとさせている。更に、ＣＣＤ技術と
比較して、ＣＭＯＳ技術は電力消費が低く、機能度が高
く、且つ潜在的にコストが低いものである。研究者は、
現在のところ、（ａ）集積化したタイミング及び制御エ
レクトロニクス、（ｂ）センサーアレイ、（ｃ）信号処
理エレクトロニクス、（ｄ）アナログ・デジタル変換
器、（ｅ）インターフェースエレクトロニクスを具備す
る単一チップのＣＭＯＳカメラをもくろんでいる。例え
ば、Ｆｏｓｓｕｍ著「ＣＭＯＳイメージセンサー：１個
のチップの上の電子カメラ（ＣＭＯＳ Ｉｍａｇｅ Ｓ
ｅｎｓｏｒｓ： Ｅｌｅｃｔｒｏｎｉｃ Ｃａｍｅｒａ
Ｏｎ Ａ Ｃｈｉｐ）」、ＩＥＤＭ・テクニカル・ダ
イジェスト、１７−２５頁、１９９５年１２月の文献を
参照すると良く、尚該文献を引用によって本明細書に取
込む。
イメージセンサー市場を支配している。ＣＣＤアレイは
量子効率、光学的フィルファクタ（検知用に使用される
ピクセルの割合）、電荷転送効率、読出速度、読出ノイ
ズ、ダイナミックレンジ等を包含する最も重要な基準に
おいてＣＭＯＳアレイセンサーを凌ぐものであった。然
しながら、ＣＭＯＳ技術における着実な改良（益々小型
化する装置寸法を含む）は、ＣＭＯＳイメージセンサー
を競争力のあるものとさせている。更に、ＣＣＤ技術と
比較して、ＣＭＯＳ技術は電力消費が低く、機能度が高
く、且つ潜在的にコストが低いものである。研究者は、
現在のところ、（ａ）集積化したタイミング及び制御エ
レクトロニクス、（ｂ）センサーアレイ、（ｃ）信号処
理エレクトロニクス、（ｄ）アナログ・デジタル変換
器、（ｅ）インターフェースエレクトロニクスを具備す
る単一チップのＣＭＯＳカメラをもくろんでいる。例え
ば、Ｆｏｓｓｕｍ著「ＣＭＯＳイメージセンサー：１個
のチップの上の電子カメラ（ＣＭＯＳ Ｉｍａｇｅ Ｓ
ｅｎｓｏｒｓ： Ｅｌｅｃｔｒｏｎｉｃ Ｃａｍｅｒａ
Ｏｎ Ａ Ｃｈｉｐ）」、ＩＥＤＭ・テクニカル・ダ
イジェスト、１７−２５頁、１９９５年１２月の文献を
参照すると良く、尚該文献を引用によって本明細書に取
込む。
【０００４】ＣＣＤアレイは、ピクセル毎にＣＣＤアレ
イ内部から周辺装置へアナログ電荷パケットをシフトさ
せることによって全てのイメージデータが読取られると
いう点で制限されている。ＣＣＤアレイのピクセルはラ
ンダムにアドレス可能なものではない。更に、電圧、容
量及び処理拘束条件のために、ＣＣＤアレイはＣＭＯＳ
集積回路において可能なレベルで集積化するのに適した
ものではない。従って、ＣＣＤセンサーに対して必要と
される何等かの補充的な処理回路（例えば、センサーに
関連する情報を格納するためのメモリ）は、通常、別の
チップの上に設けなければならない。このことは、勿
論、システムのコストを増加させる。
イ内部から周辺装置へアナログ電荷パケットをシフトさ
せることによって全てのイメージデータが読取られると
いう点で制限されている。ＣＣＤアレイのピクセルはラ
ンダムにアドレス可能なものではない。更に、電圧、容
量及び処理拘束条件のために、ＣＣＤアレイはＣＭＯＳ
集積回路において可能なレベルで集積化するのに適した
ものではない。従って、ＣＣＤセンサーに対して必要と
される何等かの補充的な処理回路（例えば、センサーに
関連する情報を格納するためのメモリ）は、通常、別の
チップの上に設けなければならない。このことは、勿
論、システムのコストを増加させる。
【０００５】図１に示したように（平面図において）及
び上掲したＦｏｓｓｕｍの文献に記載されているよう
に、従来のＣＭＯＳピクセルは、１個又は２個のパスト
ランジスタ５及び７（ポリシリコンゲートストリップと
して示してある）及び接合ダイオード１１（半導体基板
内の拡散領域として示してある）を有している。信号が
どのようにして読取られるかに拘らずに（電荷又は電圧
検知、能動的又は受動的ホトダイオード）、ピクセルの
動作の原理は光による逆バイアスされた接合容量変調に
基づくものである。プレチャージした（逆バイアスし
た）接合の空乏領域内に吸収されたホトンが電子・正孔
対を発生し、それがコンデンサを放電する。より大きな
接合はより多くのホトンを回収し且つより感度が高い
が、センサーの分解能を減少させる（何故ならば、使用
可能な表面積上により少ない数のピクセルを配置させる
に過ぎないからである）。接合寸法の下限は光の回折限
界である。
び上掲したＦｏｓｓｕｍの文献に記載されているよう
に、従来のＣＭＯＳピクセルは、１個又は２個のパスト
ランジスタ５及び７（ポリシリコンゲートストリップと
して示してある）及び接合ダイオード１１（半導体基板
内の拡散領域として示してある）を有している。信号が
どのようにして読取られるかに拘らずに（電荷又は電圧
検知、能動的又は受動的ホトダイオード）、ピクセルの
動作の原理は光による逆バイアスされた接合容量変調に
基づくものである。プレチャージした（逆バイアスし
た）接合の空乏領域内に吸収されたホトンが電子・正孔
対を発生し、それがコンデンサを放電する。より大きな
接合はより多くのホトンを回収し且つより感度が高い
が、センサーの分解能を減少させる（何故ならば、使用
可能な表面積上により少ない数のピクセルを配置させる
に過ぎないからである）。接合寸法の下限は光の回折限
界である。
【０００６】図示した如く、アクセストランジスタ５及
び７及び接合ダイオード１１がシリコン基板表面上にお
いて基本的に同一の面内において並置して配設されてい
る。与えられた技術における接合の容量はその寸法を変
化させることによって所要の値に容易に設定することが
可能であるので、ピクセル寸法はほぼ接合の寸法によっ
て予め決定される。ピクセル寸法はアクセストランジス
タをより小さくすることによって僅かに減少させること
が可能であり、且つそれによって光学的フィルファクタ
（全ピクセル区域に対するピクセルアクティブ（活性）
区域の比）を増加させるが、該トランジスタは尚且つフ
ィルファクタを制限する。
び７及び接合ダイオード１１がシリコン基板表面上にお
いて基本的に同一の面内において並置して配設されてい
る。与えられた技術における接合の容量はその寸法を変
化させることによって所要の値に容易に設定することが
可能であるので、ピクセル寸法はほぼ接合の寸法によっ
て予め決定される。ピクセル寸法はアクセストランジス
タをより小さくすることによって僅かに減少させること
が可能であり、且つそれによって光学的フィルファクタ
（全ピクセル区域に対するピクセルアクティブ（活性）
区域の比）を増加させるが、該トランジスタは尚且つフ
ィルファクタを制限する。
【０００７】検知器／センサーを包含する電子コンポー
ネントを更に小型化する上で、現在のＣＭＯＳ光検知器
ピクセル構成は著しい限界を提示している。
ネントを更に小型化する上で、現在のＣＭＯＳ光検知器
ピクセル構成は著しい限界を提示している。
【０００８】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、ＣＭＯＳイメージアレイにおけるピクセル
の光学的フィルファクタを増加させる改良したイメージ
センサーを提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、ＣＭＯＳイメージアレイにおけるピクセル
の光学的フィルファクタを増加させる改良したイメージ
センサーを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、センサー表面
上において占有する面積を減少させたピクセルを有する
イメージセンサーを提供している。このようなピクセル
は１個又はそれ以上のアクセストランジスタと、感光性
抵抗性要素とを有している。この要素は、アクセストラ
ンジスタの上方のチップ上のレベルに形成することが可
能であり、それによって積層した配列を与え、ピクセル
の表面積は感光性要素によってより完全に占有される。
幾つかのピクセルデザイン即ち構成においては、フィル
ファクタは約１００％に近づくことが可能である。
上において占有する面積を減少させたピクセルを有する
イメージセンサーを提供している。このようなピクセル
は１個又はそれ以上のアクセストランジスタと、感光性
抵抗性要素とを有している。この要素は、アクセストラ
ンジスタの上方のチップ上のレベルに形成することが可
能であり、それによって積層した配列を与え、ピクセル
の表面積は感光性要素によってより完全に占有される。
幾つかのピクセルデザイン即ち構成においては、フィル
ファクタは約１００％に近づくことが可能である。
【００１０】本発明の１つの特定の側面は半導体基板上
に形成した感光性ピクセルである。このピクセルは、以
下の特徴、即ち（ａ）第一レベルに位置させた少なくと
も１個のアクセストランジスタ、（ｂ）第二レベルに位
置されており且つ該アクセストランジスタへ結合されて
いる放射感応性抵抗性要素を有するものとして特性づけ
ることが可能である。該放射感応性抵抗性要素は、通
常、放射に対してアクセス可能な露出表面を有してお
り、従って該放射感応性抵抗性要素は、該ピクセルが所
定の強度の放射に露光された場合に抵抗値が変化する。
に形成した感光性ピクセルである。このピクセルは、以
下の特徴、即ち（ａ）第一レベルに位置させた少なくと
も１個のアクセストランジスタ、（ｂ）第二レベルに位
置されており且つ該アクセストランジスタへ結合されて
いる放射感応性抵抗性要素を有するものとして特性づけ
ることが可能である。該放射感応性抵抗性要素は、通
常、放射に対してアクセス可能な露出表面を有してお
り、従って該放射感応性抵抗性要素は、該ピクセルが所
定の強度の放射に露光された場合に抵抗値が変化する。
【００１１】該放射感応性抵抗性要素は、第一固有抵抗
（抵抗率）を具備する本体領域を有することが可能であ
り且つ該第一固有抵抗より低い第二固有抵抗を持った２
個のヘッド領域によって跨座されている。好適実施例に
おいては、該放射感応性抵抗性要素は最大で約１×１０
18原子数／ｃｍ3のドーパント濃度を有するドープした
ポリシリコンである。多くの適用例に対して、該放射感
応性抵抗性要素は暗所において少なくとも１ギガオーム
の抵抗値を有している。
（抵抗率）を具備する本体領域を有することが可能であ
り且つ該第一固有抵抗より低い第二固有抵抗を持った２
個のヘッド領域によって跨座されている。好適実施例に
おいては、該放射感応性抵抗性要素は最大で約１×１０
18原子数／ｃｍ3のドーパント濃度を有するドープした
ポリシリコンである。多くの適用例に対して、該放射感
応性抵抗性要素は暗所において少なくとも１ギガオーム
の抵抗値を有している。
【００１２】該感光性ピクセルは、それが増幅器を有す
るか否かに依存して、受動的ピクセル又は能動的ピクセ
ルとして構成することが可能である。該ピクセルの受動
的構成は、該放射性感応性抵抗性要素を介して接続した
プレートを具備するコンデンサを有しており、それによ
り該放射感応性抵抗要素へ入射する放射量が該コンデン
サが放電する速度を制御する。該ピクセルの能動的構成
は、該放射感応性抵抗性要素を包含する利得制御ループ
を具備するオペアンプを有しており、それにより該オペ
アンプの利得は該放射感応性抵抗性要素へ入射する放射
の関数である。本発明の感光性ピクセルの好適な適用例
は、デジタルカメラ又はビデオ装置において使用される
ＣＭＯＳイメージャ（撮像器）等の撮像器に関連するも
のである。このような適用例に対する装置は、このよう
な複数個のピクセルからアレイを有することが可能であ
り、それは該検知器が露光された物理的励起を表わす出
力信号を供給する。集約的に、これらの出力信号はイメ
ージ即ち画像を画定する。好適には、本撮像器は、複数
個のピクセルからなるアレイからアナログ出力信号を受
取るアナログ・デジタル変換器を有している。集積回路
は単一の半導体基板上において該検知器からなるアレイ
と該アナログ・デジタル変換器とを有することが可能で
ある。好適には、該アレイのピクセルは別々にアドレス
することが可能である。
るか否かに依存して、受動的ピクセル又は能動的ピクセ
ルとして構成することが可能である。該ピクセルの受動
的構成は、該放射性感応性抵抗性要素を介して接続した
プレートを具備するコンデンサを有しており、それによ
り該放射感応性抵抗要素へ入射する放射量が該コンデン
サが放電する速度を制御する。該ピクセルの能動的構成
は、該放射感応性抵抗性要素を包含する利得制御ループ
を具備するオペアンプを有しており、それにより該オペ
アンプの利得は該放射感応性抵抗性要素へ入射する放射
の関数である。本発明の感光性ピクセルの好適な適用例
は、デジタルカメラ又はビデオ装置において使用される
ＣＭＯＳイメージャ（撮像器）等の撮像器に関連するも
のである。このような適用例に対する装置は、このよう
な複数個のピクセルからアレイを有することが可能であ
り、それは該検知器が露光された物理的励起を表わす出
力信号を供給する。集約的に、これらの出力信号はイメ
ージ即ち画像を画定する。好適には、本撮像器は、複数
個のピクセルからなるアレイからアナログ出力信号を受
取るアナログ・デジタル変換器を有している。集積回路
は単一の半導体基板上において該検知器からなるアレイ
と該アナログ・デジタル変換器とを有することが可能で
ある。好適には、該アレイのピクセルは別々にアドレス
することが可能である。
【００１３】本発明の更に別の側面は物体のイメージ即
ち画像を発生するシステムを提供している。このシステ
ムは上述した構造を有するピクセル及び該ピクセルの出
力から発生するイメージ即ち画像を出力する１個又はそ
れ以上のコンポーネントを有するイメージャ即ち撮像器
を有している。該イメージは、例えばデジタルカメラの
場合には写真とすることが可能である。該出力装置は、
例えば、コンピュータディスプレイ装置とすることが可
能である。
ち画像を発生するシステムを提供している。このシステ
ムは上述した構造を有するピクセル及び該ピクセルの出
力から発生するイメージ即ち画像を出力する１個又はそ
れ以上のコンポーネントを有するイメージャ即ち撮像器
を有している。該イメージは、例えばデジタルカメラの
場合には写真とすることが可能である。該出力装置は、
例えば、コンピュータディスプレイ装置とすることが可
能である。
【００１４】
【発明の実施の形態】本発明を、以下に説明する幾つか
の好適実施例を参照して説明する。特に、本発明を、特
定のセンサーピクセル構成及び２，３の変形例を参照し
て説明する。理解すべきことであるが、本発明は、これ
らの実施例に限定されるべきものではない。例えば、ピ
クセル構成を２トランジスタ「アクティブ（活性）」ピ
クセル構成として説明するが、それは、原理的には、例
えば受動的ピクセル構成等のその他の構成に対しても適
用可能なものである。
の好適実施例を参照して説明する。特に、本発明を、特
定のセンサーピクセル構成及び２，３の変形例を参照し
て説明する。理解すべきことであるが、本発明は、これ
らの実施例に限定されるべきものではない。例えば、ピ
クセル構成を２トランジスタ「アクティブ（活性）」ピ
クセル構成として説明するが、それは、原理的には、例
えば受動的ピクセル構成等のその他の構成に対しても適
用可能なものである。
【００１５】一般的には、本発明のピクセルは、放射感
応性抵抗性要素を使用しており、その場合に、該要素の
抵抗値はそれに入射する放射量に応答して変化する。該
抵抗性要素は、例えばポリシリコン等の適宜にドープし
た多結晶半導体物質から構成することが可能である。１
つの重要な適用例においては、該ピクセルは半導体装置
上に設けるものであって、その場合に該感光性抵抗性要
素は第一層上に設け且つそのピクセルと関連するトラン
ジスタは第二層上に設けるものである。能動的要素（ト
ランジスタ）及び受動的要素（コンデンサ、感光性要
素）は異なる面に配設することが可能であるので、ピク
セルのレイアウトは、受動的要素を能動的要素の上方に
配置させることによってコンパクト化させることが可能
である。即ち、該ピクセルのフィルファクタを増加させ
ることが可能であり、即ち、感光性要素によって占有さ
れる全ピクセル面積の百分率を増加させることが可能で
ある。幾つかの実施例においては、フィルファクタは約
１００％へ増加させることが可能である。このことはよ
り小さなピクセルの寸法とし及び／又は単位ピクセル寸
法当たりより多くの感光性ピクセルとすることを可能と
する。
応性抵抗性要素を使用しており、その場合に、該要素の
抵抗値はそれに入射する放射量に応答して変化する。該
抵抗性要素は、例えばポリシリコン等の適宜にドープし
た多結晶半導体物質から構成することが可能である。１
つの重要な適用例においては、該ピクセルは半導体装置
上に設けるものであって、その場合に該感光性抵抗性要
素は第一層上に設け且つそのピクセルと関連するトラン
ジスタは第二層上に設けるものである。能動的要素（ト
ランジスタ）及び受動的要素（コンデンサ、感光性要
素）は異なる面に配設することが可能であるので、ピク
セルのレイアウトは、受動的要素を能動的要素の上方に
配置させることによってコンパクト化させることが可能
である。即ち、該ピクセルのフィルファクタを増加させ
ることが可能であり、即ち、感光性要素によって占有さ
れる全ピクセル面積の百分率を増加させることが可能で
ある。幾つかの実施例においては、フィルファクタは約
１００％へ増加させることが可能である。このことはよ
り小さなピクセルの寸法とし及び／又は単位ピクセル寸
法当たりより多くの感光性ピクセルとすることを可能と
する。
【００１６】本発明は特定の物理的メカニズムに制限さ
れるべきものではないが、多くの実施例において、本発
明の放射感応性抵抗性要素は適宜の波長の放射に対して
露光された場合に固有抵抗を減少させる。このことは、
抵抗性要素のバンドギャップエネルギに等しいか又はそ
れより大きなエネルギのホトンが電荷キャリアをそれら
が移動可能であるエネルギバンドへ促進させることを認
識することによって理解することが可能である。従っ
て、放射に対する露光は放射感応性抵抗性要素内の移動
可能な電荷キャリアの数を増加させ、それによって導電
度を増加させる（固有抵抗を減少させる）。
れるべきものではないが、多くの実施例において、本発
明の放射感応性抵抗性要素は適宜の波長の放射に対して
露光された場合に固有抵抗を減少させる。このことは、
抵抗性要素のバンドギャップエネルギに等しいか又はそ
れより大きなエネルギのホトンが電荷キャリアをそれら
が移動可能であるエネルギバンドへ促進させることを認
識することによって理解することが可能である。従っ
て、放射に対する露光は放射感応性抵抗性要素内の移動
可能な電荷キャリアの数を増加させ、それによって導電
度を増加させる（固有抵抗を減少させる）。
【００１７】一般的に、本発明の放射感応性抵抗性要素
は、ピクセルアレイを製造するプロセスと両立性を有す
る半導体物質から構成する。シリコンをベースとした構
造における抵抗性要素に対する適切な物質はドープした
ポリシリコンである。幾つかの適用例に対するその他の
適切な物質としてはゲルマニウム及びガリウム砒素等が
ある。好適実施例においては、該抵抗性要素は、例えば
ボロン、燐、砒素等のドーパントで約５×１０17と５×
１０19原子数／ｃｍ3の間の濃度へドープしたポリシリ
コンである。感光性抵抗体内における酸素注入は、固有
抵抗を向上させるために使用することが可能である。
は、ピクセルアレイを製造するプロセスと両立性を有す
る半導体物質から構成する。シリコンをベースとした構
造における抵抗性要素に対する適切な物質はドープした
ポリシリコンである。幾つかの適用例に対するその他の
適切な物質としてはゲルマニウム及びガリウム砒素等が
ある。好適実施例においては、該抵抗性要素は、例えば
ボロン、燐、砒素等のドーパントで約５×１０17と５×
１０19原子数／ｃｍ3の間の濃度へドープしたポリシリ
コンである。感光性抵抗体内における酸素注入は、固有
抵抗を向上させるために使用することが可能である。
【００１８】ドーパント濃度及び導電型はポリシリコン
の固有抵抗に直接的に影響を与える。従って、該抵抗体
の全体的な抵抗値はその寸法とドーパント濃度とによっ
て決定される。好適には、「暗所」抵抗値は所望の波長
の入射する放射の全てを吸収するような態様で寸法形成
した感光性抵抗性要素に対してギガオーム範囲内のもの
である。好適には、高強度の光に対する露光と暗所との
間の固有抵抗値の変化は少なくとも約１０：１であり、
且つ、より好適には、低照明レベルに対しては少なくと
も約２０：１である。このことは、ピクセルがほとんど
の適用例に対して適切な感度を有することを確保する。
勿論、より低いレベルの許容可能な固有抵抗値変化は、
ピクセルアレイにおける固有抵抗値の変化を検知するた
めに使用するメカニズムのタイプに依存する。検知要素
における改良は上の値を減少させることを可能とする場
合がある。
の固有抵抗に直接的に影響を与える。従って、該抵抗体
の全体的な抵抗値はその寸法とドーパント濃度とによっ
て決定される。好適には、「暗所」抵抗値は所望の波長
の入射する放射の全てを吸収するような態様で寸法形成
した感光性抵抗性要素に対してギガオーム範囲内のもの
である。好適には、高強度の光に対する露光と暗所との
間の固有抵抗値の変化は少なくとも約１０：１であり、
且つ、より好適には、低照明レベルに対しては少なくと
も約２０：１である。このことは、ピクセルがほとんど
の適用例に対して適切な感度を有することを確保する。
勿論、より低いレベルの許容可能な固有抵抗値変化は、
ピクセルアレイにおける固有抵抗値の変化を検知するた
めに使用するメカニズムのタイプに依存する。検知要素
における改良は上の値を減少させることを可能とする場
合がある。
【００１９】本発明の好適実施例においては、図２に示
したように、ポリシリコン抵抗が２つの高度にドープし
た（Ｎ＋又はＰ＋）領域２１及び２３（該抵抗を回路の
残部と相互接続するために使用される）及び軽度にドー
プした本体２５とを有している。該抵抗体本体が該抵抗
体ヘッドと同一の導電型である場合には、その負荷は純
粋に抵抗性のものであり、そうでない場合には、該負荷
は該抵抗体を間に接続した背面同志を接続するか又は正
面同志を接続した２個のダイオードから構成される。高
度にドープした抵抗体ヘッドの一方又は両方を、「埋込
コンタクト」技術等の処理技術の助けを借りて、下側の
レベル（例えば、ソース／ドレイン拡散、ゲート又は相
互接続ポリシリコン）へ接続させることが可能である。
高度にドープした抵抗体ヘッド領域は、例えばパストラ
ンジスタ等のその他のピクセル要素に対して低抵抗コン
タクトを提供する。
したように、ポリシリコン抵抗が２つの高度にドープし
た（Ｎ＋又はＰ＋）領域２１及び２３（該抵抗を回路の
残部と相互接続するために使用される）及び軽度にドー
プした本体２５とを有している。該抵抗体本体が該抵抗
体ヘッドと同一の導電型である場合には、その負荷は純
粋に抵抗性のものであり、そうでない場合には、該負荷
は該抵抗体を間に接続した背面同志を接続するか又は正
面同志を接続した２個のダイオードから構成される。高
度にドープした抵抗体ヘッドの一方又は両方を、「埋込
コンタクト」技術等の処理技術の助けを借りて、下側の
レベル（例えば、ソース／ドレイン拡散、ゲート又は相
互接続ポリシリコン）へ接続させることが可能である。
高度にドープした抵抗体ヘッド領域は、例えばパストラ
ンジスタ等のその他のピクセル要素に対して低抵抗コン
タクトを提供する。
【００２０】本発明者等によって行われた実験によれ
ば、ドープしたポリシリコン抵抗性要素は、ヘッド及び
本体の導電型の全ての可能な組み合わせに対して且つ広
い範囲のポリシリコン膜厚及びドーピングレベルにわた
って感光性のものであることが判明した。１つの実験に
おいては、５ミクロンの長さで０．０５平方ミクロンの
断面積を有する１×１０19原子数／ｃｍ3燐をドープし
たポリシリコン要素の５Ｖにおける抵抗は暗所において
約３．４３×１０10Ωであり、低強度光において約２．
４６×１０9Ωであり、且つ高強度光において約１．０
２×１０9Ωであった。暗所及び明所に対する露光に関
する抵抗性要素の相対的な固有抵抗は２乃至５Ｖの近辺
における電圧変化に対して比較的影響されないことも判
明した。従って、この感光性要素をこの範囲の電圧でバ
イアスして動作させることが望ましい場合がある。
ば、ドープしたポリシリコン抵抗性要素は、ヘッド及び
本体の導電型の全ての可能な組み合わせに対して且つ広
い範囲のポリシリコン膜厚及びドーピングレベルにわた
って感光性のものであることが判明した。１つの実験に
おいては、５ミクロンの長さで０．０５平方ミクロンの
断面積を有する１×１０19原子数／ｃｍ3燐をドープし
たポリシリコン要素の５Ｖにおける抵抗は暗所において
約３．４３×１０10Ωであり、低強度光において約２．
４６×１０9Ωであり、且つ高強度光において約１．０
２×１０9Ωであった。暗所及び明所に対する露光に関
する抵抗性要素の相対的な固有抵抗は２乃至５Ｖの近辺
における電圧変化に対して比較的影響されないことも判
明した。従って、この感光性要素をこの範囲の電圧でバ
イアスして動作させることが望ましい場合がある。
【００２１】図３Ａ及び３Ｂは本発明の１実施例に基づ
く受動型ピクセル構成体３００を示している。このピク
セル構成体は図３Ａにおいて断面で示してあり且つ図３
Ｂにおいて平面図で示してある。図示した如く、本ピク
セルは基板３０１を有しており、その上にＭＯＳパスト
ランジスタ３０３が形成されており、該トランジスタは
該基板内に形成されているソース及びドレイン拡散領域
３０５及び３０７と該基板上に形成されているゲート３
０８とを有している。典型的に、ゲート電極はポリシリ
コンから構成する。パストランジスタ３０３の上方に２
つのポリシリコン構成体が設けられており、即ち第一コ
ンデンサプレート３０９及び第二コンデンサプレート３
１１である。第一コンデンサプレート３０９はパッシベ
ーション層３１３によって基板３０１及びパストランジ
スタ３０３から分離されている。第二コンデンサプレー
ト３１１はコンデンサ誘電体層３１５によって第一コン
デンサプレート３０９から分離されている。第二コンデ
ンサプレートは、好適には、ポリシリコンライン（不図
示）を介して基準電圧ノード（不図示）へ結合されてい
る。１実施例においては、該基準電圧は接地電圧であ
る。
く受動型ピクセル構成体３００を示している。このピク
セル構成体は図３Ａにおいて断面で示してあり且つ図３
Ｂにおいて平面図で示してある。図示した如く、本ピク
セルは基板３０１を有しており、その上にＭＯＳパスト
ランジスタ３０３が形成されており、該トランジスタは
該基板内に形成されているソース及びドレイン拡散領域
３０５及び３０７と該基板上に形成されているゲート３
０８とを有している。典型的に、ゲート電極はポリシリ
コンから構成する。パストランジスタ３０３の上方に２
つのポリシリコン構成体が設けられており、即ち第一コ
ンデンサプレート３０９及び第二コンデンサプレート３
１１である。第一コンデンサプレート３０９はパッシベ
ーション層３１３によって基板３０１及びパストランジ
スタ３０３から分離されている。第二コンデンサプレー
ト３１１はコンデンサ誘電体層３１５によって第一コン
デンサプレート３０９から分離されている。第二コンデ
ンサプレートは、好適には、ポリシリコンライン（不図
示）を介して基準電圧ノード（不図示）へ結合されてい
る。１実施例においては、該基準電圧は接地電圧であ
る。
【００２２】第二コンデンサプレート３１１を包含する
のと同一の層が、更に、感光性抵抗性要素３１７（本体
領域）を有しており、それはより低いドーパントノード
（及び多分より高い酸素濃度）の領域である。要素３１
７が２つの比較的高い導電度のポリシリコンヘッド領域
３１９及び３２１によって跨がられている。それはヘッ
ド領域３１９を介して上部コンデンサプレート３１１へ
直接接続されている。要するに、プレート３１１とヘッ
ド領域３１９とは、一体となって、同一であるか又はほ
ぼ同一の組成の連続的な層を形成している。相互接続体
３２３がヘッド領域３２１を第一プレート３０９及びト
ランジスタ３０３のドレイン拡散部３０７へ接続してい
る。一方、ヘッド領域３１９は相互接続体を介してコン
デンサプレート３０９及びドレイン拡散部３０７へ結合
されている。いずれの場合においても、ヘッド領域３１
９及び３２１のうちの１つはドレイン領域３０７へ結合
されており且つ他方のものは例えば接地等の基準電圧源
へ接続されている。
のと同一の層が、更に、感光性抵抗性要素３１７（本体
領域）を有しており、それはより低いドーパントノード
（及び多分より高い酸素濃度）の領域である。要素３１
７が２つの比較的高い導電度のポリシリコンヘッド領域
３１９及び３２１によって跨がられている。それはヘッ
ド領域３１９を介して上部コンデンサプレート３１１へ
直接接続されている。要するに、プレート３１１とヘッ
ド領域３１９とは、一体となって、同一であるか又はほ
ぼ同一の組成の連続的な層を形成している。相互接続体
３２３がヘッド領域３２１を第一プレート３０９及びト
ランジスタ３０３のドレイン拡散部３０７へ接続してい
る。一方、ヘッド領域３１９は相互接続体を介してコン
デンサプレート３０９及びドレイン拡散部３０７へ結合
されている。いずれの場合においても、ヘッド領域３１
９及び３２１のうちの１つはドレイン領域３０７へ結合
されており且つ他方のものは例えば接地等の基準電圧源
へ接続されている。
【００２３】図３Ａ及び３Ｂに示したピクセル構成体
は、公知の製造プロセスによって製造することが可能で
ある。アクセストランジスタ３０３は標準的なＣＭＯＳ
製造ステップによって形成することが可能である。コン
デンサプレート３０９及び３１１は誘電体を付着形成
し、誘電体層上にポリシリコンを付着形成し、次いでパ
ターン形成を行ってポリシリコンコンデンサプレートの
形状を画定することによって形成することが可能であ
る。誘電体付着ステップ及びポリシリコン付着ステップ
は、好適には、必ずしも必要というわけではないが、Ｃ
ＶＤによって実施される。コンタクト３２３は例えば
「埋込コンタクト」プロセス等の標準的なプロセス又は
それと関連するプロセスによって形成することが可能で
ある。埋込コンタクトプロセスは、ゲート誘電体層内に
開口を画定して、下側に存在する基板へのコンタクト即
ち接触を行うことを可能とすることを包含している。
は、公知の製造プロセスによって製造することが可能で
ある。アクセストランジスタ３０３は標準的なＣＭＯＳ
製造ステップによって形成することが可能である。コン
デンサプレート３０９及び３１１は誘電体を付着形成
し、誘電体層上にポリシリコンを付着形成し、次いでパ
ターン形成を行ってポリシリコンコンデンサプレートの
形状を画定することによって形成することが可能であ
る。誘電体付着ステップ及びポリシリコン付着ステップ
は、好適には、必ずしも必要というわけではないが、Ｃ
ＶＤによって実施される。コンタクト３２３は例えば
「埋込コンタクト」プロセス等の標準的なプロセス又は
それと関連するプロセスによって形成することが可能で
ある。埋込コンタクトプロセスは、ゲート誘電体層内に
開口を画定して、下側に存在する基板へのコンタクト即
ち接触を行うことを可能とすることを包含している。
【００２４】図３Ｃは図３Ａ及び３Ｂに示したピクセル
構成体の等価回路であり、その場合に、プレート３０９
及び３１１によって画定されるコンデンサは感光性ポリ
シリコン負荷抵抗３１７を介して放電される。トランジ
スタ３０３は点Ａ及びＢのうちの１つを介して該回路へ
結合されており、それは、図３Ｃにおいては点Ａへ結合
した状態が示されている。この図において、プレート３
０９はアクセストランジスタ３０３のドレインへ接続さ
れており且つプレート３１１は基準電圧ノード３２５へ
接続されている。
構成体の等価回路であり、その場合に、プレート３０９
及び３１１によって画定されるコンデンサは感光性ポリ
シリコン負荷抵抗３１７を介して放電される。トランジ
スタ３０３は点Ａ及びＢのうちの１つを介して該回路へ
結合されており、それは、図３Ｃにおいては点Ａへ結合
した状態が示されている。この図において、プレート３
０９はアクセストランジスタ３０３のドレインへ接続さ
れており且つプレート３１１は基準電圧ノード３２５へ
接続されている。
【００２５】１つの動作モードにおいては、ピクセル３
００は以下の如くにして動作する。該ピクセルが記録す
べき光又はその他の放射からブロックされている状態で
検知プロセスが開始する。この期間中において、プレー
ト３０９及び３１１によって画定されるコンデンサは、
トランジスタ３０３のドレインへ電圧を印加させること
によって（該ドレインをトランジスタ３０３を介して基
準電圧源へ接続させることによって）特定の電圧へ充電
される。該コンデンサが所望の電荷に到達した後に、該
ピクセルを光へ露光させ且つ該トランジスタがターンオ
フされる。露光されている間に、該コンデンサは感光性
抵抗性要素３１７を介して放電する。プレート３１１上
の電圧はＲＣによって与えられる時定数を持った指数関
数に従う速度でプレート３０９上の基準電圧へ近づき、
尚Ｃは該コンデンサの容量であり且つＲは、主に、要素
３１７の抵抗である。要素３１７へ入射する放射の量又
はタイプがその抵抗値に影響を与え、従って、該コンデ
ンサが放電する速度（即ち割合）に影響を与える。トラ
ンジスタ３０３がスイッチオフされた後の所定の時間期
間において、それはスイッチオンされて該コンデンサ上
に残存する電荷（又は関連する電圧）を測定することを
可能とする。この量は要素３１７の抵抗値と相関してお
り、従って、トランジスタ３０３がスイッチオフされて
いる期間中におけるピクセル３００へ入射する放射と相
関している。従って、コンデンサの充電及び光に対する
露光の後の所定の時間において、該ピクセルにおける電
圧（又は電荷）を読取り該ピクセルが露光された光強度
を評価することが可能である。ピクセル３００上の電荷
又は電圧はＣＭＯＳセンサーにおいて一般的に使用され
ているタイプの電荷積分器によって決定することが可能
である。この場合には、ピクセル出力はパストランジス
タ３０３を介して電荷積分器（不図示）へ供給される。
電荷を読取った後に、該ピクセルはトランジスタ３０３
のドレインへ特定した電圧を印加させることによってリ
セットされる。
００は以下の如くにして動作する。該ピクセルが記録す
べき光又はその他の放射からブロックされている状態で
検知プロセスが開始する。この期間中において、プレー
ト３０９及び３１１によって画定されるコンデンサは、
トランジスタ３０３のドレインへ電圧を印加させること
によって（該ドレインをトランジスタ３０３を介して基
準電圧源へ接続させることによって）特定の電圧へ充電
される。該コンデンサが所望の電荷に到達した後に、該
ピクセルを光へ露光させ且つ該トランジスタがターンオ
フされる。露光されている間に、該コンデンサは感光性
抵抗性要素３１７を介して放電する。プレート３１１上
の電圧はＲＣによって与えられる時定数を持った指数関
数に従う速度でプレート３０９上の基準電圧へ近づき、
尚Ｃは該コンデンサの容量であり且つＲは、主に、要素
３１７の抵抗である。要素３１７へ入射する放射の量又
はタイプがその抵抗値に影響を与え、従って、該コンデ
ンサが放電する速度（即ち割合）に影響を与える。トラ
ンジスタ３０３がスイッチオフされた後の所定の時間期
間において、それはスイッチオンされて該コンデンサ上
に残存する電荷（又は関連する電圧）を測定することを
可能とする。この量は要素３１７の抵抗値と相関してお
り、従って、トランジスタ３０３がスイッチオフされて
いる期間中におけるピクセル３００へ入射する放射と相
関している。従って、コンデンサの充電及び光に対する
露光の後の所定の時間において、該ピクセルにおける電
圧（又は電荷）を読取り該ピクセルが露光された光強度
を評価することが可能である。ピクセル３００上の電荷
又は電圧はＣＭＯＳセンサーにおいて一般的に使用され
ているタイプの電荷積分器によって決定することが可能
である。この場合には、ピクセル出力はパストランジス
タ３０３を介して電荷積分器（不図示）へ供給される。
電荷を読取った後に、該ピクセルはトランジスタ３０３
のドレインへ特定した電圧を印加させることによってリ
セットされる。
【００２６】別の動作モードにおいて、上述した手順に
従って、該コンデンサを充電させ且つ該ピクセルを光へ
露光させる。然しながら、所定の露光時間に到達した場
合に、残存する電荷は直接的に測定するものではない。
その代わりに、該トランジスタ３０３のドレインへ適切
な電圧を印加させることによって、該コンデンサをその
初期的な特定した電圧へ再充電させる。該コンデンサを
リセットするのに必要な電荷量を測定する。この量は露
光期間中における要素３１７の抵抗値に依存する。従っ
て、リセットするために必要とされる電荷量を測定する
ことによって、本システムは所定期間中においてどれだ
けの量の光がピクセルに入射したかを決定する。
従って、該コンデンサを充電させ且つ該ピクセルを光へ
露光させる。然しながら、所定の露光時間に到達した場
合に、残存する電荷は直接的に測定するものではない。
その代わりに、該トランジスタ３０３のドレインへ適切
な電圧を印加させることによって、該コンデンサをその
初期的な特定した電圧へ再充電させる。該コンデンサを
リセットするのに必要な電荷量を測定する。この量は露
光期間中における要素３１７の抵抗値に依存する。従っ
て、リセットするために必要とされる電荷量を測定する
ことによって、本システムは所定期間中においてどれだ
けの量の光がピクセルに入射したかを決定する。
【００２７】注意すべきことであるが、アクセストラン
ジスタはポリシリコン抵抗の下側に配設されており且つ
コンデンサはポリシリコン層間容量として構成されてい
る。この構成及び同様の構成の重要な特徴は、アクティ
ブ即ち能動的なコンポーネントを感光性抵抗体の下側に
配設することが可能であり、従ってピクセル面積を最小
とさせ且つ所望の容量値を与えるということである。本
明細書に記載する特定の構成において、ピクセル寸法は
コンデンサプレートの面積によって制限される。然しな
がら、その他の構成例においては、それは、感光性抵抗
性要素の寸法によって制限される場合がある。
ジスタはポリシリコン抵抗の下側に配設されており且つ
コンデンサはポリシリコン層間容量として構成されてい
る。この構成及び同様の構成の重要な特徴は、アクティ
ブ即ち能動的なコンポーネントを感光性抵抗体の下側に
配設することが可能であり、従ってピクセル面積を最小
とさせ且つ所望の容量値を与えるということである。本
明細書に記載する特定の構成において、ピクセル寸法は
コンデンサプレートの面積によって制限される。然しな
がら、その他の構成例においては、それは、感光性抵抗
性要素の寸法によって制限される場合がある。
【００２８】種々の光学的層／要素を、ピクセル３００
上、又は、少なくとも感光性抵抗性要素３１７の上に設
けることが可能である。図面を簡単化するために、これ
らの付加的な要素は図示していない。これらの光学的要
素は、例えば、ホトンを光学的に回収するためのレン
ズ、及びホトンの波長を弁別するためのフィルタ（カラ
ーピクセルにおいて使用されるように）を有することが
可能である。一般的に、本発明の感光性抵抗性要素は
「露光」される。即ち、それはその上に放射が入射する
ことを阻止する可能性のある不透明な要素の「上方」に
位置される。従って、光学的要素をその上に設けること
が可能であり、一方、多くの実施例においては、パスト
ランジスタ及びその他の物理的回路要素はその下側に設
けられる。勿論、特定の適用例において、半導体基板
（又は特定の回路要素）がそれに対して透明である放射
が関与する場合には、幾つかの回路を感光性要素の上方
に設けることも可能である。
上、又は、少なくとも感光性抵抗性要素３１７の上に設
けることが可能である。図面を簡単化するために、これ
らの付加的な要素は図示していない。これらの光学的要
素は、例えば、ホトンを光学的に回収するためのレン
ズ、及びホトンの波長を弁別するためのフィルタ（カラ
ーピクセルにおいて使用されるように）を有することが
可能である。一般的に、本発明の感光性抵抗性要素は
「露光」される。即ち、それはその上に放射が入射する
ことを阻止する可能性のある不透明な要素の「上方」に
位置される。従って、光学的要素をその上に設けること
が可能であり、一方、多くの実施例においては、パスト
ランジスタ及びその他の物理的回路要素はその下側に設
けられる。勿論、特定の適用例において、半導体基板
（又は特定の回路要素）がそれに対して透明である放射
が関与する場合には、幾つかの回路を感光性要素の上方
に設けることも可能である。
【００２９】理解すべきことであるが、ピクセル３００
をＮ型本体領域（高度に抵抗性）及びＰ型ヘッド領域を
有するものとして図示してあるが、本発明はこのような
構成にのみ制限されるものではない。従って、該本体領
域はＰ型とし且つ該ヘッド領域をＮ型とすることも可能
である。一方、該ヘッド領域及び本体領域は、Ｎ型又は
Ｐ型のいずれかの同一の導電型のものとすることが可能
である。いずれの場合においても、本体領域におけるド
ーパント原子の濃度は、抵抗値変化がセンサーの検知回
路によって容易に検知可能であるように選択されるべき
である。前述したように、本体領域に入射する放射は付
加的な正孔と電子とを発生させ、それによって本体領域
の導電度を増加させる。
をＮ型本体領域（高度に抵抗性）及びＰ型ヘッド領域を
有するものとして図示してあるが、本発明はこのような
構成にのみ制限されるものではない。従って、該本体領
域はＰ型とし且つ該ヘッド領域をＮ型とすることも可能
である。一方、該ヘッド領域及び本体領域は、Ｎ型又は
Ｐ型のいずれかの同一の導電型のものとすることが可能
である。いずれの場合においても、本体領域におけるド
ーパント原子の濃度は、抵抗値変化がセンサーの検知回
路によって容易に検知可能であるように選択されるべき
である。前述したように、本体領域に入射する放射は付
加的な正孔と電子とを発生させ、それによって本体領域
の導電度を増加させる。
【００３０】抵抗体ヘッド及び抵抗体本体が反対の導電
型のものである場合には、該構成体の一方の端部は逆バ
イアスされた接合を表わす。支配的なメカニズム（ホト
ダイオード容量又は感光性抵抗）はダイオードの空乏層
領域及び抵抗体本体内の光によって発生されたキャリア
の相対的な貢献度に依存する。長尺の抵抗体の場合に
は、抵抗体本体における導電度の影響が、通常、支配的
である。
型のものである場合には、該構成体の一方の端部は逆バ
イアスされた接合を表わす。支配的なメカニズム（ホト
ダイオード容量又は感光性抵抗）はダイオードの空乏層
領域及び抵抗体本体内の光によって発生されたキャリア
の相対的な貢献度に依存する。長尺の抵抗体の場合に
は、抵抗体本体における導電度の影響が、通常、支配的
である。
【００３１】図３Ａ乃至３Ｃにおいて例示した格納コン
デンサに加えて、本発明の感光性抵抗性ピクセルは種々
のその他の検知技術を使用することが可能である。多く
の場合において、本発明のピクセルと共に使用される検
知技術は、従来の接合ダイオード装置において使用され
る検知技術とは異なるものである。例えば、システム
は、感光性抵抗を介して定電流を駆動するために電流源
を使用することが可能である。抵抗に入射する光におけ
る変動によって発生される抵抗値における変化は、抵抗
を横断しての電圧を変化させる。このような電圧変動を
モニタしてピクセルに入射する光の量（又はタイプ）を
同定することが可能である。
デンサに加えて、本発明の感光性抵抗性ピクセルは種々
のその他の検知技術を使用することが可能である。多く
の場合において、本発明のピクセルと共に使用される検
知技術は、従来の接合ダイオード装置において使用され
る検知技術とは異なるものである。例えば、システム
は、感光性抵抗を介して定電流を駆動するために電流源
を使用することが可能である。抵抗に入射する光におけ
る変動によって発生される抵抗値における変化は、抵抗
を横断しての電圧を変化させる。このような電圧変動を
モニタしてピクセルに入射する光の量（又はタイプ）を
同定することが可能である。
【００３２】アクティブ即ち能動的ピクセル及び検知器
構成を図４Ａ及び４Ｂに示してある。図４Ａは概略回路
図でピクセルを示しており且つ図４Ｂは異なる照明条件
に対するピクセルの電圧出力を示している。この実施例
においては、ピクセル４００は積分能力が設けられてい
る。それはオペアンプ４０１と２個の感光性抵抗性要素
４０３及び４０５を有しており、該抵抗性要素のうちの
１つ（４０３）は利得制御ループ４０７内において照明
に対して遮蔽されている。不透明なシールド４０８（好
適には、半導体装置構成体のメタリゼーション層におけ
る金属パッド）が図示した如く感光性抵抗性要素４０３
を被覆している。好適実施例においては、感光性抵抗性
要素４０３及び４０５は同一か又はほぼ同一の特性を有
している。然しながら、一方が放射から遮蔽されており
且つ他方が照射に露光されるので、それらの与えられた
時刻における抵抗値は異なる場合がある。ピクセルが暗
所に維持される場合には、それらの抵抗値はほぼ同一で
ある。本明細書において記載するように、シールド即ち
遮蔽されている光抵抗器４０３の抵抗値はＲiによって
表わされ且つ露光されている光抵抗器４０５の抵抗値は
Ｒfによって表わされる。
構成を図４Ａ及び４Ｂに示してある。図４Ａは概略回路
図でピクセルを示しており且つ図４Ｂは異なる照明条件
に対するピクセルの電圧出力を示している。この実施例
においては、ピクセル４００は積分能力が設けられてい
る。それはオペアンプ４０１と２個の感光性抵抗性要素
４０３及び４０５を有しており、該抵抗性要素のうちの
１つ（４０３）は利得制御ループ４０７内において照明
に対して遮蔽されている。不透明なシールド４０８（好
適には、半導体装置構成体のメタリゼーション層におけ
る金属パッド）が図示した如く感光性抵抗性要素４０３
を被覆している。好適実施例においては、感光性抵抗性
要素４０３及び４０５は同一か又はほぼ同一の特性を有
している。然しながら、一方が放射から遮蔽されており
且つ他方が照射に露光されるので、それらの与えられた
時刻における抵抗値は異なる場合がある。ピクセルが暗
所に維持される場合には、それらの抵抗値はほぼ同一で
ある。本明細書において記載するように、シールド即ち
遮蔽されている光抵抗器４０３の抵抗値はＲiによって
表わされ且つ露光されている光抵抗器４０５の抵抗値は
Ｒfによって表わされる。
【００３３】本回路は、低抵抗ヘッド領域４１１を介し
て遮蔽されている光抵抗器４０３へ結合されている入力
端４０９を有している。光抵抗器４０３はヘッド領域４
１１及び４１３によって跨座即ち跨がれている。それ
は、又、ヘッド領域４１３を介して露光される感光性抵
抗性要素４０５へ結合されている。光抵抗器４０５は、
それ自身、低抵抗のヘッド領域４１３及び４１５によっ
て跨座されている。
て遮蔽されている光抵抗器４０３へ結合されている入力
端４０９を有している。光抵抗器４０３はヘッド領域４
１１及び４１３によって跨座即ち跨がれている。それ
は、又、ヘッド領域４１３を介して露光される感光性抵
抗性要素４０５へ結合されている。光抵抗器４０５は、
それ自身、低抵抗のヘッド領域４１３及び４１５によっ
て跨座されている。
【００３４】オペアンプ４０１は、基準電圧へ結合され
ている第一入力端４１７とヘッド領域４１３へ結合され
ている第二入力端４１９とを有している。オペアンプ４
０１の出力ライン４２１はヘッド領域４１５へ結合され
ている。理解されるように、利得制御ループ４０７は、
出力端４２１と、ヘッド領域４１５と、光抵抗器４０５
と、ヘッド領域４１３と、増幅器入力端４１９と、増幅
器４０１とを有している。従って、増幅器４０１の入力
ノードと出力ノードとの間の利得はＲf／Ｒiの関数であ
り、それはピクセル４００へ入射するか、又は少なくと
も感光性抵抗性要素４０５へ入射する照射の関数であ
る。
ている第一入力端４１７とヘッド領域４１３へ結合され
ている第二入力端４１９とを有している。オペアンプ４
０１の出力ライン４２１はヘッド領域４１５へ結合され
ている。理解されるように、利得制御ループ４０７は、
出力端４２１と、ヘッド領域４１５と、光抵抗器４０５
と、ヘッド領域４１３と、増幅器入力端４１９と、増幅
器４０１とを有している。従って、増幅器４０１の入力
ノードと出力ノードとの間の利得はＲf／Ｒiの関数であ
り、それはピクセル４００へ入射するか、又は少なくと
も感光性抵抗性要素４０５へ入射する照射の関数であ
る。
【００３５】この構成では電荷検知ではなく電圧検知を
使用している。動作について説明すると、電圧ランプを
所望の積分時間の期間中の間センスアンプの入力端へ印
加させることが可能である。該センスアンプの出力を３
つの場合について、即ち（ａ）照明なし、出力電圧は入
力電圧に追従する、（ｂ）一定の照明、抵抗比、従って
増幅器の利得がより低い点を除いて上と同じ、且つ
（ｃ）可変照明、可変照明の効果は増幅器の利得を変調
させる、の３つの場合について図４Ｂに示してある。照
明されたピクセルの出力と「暗所」ピクセルの出力とを
比較することによってセンス（検知）サイクルの終りに
おいて露光の積分した量を決定することが可能である。
使用している。動作について説明すると、電圧ランプを
所望の積分時間の期間中の間センスアンプの入力端へ印
加させることが可能である。該センスアンプの出力を３
つの場合について、即ち（ａ）照明なし、出力電圧は入
力電圧に追従する、（ｂ）一定の照明、抵抗比、従って
増幅器の利得がより低い点を除いて上と同じ、且つ
（ｃ）可変照明、可変照明の効果は増幅器の利得を変調
させる、の３つの場合について図４Ｂに示してある。照
明されたピクセルの出力と「暗所」ピクセルの出力とを
比較することによってセンス（検知）サイクルの終りに
おいて露光の積分した量を決定することが可能である。
【００３６】本実施例において使用されている感光性抵
抗性要素は、上述したものと同様に構成することが可能
である。然しながら、感光性抵抗性要素の抵抗値は、幾
分より低いものとすることが可能であり、そのことは処
理制御をより簡単なものとさせることが可能である。
抗性要素は、上述したものと同様に構成することが可能
である。然しながら、感光性抵抗性要素の抵抗値は、幾
分より低いものとすることが可能であり、そのことは処
理制御をより簡単なものとさせることが可能である。
【００３７】図５は本発明に基づいてＣＭＯＳイメージ
ャ（撮像器）を構成する１つの好適なシステムアーキテ
クチュアを示している。好適には、図示したシステムの
全ての要素は単一の集積回路チップ上に構成される。図
５は、２つの主要な要素、即ちピクセルアレイエリアセ
ンサー５１２及びアナログ・デジタル変換器５１８を包
含するイメージャ即ち撮像器５１０を示している。
ャ（撮像器）を構成する１つの好適なシステムアーキテ
クチュアを示している。好適には、図示したシステムの
全ての要素は単一の集積回路チップ上に構成される。図
５は、２つの主要な要素、即ちピクセルアレイエリアセ
ンサー５１２及びアナログ・デジタル変換器５１８を包
含するイメージャ即ち撮像器５１０を示している。
【００３８】エリアセンサー５１２は、各々がセンサー
に入射する放射に応答することの可能な複数個の規則的
に配列されたピクセルを有している。これらのピクセル
のうちの幾つか又は全ては本発明の感光性抵抗性要素を
包含している。しばしば、殆どのデジタルカメラの場合
におけるように、放射は可視光電磁放射である。その他
のタイプの放射の検知も本発明の範囲内のものである。
各ピクセルはそのピクセルに入射するある時間にわたっ
ての放射強度を表わす出力を発生する。１つの特定の実
施例においては、エリアセンサー５１２は２０４８個
（垂直方向）と２０４８個（水平方向）のピクセルから
なるアレイを有しているが、勿論、実際のアレイ寸法は
適用例及びＩＣ製造技術のスケールに依存する。動作に
ついて説明すると、光強度（又は、例えば波長等の何等
かのその他の放射特徴）における空間的及び／又は時間
的変動をセンサー５１２によって一時的に記録すること
が可能であるように光学的画像をエリアセンサー５１２
上に指向させることが可能である。
に入射する放射に応答することの可能な複数個の規則的
に配列されたピクセルを有している。これらのピクセル
のうちの幾つか又は全ては本発明の感光性抵抗性要素を
包含している。しばしば、殆どのデジタルカメラの場合
におけるように、放射は可視光電磁放射である。その他
のタイプの放射の検知も本発明の範囲内のものである。
各ピクセルはそのピクセルに入射するある時間にわたっ
ての放射強度を表わす出力を発生する。１つの特定の実
施例においては、エリアセンサー５１２は２０４８個
（垂直方向）と２０４８個（水平方向）のピクセルから
なるアレイを有しているが、勿論、実際のアレイ寸法は
適用例及びＩＣ製造技術のスケールに依存する。動作に
ついて説明すると、光強度（又は、例えば波長等の何等
かのその他の放射特徴）における空間的及び／又は時間
的変動をセンサー５１２によって一時的に記録すること
が可能であるように光学的画像をエリアセンサー５１２
上に指向させることが可能である。
【００３９】センサー５１２の個別的なピクセルからの
信号は１つ又はそれ以上のライン５１４を介してアナロ
グ信号５１６として出力される。これらのアナログ信号
５１６はアナログ・デジタル変換器５１８によって受取
られ、該変換器はそれらをデジタル信号５２２へ変換し
且つこのようなデジタル信号をライン５２０を介して画
像表示回路へ出力する。
信号は１つ又はそれ以上のライン５１４を介してアナロ
グ信号５１６として出力される。これらのアナログ信号
５１６はアナログ・デジタル変換器５１８によって受取
られ、該変換器はそれらをデジタル信号５２２へ変換し
且つこのようなデジタル信号をライン５２０を介して画
像表示回路へ出力する。
【００４０】システム５１０の個別的な要素は異なる物
理的構成体の上に実現することが可能であるが、エリア
センサー５１２及びアナログ・デジタル変換器５１８
は、好適には、単一の集積回路チップ上に設けられる。
ＣＭＯＳをベースとしたイメージセンサーの最も顕著な
利点のうちの１つは、オンチップのアナログ・デジタル
変換器と容易に集積化することが可能であるということ
である。好適には、アナログ・デジタル変換器は殆どパ
ワーを消費することがなく且つ殆ど面積を占有するもの
ではないが、システムの適用例において必要とされる分
解能においてのピクセル処理速度を満足するものであ
る。アレイ全体に対して単一のアナログ・デジタル変換
器（ピクセルレートで動作）、各ピクセルに対して単一
の変換器（フレームレートで動作）、アレイの各列に対
して１個の変換器（ラインレートで動作）、又は何等か
のその他の作業分担とすることが可能である。
理的構成体の上に実現することが可能であるが、エリア
センサー５１２及びアナログ・デジタル変換器５１８
は、好適には、単一の集積回路チップ上に設けられる。
ＣＭＯＳをベースとしたイメージセンサーの最も顕著な
利点のうちの１つは、オンチップのアナログ・デジタル
変換器と容易に集積化することが可能であるということ
である。好適には、アナログ・デジタル変換器は殆どパ
ワーを消費することがなく且つ殆ど面積を占有するもの
ではないが、システムの適用例において必要とされる分
解能においてのピクセル処理速度を満足するものであ
る。アレイ全体に対して単一のアナログ・デジタル変換
器（ピクセルレートで動作）、各ピクセルに対して単一
の変換器（フレームレートで動作）、アレイの各列に対
して１個の変換器（ラインレートで動作）、又は何等か
のその他の作業分担とすることが可能である。
【００４１】本発明のピクセルを使用する検知器アレイ
は、軍事的、科学的、ビジネス、及び家庭適用例に対す
る種々のシステムにおいて使用することが可能である。
例えば、それらは、デジタルカメラ、ビデオレコーダ
ー、夜間運転ディスプレイ等において使用することが可
能である。一般的に、図６に示したように、システム６
００は、検知器アレイ６０２に加えて、画像をキャプチ
ャ即ち捕獲し且つそれを該アレイ上へ指向させるための
光学系６０４を有している。それは、画像捕獲システム
において通常使用されるタイプの１つ又はそれ以上のレ
ンズ、フィルタ等を有することが可能である。該光学系
及び検知器アレイは、例えばカメラケース等のケーシン
グ６０６内に装着される。本システムは、又、本発明の
アナログ・デジタル変換器６０９からの画像を例えばプ
リンタ又はコンピュータシステム等のディスプレイシス
テム６１０へ出力するための出力メカニズム６０８も有
している。このようなコンピュータシステムは、例えば
ＬＣＤスクリーン、プラズマディスプレイ、又はＣＲＴ
ディスプレイ（関連する印刷及びディスプレイエレクト
ロニクス及び／又はソフトウエアと共に）を有すること
が可能である。該出力メカニズムは、適宜のデータバ
ス、コネクタ、且つ多分ケーブルを有することが可能で
ある。更に、本システムは、後にディスプレイシステム
へダウンロードするために捕獲した画像を一時的に格納
するためのメモリを有することが可能である。幾つかの
例においては、該ディスプレイシステム自身が全体的な
撮像器システムの一部を形成する。究極的な出力は、デ
ィスプレイスクリーン、写真、印刷した頁、自動車、飛
行機等の装置の一部を形成する窓上のディスプレイ上の
画像の形態をとることが可能である。
は、軍事的、科学的、ビジネス、及び家庭適用例に対す
る種々のシステムにおいて使用することが可能である。
例えば、それらは、デジタルカメラ、ビデオレコーダ
ー、夜間運転ディスプレイ等において使用することが可
能である。一般的に、図６に示したように、システム６
００は、検知器アレイ６０２に加えて、画像をキャプチ
ャ即ち捕獲し且つそれを該アレイ上へ指向させるための
光学系６０４を有している。それは、画像捕獲システム
において通常使用されるタイプの１つ又はそれ以上のレ
ンズ、フィルタ等を有することが可能である。該光学系
及び検知器アレイは、例えばカメラケース等のケーシン
グ６０６内に装着される。本システムは、又、本発明の
アナログ・デジタル変換器６０９からの画像を例えばプ
リンタ又はコンピュータシステム等のディスプレイシス
テム６１０へ出力するための出力メカニズム６０８も有
している。このようなコンピュータシステムは、例えば
ＬＣＤスクリーン、プラズマディスプレイ、又はＣＲＴ
ディスプレイ（関連する印刷及びディスプレイエレクト
ロニクス及び／又はソフトウエアと共に）を有すること
が可能である。該出力メカニズムは、適宜のデータバ
ス、コネクタ、且つ多分ケーブルを有することが可能で
ある。更に、本システムは、後にディスプレイシステム
へダウンロードするために捕獲した画像を一時的に格納
するためのメモリを有することが可能である。幾つかの
例においては、該ディスプレイシステム自身が全体的な
撮像器システムの一部を形成する。究極的な出力は、デ
ィスプレイスクリーン、写真、印刷した頁、自動車、飛
行機等の装置の一部を形成する窓上のディスプレイ上の
画像の形態をとることが可能である。
【００４２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、本明細書においては、本発明の目的を達成
するある種のピクセル及びチップアーキテクチュアにつ
いて説明したが、当業者によって理解されるような多く
のその多のものも本発明の精神及び範囲内のものであ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、本明細書においては、本発明の目的を達成
するある種のピクセル及びチップアーキテクチュアにつ
いて説明したが、当業者によって理解されるような多く
のその多のものも本発明の精神及び範囲内のものであ
る。
【図１】 基板／ポリシリコンレベルにおいて上方から
見た従来のホトダイオードピクセルの平面図。
見た従来のホトダイオードピクセルの平面図。
【図２】 本発明のピクセルにおいて使用することの可
能な一般的な感光性抵抗性要素を示した概略図。
能な一般的な感光性抵抗性要素を示した概略図。
【図３Ａ】 本発明の１実施例に基づく感光性抵抗性要
素及びコンデンサを使用したピクセルを示した概略断面
図。
素及びコンデンサを使用したピクセルを示した概略断面
図。
【図３Ｂ】 図３Ａにおいて断面で示したピクセルの概
略平面図。
略平面図。
【図３Ｃ】 図３Ａ及び３Ｂのピクセルを示した概略
図。
図。
【図４Ａ】 本発明の別の実施例に基づく感光性抵抗性
要素と増幅器とを使用したピクセルを示した概略図。
要素と増幅器とを使用したピクセルを示した概略図。
【図４Ｂ】 ３つの異なる照明条件に対する図４Ａのピ
クセルの出力を示したグラフ図。
クセルの出力を示したグラフ図。
【図５】 本発明のピクセル構成を使用した検知器アレ
イにおいて使用されているハイレベルな機能的ブロック
を示した概略ブロック図。
イにおいて使用されているハイレベルな機能的ブロック
を示した概略ブロック図。
【図６】 本発明のピクセル構成を実現するセンサーを
使用したシステムを示した概略ブロック図。
使用したシステムを示した概略ブロック図。
３００ 受動的ピクセル構成体 ３０１ 基板 ３０３ ＭＯＳパストランジスタ ３０５，３０７ 拡散領域 ３０８ ゲート ３０９ 第一コンデンサプレート ３１１ 第二コンデンサプレート ３１３ パッシベーション層 ３１５ コンデンサ誘電体層 ３１７ 感光性抵抗性要素（本体領域） ３１９，３２１ ヘッド領域 ３２３ 相互接続体 ３２３ コンタクト ３００ ピクセル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレキサンダー カルニツキー アメリカ合衆国， カリフォルニア 94116， サン フランシスコ， フォー ティーサード アベニュー 2601， ナン バー 204 (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125 (72)発明者 マルコ サバティーニ アメリカ合衆国， カリフォルニア 94709， バークレー， スプラウス ス トリート 1743
Claims (27)
- 【請求項１】 半導体基板上に形成した感光性ピクセル
において、 （ａ）第一レベルに位置されている少なくとも１個のア
クセストランジスタ、 （ｂ）第二レベルに位置されており且つ前記アクセスト
ランジスタへ結合されている放射感応性抵抗性要素、を
有しており、前記放射感応性抵抗性要素が放射に対して
アクセス可能な露出表面を有しており、且つ前記放射感
応性抵抗性要素が所定の強度の放射に露光された場合に
抵抗値を変化させることを特徴とする感光性ピクセル。 - 【請求項２】 請求項１において、前記放射感応性抵抗
性要素が第一固有抵抗を具備する本体領域を有しており
且つ前記第一固有抵抗よりも低い第二固有抵抗を具備す
る２つのヘッド領域によって跨座されていることを特徴
とする感光性ピクセル。 - 【請求項３】 請求項１において、前記放射感応性抵抗
性要素がドープしたポリシリコンを有していることを特
徴とする感光性ピクセル。 - 【請求項４】 請求項３において、前記ドープしたポリ
シリコンが最大で約５×１０19原子数／ｃｍ3のドーパ
ント濃度を有していることを特徴とする感光性ピクセ
ル。 - 【請求項５】 請求項１において、前記放射感応性抵抗
性要素が暗所において少なくとも約１ギガオームの抵抗
値を有していることを特徴とする感光性ピクセル。 - 【請求項６】 請求項１において、更に、前記放射感応
性抵抗性要素を介して接続されているプレートを具備す
るコンデンサを有しており、前記放射感応性抵抗性要素
へ入射する放射量が前記コンデンサが放電する速度を制
御することを特徴とする感光性ピクセル。 - 【請求項７】 請求項６において、前記コンデンサの一
方のプレートが前記放射感応性抵抗性要素と同一のレベ
ルにおいて形成されており且つ前記コンデンサの別のプ
レートが前記放射感応性抵抗性要素より下のレベルにお
いて形成されていることを特徴とする感光性ピクセル。 - 【請求項８】 請求項１において、前記ピクセルが受動
ピクセルと能動ピクセルとからなるグループから選択し
たものであることを特徴とする感光性ピクセル。 - 【請求項９】 請求項１において、前記ピクセルが約１
００％のフィルファクタを有していることを特徴とする
感光性ピクセル。 - 【請求項１０】 請求項１において、更に、前記放射感
応性抵抗性要素を有する利得制御ループを具備するオペ
アンプを有しており、前記オペアンプの利得は前記放射
感応性抵抗性要素へ入射する放射の関数であることを特
徴とする感光性ピクセル。 - 【請求項１１】 １個又はそれ以上の検知器が露光され
る物理的励起を表わす出力信号を供給する複数個の検知
器からなるアレイを有する撮像器において、前記検知器
のうちの少なくとも１つが、 （ａ）半導体構成体の第一レベルに位置されている少な
くとも１個のアクセストランジスタ、 （ｂ）前記半導体構成体の第二レベルに位置されており
且つ前記アクセストランジスタへ結合されている放射感
応性抵抗性要素、を有しており、前記放射感応性抵抗性
要素が放射に対してアクセス可能な露出表面を有してお
り、且つ前記放射感応性抵抗性要素が所定の強度の放射
に露光された場合に抵抗値を変化させる、ことを特徴と
する撮像器。 - 【請求項１２】 請求項１１において、前記放射感応性
抵抗性要素がドープしたポリシリコンを有していること
を特徴とする撮像器。 - 【請求項１３】 請求項１１において、前記検知器が、
更に、前記放射感応性抵抗性要素を介して接続されてい
るプレートを具備するコンデンサを有しており、前記放
射感応性抵抗性要素に入射する放射量が前記コンデンサ
が放電する速度を制御することを特徴とする撮像器。 - 【請求項１４】 請求項１１において、前記検知器が、
更に、前記放射感応性抵抗性要素を有する利得制御ルー
プを具備するオペアンプを有しており、前記オペアンプ
の利得は前記放射感応性抵抗性要素へ入射する放射の関
数であることを特徴とする撮像器。 - 【請求項１５】 請求項１１において、前記ピクセルが
約１００％のフィルファクタを有していることを特徴と
する撮像器。 - 【請求項１６】 請求項１１において、前記検知器は別
々にアドレス可能であることを特徴とする撮像器。 - 【請求項１７】 請求項１１において、前記撮像器がＣ
ＭＯＳ撮像器であることを特徴とする撮像器。 - 【請求項１８】 請求項１１において、更に、前記検知
器アレイからのアナログ出力信号を受取るアナログ・デ
ジタル変換器を有しており、前記検知器のアレイ及び前
記アナログ・デジタル変換器が単一の半導体基板上に設
けられていることを特徴とする撮像器。 - 【請求項１９】 物体の画像を生成するシステムにおい
て、 （ａ）１個又はそれ以上の検知器が検知器に対して露光
された物理的励起を表わす出力信号を供給する複数個の
検知器からなるアレイが設けられており、前記検知器の
うちの少なくとも１つが、 （イ）半導体構成体の第一レベルに位置しているアクセ
ストランジスタ、 （ロ）前記半導体構成体の第二レベルに位置しており且
つ前記アクセストランジスタへ結合している放射感応性
抵抗性要素、を有しており、前記放射感応性抵抗性要素
は放射に対してアクセス可能な露出表面を有しており、
且つ前記放射感応性抵抗性要素は所定の強度の放射に対
して露光されると抵抗値が変化し、且つ、 （ｂ）前記検知器のアレイの出力から発生する画像を出
力する出力装置が設けられている、ことを特徴とするシ
ステム。 - 【請求項２０】 請求項１９において、前記放射感応性
抵抗性要素がドープしたポリシリコンを有していること
を特徴とするシステム。 - 【請求項２１】 請求項１９において、前記検知器が、
更に、前記放射感応性抵抗性要素を介して接続されてい
るプレートを具備するコンデンサを有しており、前記放
射感応性抵抗性要素へ入射する放射量が前記コンデンサ
が放電する速度を制御することを特徴とするシステム。 - 【請求項２２】 請求項１９において、前記検知器が、
更に、前記放射感応性抵抗性要素を有する利得制御ルー
プを具備するオペアンプを有しており、前記オペアンプ
の利得が前記放射感応性抵抗性要素へ入射する放射の関
数であることを特徴とするシステム。 - 【請求項２３】 請求項１９において、前記ピクセルが
約１００％のフィルファクタを有していることを特徴と
するシステム。 - 【請求項２４】 請求項１９において、前記検知器が別
々にアドレス可能であることを特徴とするシステム。 - 【請求項２５】 請求項１９において、前記撮像器がＣ
ＭＯＳ撮像器であることを特徴とするシステム。 - 【請求項２６】 請求項１９において、前記出力手段に
よって出力される画像が写真であることを特徴とするシ
ステム。 - 【請求項２７】 請求項１９において、前記出力装置が
コンピュータディスプレイ装置であることを特徴とする
システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/103,753 US6188056B1 (en) | 1998-06-24 | 1998-06-24 | Solid state optical imaging pixel with resistive load |
| US09/103753 | 1998-06-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000036586A true JP2000036586A (ja) | 2000-02-02 |
Family
ID=22296856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11178425A Pending JP2000036586A (ja) | 1998-06-24 | 1999-06-24 | 抵抗性負荷を有するソリッドステ―ト光学的撮像ピクセル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6188056B1 (ja) |
| EP (1) | EP0967656A3 (ja) |
| JP (1) | JP2000036586A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624076B1 (en) | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US11860032B2 (en) | 2018-01-26 | 2024-01-02 | Hamamatsu Photonics K.K. | Photodetector device having avalanche photodiodes two-dimensionally arranged on a compound semiconductor layer and quenching element connected in series to the photodiodes |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2781929B1 (fr) * | 1998-07-28 | 2002-08-30 | St Microelectronics Sa | Capteur d'image a reseau de photodiodes |
| US6204524B1 (en) * | 1999-07-14 | 2001-03-20 | Micron Technology, Inc. | CMOS imager with storage capacitor |
| US6975355B1 (en) | 2000-02-22 | 2005-12-13 | Pixim, Inc. | Multiple sampling via a time-indexed method to achieve wide dynamic ranges |
| GB2367945B (en) * | 2000-08-16 | 2004-10-20 | Secr Defence | Photodetector circuit |
| KR100505502B1 (ko) | 2000-12-30 | 2005-07-29 | 매그나칩 반도체 유한회사 | 감마 보정 기능을 갖는 아날로그-디지탈 컨버터 |
| FR2820883B1 (fr) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodiode a grande capacite |
| FR2820882B1 (fr) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodetecteur a trois transistors |
| FR2824665B1 (fr) * | 2001-05-09 | 2004-07-23 | St Microelectronics Sa | Photodetecteur de type cmos |
| AU2002345329A1 (en) | 2001-06-28 | 2003-03-03 | Given Imaging Ltd. | In vivo imaging device with a small cross sectional area |
| US20030049925A1 (en) * | 2001-09-10 | 2003-03-13 | Layman Paul Arthur | High-density inter-die interconnect structure |
| GB0216069D0 (en) | 2002-07-11 | 2002-08-21 | Qinetiq Ltd | Photodetector circuits |
| US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| CN1879397A (zh) * | 2003-10-13 | 2006-12-13 | 卓越设备技术公司 | 包含与硅衬底和硅电路集成的绝缘锗光电探测器的图像传感器 |
| US8702597B2 (en) | 2003-12-31 | 2014-04-22 | Given Imaging Ltd. | Immobilizable in-vivo imager with moveable focusing mechanism |
| US7138289B2 (en) * | 2004-07-07 | 2006-11-21 | Jbcr Innovations, Llp | Technique for fabricating multilayer color sensing photodetectors |
| CN101512543B (zh) * | 2005-09-21 | 2013-04-24 | Rjs科技公司 | 高分辨率和宽动态范围的积分仪 |
| JP5059767B2 (ja) * | 2005-09-21 | 2012-10-31 | アール・ジェイ・エス・テクノロジー・インコーポレイテッド | 高ダイナミックレンジ感度センサ素子またはアレイのためのシステムおよび方法 |
| US7872681B2 (en) * | 2005-10-13 | 2011-01-18 | Rjs Technology, Inc. | System and method for a high performance color filter mosaic array |
| TWI374534B (en) * | 2008-01-16 | 2012-10-11 | Novatek Microelectronics Corp | Method and integrated circuits capable of saving layout areas |
| IT1402264B1 (it) * | 2010-09-16 | 2013-08-28 | St Microelectronics Srl | Array fotorilevatore multi-pixel di fotodiodi a valanga geiger-mode |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59137551A (ja) * | 1983-01-20 | 1984-08-07 | 株式会社 東京宝来社 | 圧着刺繍マ−ク等およびその製造方法 |
| JPH07273303A (ja) * | 1992-05-06 | 1995-10-20 | Philips Electron Nv | イメージセンサ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3210548A (en) * | 1962-11-15 | 1965-10-05 | Honeywell Inc | Semiconductor light position indicators and scanners |
| DE3112907A1 (de) * | 1980-03-31 | 1982-01-07 | Canon K.K., Tokyo | "fotoelektrischer festkoerper-umsetzer" |
| JPS60152180A (ja) * | 1984-01-19 | 1985-08-10 | Fuji Photo Film Co Ltd | 固体撮像デバイスを用いた撮影装置 |
| JPH07120765B2 (ja) * | 1985-12-20 | 1995-12-20 | キヤノン株式会社 | センサ装置、光導電型センサの駆動方法及び駆動装置 |
| US4803375A (en) * | 1985-12-27 | 1989-02-07 | Kabushiki Kaisha Toshiba | Image sensors and methods of manufacturing same including semiconductor layer over entire substrate surface |
| FR2595025B1 (fr) * | 1986-02-25 | 1988-10-07 | Thomson Csf | Detecteur d'images a memoire |
-
1998
- 1998-06-24 US US09/103,753 patent/US6188056B1/en not_active Expired - Lifetime
-
1999
- 1999-06-23 EP EP99304925A patent/EP0967656A3/en not_active Withdrawn
- 1999-06-24 JP JP11178425A patent/JP2000036586A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59137551A (ja) * | 1983-01-20 | 1984-08-07 | 株式会社 東京宝来社 | 圧着刺繍マ−ク等およびその製造方法 |
| JPH07273303A (ja) * | 1992-05-06 | 1995-10-20 | Philips Electron Nv | イメージセンサ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624076B1 (en) | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US11860032B2 (en) | 2018-01-26 | 2024-01-02 | Hamamatsu Photonics K.K. | Photodetector device having avalanche photodiodes two-dimensionally arranged on a compound semiconductor layer and quenching element connected in series to the photodiodes |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0967656A3 (en) | 2001-12-12 |
| EP0967656A2 (en) | 1999-12-29 |
| US6188056B1 (en) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000036586A (ja) | 抵抗性負荷を有するソリッドステ―ト光学的撮像ピクセル | |
| US7880791B2 (en) | CMOS APS with stacked avalanche multiplication layer and low voltage readout electronics | |
| US7026596B2 (en) | High-low sensitivity pixel | |
| US6046466A (en) | Solid-state imaging device | |
| EP1302986B1 (en) | Photodetector with high dynamic range and increased operating temperature | |
| WO2019036280A1 (en) | HIGH INTENSITY LIGHT DETECTION IN A PHOTOELECTRIC SENSOR | |
| TW201911855A (zh) | 具有堆疊基板的光感測器的偵測電路 | |
| US5981932A (en) | Noise compensation circuit for image sensors | |
| JPH08149376A (ja) | 固体撮像装置 | |
| KR20160018506A (ko) | 분할-게이트 조건부-재설정 이미지 센서 | |
| CN211152056U (zh) | 图像传感器和成像系统 | |
| US10777601B1 (en) | CMOS image sensor with compact pixel layout | |
| US6486913B1 (en) | Pixel array with shared reset circuitry | |
| KR20050086854A (ko) | 컬러 응답이 개선된 ｃｍｏｓ 이미저 | |
| CA2111707C (en) | High photosensitivity and high speed wide dynamic range ccd image sensor | |
| JPH0730089A (ja) | イメージセンサ | |
| US6233012B1 (en) | Parasitic capacitance reduction for passive charge read-out | |
| JP2003169252A (ja) | 半導体撮像素子 | |
| JPS6353968A (ja) | イメ−ジセンサ | |
| JP2000156491A (ja) | 赤外線固体撮像素子 | |
| US20020140010A1 (en) | Imaging system | |
| US10701298B1 (en) | CMOS image sensor with single photodiode compact pixel layout | |
| US20040036787A1 (en) | Reset voltage generation circuit for CMOS imagers | |
| EP3445040B1 (en) | Detecting high intensity light in photo sensor | |
| JP2884195B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |