JP2000022990A - フィルタ回路及びｔｖ信号システム - Google Patents
フィルタ回路及びｔｖ信号システムInfo
- Publication number
- JP2000022990A JP2000022990A JP10185189A JP18518998A JP2000022990A JP 2000022990 A JP2000022990 A JP 2000022990A JP 10185189 A JP10185189 A JP 10185189A JP 18518998 A JP18518998 A JP 18518998A JP 2000022990 A JP2000022990 A JP 2000022990A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time constant
- signal
- monitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】信号の出力中に中心周波数が切り換えられてし
まうのを防止できる周波数調整機能付きのフィルタ回路
を提供することを目的としている。 【解決手段】フィルタ回路は、時定数を生成する時定数
回路２１、この時定数回路の時定数をモニタするモニタ
回路２２、モニタ回路の動作を制御するスイッチ３２、
時間を測定する計時回路２３、モニタ結果をラッチする
ラッチ回路２４及びこのラッチ回路のデータに基づいて
時定数が可変されるＣＲ回路２５を含んで構成されてい
る。計時回路で電源の投入から所定の時間が経過したこ
とが検出されるまではモニタ回路で時定数をモニタし、
それ以降はスイッチによりモニタ回路の動作を停止さ
せ、ラッチ回路のデータに基づいてＣＲ回路の時定数の
制御を行うことを特徴とする。電源の投入から所定時間
経過するとモニタ回路の動作を停止するので、信号の出
力中に中心周波数が切り換えられてしまうのを防止でき
る。
まうのを防止できる周波数調整機能付きのフィルタ回路
を提供することを目的としている。 【解決手段】フィルタ回路は、時定数を生成する時定数
回路２１、この時定数回路の時定数をモニタするモニタ
回路２２、モニタ回路の動作を制御するスイッチ３２、
時間を測定する計時回路２３、モニタ結果をラッチする
ラッチ回路２４及びこのラッチ回路のデータに基づいて
時定数が可変されるＣＲ回路２５を含んで構成されてい
る。計時回路で電源の投入から所定の時間が経過したこ
とが検出されるまではモニタ回路で時定数をモニタし、
それ以降はスイッチによりモニタ回路の動作を停止さ
せ、ラッチ回路のデータに基づいてＣＲ回路の時定数の
制御を行うことを特徴とする。電源の投入から所定時間
経過するとモニタ回路の動作を停止するので、信号の出
力中に中心周波数が切り換えられてしまうのを防止でき
る。
Description
【０００１】
【発明の属する技術分野】この発明は、ＴＶ信号システ
ム、ビデオ信号システム及びオーディオ信号システム等
に適用される周波数調整機能付きのフィルタ回路に関す
る。
ム、ビデオ信号システム及びオーディオ信号システム等
に適用される周波数調整機能付きのフィルタ回路に関す
る。
【０００２】
【従来の技術】従来、この種のシステムにおいては、Ｉ
Ｃ内部のキャパシタの容量値や抵抗素子の抵抗値の製造
ばらつきによりＣＲ積がばらつき、フィルタ回路の中心
周波数ｆ0 が変動する。このため、チップ中にモニタ用
の時定数回路を設け、この時定数回路の時定数をモニタ
し、このモニタ結果に応じてフィルタ回路中のキャパシ
タの容量値あるいは抵抗素子の抵抗値を切り換えること
により、中心周波数ｆ0が所望の値に近付くように常時
調整を行っている。
Ｃ内部のキャパシタの容量値や抵抗素子の抵抗値の製造
ばらつきによりＣＲ積がばらつき、フィルタ回路の中心
周波数ｆ0 が変動する。このため、チップ中にモニタ用
の時定数回路を設け、この時定数回路の時定数をモニタ
し、このモニタ結果に応じてフィルタ回路中のキャパシ
タの容量値あるいは抵抗素子の抵抗値を切り換えること
により、中心周波数ｆ0が所望の値に近付くように常時
調整を行っている。
【０００３】図４は、従来のＴＶ信号システムにおける
上述したような周波数（時定数）の調整機能を持ったフ
ィルタ回路を抽出して示しており、（ａ）図はローパス
フィルタ、（ｂ）図はハイパスフィルタである。図４
（ａ）に示す如く、時定数回路１１は、モニタ回路１２
によって時定数がモニタされ、このモニタ回路１２の出
力信号がＣＲ回路１３Ａに供給されてキャパシタＣと抵
抗素子Ｒ１，Ｒ２，Ｒ３とによる時定数が可変されるこ
とにより周波数が調整されるようになっている。すなわ
ち、モニタ回路１２の出力信号により、ＣＲ回路１３Ａ
中のスイッチＳＷ１，ＳＷ２，ＳＷ３が選択的にオン／
オフ制御されて抵抗値が異なる抵抗素子Ｒ１，Ｒ２，Ｒ
３のいずれか１つが選択されることにより、キャパシタ
Ｃと選択された抵抗素子とによって時定数が設定される
ようになっている。この際、モニタされた時定数が小さ
い時にはＣＲ回路１３Ａ中の抵抗値が大きな抵抗素子Ｒ
１が選択され、時定数が大きい時にはＣＲ回路１３Ａ中
の抵抗値が小さな抵抗素子Ｒ３が選択され、中間の時に
はＣＲ回路１３Ａ中の抵抗値が中間の抵抗素子Ｒ２が選
択される。
上述したような周波数（時定数）の調整機能を持ったフ
ィルタ回路を抽出して示しており、（ａ）図はローパス
フィルタ、（ｂ）図はハイパスフィルタである。図４
（ａ）に示す如く、時定数回路１１は、モニタ回路１２
によって時定数がモニタされ、このモニタ回路１２の出
力信号がＣＲ回路１３Ａに供給されてキャパシタＣと抵
抗素子Ｒ１，Ｒ２，Ｒ３とによる時定数が可変されるこ
とにより周波数が調整されるようになっている。すなわ
ち、モニタ回路１２の出力信号により、ＣＲ回路１３Ａ
中のスイッチＳＷ１，ＳＷ２，ＳＷ３が選択的にオン／
オフ制御されて抵抗値が異なる抵抗素子Ｒ１，Ｒ２，Ｒ
３のいずれか１つが選択されることにより、キャパシタ
Ｃと選択された抵抗素子とによって時定数が設定される
ようになっている。この際、モニタされた時定数が小さ
い時にはＣＲ回路１３Ａ中の抵抗値が大きな抵抗素子Ｒ
１が選択され、時定数が大きい時にはＣＲ回路１３Ａ中
の抵抗値が小さな抵抗素子Ｒ３が選択され、中間の時に
はＣＲ回路１３Ａ中の抵抗値が中間の抵抗素子Ｒ２が選
択される。
【０００４】図４（ｂ）に示すハイパスフィルタは、Ｃ
Ｒ回路の構成がローパスフィルタと異なっており、キャ
パシタＣに代えて抵抗Ｒが、抵抗素子Ｒ１，Ｒ２，Ｒ３
に代えてキャパシタＣ１，Ｃ２，Ｃ３がそれぞれ設けら
れている。そして、ＣＲ回路１３Ｂ中のスイッチＳＷ
１，ＳＷ２，ＳＷ３が選択的にオン／オフ制御されて容
量値が異なるキャパシタＣ１，Ｃ２，Ｃ３のいずれか１
つが選択されることにより、抵抗素子Ｒと選択されたキ
ャパシタとによって時定数が設定されるようになってい
る。この際、モニタされた時定数が小さい時にはＣＲ回
路１３Ｂ中の容量値が大きなキャパシタＣ１が選択さ
れ、時定数が大きい時にはＣＲ回路１３Ｂ中の容量値が
小さなキャパシタＣ３が選択され、中間の時にはＣＲ回
路１３Ｂ中の容量値が中間のキャパシタＣ２が選択され
るようになっている。
Ｒ回路の構成がローパスフィルタと異なっており、キャ
パシタＣに代えて抵抗Ｒが、抵抗素子Ｒ１，Ｒ２，Ｒ３
に代えてキャパシタＣ１，Ｃ２，Ｃ３がそれぞれ設けら
れている。そして、ＣＲ回路１３Ｂ中のスイッチＳＷ
１，ＳＷ２，ＳＷ３が選択的にオン／オフ制御されて容
量値が異なるキャパシタＣ１，Ｃ２，Ｃ３のいずれか１
つが選択されることにより、抵抗素子Ｒと選択されたキ
ャパシタとによって時定数が設定されるようになってい
る。この際、モニタされた時定数が小さい時にはＣＲ回
路１３Ｂ中の容量値が大きなキャパシタＣ１が選択さ
れ、時定数が大きい時にはＣＲ回路１３Ｂ中の容量値が
小さなキャパシタＣ３が選択され、中間の時にはＣＲ回
路１３Ｂ中の容量値が中間のキャパシタＣ２が選択され
るようになっている。
【０００５】しかしながら、上記のような構成のフィル
タ回路では、周波数の調整を常時行っているため、時定
数が大、中、小のしきい値近辺のサンプル、あるいはス
イッチオンドリフト等により、映像信号の出力中（視聴
中）にフィルタ回路の中心周波数ｆ0 が切り換えられて
しまうことがあり、この場合には色相の変化等が生じ、
視聴者に不快感を与えるという問題がある。この問題
は、ビデオ信号システムやオーディオ信号システム等に
適用した場合にも同様に発生する。
タ回路では、周波数の調整を常時行っているため、時定
数が大、中、小のしきい値近辺のサンプル、あるいはス
イッチオンドリフト等により、映像信号の出力中（視聴
中）にフィルタ回路の中心周波数ｆ0 が切り換えられて
しまうことがあり、この場合には色相の変化等が生じ、
視聴者に不快感を与えるという問題がある。この問題
は、ビデオ信号システムやオーディオ信号システム等に
適用した場合にも同様に発生する。
【０００６】
【発明が解決しようとする課題】上記のように周波数の
調整機能を持った従来のフィルタ回路は、信号の出力中
に中心周波数が切り換えられてしまい、視聴者に不快感
を与えるという問題があった。
調整機能を持った従来のフィルタ回路は、信号の出力中
に中心周波数が切り換えられてしまい、視聴者に不快感
を与えるという問題があった。
【０００７】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、信号の出力中に
中心周波数が切り換えられてしまうのを防止できるフィ
ルタ回路を提供することにある。
れたもので、その目的とするところは、信号の出力中に
中心周波数が切り換えられてしまうのを防止できるフィ
ルタ回路を提供することにある。
【０００８】また、この発明の別の目的は、映像信号の
出力中にフィルタ回路の中心周波数が切り換えられてし
まうのを防止できるＴＶ信号システムを提供することに
ある。
出力中にフィルタ回路の中心周波数が切り換えられてし
まうのを防止できるＴＶ信号システムを提供することに
ある。
【０００９】
【課題を解決するための手段】この発明の請求項１に記
載したフィルタ回路は、モニタ用の時定数を生成する時
定数回路と、上記時定数回路によって生成された時定数
をモニタするモニタ回路と、上記モニタ回路によるモニ
タ動作を制御するスイッチ手段と、電源の投入から所定
の時間経過するまでの時間を測定して上記スイッチ手段
を制御し、電源の投入から所定の時間経過するまで上記
モニタ回路を動作させ、所定の時間経過後に上記モニタ
回路の動作を停止させる計時手段と、上記モニタ回路に
よる時定数のモニタ結果をラッチするラッチ回路と、上
記ラッチ回路にラッチされたモニタ結果に基づいて時定
数が可変されるＣＲ回路とを具備することを特徴として
いる。
載したフィルタ回路は、モニタ用の時定数を生成する時
定数回路と、上記時定数回路によって生成された時定数
をモニタするモニタ回路と、上記モニタ回路によるモニ
タ動作を制御するスイッチ手段と、電源の投入から所定
の時間経過するまでの時間を測定して上記スイッチ手段
を制御し、電源の投入から所定の時間経過するまで上記
モニタ回路を動作させ、所定の時間経過後に上記モニタ
回路の動作を停止させる計時手段と、上記モニタ回路に
よる時定数のモニタ結果をラッチするラッチ回路と、上
記ラッチ回路にラッチされたモニタ結果に基づいて時定
数が可変されるＣＲ回路とを具備することを特徴として
いる。
【００１０】また、請求項２に記載したように、請求項
１に記載のフィルタ回路において、前記時定数回路は、
キャパシタと、このキャパシタを充電する充電手段と、
上記キャパシタを一定の電流で放電する放電手段とを備
え、前記モニタ回路で上記キャパシタの放電状態をモニ
タすることを特徴とする。
１に記載のフィルタ回路において、前記時定数回路は、
キャパシタと、このキャパシタを充電する充電手段と、
上記キャパシタを一定の電流で放電する放電手段とを備
え、前記モニタ回路で上記キャパシタの放電状態をモニ
タすることを特徴とする。
【００１１】請求項３に記載したように、請求項１また
は２に記載のフィルタ回路において、前記モニタ回路
は、非反転入力端に前記時定数回路の出力が供給され、
出力端が反転入力端に接続されたオペアンプと、このオ
ペアンプの出力と複数の基準電位とをそれぞれ比較する
比較手段とを備え、前記スイッチ手段は、上記オペアン
プの出力端と上記比較手段の入力端間に設けれられるこ
とを特徴とする。
は２に記載のフィルタ回路において、前記モニタ回路
は、非反転入力端に前記時定数回路の出力が供給され、
出力端が反転入力端に接続されたオペアンプと、このオ
ペアンプの出力と複数の基準電位とをそれぞれ比較する
比較手段とを備え、前記スイッチ手段は、上記オペアン
プの出力端と上記比較手段の入力端間に設けれられるこ
とを特徴とする。
【００１２】請求項４に記載したように、請求項３に記
載のフィルタ回路において、前記計時手段は、一方の入
力端に垂直同期信号が入力されるアンドゲートと、パワ
ーオンリセット信号でリセットされ、上記アンドゲート
の出力信号の反転信号が入力される第１のフリップフロ
ップと、上記パワーオンリセット信号でリセットされ、
上記第１のフリップフロップの出力信号の反転信号が供
給され、前記スイッチ手段をオン／オフ制御する第２の
フリップフロップと、上記第１，第２のフリップフロッ
プの出力信号が供給され、出力信号が上記アンドゲート
の他方の入力端に帰還されるナンドゲートとを備え、前
記第２のフリップフロップの出力信号の反転信号で前記
スイッチ手段がオン／オフ制御されることを特徴とす
る。
載のフィルタ回路において、前記計時手段は、一方の入
力端に垂直同期信号が入力されるアンドゲートと、パワ
ーオンリセット信号でリセットされ、上記アンドゲート
の出力信号の反転信号が入力される第１のフリップフロ
ップと、上記パワーオンリセット信号でリセットされ、
上記第１のフリップフロップの出力信号の反転信号が供
給され、前記スイッチ手段をオン／オフ制御する第２の
フリップフロップと、上記第１，第２のフリップフロッ
プの出力信号が供給され、出力信号が上記アンドゲート
の他方の入力端に帰還されるナンドゲートとを備え、前
記第２のフリップフロップの出力信号の反転信号で前記
スイッチ手段がオン／オフ制御されることを特徴とす
る。
【００１３】また、請求項５に記載したように、請求項
１ないし４いずれか１つの項に記載のフィルタ回路にお
いて、前記ラッチ回路は、データ入力端に前記モニタ回
路の出力信号が供給され、データ出力端から前記ＣＲ回
路に時定数を可変するための信号を供給し、クロック信
号に応答して動作する複数のフリップフロップを含むこ
とを特徴とする。
１ないし４いずれか１つの項に記載のフィルタ回路にお
いて、前記ラッチ回路は、データ入力端に前記モニタ回
路の出力信号が供給され、データ出力端から前記ＣＲ回
路に時定数を可変するための信号を供給し、クロック信
号に応答して動作する複数のフリップフロップを含むこ
とを特徴とする。
【００１４】請求項６に記載したように、請求項１ない
し５いずれか１つの項に記載のフィルタ回路において、
前記ＣＲ回路は、抵抗素子と、一端がそれぞれ前記抵抗
素子の一端に接続され、容量値が異なる複数のキャパシ
タと、前記各キャパシタの他方の電極と接地点間にそれ
ぞれ設けられ、前記ラッチ回路の出力信号でオン／オフ
制御される複数のスイッチとを含むことを特徴とする。
し５いずれか１つの項に記載のフィルタ回路において、
前記ＣＲ回路は、抵抗素子と、一端がそれぞれ前記抵抗
素子の一端に接続され、容量値が異なる複数のキャパシ
タと、前記各キャパシタの他方の電極と接地点間にそれ
ぞれ設けられ、前記ラッチ回路の出力信号でオン／オフ
制御される複数のスイッチとを含むことを特徴とする。
【００１５】請求項７に記載したように、請求項１ない
し６いずれか１つの項に記載のフィルタ回路において、
前記時定数回路及び前記ＣＲ回路は、単一の半導体チッ
プ上の物理的に近い位置に配置されることを特徴とす
る。
し６いずれか１つの項に記載のフィルタ回路において、
前記時定数回路及び前記ＣＲ回路は、単一の半導体チッ
プ上の物理的に近い位置に配置されることを特徴とす
る。
【００１６】更に、この発明の請求項８に記載したＴＶ
信号システムは、キャパシタを充電した後、定電流で放
電することによりモニタ用の時定数を生成する時定数回
路と、上記時定数回路の出力電圧と複数の基準電位とを
比較することにより、上記時定数回路によって生成され
た時定数をモニタするモニタ回路と、上記モニタ回路に
よるモニタ動作を制御するスイッチと、パワーオンリセ
ット信号でリセットされ、垂直同期信号を用いて、電源
の投入から所定の時間経過するまで上記スイッチをオン
させ、所定の時間経過後に上記スイッチをオフさせるタ
イマと、上記モニタ回路による時定数のモニタ結果をラ
ッチするラッチ回路と、上記ラッチ回路にラッチされた
モニタ結果に基づいて時定数が可変されるフィルタ回路
とを具備することを特徴としている。
信号システムは、キャパシタを充電した後、定電流で放
電することによりモニタ用の時定数を生成する時定数回
路と、上記時定数回路の出力電圧と複数の基準電位とを
比較することにより、上記時定数回路によって生成され
た時定数をモニタするモニタ回路と、上記モニタ回路に
よるモニタ動作を制御するスイッチと、パワーオンリセ
ット信号でリセットされ、垂直同期信号を用いて、電源
の投入から所定の時間経過するまで上記スイッチをオン
させ、所定の時間経過後に上記スイッチをオフさせるタ
イマと、上記モニタ回路による時定数のモニタ結果をラ
ッチするラッチ回路と、上記ラッチ回路にラッチされた
モニタ結果に基づいて時定数が可変されるフィルタ回路
とを具備することを特徴としている。
【００１７】請求項１のような構成によれば、電源の投
入から所定の時間経過するまでの短時間のみに時定数の
調整を行い、それ以降はラッチ回路にラッチしたモニタ
結果のデータを用いて一定に調整するので、信号出力中
の中心周波数の変化を防止できる。
入から所定の時間経過するまでの短時間のみに時定数の
調整を行い、それ以降はラッチ回路にラッチしたモニタ
結果のデータを用いて一定に調整するので、信号出力中
の中心周波数の変化を防止できる。
【００１８】請求項２に示すように、時定数回路は、キ
ャパシタ、充電手段及び放電手段で構成でき、上記キャ
パシタを充電した後、一定の電流で放電してモニタ用の
時定数を生成する。
ャパシタ、充電手段及び放電手段で構成でき、上記キャ
パシタを充電した後、一定の電流で放電してモニタ用の
時定数を生成する。
【００１９】請求項３に示すように、モニタ回路は、オ
ペアンプと比較手段とで構成し、スイッチ手段をオペア
ンプの出力端と比較手段の入力端間に設ければ、モニタ
動作を容易に制御できる。
ペアンプと比較手段とで構成し、スイッチ手段をオペア
ンプの出力端と比較手段の入力端間に設ければ、モニタ
動作を容易に制御できる。
【００２０】請求項４に示すように、計時手段は、パワ
ーオンリセット信号でリセットし、垂直同期信号を利用
して時間を計るようにすれば、ＴＶ信号システムやビデ
オ信号システムに適用したときに映像が出力されない期
間中に周波数を調整できる。
ーオンリセット信号でリセットし、垂直同期信号を利用
して時間を計るようにすれば、ＴＶ信号システムやビデ
オ信号システムに適用したときに映像が出力されない期
間中に周波数を調整できる。
【００２１】請求項５に示すように、ラッチ回路を複数
のフリップフロップで構成し、クロック信号として水平
同期信号を与えれば、ＴＶ信号システムやビデオ信号シ
ステムで本来用いる信号を利用できる。
のフリップフロップで構成し、クロック信号として水平
同期信号を与えれば、ＴＶ信号システムやビデオ信号シ
ステムで本来用いる信号を利用できる。
【００２２】請求項６に示すように、ＣＲ回路として
は、抵抗素子、複数のキャパシタ及び複数のスイッチで
構成した回路を用いることができる。請求項７に示すよ
うに、時定数回路とＣＲ回路を単一の半導体チップ上の
物理的に近い位置に配置すれば、製造ばらつきによるＣ
Ｒ積のばらつきも同様になると考えられるので、高精度
な時定数の調整を行うことができる。
は、抵抗素子、複数のキャパシタ及び複数のスイッチで
構成した回路を用いることができる。請求項７に示すよ
うに、時定数回路とＣＲ回路を単一の半導体チップ上の
物理的に近い位置に配置すれば、製造ばらつきによるＣ
Ｒ積のばらつきも同様になると考えられるので、高精度
な時定数の調整を行うことができる。
【００２３】請求項８のような構成によれば、電源の投
入から映像信号が出力されるまでの短時間のみにフィル
タ回路の時定数の調整を行い、それ以降はラッチ回路に
ラッチしたモニタ結果のデータを用いて一定の時定数で
調整するので、映像信号が出力されない期間中に周波数
を調整でき、且つ映像信号の出力中における色相の変化
等も防止できる。
入から映像信号が出力されるまでの短時間のみにフィル
タ回路の時定数の調整を行い、それ以降はラッチ回路に
ラッチしたモニタ結果のデータを用いて一定の時定数で
調整するので、映像信号が出力されない期間中に周波数
を調整でき、且つ映像信号の出力中における色相の変化
等も防止できる。
【００２４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の実施
の形態に係るフィルタ回路について説明するための回路
図である。このフィルタ回路は、モニタ用の時定数を生
成する時定数回路２１、この時定数回路２１の時定数を
モニタするモニタ回路２２、パワーオンリセット信号が
入力されてから垂直同期信号ＶＰを計数して時間を測定
する計時回路２３、モニタ結果のデータをラッチするラ
ッチ回路２４及び時定数可変のＣＲ回路２５を含んで構
成されている。
いて図面を参照して説明する。図１は、この発明の実施
の形態に係るフィルタ回路について説明するための回路
図である。このフィルタ回路は、モニタ用の時定数を生
成する時定数回路２１、この時定数回路２１の時定数を
モニタするモニタ回路２２、パワーオンリセット信号が
入力されてから垂直同期信号ＶＰを計数して時間を測定
する計時回路２３、モニタ結果のデータをラッチするラ
ッチ回路２４及び時定数可変のＣＲ回路２５を含んで構
成されている。
【００２５】上記時定数回路２１は、直流電源２６、ス
イッチ２７、キャパシタ２８、定電流源２９及びスイッ
チ３０等から構成されている。上記直流電源２６の正極
はスイッチ２７を介してオペアンプ３１の非反転入力端
（＋）に接続され、負極は接地点に接続される。キャパ
シタ２８の一方の電極は基準電圧源ＶＣに接続され、他
方の電極はオペアンプ３１の非反転入力端（＋）に接続
される。このオペアンプ３１の非反転入力端（＋）と接
地点間には、定電流源２９とスイッチ３０が直列接続さ
れている。
イッチ２７、キャパシタ２８、定電流源２９及びスイッ
チ３０等から構成されている。上記直流電源２６の正極
はスイッチ２７を介してオペアンプ３１の非反転入力端
（＋）に接続され、負極は接地点に接続される。キャパ
シタ２８の一方の電極は基準電圧源ＶＣに接続され、他
方の電極はオペアンプ３１の非反転入力端（＋）に接続
される。このオペアンプ３１の非反転入力端（＋）と接
地点間には、定電流源２９とスイッチ３０が直列接続さ
れている。
【００２６】上記モニタ回路２２は、オペアンプ３１、
スイッチ３２、レベル判定回路３３及び基準電圧源３
４，３５，３６等から構成されている。オペアンプ３１
の出力端はその反転入力端（−）及びスイッチ３２の一
端に接続されている。上記スイッチ３２の他端には上記
レベル判定回路３３の入力端が接続され、オペアンプ３
１の出力電圧と基準電圧源３４，３５，３６の基準電位
とが比較される。そして、この比較結果がラッチ回路２
４に供給されてラッチされる。
スイッチ３２、レベル判定回路３３及び基準電圧源３
４，３５，３６等から構成されている。オペアンプ３１
の出力端はその反転入力端（−）及びスイッチ３２の一
端に接続されている。上記スイッチ３２の他端には上記
レベル判定回路３３の入力端が接続され、オペアンプ３
１の出力電圧と基準電圧源３４，３５，３６の基準電位
とが比較される。そして、この比較結果がラッチ回路２
４に供給されてラッチされる。
【００２７】上記計時回路２３は、フリップフロップ３
７，３８、ナンドゲート３９ａ及びアンドゲート３９ｂ
から構成されている。上記アンドゲート３９ｂの一方の
入力端には垂直同期信号ＶＰが供給され、このアンドゲ
ート３９ｂの出力信号が反転されて上記フリップフロッ
プ３７の入力端Ｔに供給される。フリップフロップ３７
の出力端Ｑにはナンドゲート３９ａの一方の入力端が接
続されており、この出力端Ｑの信号が反転されてフリッ
プフロップ３８の入力端Ｔに供給される。上記フリップ
フロップ３８の出力端Ｑには上記ナンドゲート３９の他
方の入力端が接続され、出力端／Ｑには上記スイッチ３
２の制御入力端が接続される。上記ナンドゲート３９ａ
の出力信号は、上記アンドゲート３９ｂの他方の入力端
に帰還される。上記各フリップフロップ３７，３８のリ
セット入力端ＲＳには、電源の投入時に“Ｈ”レベルと
なるパワーオンリセット信号が供給される。
７，３８、ナンドゲート３９ａ及びアンドゲート３９ｂ
から構成されている。上記アンドゲート３９ｂの一方の
入力端には垂直同期信号ＶＰが供給され、このアンドゲ
ート３９ｂの出力信号が反転されて上記フリップフロッ
プ３７の入力端Ｔに供給される。フリップフロップ３７
の出力端Ｑにはナンドゲート３９ａの一方の入力端が接
続されており、この出力端Ｑの信号が反転されてフリッ
プフロップ３８の入力端Ｔに供給される。上記フリップ
フロップ３８の出力端Ｑには上記ナンドゲート３９の他
方の入力端が接続され、出力端／Ｑには上記スイッチ３
２の制御入力端が接続される。上記ナンドゲート３９ａ
の出力信号は、上記アンドゲート３９ｂの他方の入力端
に帰還される。上記各フリップフロップ３７，３８のリ
セット入力端ＲＳには、電源の投入時に“Ｈ”レベルと
なるパワーオンリセット信号が供給される。
【００２８】上記ラッチ回路２４は、フリップフロップ
４０，４１，４２から構成されている。フリップフロッ
プ４０の入力端Ｄには上記レベル判定回路３３の第１の
判定信号Ｓ１（時定数が大きい）が供給され、フリップ
フロップ４１の入力端Ｄには上記レベル判定回路３３の
第２の判定信号Ｓ２（時定数が中）が供給され、フリッ
プフロップ４２の入力端Ｄには上記レベル判定回路３３
の第３の判定信号Ｓ３（時定数が小さい）が供給され
る。各フリップフロップ４０，４１，４２のクロック入
力端ＣＫには、クロック信号が供給され、このクロック
信号に応答して動作が制御される。
４０，４１，４２から構成されている。フリップフロッ
プ４０の入力端Ｄには上記レベル判定回路３３の第１の
判定信号Ｓ１（時定数が大きい）が供給され、フリップ
フロップ４１の入力端Ｄには上記レベル判定回路３３の
第２の判定信号Ｓ２（時定数が中）が供給され、フリッ
プフロップ４２の入力端Ｄには上記レベル判定回路３３
の第３の判定信号Ｓ３（時定数が小さい）が供給され
る。各フリップフロップ４０，４１，４２のクロック入
力端ＣＫには、クロック信号が供給され、このクロック
信号に応答して動作が制御される。
【００２９】上記ＣＲ回路２５は、抵抗素子４３、容量
値が異なるキャパシタ４４，４５，４６及びスイッチ４
７，４８，４９から構成されている。抵抗素子４３の一
端には各キャパシタ４４，４５，４６の一方の電極が接
続され、これらキャパシタ４４，４５，４６の他方の電
極と接地点間にスイッチ４７，４８，４９がそれぞれ接
続される。これら各スイッチ４７，４８，４９は、上記
フリップフロップ４０，４１，４２の出力端Ｄから出力
されるラッチデータに応答してオン／オフ制御される。
値が異なるキャパシタ４４，４５，４６及びスイッチ４
７，４８，４９から構成されている。抵抗素子４３の一
端には各キャパシタ４４，４５，４６の一方の電極が接
続され、これらキャパシタ４４，４５，４６の他方の電
極と接地点間にスイッチ４７，４８，４９がそれぞれ接
続される。これら各スイッチ４７，４８，４９は、上記
フリップフロップ４０，４１，４２の出力端Ｄから出力
されるラッチデータに応答してオン／オフ制御される。
【００３０】次に、上記のような構成において図２のタ
イミングチャートを用いて周波数の調整動作を説明す
る。（ａ）図は時定数回路２１の動作を示し、（ｂ）図
は計時回路２３の動作を示している。まず、時刻ｔ０に
スイッチ２７がオン状態、スイッチ３０がオフ状態とな
り、直流電源２６の電圧ＶＡでキャパシタ２８が充電さ
れる。次の時刻ｔ１に、スイッチ２７がオフ状態、スイ
ッチ３０がオン状態となり、キャパシタ２８に充電され
た電荷は定電流源２９によって放電される。その後、ス
イッチ２７，３０がともにオフ状態となる。同様な動作
が繰り返され（時刻ｔ３，ｔ４，ｔ５）、時刻ｔ５に得
られた電圧ＶＢが時定数に応じて変化し、この電位変化
がオペアンプ３１によって増幅された後、スイッチ３２
を介してレベル判定回路３３に供給される。
イミングチャートを用いて周波数の調整動作を説明す
る。（ａ）図は時定数回路２１の動作を示し、（ｂ）図
は計時回路２３の動作を示している。まず、時刻ｔ０に
スイッチ２７がオン状態、スイッチ３０がオフ状態とな
り、直流電源２６の電圧ＶＡでキャパシタ２８が充電さ
れる。次の時刻ｔ１に、スイッチ２７がオフ状態、スイ
ッチ３０がオン状態となり、キャパシタ２８に充電され
た電荷は定電流源２９によって放電される。その後、ス
イッチ２７，３０がともにオフ状態となる。同様な動作
が繰り返され（時刻ｔ３，ｔ４，ｔ５）、時刻ｔ５に得
られた電圧ＶＢが時定数に応じて変化し、この電位変化
がオペアンプ３１によって増幅された後、スイッチ３２
を介してレベル判定回路３３に供給される。
【００３１】レベル判定回路３３では、キャパシタ２８
の放電後の上記オペアンプ３１の出力電圧ＶＢと基準電
圧源３４，３５，３６の電圧とが比較される。そして、
比較結果に応じたデータがフリップフロップ４０，４
１，４２のデータ入力端Ｄに供給されてラッチされる。
これらのフリップフロップ４０，４１，４２にラッチさ
れたデータに応じてスイッチ４７，４８，４９のいずれ
か１つがオンし、キャパシタ４４，４５，４６が選択さ
れてＣＲ回路２５の時定数が設定される。上記キャパシ
タ４４，４５，４６の容量値ｃ１，ｃ２，ｃ３がｃ１＞
ｃ２＞ｃ３とすると、上記レベル判定回路３３で時定数
が大きいと判定されたときにはスイッチ４９がオン状
態、スイッチ４７，４８がオフ状態となってキャパシタ
４９が選択され、時定数が小さくなるように制御され
る。一方、レベル判定回路３３で時定数が小さいと判定
されたときにはスイッチ４７がオン状態、スイッチ４
８，４９がオフ状態となってキャパシタ４７が選択さ
れ、時定数が大きくなるように制御される。レベル判定
回路３３で時定数が中間と判定されたときにはスイッチ
４８がオン状態、スイッチ４７，４９がオフ状態となっ
てキャパシタ４８が選択され、時定数が中間になるよう
に制御される。
の放電後の上記オペアンプ３１の出力電圧ＶＢと基準電
圧源３４，３５，３６の電圧とが比較される。そして、
比較結果に応じたデータがフリップフロップ４０，４
１，４２のデータ入力端Ｄに供給されてラッチされる。
これらのフリップフロップ４０，４１，４２にラッチさ
れたデータに応じてスイッチ４７，４８，４９のいずれ
か１つがオンし、キャパシタ４４，４５，４６が選択さ
れてＣＲ回路２５の時定数が設定される。上記キャパシ
タ４４，４５，４６の容量値ｃ１，ｃ２，ｃ３がｃ１＞
ｃ２＞ｃ３とすると、上記レベル判定回路３３で時定数
が大きいと判定されたときにはスイッチ４９がオン状
態、スイッチ４７，４８がオフ状態となってキャパシタ
４９が選択され、時定数が小さくなるように制御され
る。一方、レベル判定回路３３で時定数が小さいと判定
されたときにはスイッチ４７がオン状態、スイッチ４
８，４９がオフ状態となってキャパシタ４７が選択さ
れ、時定数が大きくなるように制御される。レベル判定
回路３３で時定数が中間と判定されたときにはスイッチ
４８がオン状態、スイッチ４７，４９がオフ状態となっ
てキャパシタ４８が選択され、時定数が中間になるよう
に制御される。
【００３２】上述した時定数回路２１で生成した時定数
のモニタ動作と並行して、計時回路２３による計時動作
が行われる。まず、電源が投入されるとパワーオンリセ
ット信号によりフリップフロップ３７，３８がリセット
される。この状態ではナンドゲート３９ａの出力が
“Ｈ”レベルであり、アンドゲート３９ｂの他方の入力
端は“Ｈ”レベルを維持するので、垂直同期信号が
“Ｈ”レベルになるとアンドゲート３９ｂの出力が
“Ｈ”レベルとなり、フリップフロップ３７の入力端Ｔ
には“Ｌ”レベルが入力される（時刻ｔ０）。次に、垂
直同期信号が“Ｌ”レベルとなると、アンドゲート３９
ｂの出力も“Ｌ”レベルとなり、フリップフロップ３７
には“Ｈ”レベルがセットされる（時刻ｔ１）。この
際、フリップフロップ３８はリセット状態を維持してい
るので、その出力端Ｑは“Ｌ”レベル、出力端／Ｑは
“Ｈ”レベルとなっている。次のアンドゲート３９ｂの
“Ｌ”レベルへの立ち下がりに応答して、フリップフロ
ップ３７の出力が反転して“Ｌ”レベルとなると、フリ
ップフロップ３８の出力端Ｑが“Ｈ”レベル、出力端／
Ｑは“Ｌ”レベルとなる（時刻ｔ２）。上記フリップフ
ロップ３７，３８の出力端Ｑの“Ｈ”レベルにより、ナ
ンドゲート３９ａの出力が“Ｌ”レベルとなり、垂直同
期信号ＶＰのレベルに拘わらずアンドゲート３９ｂの出
力が“Ｌ”レベルに固定される。
のモニタ動作と並行して、計時回路２３による計時動作
が行われる。まず、電源が投入されるとパワーオンリセ
ット信号によりフリップフロップ３７，３８がリセット
される。この状態ではナンドゲート３９ａの出力が
“Ｈ”レベルであり、アンドゲート３９ｂの他方の入力
端は“Ｈ”レベルを維持するので、垂直同期信号が
“Ｈ”レベルになるとアンドゲート３９ｂの出力が
“Ｈ”レベルとなり、フリップフロップ３７の入力端Ｔ
には“Ｌ”レベルが入力される（時刻ｔ０）。次に、垂
直同期信号が“Ｌ”レベルとなると、アンドゲート３９
ｂの出力も“Ｌ”レベルとなり、フリップフロップ３７
には“Ｈ”レベルがセットされる（時刻ｔ１）。この
際、フリップフロップ３８はリセット状態を維持してい
るので、その出力端Ｑは“Ｌ”レベル、出力端／Ｑは
“Ｈ”レベルとなっている。次のアンドゲート３９ｂの
“Ｌ”レベルへの立ち下がりに応答して、フリップフロ
ップ３７の出力が反転して“Ｌ”レベルとなると、フリ
ップフロップ３８の出力端Ｑが“Ｈ”レベル、出力端／
Ｑは“Ｌ”レベルとなる（時刻ｔ２）。上記フリップフ
ロップ３７，３８の出力端Ｑの“Ｈ”レベルにより、ナ
ンドゲート３９ａの出力が“Ｌ”レベルとなり、垂直同
期信号ＶＰのレベルに拘わらずアンドゲート３９ｂの出
力が“Ｌ”レベルに固定される。
【００３３】スイッチ３２は、上記フリップフロップ３
８の出力端／Ｑが“Ｈ”レベルの期間、すなわち電源の
投入から時刻ｔ２までの期間にオン状態となり、時刻ｔ
２以降はオフ状態となる。
８の出力端／Ｑが“Ｈ”レベルの期間、すなわち電源の
投入から時刻ｔ２までの期間にオン状態となり、時刻ｔ
２以降はオフ状態となる。
【００３４】よって、上記のような構成によれば、電源
の投入から映像信号が出力されるまでの短時間（３０ｍ
Ｓｅｃ程度）のみにフィルタ回路の時定数の調整を行
い、それ以降はラッチ回路２４にラッチしたモニタ結果
のデータを用いて一定の時定数で調整できるので、映像
信号が出力されない期間中に周波数を調整でき、且つ映
像信号の出力中における色相の変化等も防止できる。
の投入から映像信号が出力されるまでの短時間（３０ｍ
Ｓｅｃ程度）のみにフィルタ回路の時定数の調整を行
い、それ以降はラッチ回路２４にラッチしたモニタ結果
のデータを用いて一定の時定数で調整できるので、映像
信号が出力されない期間中に周波数を調整でき、且つ映
像信号の出力中における色相の変化等も防止できる。
【００３５】図３は、上記図１に示したフィルタ回路を
ＳＥＣＡＭ色信号処理用のＩＣに適用するときの概略構
成を示すブロック図である。この回路は、同期分離回路
５１、水平同期処理回路５２、垂直同期処理回路５３、
時定数調整回路５４、ＹＣ分離回路５５、ＡＣＣ（Ａｕ
ｔｏｍａｔｉｃ ｃｏｌｏｒ ｃｏｎｔｒｏｌ）回路５
６、アイデント（ＩＤＥＮＴ）回路５７、ベルフィルタ
５８、復調回路５９、ディエンファシス（Ｄｅ−Ｅｍｐ
ｈａｓｉｓ）回路６０、マトリックス回路６１、増幅器
（ＡＭＰ）６２、ＣＲＴ６３及びＹ信号処理回路６４等
を含んで構成されている。
ＳＥＣＡＭ色信号処理用のＩＣに適用するときの概略構
成を示すブロック図である。この回路は、同期分離回路
５１、水平同期処理回路５２、垂直同期処理回路５３、
時定数調整回路５４、ＹＣ分離回路５５、ＡＣＣ（Ａｕ
ｔｏｍａｔｉｃ ｃｏｌｏｒ ｃｏｎｔｒｏｌ）回路５
６、アイデント（ＩＤＥＮＴ）回路５７、ベルフィルタ
５８、復調回路５９、ディエンファシス（Ｄｅ−Ｅｍｐ
ｈａｓｉｓ）回路６０、マトリックス回路６１、増幅器
（ＡＭＰ）６２、ＣＲＴ６３及びＹ信号処理回路６４等
を含んで構成されている。
【００３６】ＳＥＣＡＭ信号は、ＦＭ変調されて放送局
から送信されるが、ＦＭ信号のノイズ出力電圧は、雑音
成分と搬送波との周波数に比例するため、高域周波数に
おけるＳ／Ｎ比を改善するために、高域を持ち上げて送
信される（いわゆるＰｒｅ−Ｅｍｐｈａｓｉｓ）。受信
処理側では逆にラグリードフィルタ等を用いて持ち上げ
られた高域を下げる（Ｄｅ−Ｅｍｐｈａｓｉｓ）処理が
必要である。このフィルタを内蔵したＩＣではＣＲ積の
ばらつきによりフィルタの特性がずれるとオーバーシュ
ートがかかったような出力波形となる。そこで、上記Ｃ
Ｒ積のばらつきを時定数調整回路５４で補償するように
している。
から送信されるが、ＦＭ信号のノイズ出力電圧は、雑音
成分と搬送波との周波数に比例するため、高域周波数に
おけるＳ／Ｎ比を改善するために、高域を持ち上げて送
信される（いわゆるＰｒｅ−Ｅｍｐｈａｓｉｓ）。受信
処理側では逆にラグリードフィルタ等を用いて持ち上げ
られた高域を下げる（Ｄｅ−Ｅｍｐｈａｓｉｓ）処理が
必要である。このフィルタを内蔵したＩＣではＣＲ積の
ばらつきによりフィルタの特性がずれるとオーバーシュ
ートがかかったような出力波形となる。そこで、上記Ｃ
Ｒ積のばらつきを時定数調整回路５４で補償するように
している。
【００３７】この時定数調整回路５４は、上記図１に示
した回路におけるモニタ用の時定数を生成する時定数回
路２１、この時定数回路２１の時定数をモニタするモニ
タ回路２２、パワーオンリセット信号が入力されてから
垂直同期信号を計数して時間を測定する計時回路２３及
びモニタ結果のデータをラッチするラッチ回路２４を含
んで構成されている。上記垂直同期信号Ｖは垂直同期処
理回路５３から供給され、水平同期処理回路から出力さ
れる水平同期信号がラッチ回路２４（フリップフロップ
４０，４１，４２）の動作を制御するクロック信号ＣＫ
として供給される。そして、この時定数調整回路５４の
出力信号でディエンファシス回路６０の時定数が調整さ
れるようになっている。
した回路におけるモニタ用の時定数を生成する時定数回
路２１、この時定数回路２１の時定数をモニタするモニ
タ回路２２、パワーオンリセット信号が入力されてから
垂直同期信号を計数して時間を測定する計時回路２３及
びモニタ結果のデータをラッチするラッチ回路２４を含
んで構成されている。上記垂直同期信号Ｖは垂直同期処
理回路５３から供給され、水平同期処理回路から出力さ
れる水平同期信号がラッチ回路２４（フリップフロップ
４０，４１，４２）の動作を制御するクロック信号ＣＫ
として供給される。そして、この時定数調整回路５４の
出力信号でディエンファシス回路６０の時定数が調整さ
れるようになっている。
【００３８】上記のような構成において、基本的な動作
は前述した図１の回路と実質的に同じであり、ＣＲ回路
２５に代えてディエンファシス回路６０の時定数が調整
される。この際、電源の投入から所定時間（例えば映像
信号が出力されるまでの短時間）経過するまではディエ
ンファシス回路６０の時定数が調整され、それ以降はラ
ッチ回路２４にラッチしたモニタ結果のデータを用いて
一定の時定数で調整するので、映像信号が出力されない
期間中に周波数を調整でき、且つ映像信号の出力中にお
ける色相の変化等も防止できる。
は前述した図１の回路と実質的に同じであり、ＣＲ回路
２５に代えてディエンファシス回路６０の時定数が調整
される。この際、電源の投入から所定時間（例えば映像
信号が出力されるまでの短時間）経過するまではディエ
ンファシス回路６０の時定数が調整され、それ以降はラ
ッチ回路２４にラッチしたモニタ結果のデータを用いて
一定の時定数で調整するので、映像信号が出力されない
期間中に周波数を調整でき、且つ映像信号の出力中にお
ける色相の変化等も防止できる。
【００３９】なお、上記実施の形態では、垂直同期信号
ＶＰを用いてスイッチ３２をオン／オフ制御するための
時間を測定する場合を例にとって説明したが、電源の投
入から数１０〜数１００ｍＳｅｃ程度の時間を測定でき
れば良いので他の信号を用いるようにしても良い。ま
た、フリップフロップ３７，３８を用いる場合を例にと
って説明したが、他の回路でも良いのは勿論である。ラ
ッチ回路２４としてフリップフロップ４１，４２，４３
を用いる場合を説明したが、他の構成であっても良い。
また、ローパスフィルタを例にとって説明したが、ＣＲ
回路２５を図４（ｂ）に示したように構成すれば、ハイ
パスフィルタにも適用できる。
ＶＰを用いてスイッチ３２をオン／オフ制御するための
時間を測定する場合を例にとって説明したが、電源の投
入から数１０〜数１００ｍＳｅｃ程度の時間を測定でき
れば良いので他の信号を用いるようにしても良い。ま
た、フリップフロップ３７，３８を用いる場合を例にと
って説明したが、他の回路でも良いのは勿論である。ラ
ッチ回路２４としてフリップフロップ４１，４２，４３
を用いる場合を説明したが、他の構成であっても良い。
また、ローパスフィルタを例にとって説明したが、ＣＲ
回路２５を図４（ｂ）に示したように構成すれば、ハイ
パスフィルタにも適用できる。
【００４０】更に、ＳＥＣＡＭ色信号処理用のＩＣに適
用する場合を例にとって説明したが、他のＴＶ信号シス
テムやビデオ信号システム、あるいはオーディオ信号シ
ステム等にも適用可能である。
用する場合を例にとって説明したが、他のＴＶ信号シス
テムやビデオ信号システム、あるいはオーディオ信号シ
ステム等にも適用可能である。
【００４１】
【発明の効果】以上説明したように、この発明によれ
ば、信号の出力中に中心周波数が切り換えられてしまう
のを防止できるフィルタ回路が得られる。また、映像信
号の出力中にフィルタ回路の中心周波数が切り換えられ
てしまうのを防止できるＴＶ信号システムが得られる。
ば、信号の出力中に中心周波数が切り換えられてしまう
のを防止できるフィルタ回路が得られる。また、映像信
号の出力中にフィルタ回路の中心周波数が切り換えられ
てしまうのを防止できるＴＶ信号システムが得られる。
【図１】この発明の実施の形態に係るフィルタ回路を示
す回路図。
す回路図。
【図２】図１に示したフィルタ回路の動作を説明するた
めのもので、（ａ）図は時定数回路のタイミングチャー
ト、（ｂ）図は計時回路のタイミングチャート。
めのもので、（ａ）図は時定数回路のタイミングチャー
ト、（ｂ）図は計時回路のタイミングチャート。
【図３】図１に示したフィルタ回路をＳＥＣＡＭ色信号
処理用のＩＣに適用するときの概略構成を示すブロック
図。
処理用のＩＣに適用するときの概略構成を示すブロック
図。
【図４】ＴＶ信号システムにおける周波数の調整機能を
持った従来のフィルタ回路を抽出して示すもので、
（ａ）図はハイパスフィルタ、（ｂ）図はローパスフィ
ルタを示す回路図。
持った従来のフィルタ回路を抽出して示すもので、
（ａ）図はハイパスフィルタ、（ｂ）図はローパスフィ
ルタを示す回路図。
２１…時定数回路、２２…モニタ回路、２３…計時回路
（計時手段）、２４…ラッチ回路、２５…ＣＲ回路、２
６…直流電源、２７…スイッチ、２８…キャパシタ、２
９…定電流源、３０…スイッチ、３１…オペアンプ、３
２…スイッチ（スイッチ手段）３３…レベル判定回路
（比較手段）、３４，３５，３６…基準電圧源、３７，
３８…フリップフロップ、３９ａ…ナンドゲート、３９
ｂ…アンドゲート、４０，４１，４２…フリップフロッ
プ、４３…キャパシタ、４４，４５，４６…抵抗素子、
４７，４８，４９…スイッチ、５１…同期分離回路、５
２…水平同期処理回路、５３…垂直同期処理回路、５４
…時定数調整回路、５５…ＹＣ分離回路、５６…ＡＣＣ
回路、５７…アイデント回路、５８…ベルフィルタ、５
９…復調回路、６０…ディエンファシス回路、６１…マ
トリクス回路、６２…増幅器、６３…ＣＲＴ、６４…Ｙ
信号処理回路。
（計時手段）、２４…ラッチ回路、２５…ＣＲ回路、２
６…直流電源、２７…スイッチ、２８…キャパシタ、２
９…定電流源、３０…スイッチ、３１…オペアンプ、３
２…スイッチ（スイッチ手段）３３…レベル判定回路
（比較手段）、３４，３５，３６…基準電圧源、３７，
３８…フリップフロップ、３９ａ…ナンドゲート、３９
ｂ…アンドゲート、４０，４１，４２…フリップフロッ
プ、４３…キャパシタ、４４，４５，４６…抵抗素子、
４７，４８，４９…スイッチ、５１…同期分離回路、５
２…水平同期処理回路、５３…垂直同期処理回路、５４
…時定数調整回路、５５…ＹＣ分離回路、５６…ＡＣＣ
回路、５７…アイデント回路、５８…ベルフィルタ、５
９…復調回路、６０…ディエンファシス回路、６１…マ
トリクス回路、６２…増幅器、６３…ＣＲＴ、６４…Ｙ
信号処理回路。
フロントページの続き Ｆターム(参考） 5C021 PA03 PA18 PA28 PA45 PA53 PA62 PA64 PA83 PA87 PA89 PA95 PA96 SA03 XB05 XB11 5J098 AA11 AA14 AB02 AB06 AB12 AB16 AB22 AB23 AC02 AC10 AC20 AD05 AD10 AD14 CA02 CB02 CB03
Claims (8)
- 【請求項１】 モニタ用の時定数を生成する時定数回路
と、 上記時定数回路によって生成された時定数をモニタする
モニタ回路と、 上記モニタ回路によるモニタ動作を制御するスイッチ手
段と、 電源の投入から所定の時間経過するまでの時間を測定し
て上記スイッチ手段を制御し、電源の投入から所定の時
間経過するまで上記モニタ回路を動作させ、所定の時間
経過後に上記モニタ回路の動作を停止させる計時手段
と、 上記モニタ回路による時定数のモニタ結果をラッチする
ラッチ回路と、 上記ラッチ回路にラッチされたモニタ結果に基づいて時
定数が可変されるＣＲ回路とを具備することを特徴とす
るフィルタ回路。 - 【請求項２】 前記時定数回路は、キャパシタと、この
キャパシタを充電する充電手段と、上記キャパシタを一
定の電流で放電する放電手段とを備え、前記モニタ回路
で上記キャパシタの放電状態をモニタすることを特徴と
する請求項１に記載のフィルタ回路。 - 【請求項３】 前記モニタ回路は、非反転入力端に前記
時定数回路の出力が供給され、出力端が反転入力端に接
続されたオペアンプと、このオペアンプの出力と複数の
基準電位とをそれぞれ比較する比較手段とを備え、前記
スイッチ手段は、上記オペアンプの出力端と上記比較手
段の入力端間に設けれられることを特徴とする請求項１
または２に記載のフィルタ回路。 - 【請求項４】 前記計時手段は、一方の入力端に垂直同
期信号が入力されるアンドゲートと、パワーオンリセッ
ト信号でリセットされ、上記アンドゲートの出力信号の
反転信号が入力される第１のフリップフロップと、上記
パワーオンリセット信号でリセットされ、上記第１のフ
リップフロップの出力信号の反転信号が供給され、前記
スイッチ手段をオン／オフ制御する第２のフリップフロ
ップと、上記第１，第２のフリップフロップの出力信号
が供給され、出力信号が上記アンドゲートの他方の入力
端に帰還されるナンドゲートとを備え、前記第２のフリ
ップフロップの出力信号の反転信号で前記スイッチ手段
がオン／オフ制御されることを特徴とする請求項３に記
載のフィルタ回路。 - 【請求項５】 前記ラッチ回路は、データ入力端に前記
モニタ回路の出力信号が供給され、データ出力端から前
記ＣＲ回路に時定数を可変するための信号を供給し、ク
ロック信号に応答して動作する複数のフリップフロップ
を含むことを特徴とする請求項１ないし４いずれか１つ
の項に記載のフィルタ回路。 - 【請求項６】 前記ＣＲ回路は、抵抗素子と、一端がそ
れぞれ前記抵抗素子の一端に接続され、容量値が異なる
複数のキャパシタと、前記各キャパシタの他方の電極と
接地点間にそれぞれ設けられ、前記ラッチ回路の出力信
号でオン／オフ制御される複数のスイッチとを含むこと
を特徴とする請求項１ないし５いずれか１つの項に記載
のフィルタ回路。 - 【請求項７】 前記時定数回路及び前記ＣＲ回路は、単
一の半導体チップ上の物理的に近い位置に配置されるこ
とを特徴とする請求項１ないし６いずれか１つの項に記
載のフィルタ回路。 - 【請求項８】 キャパシタを充電した後、定電流で放電
することによりモニタ用の時定数を生成する時定数回路
と、 上記時定数回路の出力電圧と複数の基準電位とを比較す
ることにより、上記時定数回路によって生成された時定
数をモニタするモニタ回路と、 上記モニタ回路によるモニタ動作を制御するスイッチ
と、 パワーオンリセット信号でリセットされ、垂直同期信号
を用いて、電源の投入から所定の時間経過するまで上記
スイッチをオンさせ、所定の時間経過後に上記スイッチ
をオフさせるタイマと、 上記モニタ回路による時定数のモニタ結果をラッチする
ラッチ回路と、 上記ラッチ回路にラッチされたモニタ結果に基づいて時
定数が可変されるフィルタ回路とを具備することを特徴
とするＴＶ信号システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10185189A JP2000022990A (ja) | 1998-06-30 | 1998-06-30 | フィルタ回路及びｔｖ信号システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10185189A JP2000022990A (ja) | 1998-06-30 | 1998-06-30 | フィルタ回路及びｔｖ信号システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022990A true JP2000022990A (ja) | 2000-01-21 |
Family
ID=16166421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10185189A Pending JP2000022990A (ja) | 1998-06-30 | 1998-06-30 | フィルタ回路及びｔｖ信号システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022990A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009090703A1 (ja) * | 2008-01-18 | 2009-07-23 | Panasonic Corporation | ランプ波出力回路、アナログデジタル変換回路、及びカメラ |
| JP2011061822A (ja) * | 2002-04-10 | 2011-03-24 | Qualcomm Inc | 回路公差を調節するための回路と方法 |
-
1998
- 1998-06-30 JP JP10185189A patent/JP2000022990A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061822A (ja) * | 2002-04-10 | 2011-03-24 | Qualcomm Inc | 回路公差を調節するための回路と方法 |
| WO2009090703A1 (ja) * | 2008-01-18 | 2009-07-23 | Panasonic Corporation | ランプ波出力回路、アナログデジタル変換回路、及びカメラ |
| JPWO2009090703A1 (ja) * | 2008-01-18 | 2011-05-26 | パナソニック株式会社 | ランプ波出力回路、アナログデジタル変換回路、及びカメラ |
| US8188903B2 (en) | 2008-01-18 | 2012-05-29 | Panasonic Corporation | Ramp wave output circuit, analog/digital conversion circuit, and camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214263A (en) | Pulse signal processing circuit | |
| EP0368398B1 (en) | Delay-controlled relaxation oscillator with reduced power consumption | |
| US7279962B2 (en) | Frequency tuning loop for active RC filters | |
| US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
| JP2000022990A (ja) | フィルタ回路及びｔｖ信号システム | |
| USRE30839E (en) | Monostable multivibrator | |
| US5939902A (en) | Integrating circuit internally included in semiconductor device | |
| JPH04207521A (ja) | 時定数調整回路 | |
| JP2011061822A (ja) | 回路公差を調節するための回路と方法 | |
| EP0143854A1 (en) | Apparatus for removing ghost images | |
| JP3335872B2 (ja) | 時定数調整回路 | |
| EP0456102B1 (en) | Apparatus for conditioning a signal parameter | |
| US6133949A (en) | Measuring circuit | |
| JPH10186309A (ja) | 液晶表示スクリーン用の電圧生成器への制御信号 | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| EP0788229B1 (en) | Peak detecting apparatus | |
| JP2550416B2 (ja) | クランプ回路 | |
| US6091308A (en) | Rapid response oscillator with current-controlled frequency | |
| JPH04114575A (ja) | 映像信号有無判定回路 | |
| JPH04267620A (ja) | 三角波発振回路 | |
| CN111342818B (zh) | 滤波器及其操作方法 | |
| JPH08148978A (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JP3863312B2 (ja) | バーストゲートパルス発生回路 |