JP2000022526A - 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 - Google Patents

周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置

Info

Publication number
JP2000022526A
JP2000022526A JP10188856A JP18885698A JP2000022526A JP 2000022526 A JP2000022526 A JP 2000022526A JP 10188856 A JP10188856 A JP 10188856A JP 18885698 A JP18885698 A JP 18885698A JP 2000022526 A JP2000022526 A JP 2000022526A
Authority
JP
Japan
Prior art keywords
signal
section
frequency error
frequency
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10188856A
Other languages
English (en)
Other versions
JP3199112B2 (ja
Inventor
Naoko Kobayashi
直子 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18885698A priority Critical patent/JP3199112B2/ja
Publication of JP2000022526A publication Critical patent/JP2000022526A/ja
Application granted granted Critical
Publication of JP3199112B2 publication Critical patent/JP3199112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 再生クロックの誤った同期制御が行われる確
率を低減する。 【解決手段】 入力されたEFMPLUS信号のパター
ンをデータ読取用クロックで計測するカウンタ21〜2
3と、カウンタ21〜23における計測値が入力され、
EFMPLUS信号の第1のレベルにおける計測値と第
2のレベルにおける計測値が予め決められた複数の候補
であると認識した場合に、カウンタ21〜23に入力さ
れたEFMPLUS信号がシンクパターンであると判断
し、該計測値を出力するシンクパターン判定部24と、
シンクパターン判定部24から出力された計測値に基づ
いて周波数誤差を検出する周波数誤差検出部25とを設
ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、位相ロックループ
回路に関し、特に、入力信号と再生クロック信号との周
波数誤差を検出する周波数比較器を有する位相ロックル
ープ回路及び周波数誤差検出回路、周波数誤差検出方
法、並びにこれを用いたデータ読取装置に関する。
【0002】
【従来の技術】従来より、入力信号と再生クロック信号
との周波数誤差を検出する周波数比較器を有する位相ロ
ックループ回路においては、様々な機器に採用されてお
り、その機器の1つとして、デジタル記録方式で情報が
記録された記録ディスクからデータを読み取るためのデ
ータ読取装置がある。
【0003】上述したようなデータ読取装置において
は、再生クロックとなるデータ読取用クロックを用い
て、記録ディスクに記録されたデータの読み取りが行わ
れるため、記録ディスクに記録されたデータの読み取り
を行う場合は、記録ディスクに記録されたデータとデー
タ読取用クロックとの同期を採る必要がある。そのた
め、記録ディスクに記録されたデータの飛ばし読み等を
行う場合、その度毎に、記録ディスクに記録されたデー
タとデータ読取用クロックとの同期制御を行う必要があ
る。
【0004】そこで、位相ロックループ回路を用いて、
データ読取用クロックの記録ディスクに記録されたデー
タに対する同期制御が行われている。
【0005】図6は、データ読取装置内に設けられた位
相ロックループ回路の一構成例を示すブロック図であ
る。
【0006】本従来例は図6に示すように、入力された
制御電圧に基づいて所定の周波数及び位相を有する信号
を生成し、出力する電圧制御発振器160と、電圧制御
発振器160から出力された信号の周波数を1/Nに分
周し、データ読取用クロックとして出力する分周器17
0と、記録ディスク(不図示)から読み取られたデータ
信号内の同期検出パターンと分周器170から出力され
たデータ読取用クロックとの位相を比較し、両者の位相
誤差を誤差に応じた幅を有するパルス信号に変換して出
力する位相比較器110と、記録ディスクから読み取ら
れたデータ信号内の同期検出パターンと分周器170か
ら出力されたデータ読取用クロックとの周波数を比較
し、両者の周波数誤差を誤差に応じた幅を有するパルス
信号に変換して出力する周波数比較器120と、位相比
較器110から出力されたパルス信号を電圧に変換して
出力するチャージポンプ180と、チャージポンプ18
0から出力された電圧値のノイズとなる高周波成分を遮
断するローパスフィルタ130と、周波数比較器120
から出力されたパルス信号を電圧に変換して出力するチ
ャージポンプ140と、ローパスフィルタ130を通過
した電圧値またはチャージポンプ140から出力された
電圧値を制御電圧として電圧制御発振器160に対して
出力する加算器150とから構成されており、電圧制御
発振器160において、加算器150から出力された制
御電圧に基づいて所定の周波数及び位相を有する信号が
生成される。なお、電圧制御発振器160においては、
精度を上げるためにデータ読取用クロックのN倍(Nは
自然数)で発振するように構成されている。
【0007】上記のように構成された誤差検出回路にお
いては、まず、電圧制御発振器160から、記録ディス
クに記録されたデータのクロックとある程度近い周波数
及び位相を有する信号が出力され、分周器170にて1
/Nに分周され、データ読取用クロックが生成される。
【0008】分周器170から出力されたデータ読取用
クロックは、位相比較器110及び周波数比較器120
に入力される。
【0009】すると、周波数比較器120において、記
録ディスクから読み取られたデータ信号の同期検出パタ
ーンを用いて、データ信号に対するデータ読取用クロッ
クの周波数誤差が検出され、検出された誤差に基づいた
幅を有するパルス信号が出力される。
【0010】周波数比較器120から出力されたパルス
信号は、チャージポンプ140にて電圧値に変換されて
出力される。
【0011】チャージポンプ140から出力された電圧
値は、加算器150を介して電圧制御発振器160に制
御電圧として入力される。
【0012】その後、電圧制御発振器160において、
加算器150から出力された制御電圧に基づいて、所定
の周波数を有する信号が生成される。
【0013】電圧制御発振器160にて所定の周波数を
有する信号が生成された後、位相比較器110におい
て、記録ディスクから読み取られたデータ信号の同期検
出パターンを用いて、データ信号に対するデータ読取用
クロックの位相誤差が検出され、検出された誤差に基づ
いた幅を有するパルス信号が出力される。
【0014】位相比較器110から出力されたパルス信
号は、チャージポンプ180にて電圧値に変換され、さ
らに、ローパスフィルタ130にて、ノイズとなる高周
波成分が遮断される。
【0015】ローパスフィルタ130を通過した電圧値
は、加算器150を介して電圧制御発振器160に制御
電圧として入力される。
【0016】その後、電圧制御発振器160において、
加算器150から出力された制御電圧に基づいて、ディ
スクから読み出されたデータ信号と位相の合ったデータ
読取用クロックが生成される。
【0017】上述した一連の動作が繰り返し行われるこ
とにより、モータの立ち上がり時や画面シーク時のデー
タ読取用クロックの記録ディスクに記録されたデータに
対する同期制御が行われる。
【0018】図7は、記録ディスクに記録されたデータ
が読み取られてからデータ読取用クロックの同期制御が
行われるまでの動作を説明するためのフローチャートで
ある。
【0019】図7に示すように、記録ディスクからデー
タが読み取られると(ステップS101)、読み取られ
たデータが所定の増幅率にて増幅される(ステップS1
02)。
【0020】次に、増幅されたデータの雑音除去及び波
形等化が行われるとともに、“0”,“1”からなる2
値データへの変換が行われる(ステップS103)。
【0021】その後、変換された2値データを用いて上
述したような同期制御が行われる(ステップS10
4)。
【0022】ここで、上述したような記録ディスクにお
いては、記録ディスクに記録されたデータとデータ読取
用クロックとの同期制御を行うため、1フレーム毎に特
定のシンクパターンが設けられており、その信号方式と
しては、CD(コンパクトディスク)に用いられるEF
M信号方式や、DVD(デジタルビデオディスク)に用
いられるEFMPLUS信号方式等がある。
【0023】図8は、EFM信号方式とEFMPLUS
信号方式とを説明するための図であり、(a)は記録デ
ィスクに記録された情報の構成を示す図、(b)はEF
M信号方式におけるシンクパターンを示す図、(c)は
EFMPLUS信号方式におけるシンクパターンを示す
図である。
【0024】図8(a)に示すように、シンクパターン
は、1フレーム毎にデータ信号に付加されている。
【0025】また、データ信号においては、記録ディス
クのピット長及びピットの間隔によって、11T(Tは
チャネルビット長)以下となっている。
【0026】まず、EFM信号方式におけるシンクパタ
ーンについて説明する。
【0027】EFM信号方式におけるシンクパターンは
図8(b)に示すように、最大反転間隔(11T)が2
回連続する信号となっている。ここで、データ信号は上
述したように11T以下であるため、データ読取用クロ
ックによって、信号の立ち上がりから次の立ち上がりま
で、または立ち下がりから次の立ち下がりまでを計測
し、計測値が22であった場合、それがデータ信号であ
ることはなく、シンクパターンと判断することができ、
実際に、そのようにしてシンクパターンが検出されてい
る。具体的な例としては、特開昭59−172180号
公報に開示されている。
【0028】次に、EFMPLUS信号方式におけるシ
ンクパターンについて説明する。
【0029】EFMPLUS信号方式におけるシンクパ
ターンは図8(c)に示すように、14Tと4Tとの反
転間隔を有する信号となっている。
【0030】ここで、EFMPLUS信号方式において
は、シンクパターンの1周期となる18T内に、“1”
が9回続き、その後“0”が9回続く、9T+9Tや、
“1”が10回続き、その後“0”が8回続く、10T
+8Tといったデータ信号が含まれている可能性がある
ため、データ読取用クロックによって、信号の立ち上が
りから次の立ち上がりまで、または立ち下がりから次の
立ち下がりまでを計測し、計測値が18であっても、シ
ンクパターンと判断することができない。
【0031】そこで、データ読取用クロックによって、
立ち上がりから立ち下がりまで、または立ち下がりから
立ち上がりまでを計測し、計測値が14以外の場合にそ
の計測値に基づいて周波数誤差信号を出力し、計測値が
14となった場合は、さらに、データ読取用クロックに
よって、その後の信号の立ち上がりまたは立ち下がりま
でを計測し、その計測値に基づいて周波数誤差を検出し
ている。
【0032】図9は、図6に示した周波数比較器120
の動作を説明するための図である。
【0033】図9に示すように、データ読取用クロック
によって、読み取られたEFMPLUS信号の立ち上が
りから立ち下がりまで、または立ち下がりから立ち上が
りまでが計測され、計測値が14以外の場合はその計測
値に基づいて互いに異なる幅を有するパルス信号が周波
数誤差信号(S2〜S4,L2〜L4)として出力さ
れ、計測値が14となった場合は、さらにデータ読取用
クロックによって、その後の信号の立ち上がりまたは立
ち下がりまでが計測され、その計測値に基づいて互いに
異なる幅を有するパルス信号が周波数誤差信号(S1,
L1)として出力されている。
【0034】その後、出力された周波数誤差信号(S1
〜S4,L1〜L4)は、チャージポンプ140におい
て電圧値に変換され、加算器150を介して制御電圧と
して電圧制御発振器160に入力され、電圧制御発振器
160において、入力された制御電圧に基づいて所定の
周波数を有する信号が生成される。
【0035】なお、周波数誤差信号(Center)が
出力された場合は、データ読取用クロックの周波数とE
FMPLUS信号の周波数とが同期していることにな
る。
【0036】ここで、読取用クロックの同期制御と記録
ディスクを回転させるためのモータの回転数制御との関
係について説明する。
【0037】図10は、記録ディスクに記録されたデー
タのモータの回転数による周波数の違いについて説明す
るための図である。
【0038】図10に示すように、モータの回転数が2
倍になった場合、同一のデータのパルス幅は1/2とな
る。
【0039】ここで、読取用クロックの同期制御とモー
タの回転数制御とは互いに独立して行われているため、
モータの起動直後においてモータの回転数が一定してい
ない場合においては、上述した読取用クロックの同期制
御にて、記録ディスクから読み取られた信号の計測値が
実際のパターンの長さと異なるものとなってしまう虞れ
がある。
【0040】そこで、図9に示したように、記録ディス
クから読み取られた信号の計測値が11以下であった場
合は、データ読取用クロックの周波数が低いと判断され
て周波数が高くなるように制御され、記録ディスクから
読み取られた信号の計測値が17以上であった場合は、
データ読取用クロックの周波数が高いと判断されて周波
数が低くなるように制御され、それにより、記録ディス
クから読み取られた信号の計測値が実際のパターンの長
さと異なるものとなり、その計測値が14に対してかけ
離れたものとなってしまった場合においても、上述した
同期制御が行われる。
【0041】
【発明が解決しようとする課題】しかしながら上述した
ような周波数誤差検出方法においては、同じレベルのデ
ジタル信号が連続する第1の区間をデータ読取用クロッ
クによって計測し、計測値が14以外の場合はその計測
値のみに基づいて周波数誤差信号が出力されているた
め、ディスク上に傷等が生じ、その傷等によって14T
に近いパターンが生成された場合、そのパターンがシン
クパターンと判断されてしまい、データ読取用クロック
の誤った同期制御が行われてしまうという問題点があ
る。
【0042】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、記録ディス
クに記録されたデータと再生クロックとの誤った同期制
御が行われる確率を低減することができる周波数比較器
及びそれを用いた位相ロックループ回路、周波数検出回
路、並びに周波数誤差検出方法を提供することを目的と
する。
【0043】
【課題を解決するための手段】上記目的を達成するため
の本発明は、複数のデジタル信号が連続する第1の区間
及びそれに続き複数のデジタル信号が連続する第2の区
間を備えた特定の同期パターンを含むデジタル信号が入
力され、前記同期パターンをクロックによって計測する
ことにより前記デジタル信号の周波数と前記クロックと
の周波数誤差を検出してその周波数誤差に応じた誤差値
を求める周波数比較器において、前記計測の結果予め設
定された前記第1の区間の複数の候補であると認識し、
続いて予め設定された前記第2の区間の複数の候補であ
ると認識した場合に、認識された前記第1の区間の候補
及び前記第2の区間の候補の組み合わせに応じた周波数
誤差を求めることを特徴とする。
【0044】また、前記信号のパターンを計測する計測
手段と、該計測手段における前記第1の区間の計測値が
予め設定された第1の区間の複数の候補であるかどうか
を判断するとともに、前記計測手段における前記第2の
区間の計測値が予め設定された第2の区間の複数の候補
であるかどうかを判断し、前記計測手段における前記第
1の区間の計測値が前記第1の区間の複数の候補である
と判断し、かつ、前記計測手段における前記第2の区間
の計測値が前記第2の区間の複数の候補であると判断し
た場合、または前記計測手段における前記第1の区間の
計測値が前記第1の区間の複数の候補のうち最小値未満
あるいは最大値を超えるものであった場合に前記第1及
び第2の区間の計測値を出力する判定手段と、該判定手
段から出力された前記第1及び第2の計測値の組み合わ
せに基づいて前記周波数誤差を検出してその周波数誤差
に応じた誤差値を求める検出手段とを有することを特徴
とする。
【0045】また、前記同期パターンは、Lレベルの信
号が連続して14個続く第1の区間と、Hレベルの信号
が連続して4個続く第2の区間とからなることを特徴と
する。
【0046】また、前記同期パターンは、Hレベルの信
号が連続して14個続く第1の区間と、Lレベルの信号
が連続して4個続く第2の区間とからなることを特徴と
する。
【0047】また、入力された信号に基づいて所定の周
波数を有するクロック信号を生成し、出力する電圧制御
発振器と、複数のデジタル信号が連続する第1の区間及
びそれに続き複数のデジタル信号が連続する第2の区間
を備えた特定の同期パターンを含むデジタル信号が入力
され、前記同期パターンをクロックによって計測するこ
とにより前記デジタル信号の周波数と前記クロックとの
周波数誤差を検出してその周波数誤差に応じた誤差値を
求める周波数比較器とを少なくとも有し、前記周波数比
較器から出力された周波数誤差に基づいて前記電圧制御
発振器にて前記クロック信号が生成される位相ロックル
ープ回路において、前記周波数比較器は、前記計測の結
果予め設定された前記第1の区間の複数の候補であると
認識し、続いて予め設定された前記第2の区間の複数の
候補であると認識した場合に、認識された前記第1の区
間の候補及び前記第2の区間の候補の組み合わせに応じ
た周波数誤差を求めることを特徴とする。
【0048】また、前記周波数比較器は、前記信号のパ
ターンを計測する計測手段と、該計測手段における前記
第1の区間の計測値が予め設定された第1の区間の複数
の候補であるかどうかを判断するとともに、前記計測手
段における前記第2の区間の計測値が予め設定された第
2の区間の複数の候補であるかどうかを判断し、前記計
測手段における前記第1の区間の計測値が前記第1の区
間の複数の候補であると判断し、かつ、前記計測手段に
おける前記第2の区間の計測値が前記第2の区間の複数
の候補であると判断した場合、または前記計測手段にお
ける前記第1の区間の計測値が前記第1の区間の複数の
候補のうち最小値未満あるいは最大値を超えるものであ
った場合に前記第1及び第2の区間の計測値を出力する
判定手段と、該判定手段から出力された前記第1及び第
2の計測値の組み合わせに基づいて前記周波数誤差を検
出してその周波数誤差に応じた誤差値を求める検出手段
とを有することを特徴とする。
【0049】また、フレームシンクパターンを有するE
FMPLUS信号が入力され、該EFMPLUS信号の
パターンをクロックにより計測することによって前記E
FMPLUS信号と前記クロックとの周波数誤差を検出
する周波数誤差検出回路において、前記EFMPLUS
信号の第1のレベルにおける計測値と第2のレベルにお
ける計測値とが予め決められた複数の候補であると認識
した場合に前記周波数誤差を検出することを特徴とす
る。
【0050】また、前記EFMPLUS信号のパターン
を計測する計測手段と、該計測手段における前記第1の
レベルの計測値と前記第2のレベルの計測値とが前記複
数の候補であるかどうかを判断することにより、該パタ
ーンが前記フレームシンクパターンであるかどうかを判
断し、フレームシンクパターンであると判断した場合、
または前記計測手段における前記第1のレベルの計測値
が前記第1のレベルの複数の候補のうち最小値未満ある
いは最大値を超えるものであった場合に前記第1及び第
2の計測値を出力する判定手段と、該判定手段から出力
された計測値に基づいて前記周波数誤差を検出する検出
手段とを有することを特徴とする。
【0051】また、前記判断手段は、前記第1のレベル
の計測値が12であり、かつ、前記第2のレベルの計測
値が3または4であった場合に、前記第1及び第2のレ
ベルの計測値を出力することを特徴とする。
【0052】また、前記判断手段は、前記第1のレベル
の計測値が13であり、かつ、前記第2のレベルの計測
値が3または4であった場合に、前記第1及び第2のレ
ベルの計測値を出力することを特徴とする。
【0053】また、前記判断手段は、前記第1のレベル
の計測値が14であり、かつ、前記第2のレベルの計測
値が3、4または5であった場合に、前記第1及び第2
のレベルの計測値を出力することを特徴とする。
【0054】また、前記判断手段は、前記第1のレベル
の計測値が15であり、かつ、前記第2のレベルの計測
値が4または5であった場合のみ、前記第1及び第2の
レベルの計測値を出力することを特徴とする。
【0055】また、前記判断手段は、前記第1のレベル
の計測値が16であり、かつ、前記第2のレベルの計測
値が4または5であった場合のみ、前記第1及び第2の
レベルの計測値を出力することを特徴とする。
【0056】また、前記判断手段は、前記第1のレベル
の計測値が12未満であった場合、前記検出手段から、
前記クロックの速度を上げるための信号を出力させるこ
とを特徴とする。
【0057】また、前記判断手段は、前記第1のレベル
の計測値が16よりも大きな場合、前記検出手段から、
前記クロックの速度を下げるための信号を出力させるこ
とを特徴とする。
【0058】また、複数のデジタル信号が連続する第1
の区間及びそれに続き複数のデジタル信号が連続する第
2の区間を備えた特定の同期パターンを含むデジタル信
号が入力され、前記同期パターンをクロックによって計
測することにより前記デジタル信号の周波数と前記クロ
ックとの周波数誤差を検出してその周波数誤差に応じた
誤差値を求める周波数誤差検出方法において、前記計測
の結果予め設定された前記第1の区間の複数の候補であ
ると認識し、続いて予め設定された前記第2の区間の複
数の候補であると認識した場合に、認識された前記第1
の区間の候補及び前記第2の区間の候補の組み合わせに
応じた周波数誤差を求めることを特徴とする。
【0059】また、フレームシンクパターンを有するE
FMPLUS信号が入力され、該EFMPLUS信号の
パターンをクロックにより計測することによって前記E
FMPLUS信号と前記クロックとの周波数誤差を検出
する周波数誤差出力方法において、前記EFMPLUS
信号の第1のレベルにおける計測値と第2のレベルにお
ける計測値とが予め決められた複数の候補であると認識
した場合に前記周波数誤差を検出することを特徴とす
る。
【0060】また、記録ディスクに記録されたデータを
読み取る読取手段と、該記録ディスクを回転させる駆動
手段と、前記光ヘッドにて読み取られたデータから再生
RF信号、フォーカス誤差信号及びトラッキング誤差信
号を生成する増幅手段と、前記光ヘッド及び駆動手段を
制御する制御手段と、前記増幅手段にて生成された再生
RF信号の雑音除去及び波形整形を行うフィルターと、
前記増幅手段にて生成された再生RF信号の2値化処理
を行う2値化回路と、該2値化回路にて2値化されたデ
ータに同期したクロックを生成する位相ロックループ回
路と、データを復調する復調手段とを少なくとも有して
なるデータ読取装置において、前記位相ロックループ回
路は、入力された信号に基づいて所定の周波数を有する
クロック信号を生成し、出力する電圧制御発振器と、複
数のデジタル信号が連続する第1の区間及びそれに続き
複数のデジタル信号が連続する第2の区間を備えた特定
の同期パターンを含むデジタル信号が入力され、前記同
期パターンをクロックによって計測し、該計測の結果予
め設定された前記第1の区間の複数の候補であると認識
し、続いて予め設定された前記第2の区間の複数の候補
であると認識した場合に、認識された前記第1の区間の
候補及び前記第2の区間の候補の組み合わせに応じた周
波数誤差を求める周波数比較器とを少なくとも有し、前
記周波数比較器から出力された周波数誤差に基づいて前
記電圧制御発振器にて前記クロック信号を生成すること
を特徴とする。
【0061】(作用)再生クロックの同期制御を行う機
器においては、その信号内に同期制御を行うための複数
のデジタル信号が連続する第1の区間及びそれに続き複
数のデジタル信号が連続する第2の区間を備えた特定の
同期パターンが含まれており、この特定の同期パターン
は、パターンを構成する第1の区間の長さと第2の区間
の長さの値がほぼ一定となっている。
【0062】そこで、上記のように構成された本発明に
おいては、第1の区間及び第2の区間における計測値の
複数の候補を予め決めておき、第1の区間における計測
値と第2の区間における計測値が予め決められた複数の
候補であると認識した場合に、そのパターンが誤差検出
を行うための特定のパターンであると判断され、周波数
誤差が検出されている。また、第1の区間における計測
値が第1の区間の複数の候補のうち最小値未満あるいは
最大値を超えるものであった場合にクロック速度を調整
するための信号が出力されている。
【0063】これにより、特定のパターンではない第1
の区間と略等しいパターンが検出された場合において
も、第2の区間における計測値が予め決められた複数の
候補であると認識した場合しか周波数誤差が検出されな
いので、誤った同期制御が行われる確率が低減される。
【0064】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
【0065】図1は、本発明の位相ロックループ回路の
実施の一形態を示す図であり、EFMPLUS信号方式
における誤差検出回路を示している。
【0066】本形態は図1に示すように、入力された制
御電圧に基づいて所定の周波数及び位相を有する信号を
生成し、出力する電圧制御発振器60と、電圧制御発振
器60から出力された信号の周波数を1/Nに分周し、
データ読取用クロックとして出力する分周器70と、記
録ディスク(不図示)から読み取られたEFMPLUS
信号内のシンクパターンと分周器70から出力されたデ
ータ読取用クロックとの位相を比較し、両者の位相誤差
を誤差に応じた幅を有するパルス信号に変換して出力す
る位相比較器10と、記録ディスクから読み取られたE
FMPLUS信号内のシンクパターンと分周器70から
出力されたデータ読取用クロックとの周波数を比較し、
両者の周波数誤差を誤差に応じた幅を有するパルス信号
に変換して出力する周波数比較器20と、位相比較器1
0から出力されたパルス信号を電圧に変換して出力する
チャージポンプ80と、チャージポンプ80から出力さ
れた電圧値のノイズとなる高周波成分を遮断するローパ
スフィルタ30と、周波数比較器20から出力されたパ
ルス信号を電圧に変換して出力するチャージポンプ40
と、ローパスフィルタ30を通過した電圧値またはチャ
ージポンプ40から出力された電圧値を制御電圧として
電圧制御発振器60に対して出力する加算器50とから
構成されており、電圧制御発振器60において、加算器
50から出力された制御電圧に基づいて所定の周波数及
び位相を有する信号が生成される。なお、電圧制御発振
器60においては、精度を上げるためにデータ読取用ク
ロックのN倍(Nは自然数)で発振するように構成され
ている。
【0067】上記のように構成された誤差検出回路にお
いては、まず、電圧制御発振器60から、記録ディスク
に記録されたデータのクロックとある程度近い周波数及
び位相を有する信号が出力され、分周器70にて1/N
に分周され、データ読取用クロックが生成される。
【0068】分周器70から出力されたデータ読取用ク
ロックは、位相比較器10及び周波数比較器20に入力
される。
【0069】すると、周波数比較器20において、記録
ディスクから読み取られたEFMPLUS信号のシンク
パターンを用いて、EFMPLUS信号に対するデータ
読取用クロックの周波数誤差が検出され、検出された誤
差に基づいた幅を有するパルス信号が出力される。
【0070】周波数比較器20から出力されたパルス信
号は、チャージポンプ40にて電圧値に変換されて出力
される。
【0071】チャージポンプ40から出力された電圧値
は、加算器50を介して電圧制御発振器60に制御電圧
として入力される。
【0072】その後、電圧制御発振器60において、加
算器50から出力された制御電圧に基づいて、所定の周
波数を有する信号が生成される。
【0073】電圧制御発振器60にて所定の周波数を有
する信号が生成された後、位相比較器10において、記
録ディスクから読み取られたEFMPLUS信号のシン
クパターンを用いて、EFMPLUS信号に対するデー
タ読取用クロックの位相誤差が検出され、検出された誤
差に基づいた幅を有するパルス信号が出力される。
【0074】位相比較器10から出力されたパルス信号
は、チャージポンプ80にて電圧値に変換され、さら
に、ローパスフィルタ30にて、ノイズとなる高周波成
分が遮断される。
【0075】ローパスフィルタ30を通過した電圧値
は、加算器50を介して電圧制御発振器60に制御電圧
として入力される。
【0076】その後、電圧制御発振器60において、加
算器50から出力された制御電圧に基づいて、ディスク
から読み出されたデータ信号と位相の合ったデータ読取
用クロックが生成される。
【0077】上述した一連の動作が繰り返し行われるこ
とにより、データ読取用クロックの記録ディスクに記録
されたデータに対する同期制御が行われる。
【0078】以下に、上述した周波数比較器20の構成
及び動作について詳細に説明する。
【0079】図2は、図1に示した周波数比較器20の
構成を示す図である。
【0080】本形態における周波数比較器20は図2に
示すように、入力されたEFMPLUS信号の立ち上が
りから立ち下がりまで(PN)、または立ち下がりから
立ち上がりまで(NP)におけるデータ読取用クロック
を計測し、計測値を出力するカウンタ21と、入力され
たEFMPLUS信号の立ち上がりから次の立ち上がり
まで(PP)におけるデータ読取用クロックを計測し、
計測値を出力するカウンタ22と、入力されたEFMP
LUS信号の立ち下がりから次の立ち下がりまで(N
N)におけるデータ読取用クロックを計測し、計測値を
出力するカウンタ23と、カウンタ21〜23における
計測値が入力され、入力された計測値と予め決められた
候補とを比較し、それにより、カウンタ21〜23に入
力されたEFMPLUS信号がシンクパターンであるか
どうかを判断し、計測値が予め決められた候補であると
認識した場合、すなわちシンクパターンであると判断し
た場合のみ、該計測値を出力するシンクパターン判定部
24と、シンクパターン判定部24から出力された計測
値に基づいて周波数誤差検出を行う周波数誤差検出部2
5とから構成されている。
【0081】以下に、上記のように構成された周波数比
較器における周波数誤差検出動作について説明する。
【0082】まず、図2に示したカウンタ21〜23の
動作について説明する。
【0083】図3は、図2に示したカウンタ21〜23
の動作を説明するためのタイミングチャートであり、
(a)はカウンタ23にてシンクパターンが検出される
場合を示す図、(b)はカウンタ22にてシンクパター
ンが検出される場合を示す図である。
【0084】図3(a)に示すように、EFMPLUS
信号の立ち上がりが検出されると、カウンタ21,22
においてEFMPLUS信号の計測が開始される。
【0085】次に、EFMPLUS信号の立ち下がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち上がりから立ち下がりまでの計測値が“7”で
あることが出力されるとともに、カウンタ21,23に
おいてEFMPLUS信号の計測が開始される。
【0086】次に、EFMPLUS信号の立ち上がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち下がりから立ち上がりまでの計測値が“3”で
あることが出力され、また、カウンタ22におけるEF
MPLUS信号の立ち上がりから次の立ち上がりまでの
計測値が“10”であることが出力され、それにより、
EFMPLUS信号の立ち上がりから次の立ち上がりま
でにおける“1”,“0”レベルの計測値がそれぞれ、
7,3であることが検出される。
【0087】同時に、カウンタ21,22においてEF
MPLUS信号の計測が開始される。
【0088】次に、EFMPLUS信号の立ち下がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち上がりから立ち下がりまでの計測値が“3”で
あることが出力され、また、カウンタ23におけるEF
MPLUS信号の立ち下がりから次の立ち下がりまでの
計測値が“6”であることが出力され、それにより、E
FMPLUS信号の立ち下がりから次の立ち下がりまで
における“0”,“1”レベルの計測値がそれぞれ、
3,3であることが検出される。
【0089】同時に、カウンタ21,23においてEF
MPLUS信号の計測が開始される。
【0090】次に、EFMPLUS信号の立ち上がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち下がりから立ち上がりまでの計測値が“14”
であることが出力され、また、カウンタ22におけるE
FMPLUS信号の立ち上がりから次の立ち上がりまで
の計測値が“17”であることが出力され、それによ
り、EFMPLUS信号の立ち上がりから次の立ち上が
りまでにおける“1”,“0”レベルの計測値がそれぞ
れ、3,14であることが検出される。
【0091】同時に、カウンタ21,22においてEF
MPLUS信号の計測が開始される。
【0092】次に、EFMPLUS信号の立ち下がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち上がりから立ち下がりまでの計測値が“4”で
あることが出力され、また、カウンタ23におけるEF
MPLUS信号の立ち下がりから次の立ち下がりまでの
計測値が“18”であることが出力され、それにより、
EFMPLUS信号の立ち下がりから次の立ち下がりま
でにおける“0”,“1”レベルの計測値がそれぞれ、
14,4であることが検出される。
【0093】ここで、上述したように、EFMPLUS
信号のシンクパターンは14Tと4Tとの反転間隔の有
する信号であるため、本形態においては、同じレベルの
デジタル信号が連続する第1の区間の候補として12〜
16、第1の区間とは異なるレベルのデジタル信号が連
続する第2の区間の候補として3〜5がそれぞれ予め決
められている。そのため、EFMPLUS信号の立ち下
がりから次の立ち下がりまでにおける“0”,“1”レ
ベルの計測値がそれぞれ、14,4であった場合、検出
された信号がシンクパターンであると判断される。
【0094】図3(b)に示すように、EFMPLUS
信号の立ち上がりが検出されると、カウンタ21,22
においてEFMPLUS信号の計測が開始される。
【0095】次に、EFMPLUS信号の立ち下がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち上がりから立ち下がりまでの計測値が“7”で
あることが出力されるとともに、カウンタ21,23に
おいてEFMPLUS信号の計測が開始される。
【0096】次に、EFMPLUS信号の立ち上がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち下がりから立ち上がりまでの計測値が“3”で
あることが出力され、また、カウンタ22におけるEF
MPLUS信号の立ち上がりから次の立ち上がりまでの
計測値が“10”であることが出力され、それにより、
EFMPLUS信号の立ち上がりから次の立ち上がりま
でにおける“1”,“0”レベルの計測値がそれぞれ、
7,3であることが検出される。
【0097】同時に、カウンタ21,22においてEF
MPLUS信号の計測が開始される。
【0098】次に、EFMPLUS信号の立ち下がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち上がりから立ち下がりまでの計測値が“14”
であることが出力され、また、カウンタ23におけるE
FMPLUS信号の立ち下がりから次の立ち下がりまで
の計測値が“17”であることが出力され、それによ
り、EFMPLUS信号の立ち下がりから次の立ち下が
りまでにおける“0”,“1”レベルの計測値がそれぞ
れ、3,14であることが検出される。
【0099】同時に、カウンタ21,23においてEF
MPLUS信号の計測が開始される。
【0100】次に、EFMPLUS信号の立ち上がりが
検出されると、カウンタ21におけるEFMPLUS信
号の立ち下がりから立ち上がりまでの計測値が“4”で
あることが出力され、また、カウンタ22におけるEF
MPLUS信号の立ち上がりから次の立ち上がりまでの
計測値が“18”であることが出力され、それにより、
EFMPLUS信号の立ち上がりから次の立ち上がりま
でにおける“1”,“0”レベルの計測値がそれぞれ、
14,4であることが検出される。
【0101】ここで、上述したように、EFMPLUS
信号のシンクパターンは14Tと4Tとの反転間隔の有
する信号であるため、本形態においては、同じレベルの
デジタル信号が連続する第1の区間の候補として12〜
16、第1の区間とは異なるレベルのデジタル信号が連
続する第2の区間の候補として3〜5がそれぞれ予め決
められている。そのため、EFMPLUS信号の立ち上
がりから次の立ち上がりまでにおける“1”,“0”レ
ベルの計測値がそれぞれ、14,4であった場合、検出
された信号がシンクパターンであると判断される。
【0102】次に、図2に示したシンクパターン判定部
24及び周波数誤差検出部25の動作について説明す
る。
【0103】図4は、図2に示したシンクパターン判定
部24及び周波数誤差検出部25の動作を説明するため
の図である。
【0104】上述したカウンタ21〜23における計測
値がシンクパターン判定部24に入力されると、まず、
シンクパターン判定部24において、カウンタ21〜2
3に入力されたEFMPLUS信号がシンクパターンで
あるかどうかが判断され、カウンタ21〜23に入力さ
れたEFMPLUS信号がシンクパターンであると判断
された場合のみカウンタ21〜23における計測値に基
づいて、周波数誤差検出部25にて周波数誤差検出が行
われる。
【0105】以下に、カウンタ21〜23における計測
値によるシンクパターン判定部24及び周波数誤差検出
部25の動作について具体的に説明する。
【0106】カウンタ21における計測値(PNまたは
NP)が12未満であった場合、12未満は第1の区間
における候補ではないため、シンクパターン判定部24
にてシンクパターンが短すぎると判断され、電圧制御発
振器60から出力されるデータ読取用クロックの周波数
を上げるための信号S4が周波数誤差検出部25から出
力される。なお、この信号S4においては、電圧制御発
振器60から出力される周波数を上げるように制御する
幅を有するパルス信号である。
【0107】また、カウンタ21における計測値(PN
またはNP)が16よりも大きな場合、16よりも大き
な値は第1の区間における候補ではないため、シンクパ
ターン判定部24にてシンクパターンが長すぎると判断
され、電圧制御発振器60かあ出力されるデータ読取用
クロックの周波数を下げるための信号L4が周波数誤差
検出部25から出力される。なお、この信号L4におい
ては、電圧制御発振器60から出力される周波数を下げ
るように制御する幅を有するパルス信号である。
【0108】また、カウンタ21における計測値(EF
MPLUS信号の立ち上がりから立ち下がりまでまたは
立ち下がりから立ち上がりまで)が12であった場合、
12が第1の区間における候補であるため、その後のカ
ウンタ21における計測値(EFMPLUS信号の立ち
下がりから立ち上がりまでまたは立ち上がりから立ち下
がりまで)が取り込まれ、その計測値が3または4であ
った場合、すなわち、カウンタ22における計測値(E
FMPLUS信号の立ち上がりから次の立ち上がりま
で)またはカウンタ23における計測値(EFMPLU
S信号の立ち下がりから次の立ち下がりまで)内の
“0”,“1”レベルの計測値がそれぞれ、12,3ま
たは、12,4であった場合、第1の区間の計測値が1
2であった場合の第2の区間の候補は3,4であるた
め、その信号がシンクパターンと判断され、周波数誤差
検出部25からカウンタ21における計測値に応じた周
波数誤差信号S3が出力される。また、その後のカウン
タ21における計測値(EFMPLUS信号の立ち下が
りから立ち上がりまでまたは立ち上がりから立ち下がり
まで)が3、4以外であった場合は、シンクパターンで
はないと判断され、周波数誤差検出部25において周波
数誤差検出は行われず、前回出力された周波数誤差信号
が保持出力される。
【0109】また、カウンタ21における計測値(EF
MPLUS信号の立ち上がりから立ち下がりまでまたは
立ち下がりから立ち上がりまで)が13であった場合、
13は第1の区間における候補であるため、その後のカ
ウンタ21における計測値(EFMPLUS信号の立ち
下がりから立ち上がりまでまたは立ち上がりから立ち下
がりまで)が取り込まれ、その計測値が3であった場
合、すなわち、カウンタ22における計測値(EFMP
LUS信号の立ち上がりから次の立ち上がりまで)また
はカウンタ23における計測値(EFMPLUS信号の
立ち下がりから次の立ち下がりまで)内の“0”,
“1”レベルの計測値がそれぞれ、13,3であった場
合、第1の区間の計測値が13であった場合の第2の区
間の候補は3,4であるため、その信号がシンクパター
ンと判断され、周波数誤差検出部25からカウンタ21
における計測値に応じた周波数誤差信号S2が出力され
る。また、その後のカウンタ21における計測値(EF
MPLUS信号の立ち下がりから立ち上がりまでまたは
立ち上がりから立ち下がりまで)が4であった場合、す
なわち、カウンタ22における計測値(EFMPLUS
信号の立ち上がりから次の立ち上がりまで)またはカウ
ンタ23における計測値(EFMPLUS信号の立ち下
がりから次の立ち下がりまで)内の“0”,“1”レベ
ルの計測値がそれぞれ、13,4であった場合、第1の
区間の計測値が13であった場合の第2の区間の候補は
3,4であるため、その信号がシンクパターンと判断さ
れ、周波数誤差検出部25からカウンタ21における計
測値に応じた周波数誤差信号S1が出力される。また、
その後のカウンタ21における計測値(EFMPLUS
信号の立ち下がりから立ち上がりまでまたは立ち上がり
から立ち下がりまで)が3、4以外であった場合は、シ
ンクパターンではないと判断され、周波数誤差検出部2
5において周波数誤差検出は行われず、前回出力された
周波数誤差信号が保持出力される。
【0110】また、カウンタ21における計測値(EF
MPLUS信号の立ち上がりから立ち下がりまでまたは
立ち下がりから立ち上がりまで)が14であった場合、
14は第1の区間における候補であるため、その後のカ
ウンタ21における計測値(EFMPLUS信号の立ち
下がりから立ち上がりまでまたは立ち上がりから立ち下
がりまで)が取り込まれ、その計測値が3であった場
合、すなわち、カウンタ22における計測値(EFMP
LUS信号の立ち上がりから次の立ち上がりまで)また
はカウンタ23における計測値(EFMPLUS信号の
立ち下がりから次の立ち下がりまで)内の“0”,
“1”レベルの計測値がそれぞれ、14,3であった場
合、第1の区間の計測値が14であった場合の第2の区
間の候補は3,4,5であるため、その信号がシンクパ
ターンと判断され、周波数誤差検出部25からカウンタ
21における計測値に応じた周波数誤差信号S1が出力
される。また、その後のカウンタ21における計測値
(EFMPLUS信号の立ち下がりから立ち上がりまで
または立ち上がりから立ち下がりまで)が4であった場
合、すなわち、カウンタ22における計測値(EFMP
LUS信号の立ち上がりから次の立ち上がりまで)また
はカウンタ23における計測値(EFMPLUS信号の
立ち下がりから次の立ち下がりまで)内の“0”,
“1”レベルの計測値がそれぞれ、14,4であった場
合、第1の区間の計測値が14であった場合の第2の区
間の候補は3,4,5であるため、その信号がシンクパ
ターンと判断され、周波数誤差検出部25からデータ読
取用クロックの周波数とEFMPLUS信号の周波数と
が同期している旨を示す信号CENTERが出力され
る。また、その後のカウンタ21における計測値(EF
MPLUS信号の立ち下がりから立ち上がりまでまたは
立ち上がりから立ち下がりまで)が5であった場合、す
なわち、カウンタ22における計測値(EFMPLUS
信号の立ち上がりから次の立ち上がりまで)またはカウ
ンタ23における計測値(EFMPLUS信号の立ち下
がりから次の立ち下がりまで)内の“0”,“1”レベ
ルの計測値がそれぞれ、14,5であった場合、第1の
区間の計測値が14であった場合の第2の区間の候補は
3,4,5であるため、その信号がシンクパターンと判
断され、周波数誤差検出部25からカウンタ21におけ
る計測値に応じた周波数誤差信号L1が出力される。ま
た、その後のカウンタ21における計測値(EFMPL
US信号の立ち下がりから立ち上がりまでまたは立ち上
がりから立ち下がりまで)が3、4、5以外であった場
合は、シンクパターンではないと判断され、周波数誤差
検出部25において周波数誤差検出は行われず、前回出
力された周波数誤差信号が保持出力される。
【0111】また、カウンタ21における計測値(EF
MPLUS信号の立ち上がりから立ち下がりまでまたは
立ち下がりから立ち上がりまで)が15であった場合、
15は第1の区間における候補であるため、その後のカ
ウンタ21における計測値(EFMPLUS信号の立ち
下がりから立ち上がりまでまたは立ち上がりから立ち下
がりまで)が取り込まれ、その計測値が4であった場
合、すなわち、カウンタ22における計測値(EFMP
LUS信号の立ち上がりから次の立ち上がりまで)また
はカウンタ23における計測値(EFMPLUS信号の
立ち下がりから次の立ち下がりまで)内の“0”,
“1”レベルの計測値がそれぞれ、15,4であった場
合、第1の区間の計測値が15であった場合の第2の区
間の候補は4,5であるため、その信号がシンクパター
ンと判断され、周波数誤差検出部25からカウンタ21
における計測値に応じた周波数誤差信号L1が出力され
る。また、その後のカウンタ21における計測値(EF
MPLUS信号の立ち下がりから立ち上がりまでまたは
立ち上がりから立ち下がりまで)が5であった場合、す
なわち、カウンタ22における計測値(EFMPLUS
信号の立ち上がりから次の立ち上がりまで)またはカウ
ンタ23における計測値(EFMPLUS信号の立ち下
がりから次の立ち下がりまで)内の“0”,“1”レベ
ルの計測値がそれぞれ、15,5であった場合、第1の
区間の計測値が15であった場合の第2の区間の候補は
4,5であるため、その信号がシンクパターンと判断さ
れ、周波数誤差検出部25からカウンタ21における計
測値に応じた周波数誤差信号L2が出力される。また、
その後のカウンタ21における計測値(EFMPLUS
信号の立ち下がりから立ち上がりまでまたは立ち上がり
から立ち下がりまで)が4、5以外であった場合は、シ
ンクパターンではないと判断され、周波数誤差検出部2
5において周波数誤差検出は行われず、前回出力された
周波数誤差信号が保持出力される。
【0112】また、カウンタ21における計測値(EF
MPLUS信号の立ち上がりから立ち下がりまでまたは
立ち下がりから立ち上がりまで)が16であった場合、
16は第1の区間における候補であるため、その後のカ
ウンタ21における計測値(EFMPLUS信号の立ち
下がりから立ち上がりまでまたは立ち上がりから立ち下
がりまで)が取り込まれ、その計測値が4または5であ
った場合、すなわち、カウンタ22における計測値(E
FMPLUS信号の立ち上がりから次の立ち上がりま
で)またはカウンタ23における計測値(EFMPLU
S信号の立ち下がりから次の立ち下がりまで)内の
“0”,“1”レベルの計測値がそれぞれ、16,4ま
たは、16,5であった場合、第1の区間の計測値が1
6であった場合の第2の区間の候補は4,5であるた
め、その信号がシンクパターンと判断され、周波数誤差
検出部25からカウンタ21における計測値に応じた周
波数誤差信号L3が出力される。また、その後のカウン
タ21における計測値(EFMPLUS信号の立ち下が
りから立ち上がりまでまたは立ち上がりから立ち下がり
まで)が4、5以外であった場合は、シンクパターンで
はないと判断され、周波数誤差検出部25において周波
数誤差検出は行われず、前回出力された周波数誤差信号
が保持出力される。
【0113】なお、上述した周波数誤差信号S1〜S
3,L1〜L3においては、カウンタ21における計測
値に応じて、電圧制御発振器60から出力される周波数
を制御する幅を有するパルス信号である。
【0114】その後、出力された周波数誤差信号S1〜
S4,L1〜L4が制御電圧として電圧制御発振器60
に入力され、電圧制御発振器60において、周波数誤差
信号S1〜S4,L1〜L4に基づいて周波数が制御さ
れ、それにより、データ読取用クロックの周波数がEF
MPLUS信号の周波数と同期するように制御される。
【0115】上述したように本形態においては、EFM
PLUS信号のシンクパターンにおける、立ち上がりか
ら立ち下がりまで、または立ち下がりから立ち上がりま
での計測値、すなわち、第1の区間における計測値と、
その後の立ち下がりまたは立ち上がりまでの計測値、す
なわち、第2の区間における計測値がそれぞれ、14,
4となることを用いて、予め、第1の区間及び第2の区
間における候補を決めておき、実際の計測値が候補であ
るかどうかを判断することにより、入力された信号がフ
レームシンクであるかどうかを判断し、フレームシンク
であると判断された場合のみ、周波数誤差検出を行って
いる。上述した実施の形態においては、データ読取用ク
ロックとEFMPLUS信号との位相誤差(−π〜+
π)を考慮して、上述した比率においていくつかの組み
合せを設け、それぞれに応じた周波数誤差信号を出力す
る。
【0116】例えば、長い方のシンクパターン(14
T)を計測した時、再生クロックであるデータ読取用ク
ロックが短いとするとこの時、EFMPLUS信号とデ
ータ読取用クロックの位相が−π〜+πまでの全ての値
を取り得るとすると、カウンタにおける計測結果として
14:5、14:4、15:4の組み合わせが生じる。
【0117】しかし、これらの組み合わせは、例えば1
4:4である場合、データ読取用クロックの周波数誤差
が0の場合も生じる組み合わせである。
【0118】このように、EFMPLUS信号とデータ
読取用クロックの位相によっては異なる周波数誤差が同
一の組み合わせ結果を出力してしまう。
【0119】ここで、ある周波数誤差に対してこれらの
組み合わせの出現確率は異なる。例えば、データ読取用
クロックの周期が半クロック分短い場合には、組み合わ
せの出現確率は、15:4>14:4>14:5とな
る。同様にして、データ読取用クロックの周期が4分の
1クロック分短い場合には、14:5、15:4、1
4:4の組み合わせが生じるが、その出現確率は、1
4:4>15:4>14:5となる。
【0120】また、上述した回路においては、HDL記
述されたものを論理合成することによって実現される。
【0121】図5は、図1に示した位相ロックループ回
路が適用されるデータ読取装置の一構成例を示すブロッ
ク図である。
【0122】本形態は図5に示すように、記録ディスク
201に記録されたデータを読み取る読取手段である光
ヘッド202と、記録ディスク201を回転させる駆動
手段であるディスクモータ203と、光ヘッド202に
て読み取られたデータから再生RF信号、フォーカス誤
差信号及びトラッキング誤差信号等を生成する増幅手段
であるプリアンプ204と、光ヘッド202及びディス
クモータ203を制御する制御手段であるサーボコント
ローラ205と、プリアンプ204にて生成された再生
RF信号の雑音除去及び波形整形を行うフィルター回路
206と、プリアンプ204にて生成された再生RF信
号を“0”,“1”からなるデータに2値化するデータ
2値化回路207と、データ2値化回路207にて2値
化されたデータに同期したクロックを生成する位相ロッ
クループ回路208と、データを復調する復調回路20
9と、バースト等による再生データのエラーを訂正する
エラー訂正回路210と、装置全体を制御するCPU2
11とから構成されており、位相ロックループ回路20
8として図1に示したものが適用されている。
【0123】上記のように構成されたデータ読取装置に
おいては、光ヘッド202において記録ディスク201
に記録されたデータが読み取られると、プリアンプ20
4において、光ヘッド202にて読み取られたデータか
ら再生RF信号、フォーカス誤差信号及びトラッキング
誤差信号等が生成され、フィルター回路206におい
て、プリアンプ204にて生成された再生RF信号の雑
音除去及び波形整形が行われ、さらに、データ2値化回
路207において、プリアンプ204にて生成された再
生RF信号が“0”,“1”からなるデータに2値化さ
れる。
【0124】その後、復調回路209において、位相ロ
ックループ回路208にて生成されたクロックによっ
て、データ2値化回路207にて2値化されたデータが
復調される。
【0125】なお、位相ロックループ回路208の動作
については、上述したものと同様であるため、ここでの
説明は省略する。
【0126】
【発明の効果】以上説明したように本形態においては、
第1の区間及び第2の区間における計測値の複数の候補
を予め決めておき、第1の区間における計測値と第2の
区間における計測値が予め決められた複数の候補である
と認識した場合に、そのパターンが誤差検出を行うため
の特定のパターンであると判断されて周波数誤差が検出
され、また、第1の区間における計測値が第1の区間の
複数の候補のうち最小値未満あるいは最大値を超えるも
のであった場合にクロック速度を調整するための信号が
出力されるため、特定のパターンではない第1の区間と
略等しいパターンが検出された場合においても、第2の
区間における計測値が予め決められた複数の候補である
と認識した場合しか周波数誤差が出力されることはな
く、誤った同期制御が行われる確率を低減することがで
きる。
【0127】それにより、再生クロックの周波数引き込
み時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明の位相ロックループ回路の実施の一形態
を示す図である。
【図2】図1に示した周波数比較器の構成を示す図であ
る。
【図3】図2に示したカウンタの動作を説明するための
タイミングチャートであり、(a)はカウンタ23にて
シンクパターンが検出される場合を示す図、(b)はカ
ウンタ22にてシンクパターンが検出される場合を示す
図である。
【図4】図2に示したシンクパターン判定部及び周波数
誤差検出部の動作を説明するための図である。
【図5】図1に示した位相ロックループ回路が適用され
るデータ読取装置の一構成例を示すブロック図である。
【図6】データ読取装置内に設けられた位相ロックルー
プ回路の一構成例を示すブロック図である。
【図7】記録ディスクに記録されたデータが読み取られ
てからデータ読取用クロックの同期制御が行われるまで
の動作を説明するためのフローチャートである。
【図8】EFM信号方式とEFMPLUS信号方式とを
説明するための図であり、(a)は記録ディスクに記録
された情報の構成を示す図、(b)はEFM信号方式に
おけるシンクパターンを示す図、(c)はEFMPLU
S信号方式におけるシンクパターンを示す図である。
【図9】図6に示した周波数比較器の動作を説明するた
めの図である。
【図10】記録ディスクに記録されたデータのモータの
回転数による周波数の違いについて説明するための図で
ある。
【符号の説明】
10 位相比較器 20 周波数比較器 21〜23 カウンタ 24 シンクパターン判定部 25 周波数誤差検出部 30,40 ローパスフィルタ 50 加算器 60 電圧制御発振器 70 分周器 201 記録ディスク 202 光ヘッド 203 ディスクモータ 204 プリアンプ 205 サーボコントローラ 206 フィルター回路 207 データ2値化回路 208 位相ロックループ回路 209 復調回路 210 エラー訂正回路 211 CPU

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 複数のデジタル信号が連続する第1の区
    間及びそれに続き複数のデジタル信号が連続する第2の
    区間を備えた特定の同期パターンを含むデジタル信号が
    入力され、前記同期パターンをクロックによって計測す
    ることにより前記デジタル信号の周波数と前記クロック
    との周波数誤差を検出してその周波数誤差に応じた誤差
    値を求める周波数比較器において、 前記計測の結果予め設定された前記第1の区間の複数の
    候補であると認識し、続いて予め設定された前記第2の
    区間の複数の候補であると認識した場合に、認識された
    前記第1の区間の候補及び前記第2の区間の候補の組み
    合わせに応じた周波数誤差を求めることを特徴とする周
    波数比較器。
  2. 【請求項2】 請求項1に記載の周波数比較器におい
    て、 前記信号のパターンを計測する計測手段と、 該計測手段における前記第1の区間の計測値が予め設定
    された第1の区間の複数の候補であるかどうかを判断す
    るとともに、前記計測手段における前記第2の区間の計
    測値が予め設定された第2の区間の複数の候補であるか
    どうかを判断し、前記計測手段における前記第1の区間
    の計測値が前記第1の区間の複数の候補であると判断
    し、かつ、前記計測手段における前記第2の区間の計測
    値が前記第2の区間の複数の候補であると判断した場
    合、または前記計測手段における前記第1の区間の計測
    値が前記第1の区間の複数の候補のうち最小値未満ある
    いは最大値を超えるものであった場合に前記第1及び第
    2の区間の計測値を出力する判定手段と、 該判定手段から出力された前記第1及び第2の計測値の
    組み合わせに基づいて前記周波数誤差を検出してその周
    波数誤差に応じた誤差値を求める検出手段とを有するこ
    とを特徴とする周波数比較器。
  3. 【請求項3】 請求項1または請求項2に記載の周波数
    比較器において、 前記同期パターンは、Lレベルの信号が連続して14個
    続く第1の区間と、Hレベルの信号が連続して4個続く
    第2の区間とからなることを特徴とする周波数比較器。
  4. 【請求項4】 請求項1または請求項2に記載の周波数
    比較器において、 前記同期パターンは、Hレベルの信号が連続して14個
    続く第1の区間と、Lレベルの信号が連続して4個続く
    第2の区間とからなることを特徴とする周波数比較器。
  5. 【請求項5】 入力された信号に基づいて所定の周波数
    を有するクロック信号を生成し、出力する電圧制御発振
    器と、複数のデジタル信号が連続する第1の区間及びそ
    れに続き複数のデジタル信号が連続する第2の区間を備
    えた特定の同期パターンを含むデジタル信号が入力さ
    れ、前記同期パターンをクロックによって計測すること
    により前記デジタル信号の周波数と前記クロックとの周
    波数誤差を検出してその周波数誤差に応じた誤差値を求
    める周波数比較器とを少なくとも有し、前記周波数比較
    器から出力された周波数誤差に基づいて前記電圧制御発
    振器にて前記クロック信号が生成される位相ロックルー
    プ回路において、 前記周波数比較器は、前記計測の結果予め設定された前
    記第1の区間の複数の候補であると認識し、続いて予め
    設定された前記第2の区間の複数の候補であると認識し
    た場合に、認識された前記第1の区間の候補及び前記第
    2の区間の候補の組み合わせに応じた周波数誤差を求め
    ることを特徴とする位相ロックループ回路。
  6. 【請求項6】 請求項5に記載の位相ロックループ回路
    において、 前記周波数比較器は、 前記信号のパターンを計測する計測手段と、 該計測手段における前記第1の区間の計測値が予め設定
    された第1の区間の複数の候補であるかどうかを判断す
    るとともに、前記計測手段における前記第2の区間の計
    測値が予め設定された第2の区間の複数の候補であるか
    どうかを判断し、前記計測手段における前記第1の区間
    の計測値が前記第1の区間の複数の候補であると判断
    し、かつ、前記計測手段における前記第2の区間の計測
    値が前記第2の区間の複数の候補であると判断した場
    合、または前記計測手段における前記第1の区間の計測
    値が前記第1の区間の複数の候補のうち最小値未満ある
    いは最大値を超えるものであった場合に前記第1及び第
    2の区間の計測値を出力する判定手段と、 該判定手段から出力された前記第1及び第2の計測値の
    組み合わせに基づいて前記周波数誤差を検出してその周
    波数誤差に応じた誤差値を求める検出手段とを有するこ
    とを特徴とする位相ロックループ回路。
  7. 【請求項7】 フレームシンクパターンを有するEFM
    PLUS信号が入力され、該EFMPLUS信号のパタ
    ーンをクロックにより計測することによって前記EFM
    PLUS信号と前記クロックとの周波数誤差を検出する
    周波数誤差検出回路において、 前記EFMPLUS信号の第1のレベルにおける計測値
    と第2のレベルにおける計測値とが予め決められた複数
    の候補であると認識した場合に前記周波数誤差を検出す
    ることを特徴とする周波数誤差検出回路。
  8. 【請求項8】 請求項7に記載の周波数誤差検出回路に
    おいて、 前記EFMPLUS信号のパターンを計測する計測手段
    と、 該計測手段における前記第1のレベルの計測値と前記第
    2のレベルの計測値とが前記複数の候補であるかどうか
    を判断することにより、該パターンが前記フレームシン
    クパターンであるかどうかを判断し、フレームシンクパ
    ターンであると判断した場合、または前記計測手段にお
    ける前記第1のレベルの計測値が前記第1のレベルの複
    数の候補のうち最小値未満あるいは最大値を超えるもの
    であった場合に前記第1及び第2の計測値を出力する判
    定手段と、 該判定手段から出力された計測値に基づいて前記周波数
    誤差を検出する検出手段とを有することを特徴とする周
    波数誤差検出回路。
  9. 【請求項9】 請求項8に記載の周波数誤差検出回路に
    おいて、 前記判断手段は、 前記第1のレベルの計測値が12であり、かつ、前記第
    2のレベルの計測値が3または4であった場合に、前記
    第1及び第2のレベルの計測値を出力することを特徴と
    する周波数誤差検出回路。
  10. 【請求項10】 請求項8に記載の周波数誤差検出回路
    において、 前記判断手段は、 前記第1のレベルの計測値が13であり、かつ、前記第
    2のレベルの計測値が3または4であった場合に、前記
    第1及び第2のレベルの計測値を出力することを特徴と
    する周波数誤差検出回路。
  11. 【請求項11】 請求項8に記載の周波数誤差検出回路
    において、 前記判断手段は、 前記第1のレベルの計測値が14であり、かつ、前記第
    2のレベルの計測値が3、4または5であった場合に、
    前記第1及び第2のレベルの計測値を出力することを特
    徴とする周波数誤差検出回路。
  12. 【請求項12】 請求項8に記載の周波数誤差検出回路
    において、 前記判断手段は、 前記第1のレベルの計測値が15であり、かつ、前記第
    2のレベルの計測値が4または5であった場合のみ、前
    記第1及び第2のレベルの計測値を出力することを特徴
    とする周波数誤差検出回路。
  13. 【請求項13】 請求項8に記載の周波数誤差検出回路
    において、 前記判断手段は、 前記第1のレベルの計測値が16であり、かつ、前記第
    2のレベルの計測値が4または5であった場合のみ、前
    記第1及び第2のレベルの計測値を出力することを特徴
    とする周波数誤差検出回路。
  14. 【請求項14】 請求項8に記載の周波数誤差検出回路
    において、 前記判断手段は、 前記第1のレベルの計測値が12未満であった場合、前
    記検出手段から、前記クロックの速度を上げるための信
    号を出力させることを特徴とする周波数誤差検出回路。
  15. 【請求項15】 請求項8に記載の周波数誤差検出回路
    において、 前記判断手段は、 前記第1のレベルの計測値が16よりも大きな場合、前
    記検出手段から、前記クロックの速度を下げるための信
    号を出力させることを特徴とする周波数誤差検出回路。
  16. 【請求項16】 複数のデジタル信号が連続する第1の
    区間及びそれに続き複数のデジタル信号が連続する第2
    の区間を備えた特定の同期パターンを含むデジタル信号
    が入力され、前記同期パターンをクロックによって計測
    することにより前記デジタル信号の周波数と前記クロッ
    クとの周波数誤差を検出してその周波数誤差に応じた誤
    差値を求める周波数誤差検出方法において、 前記計測の結果予め設定された前記第1の区間の複数の
    候補であると認識し、続いて予め設定された前記第2の
    区間の複数の候補であると認識した場合に、認識された
    前記第1の区間の候補及び前記第2の区間の候補の組み
    合わせに応じた周波数誤差を求めることを特徴とする周
    波数誤差検出方法。
  17. 【請求項17】 フレームシンクパターンを有するEF
    MPLUS信号が入力され、該EFMPLUS信号のパ
    ターンをクロックにより計測することによって前記EF
    MPLUS信号と前記クロックとの周波数誤差を検出す
    る周波数誤差出力方法において、 前記EFMPLUS信号の第1のレベルにおける計測値
    と第2のレベルにおける計測値とが予め決められた複数
    の候補であると認識した場合に前記周波数誤差を検出す
    ることを特徴とする周波数誤差検出方法。
  18. 【請求項18】 記録ディスクに記録されたデータを読
    み取る読取手段と、該記録ディスクを回転させる駆動手
    段と、前記光ヘッドにて読み取られたデータから再生R
    F信号、フォーカス誤差信号及びトラッキング誤差信号
    を生成する増幅手段と、前記光ヘッド及び駆動手段を制
    御する制御手段と、前記増幅手段にて生成された再生R
    F信号の雑音除去及び波形整形を行うフィルターと、前
    記増幅手段にて生成された再生RF信号の2値化処理を
    行う2値化回路と、該2値化回路にて2値化されたデー
    タに同期したクロックを生成する位相ロックループ回路
    と、データを復調する復調手段とを少なくとも有してな
    るデータ読取装置において、 前記位相ロックループ回路は、 入力された信号に基づいて所定の周波数を有するクロッ
    ク信号を生成し、出力する電圧制御発振器と、 複数のデジタル信号が連続する第1の区間及びそれに続
    き複数のデジタル信号が連続する第2の区間を備えた特
    定の同期パターンを含むデジタル信号が入力され、前記
    同期パターンをクロックによって計測し、該計測の結果
    予め設定された前記第1の区間の複数の候補であると認
    識し、続いて予め設定された前記第2の区間の複数の候
    補であると認識した場合に、認識された前記第1の区間
    の候補及び前記第2の区間の候補の組み合わせに応じた
    周波数誤差を求める周波数比較器とを少なくとも有し、
    前記周波数比較器から出力された周波数誤差に基づいて
    前記電圧制御発振器にて前記クロック信号を生成するこ
    とを特徴とするデータ読取装置。
JP18885698A 1998-07-03 1998-07-03 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 Expired - Fee Related JP3199112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18885698A JP3199112B2 (ja) 1998-07-03 1998-07-03 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18885698A JP3199112B2 (ja) 1998-07-03 1998-07-03 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置

Publications (2)

Publication Number Publication Date
JP2000022526A true JP2000022526A (ja) 2000-01-21
JP3199112B2 JP3199112B2 (ja) 2001-08-13

Family

ID=16231060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18885698A Expired - Fee Related JP3199112B2 (ja) 1998-07-03 1998-07-03 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置

Country Status (1)

Country Link
JP (1) JP3199112B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203149B1 (en) 1999-11-15 2007-04-10 Nec Electronics Corporation PLL circuit and data read-out circuit
US8331519B2 (en) 2008-06-11 2012-12-11 Samsung Electronics Co., Ltd. Frequency detector and phase locked loop having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203149B1 (en) 1999-11-15 2007-04-10 Nec Electronics Corporation PLL circuit and data read-out circuit
US8331519B2 (en) 2008-06-11 2012-12-11 Samsung Electronics Co., Ltd. Frequency detector and phase locked loop having the same

Also Published As

Publication number Publication date
JP3199112B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
EP0411961A2 (en) Optical disk recording/reproducing device
KR101079758B1 (ko) 디지털 위상동기루프 장치
US6091682A (en) Apparatus for and method of detecting pre-pit information
JPH10215175A (ja) Pll回路及び信号再生装置
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
KR20060122736A (ko) 주파수 제어장치 및 정보 재생장치
JP3960271B2 (ja) 位相誤差判定方法、デジタルpll装置
US6980500B2 (en) ATIP bit data generator and method for generating ATIP bit data in optical discs
WO2001073785A1 (fr) Dispositif de reproduction de donnees
JPH10276044A (ja) デジタル信号の位相比較方法、位相比較回路、位相比較器における位相比較方法、位相比較器、pll回路、データ復調回路、及び、データ読み出し装置
US7110333B2 (en) Disk player
JP3199112B2 (ja) 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置
JPH08167239A (ja) 再生装置及び回転サーボ回路
KR20050029212A (ko) 동기신호 검출장치 및 동기신호 검출방법
JP3342937B2 (ja) データ再生用pll回路の制御装置及びデータ再生システム
JP2002208231A (ja) 情報記録再生装置のpll装置
JP4104274B2 (ja) 復号装置
JP3222128B2 (ja) 同期信号再生装置および同期信号再生方法
JPH07111048A (ja) ディジタルディスク再生装置
JP4494941B2 (ja) データ記録用クロック信号発生回路
JP2003045028A (ja) 同期クロック抽出方法及びデータ記憶装置
JPH08287623A (ja) 光ディスク再生装置
JP2001184794A (ja) ディジタル信号処理方法及び装置
JP2000187946A (ja) 同期検出保護回路
JP2000339861A (ja) 情報記録装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140615

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees