JP2000022087A - Selective metal layer forming method, formation of capacitor by use thereof, and contact hole filling method - Google Patents
Selective metal layer forming method, formation of capacitor by use thereof, and contact hole filling methodInfo
- Publication number
- JP2000022087A JP2000022087A JP11028494A JP2849499A JP2000022087A JP 2000022087 A JP2000022087 A JP 2000022087A JP 11028494 A JP11028494 A JP 11028494A JP 2849499 A JP2849499 A JP 2849499A JP 2000022087 A JP2000022087 A JP 2000022087A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- forming
- metal
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 247
- 239000002184 metal Substances 0.000 title claims abstract description 247
- 238000000034 method Methods 0.000 title claims abstract description 170
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 230000015572 biosynthetic process Effects 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 125000004429 atom Chemical group 0.000 claims abstract description 19
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 88
- 238000010926 purge Methods 0.000 claims description 43
- 229910001507 metal halide Inorganic materials 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- -1 metal halide compound Chemical class 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005475 siliconizing Methods 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 56
- 229910052697 platinum Inorganic materials 0.000 abstract description 26
- 239000010936 titanium Substances 0.000 abstract description 25
- 229910052719 titanium Inorganic materials 0.000 abstract description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 150000002366 halogen compounds Chemical class 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 212
- 239000010408 film Substances 0.000 description 105
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 11
- 238000005121 nitriding Methods 0.000 description 10
- 150000005309 metal halides Chemical class 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 6
- 229910052726 zirconium Inorganic materials 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229940073644 nickel Drugs 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910015801 BaSrTiO Inorganic materials 0.000 description 4
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- DAZXVJBJRMWXJP-UHFFFAOYSA-N n,n-dimethylethylamine Chemical compound CCN(C)C DAZXVJBJRMWXJP-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 229910021585 Nickel(II) bromide Inorganic materials 0.000 description 2
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 2
- 229910000086 alane Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 2
- IPLJNQFXJUCRNH-UHFFFAOYSA-L nickel(2+);dibromide Chemical compound [Ni+2].[Br-].[Br-] IPLJNQFXJUCRNH-UHFFFAOYSA-L 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- RXMVVIOYLWHBSN-UHFFFAOYSA-L C1=CC=CC1[W](Cl)Cl Chemical compound C1=CC=CC1[W](Cl)Cl RXMVVIOYLWHBSN-UHFFFAOYSA-L 0.000 description 1
- 101100381997 Danio rerio tbc1d32 gene Proteins 0.000 description 1
- 229910015275 MoF 6 Inorganic materials 0.000 description 1
- 101100381999 Mus musculus Tbc1d32 gene Proteins 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910003091 WCl6 Inorganic materials 0.000 description 1
- BJNNQMUFLGOZDL-UHFFFAOYSA-N [Ni].CCC Chemical compound [Ni].CCC BJNNQMUFLGOZDL-UHFFFAOYSA-N 0.000 description 1
- SIPUZPBQZHNSDW-UHFFFAOYSA-N bis(2-methylpropyl)aluminum Chemical compound CC(C)C[Al]CC(C)C SIPUZPBQZHNSDW-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- ATADHKWKHYVBTJ-UHFFFAOYSA-N hydron;4-[1-hydroxy-2-(methylamino)ethyl]benzene-1,2-diol;chloride Chemical compound Cl.CNCC(O)C1=CC=C(O)C(O)=C1 ATADHKWKHYVBTJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- OYMJNIHGVDEDFX-UHFFFAOYSA-J molybdenum tetrachloride Chemical compound Cl[Mo](Cl)(Cl)Cl OYMJNIHGVDEDFX-UHFFFAOYSA-J 0.000 description 1
- LNDHQUDDOUZKQV-UHFFFAOYSA-J molybdenum tetrafluoride Chemical compound F[Mo](F)(F)F LNDHQUDDOUZKQV-UHFFFAOYSA-J 0.000 description 1
- QKKCMWPOASMDQR-UHFFFAOYSA-J molybdenum(4+);tetraiodide Chemical compound I[Mo](I)(I)I QKKCMWPOASMDQR-UHFFFAOYSA-J 0.000 description 1
- DBJLJFTWODWSOF-UHFFFAOYSA-L nickel(ii) fluoride Chemical compound F[Ni]F DBJLJFTWODWSOF-UHFFFAOYSA-L 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- YOUIDGQAIILFBW-UHFFFAOYSA-J tetrachlorotungsten Chemical compound Cl[W](Cl)(Cl)Cl YOUIDGQAIILFBW-UHFFFAOYSA-J 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- RIOQSEWOXXDEQQ-UHFFFAOYSA-N triphenylphosphine Chemical compound C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 RIOQSEWOXXDEQQ-UHFFFAOYSA-N 0.000 description 1
- KPGXUAIFQMJJFB-UHFFFAOYSA-H tungsten hexachloride Chemical compound Cl[W](Cl)(Cl)(Cl)(Cl)Cl KPGXUAIFQMJJFB-UHFFFAOYSA-H 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
- C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
- C23C16/14—Deposition of only one other metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、さらに詳細には選択的な金属層形成方法とこ
れを用いる半導体素子のキャパシタ形成方法及びコンタ
クトホール埋立て方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a metal layer selectively, a method of forming a capacitor of a semiconductor device using the same, and a method of filling a contact hole.
【0002】[0002]
【従来の技術】半導体素子が漸次高集積化されて複雑に
なることによりその製造工程で選択的に金属層を形成す
るべき時が増加している。この中で半導体素子のキャパ
シタ製造工程では、高いキャパシタンスを実現するため
にポリシリコンの代わりに金属を使用して下部電極を形
成することによりMIS(Metal Insulator Silicon)
又はMIM(Metal Insulator Metal)キャパシタを具
現しているが、コンタクトホール埋立て工程では、大き
さが小さく縦横比が高いコンタクトホールの底にオーム
層を形成するには工程が困難であった。2. Description of the Related Art As semiconductor devices become more highly integrated and complicated, the time for selectively forming a metal layer in the manufacturing process is increasing. In the process of manufacturing a capacitor of a semiconductor device, a MIS (Metal Insulator Silicon) is formed by forming a lower electrode using a metal instead of polysilicon in order to realize high capacitance.
Alternatively, an MIM (Metal Insulator Metal) capacitor is embodied, but it is difficult to form an ohmic layer at the bottom of a contact hole having a small size and a high aspect ratio in a contact hole filling step.
【0003】金属材質の下部電極を有するキャパシタ製
造工程で、ポリシリコンを材質とする半球形グレーン
(HSG:Hemi Spherical Grain)の下部電極にパター
ニングを進行せずに金属層を選択的ではないブランケッ
トに蒸着する方法は非常に実現しにくく、現在ではこの
ような技術が皆無であるのが実情である。且つ、キャパ
シタの高誘電膜としてぺロブスカイト(Perovskite)構
造を有するPZT(Pb(Zr,Ti)O3、BST(BaSrTiO3)等
を使用しようとすれば誘電膜を蒸着する時、酸化が起ら
ず漏洩電流特性が優れる白金を既存のポリシリコン電極
の代わりに使用することが理想的である。しかし白金膜
のような金属層を選択的ではないブランケット方式で蒸
着すれば蝕刻が難しいという問題点がする。即ち、ブラ
ンケットに形成された白金を塩素ガスを使用して乾式蝕
刻すれば、蝕刻副産物として生成するPtClxが非揮発性
の電導性ポリマーであるため、これを湿式蝕刻で除去す
る工程を追加して実行しなければならない。そして湿式
蝕刻工程で、白金からなった下部電極の一部も共に蝕刻
されるので、微細なパターニングが要求されるDRAM
(Dynamic Random Access Memory)製造工程で再現性の
ある工程を具現することが難しい。In a manufacturing process of a capacitor having a lower electrode made of a metal material, a metal layer is formed into a non-selective blanket without performing patterning on a lower electrode of a hemispherical grain (HSG) made of polysilicon. The method of vapor deposition is very difficult to realize, and at present there is no such technique at all. In addition, if PZT (Pb (Zr, Ti) O 3 , BST (BaSrTiO 3 )) having a perovskite structure is used as a high dielectric film of a capacitor, oxidation occurs when the dielectric film is deposited. Ideally, platinum, which has excellent leakage current characteristics, is used instead of the existing polysilicon electrode, but it is difficult to etch if a metal layer such as a platinum film is deposited by a non-selective blanket method. That is, if platinum formed on the blanket is dry-etched using chlorine gas, PtClx generated as an etching by-product is a non-volatile conductive polymer. In addition, since a part of the lower electrode made of platinum is also etched in the wet etching process, a DRAM requiring fine patterning is required.
(Dynamic Random Access Memory) It is difficult to realize a reproducible process in the manufacturing process.
【0004】又、コンタクトホールの底にオーム層の形
成は、一般的にチタンのような電導性が優れる高融点金
属をプラズマ化学気相蒸着(PECVD:Plasma Enhan
cedChemical Vapor Deposition)又はスパッタリング方
式で行う。しかし、スパッタリング方式でを形成すれば
段差塗布性が劣化して、PECVD方式は600℃以上
の高い蒸着温度により漏洩電流が増加し半導体素子の電
気的な特性が悪化するため、実際工程に適用するにはま
だ多くの問題点がある。The formation of an ohmic layer at the bottom of a contact hole is generally performed by depositing a high melting point metal such as titanium having excellent conductivity by plasma enhanced chemical vapor deposition (PECVD).
Ced chemical vapor deposition) or sputtering. However, if the sputtering method is used, the step coating property is deteriorated, and the PECVD method is applied to an actual process because the leakage current increases due to a high deposition temperature of 600 ° C. or more and the electrical characteristics of the semiconductor element deteriorate. Still has many problems.
【0005】それ以外にもチタン層のようなオーム層を
スパッタリング方式で形成し、その上に障壁層、例えば
窒化チタンを化学気相蒸着(CVD)方式で形成する
と、オーム層に対する腐蝕及びオーム層と障壁層との界
面でリフティングのような欠陥が発生する。且つ、チタ
ンからなったオーム層の上にスパッタリング方式で障壁
層(TiN)を形成すればオーム層と障壁層との界面でリ
フティング問題は生じないものの、後続工程でコンタク
トを埋立てるプラグ層をタングステンを使用して化学気
相蒸着方式に形成する時にリフティング問題が発生す
る。In addition, when an ohmic layer such as a titanium layer is formed by a sputtering method, and a barrier layer, for example, titanium nitride is formed thereon by a chemical vapor deposition (CVD) method, corrosion of the ohmic layer and an ohmic layer are formed. Defects such as lifting occur at the interface between the metal and the barrier layer. Also, if a barrier layer (TiN) is formed on the ohmic layer made of titanium by a sputtering method, a lifting problem does not occur at the interface between the ohmic layer and the barrier layer. A lifting problem may occur when forming a film using a chemical vapor deposition method.
【0006】したがって、半導体素子の電気的な特性の
劣化が発生しない500℃以下の温度で選択的に金属層
を形成する方法が要求されるが、現在まではキャパシタ
下部電極形成工程及びコンタクトホールのオーム層の形
成工程ではこのような技術がないのが実情である。Therefore, a method of selectively forming a metal layer at a temperature of 500 ° C. or less which does not cause deterioration of electrical characteristics of a semiconductor device is required. The fact is that there is no such technique in the ohmic layer forming process.
【0007】[0007]
【発明が解決しようとする課題】本発明の目的は500
℃以下の低温で選択的に蒸着された犠牲金属層に、犠牲
金属層の金属原子よりさらに小さいハロゲン結合力を有
する金属ハロゲン化合物ガスを反応させ、犠牲金属層を
蒸着金属層に置換させる選択的な金属層形成方法を提供
することにある。SUMMARY OF THE INVENTION The object of the present invention is to
Selective reaction in which a metal halide compound gas having a halogen bonding force smaller than the metal atoms of the sacrificial metal layer reacts with the sacrificial metal layer selectively deposited at a low temperature of not more than ℃, and the sacrificial metal layer is replaced with the deposited metal layer. Another object of the present invention is to provide a method for forming a metal layer.
【0008】本発明の他の目的は前記選択的な金属層形
成方法を用いた半導体素子のキャパシタ形成方法を提供
することにある。本発明のさらに他の目的は前記選択的
な金属層形成方法を用いたコンタクトホール埋立て方法
を提供することにある。It is another object of the present invention to provide a method for forming a capacitor of a semiconductor device using the method for forming a selective metal layer. Still another object of the present invention is to provide a contact hole filling method using the selective metal layer forming method.
【0009】[0009]
【課題を解決するための手段】本発明による選択的な金
属層形成方法は、先ず絶縁膜及び導電層が形成された半
導体基板をチャンバに入れて水素とシランの混合ガスの
パージガスを供給する。続いて、チャンバへ絶縁膜と導
電層に対して選択的に蒸着する特性を保つ犠牲金属ソー
スガス、例えばDMAH(Dimethyl Aluminum Hydrid
e:(CH3)2AlH)又はDMEAA(Dimethyl Ethylamine
Alane:(CH3)2C2H5N:AlH3)を供給して導電層の上にのみ
犠牲金属層を形成する。最後に、犠牲金属層の金属原子
よりさらに小さいハロゲン結合力を有する金属ハロゲン
化合物ガスをチャンバへ供給し犠牲金属層を蒸着金属層
に置換する。In the selective metal layer forming method according to the present invention, first, a semiconductor substrate on which an insulating film and a conductive layer are formed is put into a chamber and a purge gas of a mixed gas of hydrogen and silane is supplied. Subsequently, a sacrificial metal source gas, such as DMAH (Dimethyl Aluminum Hydrid), which maintains the property of being selectively deposited on the insulating film and the conductive layer in the chamber.
e: (CH 3 ) 2 AlH) or DMEAA (Dimethyl Ethylamine)
Alane: (CH 3 ) 2 C 2 H 5 N: AlH 3 ) is supplied to form a sacrificial metal layer only on the conductive layer. Finally, a metal halide compound gas having a smaller halogen bonding force than the metal atoms of the sacrificial metal layer is supplied to the chamber, and the sacrificial metal layer is replaced with a vapor-deposited metal layer.
【0010】パージガスを供給する方法は持続的に供給
するか、始め一定量供給してパージして犠牲金属層の形
成及び蒸着金属層への置換がなった後で一定量ずつ供給
することが好ましく、この際蒸着金属層への置換がなっ
た後で供給するパージガスは、供給時間及び供給量が他
の段階よりさらに多いことが適当である。絶縁膜は酸化
膜又は酸化膜を含む複合膜を使用し、導電層は不純物の
ドーピングされたシリコン又は金属を使用して形成する
ことが好ましい。The method of supplying the purge gas is preferably to supply continuously, or to supply a constant amount at the beginning, and then supply a constant amount at a time after the formation of the sacrificial metal layer and the replacement with the vapor-deposited metal layer have been completed. In this case, it is appropriate that the supply time and the supply amount of the purge gas to be supplied after the replacement with the vapor-deposited metal layer have become larger than those in other stages. The insulating film is preferably formed using an oxide film or a composite film including an oxide film, and the conductive layer is preferably formed using impurity-doped silicon or metal.
【0011】望ましくは、蒸着金属層の金属はチタン、
タンタル、ジルコニウム、ハフニウム、コバルト、モリ
ブデン、タングステン、ニッケル及び白金の中で選択さ
れたいずれか一つを使用することが好ましく、蒸着金属
がチタンの場合には金属ハロゲン化合物ガスとしてTiCl
4を使用して、蒸着金属が白金の場合には金属ハロゲン
化合物ガスとしてCl6H6PtかPtCl2を水又はアルコールで
溶かして蒸気化させるものを使用するのが適合する。Preferably, the metal of the deposited metal layer is titanium,
It is preferable to use any one selected from tantalum, zirconium, hafnium, cobalt, molybdenum, tungsten, nickel and platinum, and when the deposited metal is titanium, TiCl is used as a metal halide compound gas.
In the case where the vapor deposition metal is platinum, it is appropriate to use Cl 4 H 6 Pt or PtCl 2 dissolved in water or alcohol and vaporized as metal halide compound gas.
【0012】他の目的を達成するための本発明による選
択的な金属層形成方法を用いた半導体素子のキャパシタ
形成方法は、半導体基板に酸化膜又は酸化膜を含む複合
膜のような絶縁膜を形成して絶縁膜にパターニングして
半導体基板のソース領域を露出させるコンタクトホール
を形成する。そして、コンタクトホールを埋立て絶縁膜
の上を覆う不純物がドーピングされたポリシリコンか金
属から構成された導電層を形成して、導電層をパターニ
ング又は化学機械的な練磨(CMP:ChemicalMechanic
al Polishing)で加工しコンタクトホールと連結される
導電層パターンを形成する。続いて、半導体基板をチャ
ンバに入れて水素とシランとの混合ガスのパージガスを
供給する。そして、チャンバへ絶縁膜と導電層に対して
選択的に蒸着される特性を保つ犠牲金属ソースガス、例
えばDMAH又はDMEAAを供給し導電層の上にのみ
犠牲金属層を形成する。続いて、犠牲金属層の金属原子
よりさらに小さいハロゲン化合物ガスをチャンバへ供給
し犠牲金属層を蒸着金属層に置換する。最後に蒸着金属
層の上に誘電体膜を形成し、誘電体膜の上に上部電極を
形成する。According to another aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device using a selective metal layer forming method, comprising forming an insulating film such as an oxide film or a composite film including an oxide film on a semiconductor substrate. It is formed and patterned on an insulating film to form a contact hole exposing a source region of the semiconductor substrate. Then, a conductive layer composed of polysilicon or metal doped with impurities covering the contact hole and filling the insulating film is formed, and the conductive layer is patterned or chemically mechanically refined (CMP: Chemical Mechanical).
al Polishing) to form a conductive layer pattern connected to the contact holes. Subsequently, the semiconductor substrate is put into the chamber, and a purge gas of a mixed gas of hydrogen and silane is supplied. Then, a sacrificial metal source gas, for example, DMAH or DMEAA, which maintains the property of being selectively deposited on the insulating film and the conductive layer, is supplied to the chamber to form the sacrificial metal layer only on the conductive layer. Subsequently, a halogen compound gas smaller than the metal atoms of the sacrificial metal layer is supplied to the chamber, and the sacrificial metal layer is replaced with a vapor-deposited metal layer. Finally, a dielectric film is formed on the deposited metal layer, and an upper electrode is formed on the dielectric film.
【0013】導電層パターンを形成した後で、導電層パ
ターンの表面に半球形グレーンを形成する段階をさらに
実施できる。パージガスを供給する方法は、持続的に供
給するか、始め一定量を供給しパージして犠牲金属層の
形成及び蒸着金属層への置換がなった後で一定量を供給
することが望ましく、この際蒸着金属層への置換がなっ
た後で供給するパージガスは他の段階で供給するパージ
ガスより供給時間のさらに長く、供給量のさらに多いこ
とが好ましい。蒸着金属層を形成した後で蒸着金属層を
ケイ素化する段階がさらに実施できる。After the formation of the conductive layer pattern, a step of forming a hemispherical grain on the surface of the conductive layer pattern may be further performed. As a method of supplying the purge gas, it is preferable to supply the gas continuously or to supply a constant amount at the beginning and supply a constant amount after purging and forming the sacrificial metal layer and replacing it with the deposited metal layer. It is preferable that the supply time of the purge gas supplied after the replacement with the deposited metal layer is longer than that of the purge gas supplied at another stage and the supply amount is larger. After forming the deposited metal layer, a step of siliconizing the deposited metal layer may be further performed.
【0014】さらに他の目的を達成するための本発明
は、半導体基板に酸化膜又は酸化膜を含む複合膜のよう
な絶縁膜を形成してパターニングを進行して、下部膜、
例えば不純物がドーピングされたポリシリコン又はTiN
のような金属を材質とする下部膜を露出するコンタクト
ホールを形成する。コンタクトホールが形成された半導
体基板をチャンバに入れて水素とシランとの混合ガスの
パージガスを供給する。続いて、絶縁膜と下部膜に対し
て選択的に蒸着される特性を保つ犠牲金属ソースガス、
例えばDMAH又はDMEAAを供給し下部膜にのみア
ルミニウムから構成された犠牲金属層を形成する。続い
て、犠牲金属層の金属原子よりさらに小さいハロゲン結
合力を有する金属ハロゲン化合物ガスをチャンバへ供給
して犠牲金属層を蒸着金属層に置換する。そして、コン
タクトホールを埋立てる導電層を形成する。According to another aspect of the present invention, an insulating film such as an oxide film or a composite film including an oxide film is formed on a semiconductor substrate and patterning is performed to form a lower film,
For example, doped polysilicon or TiN
A contact hole exposing a lower film made of a metal as described above is formed. The semiconductor substrate having the contact hole formed therein is placed in a chamber, and a purge gas of a mixed gas of hydrogen and silane is supplied. Subsequently, a sacrificial metal source gas that retains the property of being selectively deposited on the insulating film and the lower film,
For example, DMAH or DMEAA is supplied, and a sacrificial metal layer made of aluminum is formed only on the lower film. Subsequently, a metal halide compound gas having a smaller halogen bonding force than the metal atoms of the sacrificial metal layer is supplied to the chamber to replace the sacrificial metal layer with the deposited metal layer. Then, a conductive layer for filling the contact hole is formed.
【0015】パージガスを供給する方法は持続的に供給
するか、始め一定量を供給しパージして犠牲金属層の形
成及び蒸着金属層への置換がなった後で一定量を供給す
るのが望ましく、この際蒸着金属層への置換がなった後
で供給するパージガスは他の段階で供給するパージガス
より供給時間のさらに長く、供給量のさらに多い方が好
ましい。蒸着金属層に置換した後で蒸着金属層の上に障
壁層、例えばTiN層を形成する工程をさらに実施するこ
とが望ましい。The method of supplying the purge gas is preferably a continuous supply, or a constant amount is supplied at the beginning, and a constant amount is supplied after the formation of the sacrificial metal layer and the replacement with the deposited metal layer are performed by purging. In this case, it is preferable that the supply time of the purge gas supplied after the replacement with the vapor-deposited metal layer is longer than that of the purge gas supplied in another stage and the supply amount is larger. It is preferable to further perform a step of forming a barrier layer, for example, a TiN layer on the deposited metal layer after the replacement with the deposited metal layer.
【0016】本発明によると、半導体素子の製造工程で
500℃以下の低温で特定金属を選択的に形成するこ
とにより、これをキャパシタ下部電極の形成工程に適用
し工程上の大きな困難がなく金属からなったキャパシタ
下部電極が形成できる。且つ、コンタクトホールの底の
オーム層を形成する時、段差塗布性を増加させながら腐
蝕に起因する薄膜の特性劣化又はリフティングのような
欠陥を防止できる。According to the present invention, a specific metal is selectively formed at a low temperature of 500 ° C. or less in the process of manufacturing a semiconductor device. A capacitor lower electrode made of In addition, when the ohmic layer at the bottom of the contact hole is formed, it is possible to prevent defects such as characteristic deterioration of the thin film or lifting due to corrosion while increasing the step coverage.
【0017】[0017]
【発明の実施の形態】以下、添付された図面を参照して
本発明の望ましい実施例を詳細に説明する。 (選択的な金属層形成方法)図1は本発明による選択的
な金属層形成方法を説明するための工程流れ図である。Preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. (Selective Metal Layer Forming Method) FIG. 1 is a process flow chart for explaining a selective metal layer forming method according to the present invention.
【0018】図1に示すように、先ず絶縁膜と導電層が
形成された半導体基板を半導体設備のチャンバに投入す
る(100)。この際、絶縁膜としては選択的な金属層
の形成のため蒸着される金属が吸着されないような特性
を有する酸化膜及びその複合膜を使用する。そして導電
層としては蒸着される金属のアルミニウムが選択的に蒸
着しやすい特性を有する水素終端基の不純物がドーピン
グされたポリシリコン又は窒化チタンのような金属を使
用する。続いて、チャンバにパージガスの水素とシラン
が混合されたガスを供給(110)してチャンバ内部を
パージさせる。ここで、パージガスの供給方式は二つの
方式で可能である。一つ目はパージガスを始めから一定
量を持続的に供給する方式であり、二つ目は始め犠牲金
属ソースガスを供給する前に先ずパージガスを供給して
パージさせた後、犠牲金属の蒸着(120)及び蒸着金
属への置換(140)がなった後で周期的に一定量ずつ
供給する方式である。As shown in FIG. 1, first, a semiconductor substrate on which an insulating film and a conductive layer are formed is put into a chamber of semiconductor equipment (100). At this time, an oxide film having a property that metal deposited to prevent deposition of a metal layer for selective formation of a metal layer and a composite film thereof are used. As the conductive layer, a metal such as polysilicon or titanium nitride doped with an impurity of a hydrogen terminating group having a property that aluminum as a metal to be deposited is easily deposited is used. Subsequently, a mixed gas of hydrogen and silane as a purge gas is supplied to the chamber (110) to purge the inside of the chamber. Here, the purge gas can be supplied in two ways. The first is a method of continuously supplying a constant amount of a purge gas from the beginning, and the second is that a purge gas is first supplied and purged before supplying a sacrificial metal source gas, and then a sacrificial metal is deposited ( 120) and a method of periodically supplying a constant amount after the replacement with the deposited metal (140).
【0019】そしてチャンバへ犠牲金属ソースガスのDM
AH又はDMEAAを供給して導電層の表面にアルミニウムか
らなった犠牲金属層を形成(120)する。ここで、ア
ルミニウムを犠牲金属層に使用する理由はアルミニウム
がCl、Br、F、Iのようなハロゲン族元素と一番高いギブ
スの自由エネルギー(Gibbs Free Energy)を有しなが
ら多様な前駆物質が既に開発されているからである。ア
ルミニウム蒸着のための前駆物質では(C4H9)2AlH(Di-i
-butyl aluminum hydride)、(C4H9)3Al(Tri-i-butyl
aluminum)、(C2H5)2Al(Triethyl aluminum)、(C
H3)3Al(Trimethylaluminum)、AlH3N(CH3)3(Trimethy
lamine)、(CH3)2AlH(Dimethyl AluminumHydride)、
(CH3)2C2H5N:AlH3(Dimethyl Ethylamine Alane)等が
ある。この中で(CH3)2AlH(Dimethyl Aluminum Hydrid
e;DMAH)と(CH3)2C2H5N:AlH3(Dimethyl Ethylamine Al
ane;DMEAA)は酸化膜のような絶縁膜には蒸着されずに
水素終端基の不純物がドーピングされたシリコンかTiN
のような金属にのみ選択的に蒸着される特性がある。そ
れゆえにチャンバにある半導体基板の絶縁膜には蒸着さ
れずに導電層にのみ選択的に蒸着される。続いて犠牲金
属層の選択的に形成された半導体基板があるチャンバに
パージガスを供給(130)してチャンバ内部の犠牲金
属のソースガスをパージさせる。Then, the DM of the sacrificial metal source gas is introduced into the chamber.
A sacrificial metal layer made of aluminum is formed on the surface of the conductive layer by supplying AH or DMEAA (120). Here, the reason for using aluminum for the sacrificial metal layer is that while aluminum has the highest Gibbs Free Energy with halogen group elements such as Cl, Br, F, and I, various precursors are used. It has already been developed. The precursors for aluminum deposition are (C 4 H 9 ) 2 AlH (Di-i
-butyl aluminum hydride), (C 4 H 9 ) 3 Al (Tri-i-butyl
aluminum), (C 2 H 5 ) 2 Al (Triethyl aluminum), (C
H 3 ) 3 Al (Trimethylaluminum), AlH 3 N (CH 3 ) 3 (Trimethy
lamine), (CH 3 ) 2 AlH (Dimethyl Aluminum Hydride),
(CH 3 ) 2 C 2 H 5 N: AlH 3 (Dimethyl Ethylamine Alane) and the like. Among them, (CH 3 ) 2 AlH (Dimethyl Aluminum Hydrid
e; DMAH) and (CH 3 ) 2 C 2 H 5 N: AlH 3 (Dimethyl Ethylamine Al
ane; DMEAA) is silicon or TiN doped with an impurity of a hydrogen terminating group without being deposited on an insulating film such as an oxide film.
Is selectively deposited only on metals such as Therefore, it is selectively deposited only on the conductive layer without being deposited on the insulating film of the semiconductor substrate in the chamber. Subsequently, a purge gas is supplied to the chamber where the semiconductor substrate on which the sacrificial metal layer is selectively formed is provided (130) to purge the source gas of the sacrificial metal inside the chamber.
【0020】続けて、チャンバへ蒸着を所望の金属を含
む金属ハロゲン化合物ガス、例えばTiCl4を供給して半
導体基板と反応させると、TiCl4はAlClxに変化され犠牲
金属層のアルミニウムはチタンの蒸着金属層に置換され
る(140)。ここで、金属ハロゲン化合物ガスの金属
は犠牲金属層の金属原子よりハロゲン結合力がさらに弱
いので、犠牲金属層の金属原子が金属ハロゲン化合物ガ
スと反応する。即ち、427℃でTiCl4のギブスの自由
エネルギーが678.3kJ/molで大部分の金属ハロゲン化合
物より高い反面、AlCl6のギブスの自由エネルギーは112
1.9kJ/molでTiCl4のギブスの自由エネルギーよりさらに
高いからである。したがって、犠牲金属層のアルミニウ
ム原子は導電層の表面から離れてきて結合力がさらに高
い塩素ガスと反応して気体状態のAlClxとなり、犠牲金
属層のアルミニウム原子が離れてきた所にはTiCl4から
分解されたチタンが蒸着される。結局、犠牲金属とハロ
ゲン原子の結合力、即ちギブスの自由エネルギーがさら
に小さい金属ハロゲン化合物ガスを犠牲金属の形成され
た半導体基板があるチャンバへ供給すれば金属層が選択
的に形成できる。このように形成できる蒸着金属層には
チタン、タンタル、ジルコニウム、ハフニウム、コバル
ト、モリブデン、タングステン、ニッケル及び白金があ
る。Subsequently, when a metal halide compound gas containing a desired metal, for example, TiCl 4 is supplied to the chamber to react with the semiconductor substrate, TiCl 4 is changed to AlClx, and aluminum of the sacrificial metal layer is formed of titanium by vapor deposition. It is replaced with a metal layer (140). Here, since the metal of the metal halide compound gas has a weaker halogen bonding force than the metal atoms of the sacrificial metal layer, the metal atoms of the sacrificial metal layer react with the metal halide compound gas. That is, at 427 ° C., the Gibbs free energy of TiCl 4 is 678.3 kJ / mol, which is higher than that of most metal halides, while the Gibbs free energy of AlCl 6 is 112.
At 1.9 kJ / mol, it is even higher than the Gibbs free energy of TiCl 4 . Therefore, the aluminum atoms of the sacrificial metal layer move away from the surface of the conductive layer and react with chlorine gas having a higher bonding force to become gaseous AlClx, and where the aluminum atoms of the sacrificial metal layer come away from TiCl 4 Decomposed titanium is deposited. As a result, the metal layer can be selectively formed by supplying a metal halide compound gas having a smaller bonding force between the sacrificial metal and the halogen atom, that is, a Gibbs free energy, to the chamber where the sacrificial metal is formed. The deposited metal layers that can be formed in this way include titanium, tantalum, zirconium, hafnium, cobalt, molybdenum, tungsten, nickel and platinum.
【0021】ここで、蒸着金属がチタンの場合には金属
ハロゲン化合物ガスとしてTiCl4を使用し、蒸着金属が
白金の場合には金属ハロゲン化合物ガスとしてCl6H6Pt
(Platinic Chloride)かPtCl2を水又はアルコールに溶
かして蒸気化させるものを使用し、蒸着金属がコバルト
の場合には金属ハロゲン化合物ガスとしてCoCl2、Co
F 2、CoI2の中で選択された一つの物質を使用する。ここ
で、白金を含む金属ハロゲン化合物、即ちCl6H6PtかPtC
l2が気体ではない固体なので、これをソルベントのよう
な溶剤に溶かして蒸気化して使用する。この際白金は他
の金属と比較すると不活性であるのでハロゲン原子との
結合力が小さく、アルミニウムのような犠牲金属層と反
応して蒸着しやすい。Here, when the vapor deposition metal is titanium, the metal
TiCl as halogen compound gasFourUse the deposited metal
In the case of platinum, Cl is used as the metal halide gas.6H6Pt
(Platinic Chloride) or PtClTwoIn water or alcohol
Use the one to be vaporized and the deposited metal is cobalt
In the case ofTwo, Co
F Two, CoITwoUse one substance selected in. here
And a metal halide containing platinum, namely Cl6H6Pt or PtC
lTwoIs like a solvent because it is a solid that is not a gas
Dissolve in a suitable solvent and vaporize before use. In this case, platinum
Is inactive compared to other metals,
It has low bonding strength and is resistant to sacrificial metal layers such as aluminum.
Accordingly, it is easy to deposit.
【0022】そして、蒸着金属がモリブデンの場合には
金属ハロゲン化合物ガスとして(C5H 5)2MoCl2(Bis cycl
opentadienyl molybdenum dichloride)、C5H5MoCl4(c
yclopentadienyl molybdenum tetrachloride)、MoF
6(molybdenum fluoride)、MoCl 3/MoCl5(Molybdenum c
hloride)及びMoI2(Molybdenum iodide)の中で選択さ
れた一つの物質を使用し、蒸着金属がニッケルの場合に
は金属ハロゲン化合物ガスとして[(C6H5)2PCH2CH2CH2P
(C6H5)2]NiCl2(1,2-Bis diphenylphosphineo propane
nickel)、[(C6H5)5C5]2NiBr2(Bis triphenylphosph
in nickel bromide)、[(C6H5)3P]2NiCl2(Bis triphe
nylphosphin nickel chloride)、[Ni(NH3)6]Cl2(Hex
aaminenickel chloride)、[Ni(NH3)6]I2(Hexaamine
iodide)、NiBr/NiBr2(Nickel bromide)、NiCl2(Nic
kel chloride)、NiF2(Nickel Fluoride)及びNiI2(Ni
ckel iodide)の中で選択された一つの物質を使用し、
蒸着金属がタングステンの場合には蒸着金属のハロゲン
化合物ガスとして(C5H5)2Wcl 2(Bis cyclopentadienyl
tungsten dichloride)、WB/W2B/W2B5(Tungsten bromi
de)、WCl4/WCl6(Tungsten chloride)及びWF6(Tungs
ten fluoride)の中で選択された一つの物質を使用す
る。When the metal to be deposited is molybdenum,
As metal halide gas (CFiveH Five)TwoMoClTwo(Bis cycl
opentadienyl molybdenum dichloride), CFiveHFiveMoClFour(C
yclopentadienyl molybdenum tetrachloride), MoF
6(Molybdenum fluoride), MoCl Three/ MoClFive(Molybdenum c
hloride) and MoITwoSelected in (Molybdenum iodide)
If one of the materials used is nickel and the deposited metal is nickel,
Is [(C6HFive)TwoPCHTwoCHTwoCHTwoP
(C6HFive)Two] NiClTwo(1,2-Bis diphenylphosphineo propane
nickel), [(C6HFive)FiveCFive]TwoNiBrTwo(Bis triphenylphosph
in nickel bromide), [(C6HFive)ThreeP]TwoNiClTwo(Bis triphe
nylphosphin nickel chloride), [Ni (NHThree)6] ClTwo(Hex
aaminenickel chloride), [Ni (NHThree)6] ITwo(Hexaamine
iodide), NiBr / NiBrTwo(Nickel bromide), NiClTwo(Nic
kel chloride), NiFTwo(Nickel Fluoride) and NiITwo(Ni
ckel iodide)
When the metal is tungsten, the halogen of the metal
As a compound gas (CFiveHFive)TwoWcl Two(Bis cyclopentadienyl
tungsten dichloride), WB / WTwoB / WTwoBFive(Tungsten bromi
de), WClFour/ WCl6(Tungsten chloride) and WF6(Tungs
ten fluoride)
You.
【0023】参考で表1〜表5は絶対温度700K(4
27℃)でいろいろな金属ハロゲン化合物ガスのギブス
の自由エネルギーを示した資料である。For reference, Tables 1 to 5 show an absolute temperature of 700K (4
27C) is a data showing Gibbs free energy of various metal halide gas.
【表1】 [Table 1]
【表2】 [Table 2]
【表3】 [Table 3]
【表4】 [Table 4]
【表5】 最後にチタン、タンタル、ジルコニウム、ハフニウム、
コバルト、モリブデン、タングステン、ニッケル及び白
金のような金属層を、金属ハロゲン化合物ガスを用いた
置換方式に形成した後、パージガスをチャンバへ供給
(150)する。この際供給するパージガスは犠牲金属
層形成及び他の段階で供給するパージガスより供給量が
さらに多く、供給時間をさらに長くし、犠牲金属層を除
外した絶縁膜のような所へ吸着されたTiClxのような金
属ハロゲン化合物ガスを分離させパージさせる。[Table 5] Finally, titanium, tantalum, zirconium, hafnium,
After forming a metal layer such as cobalt, molybdenum, tungsten, nickel and platinum by a replacement method using a metal halide gas, a purge gas is supplied to the chamber (150). The purge gas supplied at this time has a larger supply amount than the purge gas supplied at the sacrificial metal layer formation and other stages, further lengthens the supply time, and removes the TiClx adsorbed to a place such as an insulating film excluding the sacrificial metal layer. Such a metal halide gas is separated and purged.
【0024】図2は本発明による選択的な金属層の形成
工程のガス供給ダイアグラムである。ここでY軸は供給
ガスの供給状態を示してX軸は時間である。図2は水素
とシランを混合させたパージガスを周期的に供給する場
合であり、図3はパージガスを始めから持続的に供給す
る場合である。図2のように周期的にパージガスを供給
する場合、金属ハロゲン化合物ガスを供給した直後に供
給するパージガス(150)の供給時間及び供給量を増
やし、金属ハロゲン化合物ガスが絶縁膜に吸着されずに
十分にパージされるようにする。これを簡単に説明すれ
ばパージガス(110)を先ず供給し、犠牲金属ソース
ガスを供給(120)して犠牲金属を形成する。そして
周期的にパージガスを供給する場合には、パージガスを
チャンバへ供給(130)して残存する犠牲金属ソース
ガスをパージさせて、蒸着しようとする金属を含む金属
ハロゲン化合物ガスを供給して犠牲金属層を蒸着金属層
に置換する。この際チャンバには犠牲金属のアルミニウ
ムとハロゲン原子の化合物ガスが残されるが、これはパ
ージガスの供給(150)により再びチャンバ外部へパ
ージされる。このような工程を一つ周期で設定してこれ
を反復進行すれば蒸着金属の厚さ調節を容易にでき、段
差塗布性問題も改善できる。FIG. 2 is a gas supply diagram of a selective metal layer forming process according to the present invention. Here, the Y axis indicates the supply state of the supply gas, and the X axis indicates time. FIG. 2 shows a case where a purge gas in which hydrogen and silane are mixed is supplied periodically, and FIG. 3 shows a case where a purge gas is continuously supplied from the beginning. When the purge gas is supplied periodically as shown in FIG. 2, the supply time and supply amount of the purge gas (150) supplied immediately after the supply of the metal halide compound gas are increased so that the metal halide compound gas is not adsorbed on the insulating film. Ensure that it is sufficiently purged. In brief, a purge gas (110) is supplied first, and a sacrificial metal source gas is supplied (120) to form a sacrificial metal. When the purge gas is supplied periodically, the purge gas is supplied to the chamber (130) to purge the remaining sacrificial metal source gas, and the metal halide gas containing the metal to be deposited is supplied to supply the sacrificial metal. Replace the layer with a vapor deposited metal layer. At this time, the compound gas of the sacrificial metal aluminum and the halogen atom is left in the chamber, and this is purged to the outside of the chamber again by supplying the purge gas (150). If such a process is set in one cycle and the process is repeatedly performed, the thickness of the deposited metal can be easily adjusted, and the problem of step coating property can be improved.
【0025】(選択的な金属層形成方法を用いた半導体
素子のキャパシタ形成方法)図4は本発明の選択的な金
属層形成工程を用いたキャパシタ形成方法を説明するた
めの工程流れ図である。(Method for Forming Capacitor in Semiconductor Device Using Selective Metal Layer Forming Method) FIG. 4 is a process flow chart for explaining a capacitor forming method using the selective metal layer forming step of the present invention.
【0026】図4を参照すれば、先ずトランジスタなど
の下部構造を形成して、層間絶縁膜(ILD:Inter Layer
Dielectric)としての絶縁膜を酸化膜又は酸化膜の含む
複合膜を用いて形成する。絶縁膜に写真及び蝕刻工程を
進行してトランジスタのソース領域を露出させるコンタ
クトホールを形成(300)する。続いて選択的に、コ
ンタクトホールと埋立て物質間の導電性を向上させて、
拡散を防止するためのオーム層及び障壁層をチタン又は
窒化チタンのような物質を使用して形成(310)する
こともできる。続いて、下部電極用導電物質、例えば不
純物がドーピングされたポリシリコン又はTiNのような
金属物質を用いてコンタクトホールを埋立てながら絶縁
膜の表面を覆う導電層を形成する。ここでポリシリコン
にドーピングされた不純物は後続工程で犠牲金属層が選
択的に形成されるように水素終端基を有するのが適合す
る。続いて導電層をパターニングしてコンタクトホール
と連結された下部電極用導電層パターンを形成(32
0)する。導電層パターンを形成する方法は、コンタク
トホール内部のみを埋立てるプラグ層を先ず形成し、そ
の上に導電層パターンが形成でき、一回にコンタクトホ
ールの内部を埋立てる導電層を積んでパターニングして
形成することもある。ここで導電層パターンに半球形グ
レーン(HSG)を形成(330)する段階を実施し、
下部電極の表面積を増大させ得る。続いて半球形グレー
ンが形成された半導体基板を半導体設備のチャンバに入
れてパージガスを図2で説明されたように持続的に又は
周期的に供給(340)する。チャンバへ犠牲金属ソー
スガスのDMAH又はDMEAAを供給する。そうすると、導電
層の上にのみ選択的にアルミニウム層の犠牲金属層が形
成(350)される。続いて蒸着金属を含む金属ハロゲ
ン化合物ガス、例えばTiCl 4かCl6H6PtかPtCl2を水又は
アルコールに溶かして蒸気化させるものを供給してチタ
ン又は白金からなった蒸着金属層を置換方式に形成(3
60)する。続いて必要により蒸着金属層に熱処理して
ケイ層を形成(365)するか、アンモニアプラズマ又
は急速窒化処理(RTN:Rapid Thermal Nitridation)を
用いて窒化膜を形成(370)するか、酸素雰囲気で熱
処理して酸化膜を形成(375)してこれを誘電体膜に
使用する。Referring to FIG. 4, first, a transistor or the like is used.
Forming the lower structure of the interlayer insulating film (ILD: Inter Layer
Insulating film as Dielectric) contains oxide film or oxide film
It is formed using a composite film. Photo and etching process for insulating film
A contour that progresses to expose the source region of the transistor
A hole is formed (300). Then, selectively
Improve conductivity between contact hole and landfill material,
Ohmic and barrier layers to prevent diffusion
Form (310) using a material such as titanium nitride
You can also. Subsequently, a conductive material for a lower electrode, for example,
Purely doped polysilicon or TiN
Insulation while burying contact holes using metal material
A conductive layer covering the surface of the film is formed. Where polysilicon
Doping is selected by the sacrificial metal layer in the subsequent process.
Having a hydrogen terminating group to be formed alternatively
You. Next, pattern the conductive layer to form contact holes
Forming a conductive layer pattern for the lower electrode connected to (32)
0). The method of forming the conductive layer pattern
First, a plug layer that fills only the inside of the
A conductive layer pattern can be formed on the
A conductive layer to fill the inside of the tool and pattern it
May form. Here, the conductive layer pattern
Performing 330 forming a lane (HSG);
The surface area of the lower electrode can be increased. Then hemispherical gray
The semiconductor substrate on which the semiconductor is formed is inserted into the chamber of the semiconductor equipment.
Purge gas continuously or as described in FIG.
It is supplied periodically (340). Sacrificial metal saw to chamber
Sugas DMAH or DMEAA is supplied. Then, conductive
The aluminum sacrificial metal layer is selectively formed only on the layer
(350). Next, metal halide containing the deposited metal
Compound gas such as TiCl FourOr Cl6H6Pt or PtClTwoThe water or
Supply what is dissolved in alcohol and vaporized
Metal layer made of platinum or platinum is formed by replacement method (3
60). Then, if necessary, heat-treat the deposited metal layer
A silicon layer is formed (365) or an ammonia plasma or
Uses rapid nitriding (RTN: Rapid Thermal Nitridation)
To form a nitride film (370) or heat in an oxygen atmosphere.
Process to form an oxide film (375) and convert it to a dielectric film
use.
【0027】この際、始め蒸着金属層でチタンを使用し
た場合に、窒化膜でTiNを形成して図1に説明された選
択的な金属層形成工程を再び進行して、即ち第2次蒸着
金属層(373)として白金が再び形成できる。この場
合は第1次蒸着金属のチタンはコンタクトホール埋立て
物質として使用されて、第2次蒸着金属の白金はキャパ
シタ下部電極として使用される。At this time, if titanium is used as the metal layer to be deposited first, TiN is formed from the nitride film, and the selective metal layer forming process described with reference to FIG. 1 is performed again. Platinum can be formed again as the metal layer (373). In this case, titanium of the first deposition metal is used as a contact hole filling material, and platinum of the second deposition metal is used as a capacitor lower electrode.
【0028】続いて、結果物の上に誘電体膜を蒸着する
(380)。このような誘電体膜は酸化膜と窒化膜の複
合膜、又はTa2O5、TiO2、ZrO2、Al2O3及びNb2O5の単一
金属原子からなった酸化物の中いずれか一つ、又はAlN
のような単一金属原子からなった窒化物の中一つ、又は
SrTiO3、PZT(Pb(Zr,Ti)O3、BST(BaSrTiO3)のような多
原子金属酸化物の中で選択された一つを使用して形成で
きる。最後に前記誘電体膜が形成された半導体基板の上
に上部電極をポリシリコンかTiN、TiAlN、TiSiN等の金
属を用いて形成する(390)。Subsequently, a dielectric film is deposited on the resultant structure (380). Such a dielectric film may be a composite film of an oxide film and a nitride film or an oxide composed of a single metal atom of Ta 2 O 5 , TiO 2 , ZrO 2 , Al 2 O 3 and Nb 2 O 5. One or AlN
One of nitrides consisting of a single metal atom such as
It can be formed using one selected from polyatomic metal oxides such as SrTiO 3 , PZT (Pb (Zr, Ti) O 3 , BST (BaSrTiO 3 ). An upper electrode is formed on the formed semiconductor substrate using polysilicon or a metal such as TiN, TiAlN, or TiSiN (390).
【0029】(第1実施例)図4は本発明の第1実施例
による選択的な金属層の形成工程を用いたキャパシタ形
成方法を説明するため示した断面図である。(First Embodiment) FIG. 4 is a cross-sectional view for explaining a method of forming a capacitor using a selective metal layer forming process according to a first embodiment of the present invention.
【0030】図5を参照すれば、半導体基板400にト
ランジスタなどの下部構造(図示せず)を形成して、そ
の上部に絶縁膜402で酸化膜又は酸化膜を含む複合膜
を形成する。絶縁膜402をパターニングしてトランジ
スタのソース領域を露出させるコンタクトホール404
を形成する。コンタクトホール404が形成された半導
体基板に水素終端基を有する不純物がドーピングされた
ポリシリコン層を積層し、これをパターニングしてコン
タクトホールと連結される下部電極用導電層パターン4
06を形成する。Referring to FIG. 5, a lower structure (not shown) such as a transistor is formed on a semiconductor substrate 400, and an oxide film or a composite film including an oxide film is formed thereon by an insulating film 402. Contact hole 404 exposing source region of transistor by patterning insulating film 402
To form A polysilicon layer doped with an impurity having a hydrogen terminating group is stacked on a semiconductor substrate having a contact hole 404 formed thereon, and the polysilicon layer is patterned and connected to the contact hole to form a lower electrode conductive layer pattern 4.
06 is formed.
【0031】図6を参照すれば、結果物上に図1で説明
された選択的な金属層の蒸着方法を用いてチタン及び白
金のような蒸着金属層408を形成する。この際、蒸着
金属層を形成する前に、導電層パターン406に半球形
グレーン(HSG)形成工程を進行してキャパシタ下部
電極の表面積を増加させ得る。したがって、本発明では
HSG表面にパターニングせずに金属を蒸着することが
選択的な金属層蒸着により可能となる。Referring to FIG. 6, a deposited metal layer 408 such as titanium and platinum is formed on the resultant structure using the selective metal layer deposition method described with reference to FIG. At this time, before forming the deposited metal layer, a hemispherical grain (HSG) forming process may be performed on the conductive layer pattern 406 to increase the surface area of the capacitor lower electrode. Therefore, in the present invention, it is possible to deposit a metal on the HSG surface without patterning by selective metal layer deposition.
【0032】図7を参照すれば、蒸着金属層408が形
成された半導体基板にアンモニアプラズマ(NH3 plasm
a)を用いた窒化処理、又は急速窒化処理(RTN)を
実施して窒化膜410を形成する。このような窒化膜4
10は後続工程で誘電体膜を蒸着する時、下部電極と誘
電体膜との界面にキャパシタンスを劣化させる酸化物生
成を抑制する役割をする。図8を参照すれば、結果物に
酸素雰囲気の熱処理を進行して酸化膜412、例えば酸
化チタンを形成して窒化膜410と酸化膜412とを誘
電体膜に用いられる。Referring to FIG. 7, an ammonia plasma (NH 3 plasma) is applied to the semiconductor substrate on which the deposited metal layer 408 is formed.
The nitride film 410 is formed by performing a nitridation process using a) or a rapid nitridation process (RTN). Such a nitride film 4
Reference numeral 10 serves to suppress the formation of oxides at the interface between the lower electrode and the dielectric film when the dielectric film is deposited in a subsequent process. Referring to FIG. 8, an oxide film 412, for example, titanium oxide is formed by performing a heat treatment in an oxygen atmosphere on the resultant, and the nitride film 410 and the oxide film 412 are used as a dielectric film.
【0033】図9を参照すれば、結果物の上にTa2O5、T
iO2、Al2O3及びNb2O5の単一金属原子からなった酸化物
の中いずれか一つ、又はAlNのような単一金属原子から
なった窒化物の中一つ、又はSrTiO3、PZT(Pb(Zr,Ti)
O3、BST(BaSrTiO3)のような多原子金属酸化物の中で選
択された一つを使用して誘電体膜414を形成する。Referring to FIG. 9, Ta 2 O 5 , T
iO 2 , one of oxides composed of a single metal atom of Al 2 O 3 and Nb 2 O 5 , or one of nitrides composed of a single metal atom such as AlN, or SrTiO 3 , PZT (Pb (Zr, Ti)
The dielectric film 414 is formed using one selected from polyatomic metal oxides such as O 3 and BST (BaSrTiO 3 ).
【0034】図10を参照すれば、誘電体膜414が形
成された半導体基板の上にポリシリコン又は金属を用い
た上部電極416を形成してSIM(Silicon Insulato
r Metal)又はMIM(Metal Insulator Metal)構造を
有する半導体素子のキャパシタを形成する。Referring to FIG. 10, an upper electrode 416 made of polysilicon or metal is formed on a semiconductor substrate on which a dielectric film 414 is formed, and a SIM (Silicon Insulato) is formed.
A capacitor of a semiconductor device having a metal (r Metal) or MIM (Metal Insulator Metal) structure is formed.
【0035】前述した発明により半導体素子のキャパシ
タを形成すれば、下部電極を形成した後、パターニング
する必要がなく写真蝕刻工程を省略できて、特に半球形
グレーンを使用する下部電極に対してパターニングする
必要がないので、蝕刻に従う各種問題点を解決しながら
下部電極を金属材質で形成できる長所がある。If the capacitor of the semiconductor device is formed according to the above-described invention, the photolithography process can be omitted after patterning the lower electrode after the lower electrode is formed. In particular, the lower electrode using hemispherical grains is patterned. Since there is no need, there is an advantage that the lower electrode can be formed of a metal material while solving various problems according to the etching.
【0036】(第2実施例)図5は本発明の第2実施例
による選択的な金属層形成工程を用いたキャパシタ形成
方法を説明するため示した断面図である。(Second Embodiment) FIG. 5 is a cross-sectional view for explaining a capacitor forming method using a selective metal layer forming step according to a second embodiment of the present invention.
【0037】図11及び図12を参照すれば、前述した
第1実施例と同じ工程であるので重複を避けて説明を略
する。ここで、参照符号は理解を容易にするため前述し
た第1実施例と相互対応になるように構成した。図13
を参照すれば、選択的な金属層の蒸着金属層508が形
成された半導体基板にケイ化形成工程を進行して蒸着金
属層508を TiSixのようなケイ化物層510に取り替
える。Referring to FIG. 11 and FIG. 12, since the steps are the same as those in the first embodiment, the description will be omitted to avoid duplication. Here, the reference numerals are configured to correspond to those of the above-described first embodiment for easy understanding. FIG.
Referring to, a silicide formation process is performed on the semiconductor substrate on which the deposited metal layer 508 of the selective metal layer is formed, and the deposited metal layer 508 is replaced with a silicide layer 510 such as TiSix.
【0038】図14を参照すれば、ケイ化物層510が
形成された半導体基板にアンモニアプラズマを用いる
か、急速窒化処理を遂行して窒化膜512を形成する。
図15を参照すれば、窒化膜510が形成された半導体
基板に誘電体膜514を酸化膜と窒化膜の複合膜、Ta2O
5、TiO2、ZrO2、Al2O3及びNb2O5の単一金属原子からな
った酸化物の中いずれか一つ、又はAlNのような単一金
属原子からなった窒化物の中一つ、又はSrTiO3、PZT、B
STのような多原子金属酸化物の中で選択された一つを使
用して形成する。Referring to FIG. 14, a nitride film 512 is formed on the semiconductor substrate on which the silicide layer 510 is formed by using ammonia plasma or by performing a rapid nitriding process.
Referring to FIG. 15, the composite film of the dielectric film 514 on a semiconductor substrate on which the nitride film 510 is formed oxide film and a nitride film, Ta 2 O
5, TiO 2, ZrO 2, any one among the oxide consists of a single metal atom of Al 2 O 3 and Nb 2 O 5, or in the nitrides comprise a single metal atom such as AlN One, or SrTiO3, PZT, B
It is formed using a selected one of polyatomic metal oxides such as ST.
【0039】図16を参照すれば、誘電体膜が形成され
た半導体基板に上部電極516をポリシリコン又は金属
を用いて形成することにより、SIM又はMIM構造の
キャパシタを形成する。Referring to FIG. 16, a capacitor having a SIM or MIM structure is formed by forming an upper electrode 516 using polysilicon or metal on a semiconductor substrate on which a dielectric film is formed.
【0040】(第3実施例)図6は本発明の第3実施例
による選択的な金属層形成方法を用いたキャパシタ形成
方法を説明するため示した断面図である。(Third Embodiment) FIG. 6 is a cross-sectional view for explaining a capacitor forming method using a selective metal layer forming method according to a third embodiment of the present invention.
【0041】本実施例は白金膜をキャパシタ下部電極に
選択的に蒸着する時、高い抵抗を有するケイ素化白金
(PtSix)が形成される問題点を抑制するための実施例
で、選択的な金属層蒸着工程を2回に渡って使用する。
図17を参照すれば、半導体基板600にトランジスタ
などの下部構造を形成して、絶縁膜602で酸化膜又は
酸化膜の含む複合膜を形成する。続いてトランジスタの
ソース領域を露出するコンタクトホールを埋立てるプラ
グ層604をポリシリコンで使用して形成する。続けて
プラグ層604と連結されたキャパシタ下部電極用導電
層の窒化チタンを化学気相蒸着(CVD:Chmical Vapor De
position)又は物理的気相蒸着によりブランケット方式
に形成して、これをパターニングしてキャパシタ下部電
極用導電膜パターン606を形成する。続いて図1の選
択的な金属層形成方法を用いてTiNから構成された導電
膜パターン606の表面に白金膜608を形成する。This embodiment is for suppressing the problem of forming platinum silicide (PtSix) having high resistance when a platinum film is selectively deposited on a lower electrode of a capacitor. The layer deposition process is used twice.
Referring to FIG. 17, a lower structure such as a transistor is formed on a semiconductor substrate 600, and an oxide film or a composite film including an oxide film is formed using the insulating film 602. Subsequently, a plug layer 604 for filling a contact hole exposing the source region of the transistor is formed using polysilicon. Subsequently, titanium nitride of a conductive layer for a capacitor lower electrode connected to the plug layer 604 is deposited by chemical vapor deposition (CVD).
or a blanket method by physical vapor deposition and patterning to form a conductive pattern 606 for a capacitor lower electrode. Subsequently, a platinum film 608 is formed on the surface of the conductive film pattern 606 made of TiN by using the selective metal layer forming method of FIG.
【0042】白金膜からなったキャパシタ下部電極用導
電膜パターンは、次の通り変形された方法に形成でき
る。トランジスタのソース領域を露出するコンタクトホ
ールを形成して、これを埋立てるプラグ層604は水素
終端基を有する不純物がドーピングされたポリシリコン
で形成する。続いて図1の選択的な金属層形成方法にし
たがって、露出されたプラグ層604の表面に チタン
を選択的に蒸着してプレーナ形の導電膜パターン606
を形成する。続いて、チタンを材質とする導電膜パター
ン606にアンモニアプラズマを用いた窒化処理か、急
速窒化処理を遂行して表面に窒化チタンを形成して、図
1の選択的な金属層形成方法による白金膜608を再び
形成して白金膜を材質とするキャパシタ下部電極を形成
する。The conductive film pattern for a capacitor lower electrode made of a platinum film can be formed by the following modified method. A contact hole exposing the source region of the transistor is formed, and a plug layer 604 for filling the contact hole is formed of polysilicon doped with an impurity having a hydrogen terminating group. Subsequently, titanium is selectively deposited on the exposed surface of the plug layer 604 according to the selective metal layer forming method of FIG.
To form Subsequently, a nitriding process using ammonia plasma or a rapid nitriding process is performed on the conductive film pattern 606 made of titanium to form titanium nitride on the surface, and the platinum is formed by the selective metal layer forming method of FIG. The film 608 is formed again to form a capacitor lower electrode made of a platinum film.
【0043】図18を参照すれば、白金膜608の上に
誘電体膜層610を積層する。このような誘電体膜61
0としては、酸化膜と窒化膜の複合膜、又はTa2O5、TiO
2、ZrO2、Al2O3及びNb2O5の単一金属原子からなった酸
化物の中いずれか一つ、又はAlNのような単一金属原子
からなった窒化物の中に一つ、又はSrTiO3、PZT(Pb(Zr,
Ti)O3、BST(BaSrTiO3)のような多原子金属酸化物の中
で選択された一つを使用して形成できる。Referring to FIG. 18, a dielectric film layer 610 is stacked on the platinum film 608. Such a dielectric film 61
0 is a composite film of an oxide film and a nitride film, or Ta 2 O 5 , TiO 2
2 , one of oxides consisting of single metal atoms of ZrO 2 , Al 2 O 3 and Nb 2 O 5 or one of nitrides consisting of single metal atoms such as AlN , Or SrTiO 3 , PZT (Pb (Zr,
It can be formed using one selected from polyatomic metal oxides such as Ti) O 3 and BST (BaSrTiO 3 ).
【0044】図19を参照すれば、誘電体膜610が形
成された結果物にポリシリコン又は白金のような金属を
使用してキャパシタ上部電極612を形成して、本発明
の第3実施例による選択的な金属層形成方法を用いた半
導体素子のキャパシタ形成工程を完了する。Referring to FIG. 19, a capacitor upper electrode 612 is formed using a metal such as polysilicon or platinum on a resultant structure having a dielectric film 610 formed thereon, according to a third embodiment of the present invention. The step of forming the capacitor of the semiconductor device using the selective metal layer forming method is completed.
【0045】(選択的な金属層形成方法を用いたコンタ
クトホール埋立て方法)図20は本発明の選択的な金属
層形成工程を用いたコンタクトホール埋立て方法を説明
するため示した工程流れ図である。(Contact Hole Filling Method Using Selective Metal Layer Forming Method) FIG. 20 is a process flow chart shown for explaining a contact hole filling method using the selective metal layer forming step of the present invention. is there.
【0046】図20を参照すれば、トランジスタ、ビッ
トラインなどの下部構造が形成された半導体基板に層間
絶縁膜(ILD)で絶縁膜を積層し、これをパターニン
グして下部膜を露出するコンタクトホールを形成(70
0)する。この際絶縁膜は酸化膜又はその複合膜を使用
して形成し、下部膜は窒化チタン、又は水素終端基を有
する不純物がドーピングされたシリコンを用いて形成す
る。これは後続工程で犠牲金属ソースガスから犠牲金属
層を下部膜に選択的に蒸着させるためである。そしてコ
ンタクトホールは、半導体基板と直接連結されたキャパ
シタ下部電極用コンタクトホール、又は金属コンタクト
ホールである。続いて図1で説明した選択的な金属層形
成方法を用いて、コンタクトホールの底に蒸着金属層を
チタンのような物質を用いて形成(710)、(72
0)、(730)する。チタンのように導電性が優れた
物質から構成された蒸着金属層は、コンタクトホールを
埋立てる過程でオーム層に使用される。続いて、急速窒
化処理又はアンモニアプラズマを用いた窒化処理によ
り、蒸着金属層のオーム層上部に窒化チタンのような障
壁層を選択的に形成(740)する。最後に障壁層の上
にアルミニウム又はタングステンを用いてプラグ層を形
成(750)し、プラグ層と連結された導電層を形成
(760)してコンタクトホールを埋立てる。ここで、
プラグ層を別途に形成せずに、障壁層かオーム層の上に
まっすぐコンタクトホールを埋立てる導電層を形成する
こともある。Referring to FIG. 20, an insulating film is laminated with an interlayer insulating film (ILD) on a semiconductor substrate on which a lower structure such as a transistor and a bit line is formed, and is patterned to expose a lower hole. Form (70
0). At this time, the insulating film is formed using an oxide film or a composite film thereof, and the lower film is formed using titanium nitride or silicon doped with an impurity having a hydrogen terminal group. This is because a sacrificial metal layer is selectively deposited on a lower layer from a sacrificial metal source gas in a subsequent process. The contact hole is a contact hole for a capacitor lower electrode directly connected to the semiconductor substrate or a metal contact hole. Subsequently, using the selective metal layer forming method described with reference to FIG. 1, a deposited metal layer is formed at the bottom of the contact hole using a material such as titanium (710), (72).
0) and (730). A deposited metal layer made of a highly conductive material such as titanium is used as an ohmic layer in the process of filling contact holes. Subsequently, a barrier layer such as titanium nitride is selectively formed on the ohmic layer of the deposited metal layer by rapid nitriding or nitriding using ammonia plasma (740). Finally, a plug layer is formed on the barrier layer using aluminum or tungsten (750), and a conductive layer connected to the plug layer is formed (760) to fill the contact hole. here,
In some cases, a conductive layer for filling a contact hole is formed directly on a barrier layer or an ohmic layer without separately forming a plug layer.
【0047】ここで、障壁層を形成(740)する方法
は、急速窒化処理かアンモニアプラズマを用いた窒化処
理の代わりに、化学気相蒸着かスパッタリング方式を使
用してブランケット方式で形成してこれをパターニング
することもある。Here, the barrier layer is formed (740) by using a chemical vapor deposition or sputtering method and a blanket method instead of a rapid nitriding treatment or a nitriding treatment using ammonia plasma. May be patterned.
【0048】(第4実施例)図8は本発明の第4実施例
による選択的な金属層形成工程を用いたコンタクトホー
ルの埋立て方法を説明するために示す断面図である。(Fourth Embodiment) FIG. 8 is a cross-sectional view for explaining a contact hole filling method using a selective metal layer forming step according to a fourth embodiment of the present invention.
【0049】図21を参照すれば、半導体基板800に
絶縁膜802、例えば酸化膜又はその複合膜を形成し
て、これをパターニングして下部膜を露出させるコンタ
クトホール804を形成する。ここでコンタクトホール
804は、図21のように半導体基板と連結されたキャ
パシタ下部電極用コンタクトホールであり、第1次コン
タクトホールが形成された状態で再び形成する金属コン
タクトホールである。Referring to FIG. 21, an insulating film 802, for example, an oxide film or a composite film thereof is formed on a semiconductor substrate 800, and is patterned to form a contact hole 804 exposing a lower film. Here, the contact hole 804 is a contact hole for a capacitor lower electrode connected to the semiconductor substrate as shown in FIG. 21, and is a metal contact hole that is formed again after the primary contact hole is formed.
【0050】図22を参照すれば、コンタクトホール8
04が形成された半導体基板に図1で説明した選択的な
金属層形成方法を用いてチタンのような蒸着金属層を形
成する。このような蒸着金属層は、コンタクトホールを
埋立てる工程で、下部膜とコンタクトホールを埋立てる
導電物質間の導電性を向上させるオーム層806の役割
を果たす。Referring to FIG. 22, contact hole 8
A vapor-deposited metal layer such as titanium is formed on the semiconductor substrate on which the layer 04 has been formed by using the selective metal layer forming method described with reference to FIG. The deposited metal layer plays a role of an ohmic layer 806 for improving conductivity between the lower film and a conductive material filling the contact hole in a process of filling the contact hole.
【0051】図23を参照すれば、オーム層806が選
択的に蒸着された半導体基板に、不純物の拡散を防止す
る役割を遂行する障壁層808、例えば窒化チタン膜を
形成する。このような障壁層はアンモニアプラズマによ
る窒化処理、急速窒化処理又はブランケット蒸着方式を
通じて形成することができる。Referring to FIG. 23, a barrier layer 808, for example, a titanium nitride film serving to prevent diffusion of impurities is formed on a semiconductor substrate on which an ohmic layer 806 is selectively deposited. Such a barrier layer may be formed by a nitriding process using ammonia plasma, a rapid nitriding process, or a blanket deposition method.
【0052】図24を参照すれば、障壁層808が形成
された半導体基板に、コンタクトホールを埋立てながら
半導体基板表面を覆う導電層810を積層し、本発明の
第4実施例による選択的な金属層の形成方法によるコン
タクトホール埋立て工程を完了する。Referring to FIG. 24, a conductive layer 810 covering the surface of the semiconductor substrate is laid on the semiconductor substrate on which the barrier layer 808 is formed while burying the contact hole, and selectively formed according to the fourth embodiment of the present invention. The contact hole filling step by the method of forming the metal layer is completed.
【0053】図25は図24を変形した方法の断面図で
ある。詳細に説明すれば、障壁層808が形成された半
導体基板にタングステン又はアルミニウムを使用してプ
ラグ層812を1次形成する。続いてプラグ層812を
エッチバック又は化学機械的に練磨してプラグ層812
をコンタクトホール内部に限り、2次にプラグ層812
と連結された導電層810を積層して形成することがで
きる。FIG. 25 is a sectional view of a method obtained by modifying FIG. More specifically, a plug layer 812 is first formed on a semiconductor substrate having the barrier layer 808 formed thereon using tungsten or aluminum. Subsequently, the plug layer 812 is etched back or chemically mechanically refined to form the plug layer 812.
Is limited to the inside of the contact hole.
And a conductive layer 810 connected to the conductive layer 810.
【0054】それゆえに、本実施例によると縦横比が高
いコンタクトホール内部に、500℃以下の低温でリフ
ティングか腐蝕等の問題を発生せずに、比較的な薄い厚
さを有するオーム層を形成することができる。したがっ
て、本発明ではオーム層の厚さを調節するために実施す
るエッチバック等の工程を省略できる。本発明は前述し
た実施例に限らずに、本発明が属する技術的な思想内で
当分野の通常の知識を持つ者により多くの変形が可能な
のが明白である。Therefore, according to the present embodiment, an ohmic layer having a comparatively small thickness is formed in a contact hole having a high aspect ratio at a low temperature of 500 ° C. or less without causing a problem such as lifting or corrosion. can do. Therefore, in the present invention, a process such as an etch-back performed for adjusting the thickness of the ohmic layer can be omitted. Obviously, the present invention is not limited to the above-described embodiments, but can be modified in a variety of ways by those having ordinary skill in the art within the technical spirit to which the present invention pertains.
【0055】[0055]
【発明の効果】前述した本発明によると、500℃以下
の低温でチタン及び白金のような金属層を選択的に形成
することにより、半導体素子のキャパシタ形成工程で容
易に下部電極をポリシリコンの代わりに金属に形成でき
る。したがって従来のチタンと白金等に形成する時発生
する工程上のいろいろな問題点が解決できる。且つ、コ
ンタクトホールの底のオーム層形成工程では、低い温度
で適合した厚さを有するオーム層を選択的にコンタクト
下部にのみ形成して、リフティングもしくは腐蝕等の欠
陥を抑制しながらコンタクトホールを埋立てることがで
きる。According to the above-described present invention, the lower electrode can be easily formed in the step of forming a capacitor of a semiconductor device by selectively forming a metal layer such as titanium and platinum at a low temperature of 500 ° C. or less. Alternatively, it can be formed on metal. Therefore, it is possible to solve various problems in the process which occurs when forming the conventional titanium and platinum. In addition, in the step of forming an ohmic layer at the bottom of the contact hole, an ohmic layer having a suitable thickness at a low temperature is selectively formed only under the contact to fill the contact hole while suppressing defects such as lifting or corrosion. I can do it.
【図1】本発明による選択的な金属層形成方法を説明す
るための工程流れ図である。FIG. 1 is a process flow chart for explaining a selective metal layer forming method according to the present invention.
【図2】本発明による選択的な金属層形成工程のガス供
給ダイアグラムである。FIG. 2 is a gas supply diagram of a selective metal layer forming process according to the present invention.
【図3】本発明による選択的な金属層形成工程のガス供
給ダイアグラムである。FIG. 3 is a gas supply diagram of a selective metal layer forming process according to the present invention.
【図4】本発明の選択的な金属層形成工程を用いたキャ
パシタ形成方法を説明するための工程流れ図である。FIG. 4 is a process flow chart for explaining a capacitor forming method using a selective metal layer forming process of the present invention.
【図5】本発明の第1実施例による選択的な金属層形成
工程を用いたキャパシタ形成方法を説明するため示した
断面図である。FIG. 5 is a sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a first embodiment of the present invention.
【図6】本発明の第1実施例による選択的な金属層形成
工程を用いたキャパシタ形成方法を説明するため示した
断面図である。FIG. 6 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a first embodiment of the present invention.
【図7】本発明の第1実施例による選択的な金属層形成
工程を用いたキャパシタ形成方法を説明するため示した
断面図である。FIG. 7 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a first embodiment of the present invention.
【図8】本発明の第1実施例による選択的な金属層形成
工程を用いたキャパシタ形成方法を説明するため示した
断面図である。FIG. 8 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a first embodiment of the present invention.
【図9】本発明の第1実施例による選択的な金属層形成
工程を用いたキャパシタ形成方法を説明するため示した
断面図である。FIG. 9 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a first embodiment of the present invention.
【図10】本発明の第1実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 10 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a first embodiment of the present invention.
【図11】本発明の第2実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 11 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a second embodiment of the present invention.
【図12】本発明の第2実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 12 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a second embodiment of the present invention.
【図13】本発明の第2実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 13 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a second embodiment of the present invention.
【図14】本発明の第2実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 14 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a second embodiment of the present invention.
【図15】本発明の第2実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 15 is a sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a second embodiment of the present invention.
【図16】本発明の第2実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 16 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a second embodiment of the present invention.
【図17】本発明の第3実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 17 is a sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a third embodiment of the present invention.
【図18】本発明の第3実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 18 is a cross-sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a third embodiment of the present invention.
【図19】本発明の第3実施例による選択的な金属層形
成工程を用いたキャパシタ形成方法を説明するため示し
た断面図である。FIG. 19 is a sectional view illustrating a method of forming a capacitor using a selective metal layer forming process according to a third embodiment of the present invention.
【図20】本発明の選択的な金属層形成工程を用いたコ
ンタクトホール埋立て方法を説明するため示した工程流
れ図である。FIG. 20 is a process flow chart shown for explaining a contact hole filling method using a selective metal layer forming process of the present invention.
【図21】本発明の第4実施例による選択的な金属層形
成工程を用いたコンタクトホール埋立て方法を説明する
ため示した断面図である。FIG. 21 is a cross-sectional view for explaining a contact hole filling method using a selective metal layer forming step according to a fourth embodiment of the present invention.
【図22】本発明の第4実施例による選択的な金属層形
成工程を用いたコンタクトホール埋立て方法を説明する
ため示した断面図である。FIG. 22 is a cross-sectional view for explaining a contact hole filling method using a selective metal layer forming step according to a fourth embodiment of the present invention.
【図23】本発明の第4実施例による選択的な金属層形
成工程を用いたコンタクトホール埋立て方法を説明する
ため示した断面図である。FIG. 23 is a cross-sectional view for explaining a contact hole filling method using a selective metal layer forming step according to a fourth embodiment of the present invention.
【図24】本発明の第4実施例による選択的な金属層形
成工程を用いたコンタクトホール埋立て方法を説明する
ため示した断面図である。FIG. 24 is a sectional view illustrating a contact hole filling method using a selective metal layer forming process according to a fourth embodiment of the present invention.
【図25】本発明の第4実施例による選択的な金属層形
成工程を用いたコンタクトホール埋立て方法を説明する
ため示した断面図である。FIG. 25 is a cross-sectional view for explaining a contact hole filling method using a selective metal layer forming step according to a fourth embodiment of the present invention.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 相忍 大韓民国京畿道水原市八達区梅灘2洞1211 番地韓国1次アパート104棟706号 (72)発明者 林 ▲玄▼錫 大韓民国京畿道龍仁市器興邑農書里山7− 1番地 (72)発明者 尹 美英 大韓民国京畿道城南市盆唐区九美洞221番 地ムジゲマウル青丘アパート506棟1703号 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Lee Sainin South Korea 1st apartment 104 building 706, 2-11 Umetan 2-dong, Paldal-gu, Suwon-si, Gyeonggi-do, Republic of Korea (72) Inventor Lin No. 7-1, No. 1, Agricultural Library, Yongheung-eup, Yongin-si
Claims (20)
板をチャンバに入れてパージガスを供給する段階と、 前記チャンバへ前記絶縁膜と導電層に対して選択的に蒸
着される特性を保つ犠牲金属のソースガスを供給して前
記導電層の上にのみ犠牲金属層を形成する段階と、 前記犠牲金属層の金属原子よりさらに小さいハロゲン結
合力を有する金属ハロゲン化合物ガスを前記チャンバへ
供給して前記犠牲金属層を蒸着金属層に置換する段階
と、 を備えることを特徴とする選択的な金属層形成方法。A semiconductor substrate having an insulating film and a conductive layer formed thereon is supplied to a chamber and a purge gas is supplied thereto; and a sacrifice for maintaining characteristics of being selectively deposited on the insulating film and the conductive layer into the chamber. Forming a sacrificial metal layer only on the conductive layer by supplying a metal source gas; and supplying a metal halide compound gas having a halogen bonding force smaller than a metal atom of the sacrificial metal layer to the chamber. Replacing the sacrificial metal layer with a deposited metal layer.
複合膜を使用して形成することを特徴とする請求項1に
記載の選択的な金属層形成方法。2. The method according to claim 1, wherein the insulating film is formed using an oxide film or a composite film including the oxide film.
たシリコン又は金属を使用して形成することを特徴とす
る請求項1に記載の選択的な金属層形成方法。3. The method according to claim 1, wherein the conductive layer is formed using silicon or metal doped with impurities.
は、終端基が水素を含むことを特徴とする請求項3に記
載の選択的な金属層形成方法。4. The method according to claim 3, wherein the silicon doped with the impurity has a terminal group containing hydrogen.
することを特徴とする請求項3に記載の選択的な金属層
形成方法。5. The method of claim 3, wherein the metal is formed using titanium nitride.
合ガスであることを特徴とする請求項1に記載の選択的
な金属層形成方法。6. The method according to claim 1, wherein the purge gas is a mixed gas of hydrogen and silane.
的に供給、あるいは始め一定量供給しパージして犠牲金
属層の形成及び蒸着金属層への置換がなった後で一定量
ずつ供給することを特徴とする請求項1に記載の選択的
な金属層形成方法。7. The method of supplying the purge gas is to supply the gas continuously or to supply a constant amount at the beginning, and to supply a constant amount after the formation of the sacrificial metal layer and the replacement with the deposited metal layer by purging. The selective metal layer forming method according to claim 1, wherein:
記絶縁膜にパターニングを実施し半導体基板のソース領
域を露出させるコンタクトホールを形成する段階と、 (2)前記コンタクトホールを埋立て前記絶縁膜を覆う
導電層を形成する段階と、 (3)前記導電層を加工して前記コンタクトホールと連
結される導電層パターンを形成する段階と、 (4)前記半導体基板をチャンバに入れてパージガスを
供給する段階と、 (5)前記チャンバへ前記絶縁膜と導電層に対して選択
的に蒸着される特性を保つ犠牲金属ソースガスを供給し
て前記導電層の上にのみ犠牲金属層を形成する段階と、 (6)前記犠牲金属層の金属原子よりさらに小さいハロ
ゲン結合力を有する金属ハロゲン化合物ガスを前記チャ
ンバへ供給して前記犠牲金属層を蒸着金属層に置換する
段階と、 (7)前記蒸着金属層の上に誘電体膜を形成する段階
と、 (8)前記誘電体膜の上に上部電極を形成する段階と、 を備えることを特徴とする選択的な金属層形成方法によ
る半導体素子のキャパシタ形成方法。8. A step of: (1) forming an insulating film on a semiconductor substrate and patterning the insulating film to form a contact hole exposing a source region of the semiconductor substrate; and (2) filling the contact hole. Forming a conductive layer covering the insulating film; (3) processing the conductive layer to form a conductive layer pattern connected to the contact hole; and (4) placing the semiconductor substrate in a chamber. Supplying a purge gas; and (5) supplying a sacrificial metal source gas to the chamber to maintain a characteristic of being selectively deposited on the insulating film and the conductive layer, thereby forming a sacrificial metal layer only on the conductive layer. (6) supplying a metal halide compound gas having a halogen bonding force smaller than that of metal atoms of the sacrificial metal layer to the chamber to deposit the sacrificial metal layer on the sacrificial metal layer; Replacing with a layer, (7) forming a dielectric film on the deposited metal layer, and (8) forming an upper electrode on the dielectric film. Forming a capacitor of a semiconductor device by a selective metal layer forming method.
複合膜を用いて形成することを特徴とする請求項8に記
載の選択的な金属層形成方法による半導体素子のキャパ
シタ形成方法。9. The method according to claim 8, wherein the insulating film is formed using an oxide film or a composite film including the oxide film.
ドーピングされたポリシリコン又は窒化チタンを使用し
て形成することを特徴とする請求項8に記載の選択的な
金属層形成方法による半導体素子のキャパシタ形成方
法。10. The method of claim 8, wherein the conductive layer of step (2) is formed using doped polysilicon or titanium nitride. A method for forming a capacitor of a semiconductor device.
リコンは、水素終端基を有することを特徴とする請求項
10に記載の選択的な金属層形成方法による半導体素子
のキャパシタ形成方法。11. The method of claim 10, wherein the impurity-doped polysilicon has a hydrogen terminating group.
とシランとの混合ガスであることを特徴とする請求項8
に記載の選択的な金属層形成方法による半導体素子のキ
ャパシタ形成方法。12. The method according to claim 8, wherein the purge gas in the step (4) is a mixed gas of hydrogen and silane.
13. A method for forming a capacitor of a semiconductor device by the method for forming a selective metal layer according to item 5.
る方法は、持続的に供給、あるいは始め一定量を供給し
てパージして前記犠牲金属層の形成及び蒸着金属層への
置換がなった後で一定量を供給することを特徴とする請
求項8に記載の選択的な金属層形成方法による半導体素
子のキャパシタ形成方法。13. The method of supplying a purge gas in the step (4) is to supply the gas continuously, or to supply a predetermined amount at the beginning to purge the sacrificial metal layer and replace it with a vapor-deposited metal layer. 9. The method of claim 8, wherein a predetermined amount is supplied later.
た後で前記蒸着金属層をケイ素化する段階をさらに実施
することを特徴とする請求項8に記載の選択的な金属層
形成方法による半導体素子のキャパシタ形成方法。14. The method of claim 8, further comprising, after forming the deposited metal layer in step (6), siliconizing the deposited metal layer. Method for forming a capacitor of a semiconductor device according to the above.
パターニングを進行し下部膜を露出するコンタクトホー
ルを形成する段階と、 (b)前記コンタクトホールが形成された半導体基板を
チャンバに入れてパージガスを供給する段階と、 (c)前記チャンバへ前記絶縁膜と下部膜に対して選択
的に蒸着される特性を保つ犠牲金属ソースガスを供給し
て前記下部膜にのみ犠牲金属層を形成する段階と、 (d)前記犠牲金属層の金属原子よりさらに小さいハロ
ゲン結合力を有する金属ハロゲン化合物ガスを前記チャ
ンバへ供給して前記犠牲金属層を蒸着金属層に置換する
段階と、 (e)前記コンタクトホールを埋立てる導電層を形成す
る段階と、を備えることを特徴とする選択的な金属層蒸
着方法によるコンタクトホール埋立て方法。15. A step of: (a) forming an insulating film on a semiconductor substrate and performing patterning to form a contact hole exposing a lower film; and (b) putting the semiconductor substrate having the contact hole formed therein into a chamber. (C) supplying a sacrificial metal source gas to the chamber to maintain a characteristic of being selectively deposited on the insulating film and the lower film to form a sacrificial metal layer only on the lower film. (D) supplying a metal halide compound gas having a smaller halogen bonding force than the metal atoms of the sacrificial metal layer to the chamber to replace the sacrificial metal layer with a vapor-deposited metal layer; and (e). Forming a conductive layer for burying the contact hole. 6. A method for burying a contact hole by a selective metal layer deposition method, comprising:
は酸化膜を含む複合膜に形成することを特徴とする請求
項15に記載の選択的な金属層蒸着方法によるコンタク
トホール埋立て方法。16. The method according to claim 15, wherein the insulating layer of step (a) is formed as an oxide layer or a composite layer including an oxide layer. Method.
ン膜又は水素終端基を有する不純物がドーピングされた
シリコン膜であることを特徴とする請求項15に記載の
選択的な金属層蒸着方法によるコンタクトホール埋立て
方法。17. The selective metal layer deposition according to claim 15, wherein the lower layer in the step (a) is a titanium nitride layer or a silicon layer doped with an impurity having a hydrogen terminating group. Method for filling contact holes.
とシランとの混合ガスであることを特徴とする請求項1
5に記載の選択的な金属層蒸着方法によるコンタクトホ
ール埋立て方法。18. The method according to claim 1, wherein the purge gas in the step (b) is a mixed gas of hydrogen and silane.
6. A method for filling a contact hole by a selective metal layer deposition method according to 5.
る方法は、持続的に供給、あるいは始め一定量を供給し
パージして前記犠牲金属層の形成及び蒸着金属層への置
換がなった後で一定量を供給することを特徴とする請求
項15に記載の選択的な金属層形成方法によるコンタク
トホール埋立て方法。19. The method of step (b), wherein the purge gas is supplied continuously or after a predetermined amount is supplied and purged to form the sacrificial metal layer and replace it with a vapor-deposited metal layer. The method of claim 15, wherein a constant amount is supplied by the method.
た後で蒸着金属層の上に障壁層を形成する段階をさらに
実施することを特徴とする請求項15に記載の選択的な
金属層形成方法によるコンタクトホール埋立て方法。20. The method of claim 15, further comprising forming a barrier layer on the deposited metal layer after replacing the deposited metal layer in step (d). A contact hole filling method by a layer forming method.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19980022579 | 1998-06-16 | ||
KR1998P22579 | 1998-06-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000022087A true JP2000022087A (en) | 2000-01-21 |
JP4162794B2 JP4162794B2 (en) | 2008-10-08 |
Family
ID=19539673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02849499A Expired - Fee Related JP4162794B2 (en) | 1998-06-16 | 1999-02-05 | Capacitor forming method using selective metal layer forming method |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP4162794B2 (en) |
CN (1) | CN1133203C (en) |
DE (1) | DE19848444A1 (en) |
GB (1) | GB2338594B (en) |
TW (1) | TW403991B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018169701A1 (en) * | 2017-03-17 | 2018-09-20 | Applied Materials, Inc. | ALUMINUM CONTENT CONTROL OF TiAlN FILMS |
JP2022168264A (en) * | 2018-11-15 | 2022-11-04 | 日機装株式会社 | Semiconductor light emitting device and manufacturing method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19929306A1 (en) * | 1999-06-25 | 2001-04-05 | Infineon Technologies Ag | Process for the production of a structured precious metal layer |
WO2002027063A2 (en) | 2000-09-28 | 2002-04-04 | President And Fellows Of Harward College | Vapor deposition of oxides, silicates and phosphates |
JP3863391B2 (en) * | 2001-06-13 | 2006-12-27 | Necエレクトロニクス株式会社 | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60113928A (en) * | 1983-11-25 | 1985-06-20 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
JPS63140525A (en) * | 1986-12-02 | 1988-06-13 | Sharp Corp | Manufacture of semiconductor device |
JPH02304928A (en) * | 1989-05-19 | 1990-12-18 | Nec Corp | Forming method of wiring |
JP2636755B2 (en) * | 1994-11-09 | 1997-07-30 | 日本電気株式会社 | Semiconductor device and method of manufacturing semiconductor device |
-
1998
- 1998-09-30 TW TW087116247A patent/TW403991B/en not_active IP Right Cessation
- 1998-10-13 GB GB9822332A patent/GB2338594B/en not_active Expired - Lifetime
- 1998-10-21 DE DE19848444A patent/DE19848444A1/en not_active Withdrawn
- 1998-10-21 CN CN98121394.4A patent/CN1133203C/en not_active Expired - Fee Related
-
1999
- 1999-02-05 JP JP02849499A patent/JP4162794B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018169701A1 (en) * | 2017-03-17 | 2018-09-20 | Applied Materials, Inc. | ALUMINUM CONTENT CONTROL OF TiAlN FILMS |
US10170321B2 (en) | 2017-03-17 | 2019-01-01 | Applied Materials, Inc. | Aluminum content control of TiAIN films |
CN110709534A (en) * | 2017-03-17 | 2020-01-17 | 应用材料公司 | Control of aluminum content of TiAlN films |
CN110709534B (en) * | 2017-03-17 | 2022-07-15 | 应用材料公司 | Control of aluminum content of TiAlN films |
JP2022168264A (en) * | 2018-11-15 | 2022-11-04 | 日機装株式会社 | Semiconductor light emitting device and manufacturing method thereof |
JP7296002B2 (en) | 2018-11-15 | 2023-06-21 | 日機装株式会社 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
GB2338594B (en) | 2003-04-16 |
TW403991B (en) | 2000-09-01 |
GB9822332D0 (en) | 1998-12-09 |
JP4162794B2 (en) | 2008-10-08 |
CN1133203C (en) | 2003-12-31 |
DE19848444A1 (en) | 1999-12-23 |
CN1239320A (en) | 1999-12-22 |
GB2338594A (en) | 1999-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100319888B1 (en) | Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same | |
KR100403611B1 (en) | Metal-insulator-metal capacitor and manufacturing method thereof | |
KR100418581B1 (en) | Method of forming memory device | |
US7189641B2 (en) | Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers | |
US6551873B2 (en) | Method for forming a tantalum oxide capacitor | |
KR20030025494A (en) | Semiconductor device having contact between ruthenium layer and metal layer and method for manufacturing the same | |
JP2001217206A (en) | Method of forming metallic layer utilizing atomic layer vapor deposition method and semiconductor element using the same | |
JP4169383B2 (en) | Deposition of thin films containing titanium and nitrogen. | |
US6962845B2 (en) | Method for manufacturing semiconductor capacitor having double dielectric layer therein | |
US6238964B1 (en) | Method of fabricating a capacitor in a semiconductor device | |
KR19990012246A (en) | Semiconductor device with metal barrier film by atomic layer deposition method and method for manufacturing same | |
KR101932588B1 (en) | Capacitor for semiconductor memory element and method for manufacturing the same | |
JP4162794B2 (en) | Capacitor forming method using selective metal layer forming method | |
US20030059959A1 (en) | Method for fabricating capacitor | |
US6743678B2 (en) | Methods for manufacturing semiconductor memory devices | |
KR20030025672A (en) | Method for fabricating capacitor in semiconductor device | |
US20080081409A1 (en) | Method of Manufacturing Memory Device | |
KR100406546B1 (en) | Method for fabricating capacitor | |
US6653198B2 (en) | Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby | |
KR100454256B1 (en) | Method for fabricating capacitor having ruthenium bottom-electrode | |
US6692795B2 (en) | Method for fabricating semiconductor device having ruthenium layer and equipment for fabricating the same | |
KR20030063643A (en) | Method of forming semiconductor capacitor with tantalum-nitride dielectric layer | |
KR20030002129A (en) | Method for fabricating capacitor | |
JP2002094030A (en) | Semiconductor device and its manufacturing method | |
KR20030002022A (en) | Method for fabricating capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080625 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |