JP2000012777A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2000012777A JP2000012777A JP10175182A JP17518298A JP2000012777A JP 2000012777 A JP2000012777 A JP 2000012777A JP 10175182 A JP10175182 A JP 10175182A JP 17518298 A JP17518298 A JP 17518298A JP 2000012777 A JP2000012777 A JP 2000012777A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon film
- film
- predetermined
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【課題】ボールドディフェクトがない，マイグレーショ
ンに起因して表面が凹凸形状を為すアモルファスシリコ
ン電極膜を形成する方法を提供する。 【解決手段】アモルファスシリコン膜の表面を清浄化す
る工程と，アモルファスシリコン膜を所定の温度にヒー
トアップする工程と，所定の流量のSi2H6の雰囲気中に
おいて，アモルファスシリコン膜の表面に選択的にアモ
ルファスシリコン／ポリシリコンの混相活性層６薄膜を
表面反応により成長させる工程と，所定の温度で所定の
時間の間アニールすることにより，アモルファスシリコ
ン表面を結晶化し，マイグレーションに起因する凹凸形
状の多結晶シリコン膜をアモルファスシリコン表面に選
択的に形成する工程と，から成る。
ンに起因して表面が凹凸形状を為すアモルファスシリコ
ン電極膜を形成する方法を提供する。 【解決手段】アモルファスシリコン膜の表面を清浄化す
る工程と，アモルファスシリコン膜を所定の温度にヒー
トアップする工程と，所定の流量のSi2H6の雰囲気中に
おいて，アモルファスシリコン膜の表面に選択的にアモ
ルファスシリコン／ポリシリコンの混相活性層６薄膜を
表面反応により成長させる工程と，所定の温度で所定の
時間の間アニールすることにより，アモルファスシリコ
ン表面を結晶化し，マイグレーションに起因する凹凸形
状の多結晶シリコン膜をアモルファスシリコン表面に選
択的に形成する工程と，から成る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し，特にキャパシタ電極表面の多結晶シリコン膜
の形成方法に関する。
法に関し，特にキャパシタ電極表面の多結晶シリコン膜
の形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化の要求により，セ
ルサイズの縮小化が求められている。特に，一つのトラ
ンジスタと一つのキャパシタで１ビットを構成するダイ
ナミック・ランダム・アクセス・メモリ(DRAM)では，セ
ルサイズを縮小化するとキャパシタ電極面積が小さくな
り，その結果容量値が小さくなって，データ保持時間の
低下及びアルファー線によるメモリ消失を防止できなく
なるという問題が生じる。
ルサイズの縮小化が求められている。特に，一つのトラ
ンジスタと一つのキャパシタで１ビットを構成するダイ
ナミック・ランダム・アクセス・メモリ(DRAM)では，セ
ルサイズを縮小化するとキャパシタ電極面積が小さくな
り，その結果容量値が小さくなって，データ保持時間の
低下及びアルファー線によるメモリ消失を防止できなく
なるという問題が生じる。
【０００３】この問題を解決するためのひとつのアプロ
ーチは，キャパシタ電極の構造を３次元のシリンダー構
造若しくはフィン構造とすることである。しかしこの方
法には技術的に限界がある。
ーチは，キャパシタ電極の構造を３次元のシリンダー構
造若しくはフィン構造とすることである。しかしこの方
法には技術的に限界がある。
【０００４】他のアプローチとして，誘電率の高いタン
タルオキサイド(Ta2O5)若しくは強誘電膜のバリュウム
チタン酸ストロンチウム(Ba(x)Sr(1-x)TiO3)を使用する
ことによって容量値を増加させようというものである。
しかし，これもまだ実用化の段階ではない。
タルオキサイド(Ta2O5)若しくは強誘電膜のバリュウム
チタン酸ストロンチウム(Ba(x)Sr(1-x)TiO3)を使用する
ことによって容量値を増加させようというものである。
しかし，これもまだ実用化の段階ではない。
【０００５】注目すべき他のアプローチとして，キャパ
シタ電極の表面を凹凸形状とし，表面積を増加させるこ
とで容量値を増やすHSGプロセスがある。
シタ電極の表面を凹凸形状とし，表面積を増加させるこ
とで容量値を増やすHSGプロセスがある。
【０００６】図１はHSGプロセスの工程図を簡略的に示
したものである。図１(a)に記載されているように，キ
ャパシタ下部電極であるアモルファスシリコン膜1は，
シリコン基板8上に形成された層間膜3の表面上に形成さ
れている。また該アモルファスシリコン膜1の表面には
自然酸化膜2が付着している。自然酸化膜2は前処理工程
で洗浄されると，清浄なアモルファスシリコン膜1の表
面が露出した状態になる。その際アモルファスシリコン
膜1の表面のダングリングボンド4には水素原子5が結合
している（図１(b)）。この水素原子5は，約560℃のプ
ロセス温度にヒートアップすることにより脱離し，アモ
ルファスシリコン膜1の表面は活性状態となる（図１
(c)）。次に，モノシラン(SiH4)ガスの雰囲気中で，該
アモルファスシリコン膜の活性表面領域に選択的にアモ
ルファス／ポリシリコンの混相活性層6が表面反応によ
り成長する（図１(d)）。ここで，約560℃の温度で一定
時間アニールすると，表面のポリシリコンが核となって
混相活性層のアモルファスが移動（マイグレーション）
しポリクリスタルに結晶化し，ポリシリコンの結晶粒
（グレイン）が成長する。その結果アモルファスシリコ
ン電極の表面に凹凸形状のポリシリコン膜(HSG)7が形成
される（図１(e)）。
したものである。図１(a)に記載されているように，キ
ャパシタ下部電極であるアモルファスシリコン膜1は，
シリコン基板8上に形成された層間膜3の表面上に形成さ
れている。また該アモルファスシリコン膜1の表面には
自然酸化膜2が付着している。自然酸化膜2は前処理工程
で洗浄されると，清浄なアモルファスシリコン膜1の表
面が露出した状態になる。その際アモルファスシリコン
膜1の表面のダングリングボンド4には水素原子5が結合
している（図１(b)）。この水素原子5は，約560℃のプ
ロセス温度にヒートアップすることにより脱離し，アモ
ルファスシリコン膜1の表面は活性状態となる（図１
(c)）。次に，モノシラン(SiH4)ガスの雰囲気中で，該
アモルファスシリコン膜の活性表面領域に選択的にアモ
ルファス／ポリシリコンの混相活性層6が表面反応によ
り成長する（図１(d)）。ここで，約560℃の温度で一定
時間アニールすると，表面のポリシリコンが核となって
混相活性層のアモルファスが移動（マイグレーション）
しポリクリスタルに結晶化し，ポリシリコンの結晶粒
（グレイン）が成長する。その結果アモルファスシリコ
ン電極の表面に凹凸形状のポリシリコン膜(HSG)7が形成
される（図１(e)）。
【０００７】
【発明が解決しようとする課題】しかし，HSG法で表面
が凹凸形状のアモルファスシリコン電極を形成する場
合，以下のような問題が生じる。
が凹凸形状のアモルファスシリコン電極を形成する場
合，以下のような問題が生じる。
【０００８】一般にアモルファスシリコン電極表面は完
全に非結晶状態であるわけではなく，部分的に結晶化し
ている場合がある。その原因としては，層間膜の下地形
成条件，ドープされる燐(P)濃度，及びHSG形成前までの
熱履歴（例えば，ヒートアップ段階の温度）などが考え
られる。特に，HSG形成前の熱履歴による影響が大き
い。
全に非結晶状態であるわけではなく，部分的に結晶化し
ている場合がある。その原因としては，層間膜の下地形
成条件，ドープされる燐(P)濃度，及びHSG形成前までの
熱履歴（例えば，ヒートアップ段階の温度）などが考え
られる。特に，HSG形成前の熱履歴による影響が大き
い。
【０００９】図２は，アモルファスシリコン膜中に部分
的結晶化が生じた場合のHSGプロセスを略示したもので
ある。図２(c)に示すように，ヒートアップ工程の熱履
歴によりダングリングボンド付近のアモルファス表面付
近が部分的に結晶化する。その結果図２(d)に示すよう
に，最終的にはその部分にマイグレーションが生じなく
なり，アモルファスシリコン表面が凹凸形状と成らず平
坦なまま残ることになる。この状態をボールドディフェ
クト21と呼ぶ。このボールドディフェクト21によりアモ
ルファスシリコン電極表面は凹凸形状とならず，表面積
の増加の効果が減少してしまう。
的結晶化が生じた場合のHSGプロセスを略示したもので
ある。図２(c)に示すように，ヒートアップ工程の熱履
歴によりダングリングボンド付近のアモルファス表面付
近が部分的に結晶化する。その結果図２(d)に示すよう
に，最終的にはその部分にマイグレーションが生じなく
なり，アモルファスシリコン表面が凹凸形状と成らず平
坦なまま残ることになる。この状態をボールドディフェ
クト21と呼ぶ。このボールドディフェクト21によりアモ
ルファスシリコン電極表面は凹凸形状とならず，表面積
の増加の効果が減少してしまう。
【００１０】こうした部分的結晶化を防止する方法とし
て，燐ドープの濃度を下げることが考えられるが，アモ
ルファスシリコン電極内の燐濃度が減少すると負電圧側
で容量値が低下する問題が生じる。一方，熱履歴を下げ
ようとしてプロセス温度を下げると反応速度が低下し処
理時間が長期化するため，熱履歴が減らないばかりかス
ループットが悪くなる。また，熱履歴を減らすために枚
葉式装置を使用する方法もあるが減圧下での温度制御が
不安定で再現性に欠けるという問題もある。さらに，ヒ
ートアップの途中で水素原子が脱離して活性面の露出し
ている部分にマイグレーションが生じ部分的に結晶化し
てしまう場合もある。
て，燐ドープの濃度を下げることが考えられるが，アモ
ルファスシリコン電極内の燐濃度が減少すると負電圧側
で容量値が低下する問題が生じる。一方，熱履歴を下げ
ようとしてプロセス温度を下げると反応速度が低下し処
理時間が長期化するため，熱履歴が減らないばかりかス
ループットが悪くなる。また，熱履歴を減らすために枚
葉式装置を使用する方法もあるが減圧下での温度制御が
不安定で再現性に欠けるという問題もある。さらに，ヒ
ートアップの途中で水素原子が脱離して活性面の露出し
ている部分にマイグレーションが生じ部分的に結晶化し
てしまう場合もある。
【００１１】したがって，本発明の目的は，ボールドデ
ィフェクトがない，マイグレーションに起因して表面が
凹凸形状を為すアモルファスシリコン電極膜を形成する
方法を与えることである。
ィフェクトがない，マイグレーションに起因して表面が
凹凸形状を為すアモルファスシリコン電極膜を形成する
方法を与えることである。
【００１２】また，本発明の他の目的は，量産が可能で
安定性及び再現性に優れた，表面がマイグレーションに
起因して凹凸形状を為すアモルファスシリコン電極膜を
形成することである。
安定性及び再現性に優れた，表面がマイグレーションに
起因して凹凸形状を為すアモルファスシリコン電極膜を
形成することである。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に，本発明に係る方法は以下の工程から成る。
に，本発明に係る方法は以下の工程から成る。
【００１４】半導体基板上に堆積されたアモルファスシ
リコン膜の部分に選択的にマイグレーションに起因した
凹凸形状の多結晶シリコン膜を形成する方法は，前記ア
モルファスシリコン膜の表面を実質的に清浄化する工程
と，前記アモルファスシリコン膜を所定の温度にヒート
アップする工程と，所定の流量のSi2H6の雰囲気中にお
いて，前記アモルファスシリコン膜の表面に選択的にア
モルファスシリコン／ポリシリコンの混相活性層薄膜を
表面反応により成長させる工程と，所定の温度で所定の
時間の間アニールすることにより，前記アモルファスシ
リコン表面を結晶化し，マイグレーションに起因する凹
凸形状の多結晶シリコン膜を前記アモルファスシリコン
表面に選択的に形成する工程と，から成り，前記アモル
ファスシリコン／ポリシリコンの混相活性層薄膜の膜厚
を制御することで前記凹凸形状のグレインの密度を制御
し，前記アニールの温度と時間を制御することで前記グ
レインのサイズを制御する，ことを特徴とする。
リコン膜の部分に選択的にマイグレーションに起因した
凹凸形状の多結晶シリコン膜を形成する方法は，前記ア
モルファスシリコン膜の表面を実質的に清浄化する工程
と，前記アモルファスシリコン膜を所定の温度にヒート
アップする工程と，所定の流量のSi2H6の雰囲気中にお
いて，前記アモルファスシリコン膜の表面に選択的にア
モルファスシリコン／ポリシリコンの混相活性層薄膜を
表面反応により成長させる工程と，所定の温度で所定の
時間の間アニールすることにより，前記アモルファスシ
リコン表面を結晶化し，マイグレーションに起因する凹
凸形状の多結晶シリコン膜を前記アモルファスシリコン
表面に選択的に形成する工程と，から成り，前記アモル
ファスシリコン／ポリシリコンの混相活性層薄膜の膜厚
を制御することで前記凹凸形状のグレインの密度を制御
し，前記アニールの温度と時間を制御することで前記グ
レインのサイズを制御する，ことを特徴とする。
【００１５】好適には，前記予熱する所定の温度は450
℃〜590℃である。
℃〜590℃である。
【００１６】また好適には，前記Si2H6の所定の流量は
0.01 sccm〜2sccmである。
0.01 sccm〜2sccmである。
【００１７】さらに好適には，前記アニールの所定の温
度は450℃〜590℃であり，所定の時間は1分〜80分であ
る。
度は450℃〜590℃であり，所定の時間は1分〜80分であ
る。
【００１８】一方，半導体基板上に堆積されたアモルフ
ァスシリコン膜の部分に選択的にマイグレーションに起
因した凹凸形状の多結晶シリコン膜を形成する方法は，
前記アモルファスシリコン膜の表面を実質的に清浄化す
る工程と，所定の流量の水素ガスの雰囲気中で，前記ア
モルファスシリコン膜を所定の温度にヒートアップする
工程と，所定の流量のSiH4の雰囲気中において，前記ア
モルファスシリコン膜の表面に選択的にアモルファスシ
リコン／ポリシリコンの混相活性層薄膜を表面反応によ
り成長させる工程と，所定の温度で所定の時間の間アニ
ールすることにより，前記アモルファスシリコン表面を
結晶化し，マイグレーションに起因する凹凸形状の多結
晶シリコン膜を前記アモルファスシリコン表面に選択的
に形成する工程と，から成り，前記アモルファスシリコ
ン／ポリシリコンの混相活性層薄膜の膜厚を制御するこ
とで前記凹凸形状のグレインの密度を制御し，前記アニ
ールの温度と時間を制御することで前記グレインのサイ
ズを制御する，ことを特徴とする。
ァスシリコン膜の部分に選択的にマイグレーションに起
因した凹凸形状の多結晶シリコン膜を形成する方法は，
前記アモルファスシリコン膜の表面を実質的に清浄化す
る工程と，所定の流量の水素ガスの雰囲気中で，前記ア
モルファスシリコン膜を所定の温度にヒートアップする
工程と，所定の流量のSiH4の雰囲気中において，前記ア
モルファスシリコン膜の表面に選択的にアモルファスシ
リコン／ポリシリコンの混相活性層薄膜を表面反応によ
り成長させる工程と，所定の温度で所定の時間の間アニ
ールすることにより，前記アモルファスシリコン表面を
結晶化し，マイグレーションに起因する凹凸形状の多結
晶シリコン膜を前記アモルファスシリコン表面に選択的
に形成する工程と，から成り，前記アモルファスシリコ
ン／ポリシリコンの混相活性層薄膜の膜厚を制御するこ
とで前記凹凸形状のグレインの密度を制御し，前記アニ
ールの温度と時間を制御することで前記グレインのサイ
ズを制御する，ことを特徴とする。
【００１９】好適には，前記ヒートアップする所定の温
度は450℃〜590℃である。
度は450℃〜590℃である。
【００２０】また好適には，前記水素ガスの所定の流量
は50 sccm〜200sccmである。
は50 sccm〜200sccmである。
【００２１】さらに好適には，前記SiH4の所定の流量は
5 sccm〜100sccmである。
5 sccm〜100sccmである。
【００２２】さらに好適には，前記アニールの所定の温
度は450℃〜590℃であり，所定の時間は1分〜80分であ
る。
度は450℃〜590℃であり，所定の時間は1分〜80分であ
る。
【００２３】さらに，本発明に係る方法は前記水素ガス
を流す工程において，圧力を1E-1Torr〜1E-6Torrに制御
する工程を含むことができる。
を流す工程において，圧力を1E-1Torr〜1E-6Torrに制御
する工程を含むことができる。
【００２４】
【発明の実施の形態】以下，図面を交えながら本発明を
説明する。
説明する。
【００２５】図３は，本発明に従う半導体素子の製造方
法の工程図を略示したものである。また，本発明に従う
方法において使用されるのは基本的にはホットウォール
タイプのバッチ式装置である。
法の工程図を略示したものである。また，本発明に従う
方法において使用されるのは基本的にはホットウォール
タイプのバッチ式装置である。
【００２６】半導体基板上に堆積されたアモルファスシ
リコン膜の部分に選択的にマイグレーションに起因し凹
凸形状を有する多結晶シリコン膜を形成する方法は，ア
モルファスシリコン膜の表面を実質的に清浄化する工程
と，アモルファスシリコン膜を所定の温度にヒートアッ
プする工程と，高真空表面反応薄膜形成法により所定の
流量のSi2H6の雰囲気中において，アモルファスシリコ
ン膜の表面に選択的にアモルファスシリコン／ポリシリ
コンの混相活性層を表面反応により成長させる工程と，
所定の温度で所定の時間の間アニールすることにより，
アモルファスシリコン表面を結晶化し，マイグレーショ
ンに起因する凹凸形状を有する多結晶シリコン膜を前記
アモルファスシリコン表面に選択的に形成する工程と，
から成る。
リコン膜の部分に選択的にマイグレーションに起因し凹
凸形状を有する多結晶シリコン膜を形成する方法は，ア
モルファスシリコン膜の表面を実質的に清浄化する工程
と，アモルファスシリコン膜を所定の温度にヒートアッ
プする工程と，高真空表面反応薄膜形成法により所定の
流量のSi2H6の雰囲気中において，アモルファスシリコ
ン膜の表面に選択的にアモルファスシリコン／ポリシリ
コンの混相活性層を表面反応により成長させる工程と，
所定の温度で所定の時間の間アニールすることにより，
アモルファスシリコン表面を結晶化し，マイグレーショ
ンに起因する凹凸形状を有する多結晶シリコン膜を前記
アモルファスシリコン表面に選択的に形成する工程と，
から成る。
【００２７】図３(a)に示されるように，キャパシタ電
極は，半導体基板8の上に均一に形成された層間膜3，及
び該層間膜3の上に形成され燐がドープされたアモルフ
ァスシリコン膜1，該アモルファスシリコン1と半導体基
板8を連結するポリシリコン9から成る。アモルファスシ
リコン1の表面には自然酸化膜2が付着している。
極は，半導体基板8の上に均一に形成された層間膜3，及
び該層間膜3の上に形成され燐がドープされたアモルフ
ァスシリコン膜1，該アモルファスシリコン1と半導体基
板8を連結するポリシリコン9から成る。アモルファスシ
リコン1の表面には自然酸化膜2が付着している。
【００２８】本発明の第１の実施例において，まずはこ
の自然酸化膜を除去し，アモルファスシリコン膜の表面
を清浄化しなければならない。いわゆる前処理工程であ
る。自然酸化膜の除去には0.3％程度の希弗酸を使用す
る。その後，半導体基板は純水によって洗浄され乾燥さ
れる。
の自然酸化膜を除去し，アモルファスシリコン膜の表面
を清浄化しなければならない。いわゆる前処理工程であ
る。自然酸化膜の除去には0.3％程度の希弗酸を使用す
る。その後，半導体基板は純水によって洗浄され乾燥さ
れる。
【００２９】前処理工程が終わると次はヒートアップ工
程である。図３(b)に示されるように，前処理が終了し
た段階で，アモルファスシリコン表面は清浄化され，各
ダングリングボンド4には水素原子5が結合した状態にな
っている。乾燥が終了した後，半導体基板はドライポン
プによって真空排気されたカセットモジュールに投入さ
れ，その後，該カセットモジュール内部は窒素(N2)を流
して1Torrに維持される。次に半導体基板は，同じく1To
rrに維持されたウエハートランスファーモジュールを介
して真空排気されたボートエレベータチャンバーに一枚
ずつ搬送される。すべての半導体基板の搬送終了後ウエ
ハートランスファーモジュールとボートエレベータチャ
ンバーとはゲートバルブによって切り離される。その
後，ボートエレベータチャンバーは，当該半導体基板の
載置されたボートを，ターボ分子ポンプによってベース
圧力（1E-7 Torr〜1E-10Torr)に真空排気された表面反
応薄膜形成リアクタの内部へロードする。リアクタ内に
ロードされた半導体基板は，ヘリウム(He)ガスを50 scc
m〜200sccm流しながら，450℃〜590℃（好適には500℃
〜560℃）に達するまで約20分間ヒートアップされる。
ヒートアップによってすべてのダングリングボンドの水
素は脱離し，アモルファスシリコン表面は活性状態にな
る（図３(c)）。
程である。図３(b)に示されるように，前処理が終了し
た段階で，アモルファスシリコン表面は清浄化され，各
ダングリングボンド4には水素原子5が結合した状態にな
っている。乾燥が終了した後，半導体基板はドライポン
プによって真空排気されたカセットモジュールに投入さ
れ，その後，該カセットモジュール内部は窒素(N2)を流
して1Torrに維持される。次に半導体基板は，同じく1To
rrに維持されたウエハートランスファーモジュールを介
して真空排気されたボートエレベータチャンバーに一枚
ずつ搬送される。すべての半導体基板の搬送終了後ウエ
ハートランスファーモジュールとボートエレベータチャ
ンバーとはゲートバルブによって切り離される。その
後，ボートエレベータチャンバーは，当該半導体基板の
載置されたボートを，ターボ分子ポンプによってベース
圧力（1E-7 Torr〜1E-10Torr)に真空排気された表面反
応薄膜形成リアクタの内部へロードする。リアクタ内に
ロードされた半導体基板は，ヘリウム(He)ガスを50 scc
m〜200sccm流しながら，450℃〜590℃（好適には500℃
〜560℃）に達するまで約20分間ヒートアップされる。
ヒートアップによってすべてのダングリングボンドの水
素は脱離し，アモルファスシリコン表面は活性状態にな
る（図３(c)）。
【００３０】ヒートアップ工程が終了すると，次はアモ
ルファスシリコン／ポリシリコン混相活性層の成長工程
である。上記したように，従来のHSGプロセスでは，反
応ガスとしてモノシラン(SiH4)を使用し，比較的高い温
度（例えば，560℃）でヒートアップしていた。しか
し，上記したように熱履歴の増加に伴う部分的結晶化の
問題が生じていた。また従来，Si2H6ガスは反応性が高
いため，ガス滞在時間の長いバッチ式ホットウォールタ
イプの装置では，アモルファスシリコン上だけでなく層
間膜上へもポリシリコンが成長し，選択制を維持しなが
らHSG形成を行うことが困難であった。
ルファスシリコン／ポリシリコン混相活性層の成長工程
である。上記したように，従来のHSGプロセスでは，反
応ガスとしてモノシラン(SiH4)を使用し，比較的高い温
度（例えば，560℃）でヒートアップしていた。しか
し，上記したように熱履歴の増加に伴う部分的結晶化の
問題が生じていた。また従来，Si2H6ガスは反応性が高
いため，ガス滞在時間の長いバッチ式ホットウォールタ
イプの装置では，アモルファスシリコン上だけでなく層
間膜上へもポリシリコンが成長し，選択制を維持しなが
らHSG形成を行うことが困難であった。
【００３１】そこで本発明においては，モノシラン(SiH
4)の代わりにSi2H6ガスを0.01 sccm〜2sccmの流量で使
用することにより，プロセス温度を低下させることがで
きることを発見し，それによって熱履歴を減少させ部分
的結晶化を防止できることを見いだした。すなわち，Si
2H6ガスを使用したプロセスではガス流量を減少させて
いくと活性なアモルファス／ポリシリコン混相膜厚は減
少するもののグレイン密度は増大することを発見したの
である。これは，Si2H6濃度を下げた場合に成長速度は
低下するがアモルファス／ポリシリコン混相膜中のポリ
シリコンが多くなるためであると思われる。
4)の代わりにSi2H6ガスを0.01 sccm〜2sccmの流量で使
用することにより，プロセス温度を低下させることがで
きることを発見し，それによって熱履歴を減少させ部分
的結晶化を防止できることを見いだした。すなわち，Si
2H6ガスを使用したプロセスではガス流量を減少させて
いくと活性なアモルファス／ポリシリコン混相膜厚は減
少するもののグレイン密度は増大することを発見したの
である。これは，Si2H6濃度を下げた場合に成長速度は
低下するがアモルファス／ポリシリコン混相膜中のポリ
シリコンが多くなるためであると思われる。
【００３２】しかも，従来よりも少ない流量（0.01 scc
m〜2sccm）のSi2H6ガスを使用することにより層間膜へ
のポリシリコンの成長を抑制し選択的にアモルファスシ
リコン上にのみHSGを形成することも可能となり，プロ
セス時間を延長することなく，SiH4ガスを使用した場合
と比較してプロセス温度で約20℃低下させることができ
るようになった。
m〜2sccm）のSi2H6ガスを使用することにより層間膜へ
のポリシリコンの成長を抑制し選択的にアモルファスシ
リコン上にのみHSGを形成することも可能となり，プロ
セス時間を延長することなく，SiH4ガスを使用した場合
と比較してプロセス温度で約20℃低下させることができ
るようになった。
【００３３】本発明の第１の実施例では，1E-3 Torr〜1
E-7Torrに真空排気された表面反応薄膜形成リアクタ内
にSi2H6ガスを1sccm流し，アモルファスシリコンの活性
領域にのみ選択的にアモルファス／ポリシリコン混相活
性層を表面反応により成長される（図３(d)）。ここ
で，Si2H6ガスを流す時間を変化させることでアモルフ
ァスシリコン／ポリシリコンの混相薄膜の膜厚を制御す
ることができ，その膜厚を調節することでグレイン密度
を制御することも可能である。
E-7Torrに真空排気された表面反応薄膜形成リアクタ内
にSi2H6ガスを1sccm流し，アモルファスシリコンの活性
領域にのみ選択的にアモルファス／ポリシリコン混相活
性層を表面反応により成長される（図３(d)）。ここ
で，Si2H6ガスを流す時間を変化させることでアモルフ
ァスシリコン／ポリシリコンの混相薄膜の膜厚を制御す
ることができ，その膜厚を調節することでグレイン密度
を制御することも可能である。
【００３４】最後はアニール工程である。アモルファス
シリコン／ポリシリコンの混相膜成長後に，Si2H6ガス
を止め，リアクタ内部をターボ分子ポンプでベース圧力
（1E-7 Torr〜1E-10Torr）まで真空排気した状態で，1
分〜80分間の間連続的にアニール処理を行う。この時の
リアクタ温度は450℃〜590℃（好適には500℃〜560℃）
に保たれる。アモルファス／ポリシリコン混相内の表面
のポリシリコンが核となってアモルファスがマイグレー
ションを起こし当該アモルファスが徐々に結晶化し核を
中心としたグレインが成長する。こうして選択領域表面
に凹凸形状のHSGが形成される（図３(e)）。ここで，ア
ニールの温度と時間を制御することでグレインサイズを
制御することが可能である。
シリコン／ポリシリコンの混相膜成長後に，Si2H6ガス
を止め，リアクタ内部をターボ分子ポンプでベース圧力
（1E-7 Torr〜1E-10Torr）まで真空排気した状態で，1
分〜80分間の間連続的にアニール処理を行う。この時の
リアクタ温度は450℃〜590℃（好適には500℃〜560℃）
に保たれる。アモルファス／ポリシリコン混相内の表面
のポリシリコンが核となってアモルファスがマイグレー
ションを起こし当該アモルファスが徐々に結晶化し核を
中心としたグレインが成長する。こうして選択領域表面
に凹凸形状のHSGが形成される（図３(e)）。ここで，ア
ニールの温度と時間を制御することでグレインサイズを
制御することが可能である。
【００３５】処理終了後，半導体ウエハが載置されたボ
ートはアンロードされ，N2ガスで1Torrに制御されたウ
エハートランスファーモジュールを介してカセットモジ
ュールに戻される。
ートはアンロードされ，N2ガスで1Torrに制御されたウ
エハートランスファーモジュールを介してカセットモジ
ュールに戻される。
【００３６】本発明の上記第１の実施例により形成され
たHSGには部分的結晶化によるボールドディフェクトは
見られず，HSGプロセスを使用しないサンプルに比べ約
2.5倍の表面積が得られた。またSiH4ガス使用した従来
のHSGと比較しても2.1倍の表面積が得られた。
たHSGには部分的結晶化によるボールドディフェクトは
見られず，HSGプロセスを使用しないサンプルに比べ約
2.5倍の表面積が得られた。またSiH4ガス使用した従来
のHSGと比較しても2.1倍の表面積が得られた。
【００３７】次に本発明の第２の実施例について説明す
る。本発明の第２の実施例が上記第１の実施例と異なる
点は，第２の実施例の方がアモルファスシリコン中への
燐のドープ量が多いためヒートアップの温度を520℃ま
で低温化し，Si2H6の流量を0.2sccm，アニール温度を55
0℃として連続処理している点である。一般に，アモル
ファス内にドープされる燐の濃度が高いと結晶化する温
度が下がる。したがって，プロセス温度を低くすれば高
濃度の燐がドープされたアモルファスシリコン電極を使
用することができて有利である。
る。本発明の第２の実施例が上記第１の実施例と異なる
点は，第２の実施例の方がアモルファスシリコン中への
燐のドープ量が多いためヒートアップの温度を520℃ま
で低温化し，Si2H6の流量を0.2sccm，アニール温度を55
0℃として連続処理している点である。一般に，アモル
ファス内にドープされる燐の濃度が高いと結晶化する温
度が下がる。したがって，プロセス温度を低くすれば高
濃度の燐がドープされたアモルファスシリコン電極を使
用することができて有利である。
【００３８】本発明の第２の実施例により形成されたHS
Gには部分的結晶化によるボールドディフェクトは見ら
れず，HSGプロセスを使用しないサンプルに比べ約2.7倍
の表面積が得られた。またSiH4ガス使用した従来のHSG
と比較しても2.45倍の表面積が得られた。
Gには部分的結晶化によるボールドディフェクトは見ら
れず，HSGプロセスを使用しないサンプルに比べ約2.7倍
の表面積が得られた。またSiH4ガス使用した従来のHSG
と比較しても2.45倍の表面積が得られた。
【００３９】次に，本発明の第３の実施例について説明
する。図４は，本発明に従う第３の実施例の工程図を略
示したものである。第３の実施例が上記第１及び第２の
実施例と大きく異なるのはヒートアップ工程である（図
４(c)）。上記第１及び第２の実施例によれば，効果的
にプロセス温度を低下させることができ，その結果熱履
歴を減少させることに成功した訳であるが，ヒートアッ
プの途中で，水素がダングリングボンドから脱離し，露
出した活性部分にマイグレーションが生じてその部分だ
けが結晶化してしまう場合もあり得る。その場合にはSi
2H6ガスを使用してプロセス温度を下げてもボールドデ
ィフェクトの形成を防止することはできない。実際に，
ヒートアップ工程は，全工程時間の約30％を占めるた
め，ヒートアップ工程中に上記したマイグレーションを
起こす確率は非常に高い。そこで，第３の実施例では，
ヒートアップ工程で，リアクタ内部に水素ガスを50 scc
m〜200sccm流し，ダングリングボンドから水素原子が脱
離しても直ぐに別の水素原子でターミネート10してマイ
グレーションを抑制する（図４(c)）。使用された水素
ガスはアモルファス／ポリシリコン混相活性層成長前
に，短時間（１分〜５分程度）真空引きすることで完全
に除去される。水素ガスの流量は好適にはリアクタ内を
ほぼ飽和状態にするのに必要な量である。またその際の
リアクタ内の圧力は1E-1 Torr〜1E-6Torr（好適には1E-
1 Torr〜1E-4Torr）に保持される。さらに，第３の実施
例においては，Si2H6ガスの代わりにSiH4ガスを5 sccm
〜100sccmの流量で使用してもよく，その場合ヒートア
ップ温度は好適には520℃〜580℃である。
する。図４は，本発明に従う第３の実施例の工程図を略
示したものである。第３の実施例が上記第１及び第２の
実施例と大きく異なるのはヒートアップ工程である（図
４(c)）。上記第１及び第２の実施例によれば，効果的
にプロセス温度を低下させることができ，その結果熱履
歴を減少させることに成功した訳であるが，ヒートアッ
プの途中で，水素がダングリングボンドから脱離し，露
出した活性部分にマイグレーションが生じてその部分だ
けが結晶化してしまう場合もあり得る。その場合にはSi
2H6ガスを使用してプロセス温度を下げてもボールドデ
ィフェクトの形成を防止することはできない。実際に，
ヒートアップ工程は，全工程時間の約30％を占めるた
め，ヒートアップ工程中に上記したマイグレーションを
起こす確率は非常に高い。そこで，第３の実施例では，
ヒートアップ工程で，リアクタ内部に水素ガスを50 scc
m〜200sccm流し，ダングリングボンドから水素原子が脱
離しても直ぐに別の水素原子でターミネート10してマイ
グレーションを抑制する（図４(c)）。使用された水素
ガスはアモルファス／ポリシリコン混相活性層成長前
に，短時間（１分〜５分程度）真空引きすることで完全
に除去される。水素ガスの流量は好適にはリアクタ内を
ほぼ飽和状態にするのに必要な量である。またその際の
リアクタ内の圧力は1E-1 Torr〜1E-6Torr（好適には1E-
1 Torr〜1E-4Torr）に保持される。さらに，第３の実施
例においては，Si2H6ガスの代わりにSiH4ガスを5 sccm
〜100sccmの流量で使用してもよく，その場合ヒートア
ップ温度は好適には520℃〜580℃である。
【００４０】本発明の第３の実施例により形成されたHS
Gには部分的結晶化によるボールドディフェクトは見ら
れず，HSGプロセスを使用しないサンプルに比べ約2.5倍
の表面積が得られた。またヒートアップ工程で水素ガス
を流さなかった従来のHSGと比較しても2.1倍の表面積が
得られた。
Gには部分的結晶化によるボールドディフェクトは見ら
れず，HSGプロセスを使用しないサンプルに比べ約2.5倍
の表面積が得られた。またヒートアップ工程で水素ガス
を流さなかった従来のHSGと比較しても2.1倍の表面積が
得られた。
【００４１】
【発明の効果】本発明による半導体素子の製造方法によ
り，SiH4ガスを使用した従来のHSGプロセスと比較し
て，プロセス時間を延長することなく，プロセス温度を
約20℃低下させることができ，熱履歴が減少しアモルフ
ァスシリコンに部分的な結晶化が生じず，ボールドディ
フェクトによるフラットな部分が存在しないため，電極
の表面積を効果的に増加させることが可能となった。
り，SiH4ガスを使用した従来のHSGプロセスと比較し
て，プロセス時間を延長することなく，プロセス温度を
約20℃低下させることができ，熱履歴が減少しアモルフ
ァスシリコンに部分的な結晶化が生じず，ボールドディ
フェクトによるフラットな部分が存在しないため，電極
の表面積を効果的に増加させることが可能となった。
【００４２】また，本発明による半導体素子の製造方法
により，ヒートアップ工程での熱履歴の影響を抑制する
ことが可能となり，熱履歴が減少しアモルファスシリコ
ンに部分的な結晶化が生じず，ボールドディフェクトに
よるフラットな部分が存在しないため，電極の表面積を
効果的に増加させることが可能となった。
により，ヒートアップ工程での熱履歴の影響を抑制する
ことが可能となり，熱履歴が減少しアモルファスシリコ
ンに部分的な結晶化が生じず，ボールドディフェクトに
よるフラットな部分が存在しないため，電極の表面積を
効果的に増加させることが可能となった。
【００４３】さらに，半導体基板への熱履歴の大きいホ
ットウォールタイプのバッチ式装置を使用することが可
能となり，半導体の生産の量産性及び安定性が確保され
るようになった。
ットウォールタイプのバッチ式装置を使用することが可
能となり，半導体の生産の量産性及び安定性が確保され
るようになった。
【図１】図１は，従来のHSGプロセスを略示した工程図
である。
である。
【図２】図２は，部分的結晶化が生じた場合にボールド
ディフェクトが形成されるHSGプロセスを略示したもの
である。
ディフェクトが形成されるHSGプロセスを略示したもの
である。
【図３】図３は，本発明に従う半導体素子の製造方法の
第１及び第２の実施例を示す工程図である。
第１及び第２の実施例を示す工程図である。
【図４】図４は，本発明に従う半導体素子の製造方法の
第３の実施例を示す工程図である。
第３の実施例を示す工程図である。
1 アモルファスシリコン電極 2 自然酸化膜 3 層間膜 4 ダングリングボンド 5 水素原子 6 アモルファス／ポリシリコン混相活性層 7 グレイン 8 半導体基板 9 ポリシリコン 20 部分的結晶化 21 ボールドディフェクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深澤 篤毅 東京都多摩市永山６丁目23番１ 日本エ ー・エス・エム株式会社内 Ｆターム(参考） 5F038 AC05 AC10 EZ01 EZ14 EZ17 EZ20
Claims (10)
- 【請求項１】半導体基板上に堆積されたアモルファスシ
リコン膜の部分に選択的にマイグレーションに起因した
凹凸形状の多結晶シリコン膜を形成する方法であって，
前記アモルファスシリコン膜の表面を実質的に清浄化す
る工程と，前記アモルファスシリコン膜を所定の温度に
ヒートアップする工程と，所定の流量のSi2H6の雰囲気
中において，前記アモルファスシリコン膜の表面に選択
的にアモルファスシリコン／ポリシリコンの混相活性層
薄膜を表面反応により成長させる工程と，所定の温度で
所定の時間の間アニールすることにより，前記アモルフ
ァスシリコン表面を結晶化し，マイグレーションに起因
する凹凸形状の多結晶シリコン膜を前記アモルファスシ
リコン表面に選択的に形成する工程と，から成り，前記
アモルファスシリコン／ポリシリコンの混相活性層薄膜
の膜厚を制御することで前記凹凸形状のグレインの密度
を制御し，前記アニールの温度と時間を制御することで
前記グレインのサイズを制御する，ことを特徴とする半
導体素子の製造方法。 - 【請求項２】請求項１に記載の方法であって，前記ヒー
トアップする所定の温度は450℃〜590℃である，ところ
の方法。 - 【請求項３】請求項１に記載の方法であって，前記Si2H
6の所定の流量は0.01 sccm〜2sccmである，ところの方
法。 - 【請求項４】請求項１に記載の方法であって，前記アニ
ールの所定の温度は450℃〜590℃であり，所定の時間は
1分〜80分である，ところの方法。 - 【請求項５】半導体基板上に堆積されたアモルファスシ
リコン膜の部分に選択的にマイグレーションに起因した
凹凸形状の多結晶シリコン膜を形成する方法であって，
前記アモルファスシリコン膜の表面を実質的に清浄化す
る工程と，所定の流量の水素ガスの雰囲気中で，前記ア
モルファスシリコン膜を所定の温度にヒートアップする
工程と，所定の流量のSiH4の雰囲気中において，前記ア
モルファスシリコン膜の表面に選択的にアモルファスシ
リコン／ポリシリコンの混相活性層薄膜を表面反応によ
り成長させる工程と，所定の温度で所定の時間の間アニ
ールすることにより，前記アモルファスシリコン表面を
結晶化し，マイグレーションに起因する凹凸形状の多結
晶シリコン膜を前記アモルファスシリコン表面に選択的
に形成する工程と，から成り，前記アモルファスシリコ
ン／ポリシリコンの混相活性層薄膜の膜厚を制御するこ
とで前記凹凸形状のグレインの密度を制御し，前記アニ
ールの温度と時間を制御することで前記グレインのサイ
ズを制御する，ことを特徴とする半導体素子の製造方
法。 - 【請求項６】請求項５に記載の方法であって，前記ヒー
トアップする所定の温度は450℃〜590℃である，ところ
の方法。 - 【請求項７】請求項５に記載の方法であって，前記水素
ガスの所定の流量は50 sccm〜200sccmである，ところの
方法。 - 【請求項８】請求項５に記載の方法であって，前記SiH4
の所定の流量は5 sccm〜100sccmである，ところの方
法。 - 【請求項９】請求項５に記載の方法であって，前記アニ
ールの所定の温度は450℃〜590℃であり，所定の時間は
1分〜80分である，ところの方法。 - 【請求項１０】請求項５に記載の方法であって，さら
に，前記水素ガスを流す工程において，圧力を1E-1Torr
〜1E-6Torrに制御する工程を含む，ところの方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17518298A JP3468347B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体素子の製造方法 |
| US09/337,920 US6242278B1 (en) | 1998-06-22 | 1999-06-22 | Method for forming polycrystal silicon film for semiconductor elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17518298A JP3468347B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012777A true JP2000012777A (ja) | 2000-01-14 |
| JP3468347B2 JP3468347B2 (ja) | 2003-11-17 |
Family
ID=15991719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17518298A Expired - Fee Related JP3468347B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6242278B1 (ja) |
| JP (1) | JP3468347B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6991959B2 (en) * | 2002-10-10 | 2006-01-31 | Asm Japan K.K. | Method of manufacturing silicon carbide film |
| JP4066332B2 (ja) * | 2002-10-10 | 2008-03-26 | 日本エー・エス・エム株式会社 | シリコンカーバイド膜の製造方法 |
| US7238393B2 (en) * | 2003-02-13 | 2007-07-03 | Asm Japan K.K. | Method of forming silicon carbide films |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691249A (en) | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP3023982B2 (ja) * | 1990-11-30 | 2000-03-21 | 東京エレクトロン株式会社 | 成膜方法 |
| JP2508948B2 (ja) | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3029235B2 (ja) * | 1993-12-29 | 2000-04-04 | 現代電子産業株式会社 | 半導体素子の電荷貯蔵電極形成方法 |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2762968B2 (ja) * | 1995-09-28 | 1998-06-11 | 日本電気株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| KR100247931B1 (ko) * | 1997-05-21 | 2000-03-15 | 윤종용 | 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법 |
-
1998
- 1998-06-22 JP JP17518298A patent/JP3468347B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-22 US US09/337,920 patent/US6242278B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6242278B1 (en) | 2001-06-05 |
| JP3468347B2 (ja) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09219444A (ja) | 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造 | |
| JP3614290B2 (ja) | 半球型グレーンの多結晶シリコン膜を持つ半導体装置の製造方法 | |
| US20040183073A1 (en) | Large grain size polysilicon films formed by nuclei-induced solid phase crystallization | |
| JP2000012783A (ja) | 半導体素子の製造方法 | |
| JP3468347B2 (ja) | 半導体素子の製造方法 | |
| JP3400756B2 (ja) | 半導体素子の製造方法 | |
| JP4008625B2 (ja) | 半球形結晶粒の製造方法 | |
| JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
| JPH05326411A (ja) | 半導体装置およびその製造方法 | |
| JPH0645521A (ja) | 半導体素子の製造方法 | |
| JP2000003992A (ja) | 半導体素子の製造方法 | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| US6383900B1 (en) | Method and apparatus for forming polycrystal silicon film | |
| JP3576790B2 (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 | |
| JPH11354751A (ja) | 半導体装置，半導体装置の製造方法および半導体製造装置 | |
| US20020025651A1 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JP2000003995A (ja) | 半導体素子の製造方法 | |
| JPH09129626A (ja) | 薄膜形成方法 | |
| JP2002158176A (ja) | 半導体基板の処理方法 | |
| JP3034377B2 (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| JPH0590490A (ja) | 半導体素子の製造方法 | |
| JP2855978B2 (ja) | 窒化シリコン膜の製造方法 | |
| JP2003209193A (ja) | 半導体素子のゲート電極形成方法 | |
| KR100537193B1 (ko) | 캐패시터의 제조 방법 | |
| JPH021124A (ja) | 誘電体膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |