JP2000010812A - マイクロコンピュータ及び偏向制御回路を内蔵した集積回路 - Google Patents
マイクロコンピュータ及び偏向制御回路を内蔵した集積回路Info
- Publication number
- JP2000010812A JP2000010812A JP10172413A JP17241398A JP2000010812A JP 2000010812 A JP2000010812 A JP 2000010812A JP 10172413 A JP10172413 A JP 10172413A JP 17241398 A JP17241398 A JP 17241398A JP 2000010812 A JP2000010812 A JP 2000010812A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- external terminal
- output
- input
- deflection control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
蔵した集積回路の検査を効率的に行うためには、内蔵さ
れたカウンタ等の順序回路の出力を代替する検査信号
を、外部より入力する。従来の技術ではこの検査信号用
の端子が通常動作時の端子とは別途必要で、ピン数の増
加からパッケージコストが増大し、端子ピッチの狭小化
によりディップ半田槽が使えない等の課題があった。 【解決手段】 マイクロコンピュータのバス入出力端子
を入力とし、別の単独の端子より透過・保持の制御が可
能なデータ保持回路を設け、前記データ保持回路の出力
を、内蔵回路に対する検査信号とする。よって、マイク
ロコンピュータのバス入出力端子と検査信号の入力端子
とを、同じ端子で共用することができるため、端子ピン
数の増加、端子ピッチの狭小化を抑制し、パッケージの
コストの削減と、生産設備の制限を緩和した集積回路を
提供することができる。
Description
ディスプレイ装置などに使用される、マイクロコンピュ
ータ及び偏向制御回路を内蔵した集積回路、及びその検
査方法に関するものである。
近年、コンピュータの用途の拡大及び性能の向上に応じ
て、表示する解像度及び同期周波数・位相などの種類が
増加しており、こうした各種の表示に対応する必要が出
て来ている。
ディスプレイと記す)装置の場合、表示の種類に広範囲
に対応するためには、入力される信号の水平・垂直の各
同期信号等を検出して、水平・垂直の各偏向周波数に同
期した偏向駆動パルス等を出力することはもちろん、C
RTに特有のピンクッション歪・リニアリティ歪等の画
像歪の補正、あるいはダイナミックフォーカス・ダイナ
ミックコンバーゼンス補正など、表示の種類に応じて最
適に補正する必要がある。
いは高圧出力などを駆動する偏向制御回路には、従来、
アナログ回路が用いられてきた。しかし、ますます高度
化する表示品質への要求及び、表面が完全に平坦なCR
T等、CRTの種類の多様化などにより、よりきめ細か
い正確な制御を行うために、デジタル論理回路を用いた
偏向制御回路も増加しつつある。
信号から映像の表示の種類を判断し、それぞれの映像等
に対応した最適な値を偏向制御回路に設定する技術が一
般化しているが、最近では、部品コスト低減及び生産の
合理化のために、マイクロコンピュータと偏向制御回路
を同一パッケージに収めた集積回路も登場してきてい
る。
向制御回路を内蔵した集積回路の基本的な動作について
図面を用いて説明する。図7に、マイクロコンピュータ
及び偏向制御回路を内蔵した集積回路の簡略化されたブ
ロック図を示す。
タ、2は偏向制御回路である。マイクロコンピュータ1
はCPU11、ROM12、RAM13、I/Oポート
14から構成されている一般的なものである。
と称す)20、制御レジスタ21、波形テーブル23、
カウンタ24、パルス発生器25、波形発生器26、D
/Aコンバータ27から構成されている。
って、外部端子31はマイクロコンピュータ1の制御バ
ス(アドレスラッチALE、リードストローブRDX、
ライトストローブWRX等)、外部端子32は、I/O
ポート14を経由してマイクロコンピュータ1のアドレ
ス・データバスに接続されている。
Cの入力端子であり、PLL20の入力及びカウンタ2
4のリセット入力に接続される。PLL20から出力さ
れたクロック信号CLKは、カウンタ24、パルス発生
器25、波形発生器26にそれぞれ接続されている。
の偏向位置を示すアドレスとして用いられるもので、お
おむね8〜12ビットの幅を有し、出力は波形テーブル
23及びパルス発生器25に接続される。
図を示すとおり、コンパレータ251及び252、J−
K型フリップフロップ253から構成される。
えられるカウント値(COUNT)に対応したデータD
ATAを、波形発生器26に供給するメモリである。こ
の波形データは例えば図5に示すごとく、最終的な出力
波形に対し、一定区間ごとの差分値を記憶するものであ
る。
を示すとおり、加算器261、レジスタ262から構成
される。
って、外部端子35はパルス発生器25の出力に、外部
端子36はD/Aコンバータ26の出力に接続される。
れぞれの同期信号を入力し、垂直・水平それぞれに応じ
た複数のパルス出力(たとえば水平偏向パルスや垂直ブ
ランキングパルス)、波形出力(たとえば水平・垂直の
ダイナミックフォーカス波形)などを行うものであり、
カウンタ24、パルス発生器25、波形発生器26など
は、通常それぞれ複数の系統を構成し、それぞれ複数の
回路ブロックから構成されるものであるが、図7では説
明の簡単のために適宜省略している。
ータ及び偏向制御回路を内蔵した集積回路の通常動作を
説明する。
制御回路2内の制御レジスタ21に対して、パルス発生
器25において発生するパルスの、開始タイミングST
ART・終了タイミングSTOPの値を設定する。ま
た、マイクロコンピュータ1は、補正波形を出力するた
めの波形データを、波形テーブル23に書き込む。
が、PLL20の入力およびカウンタ24のリセット入
力に入力される。PLL20は、同期化されたクロック
信号CLKを出力し、このCLKはカウンタ24のクロ
ック入力へ入力される。カウンタ24は同期パルスによ
り初期化された後、クロック信号CLKを計数する。カ
ウンタ24の出力COUNTは波形テーブル23、及び
パルス発生器25に入力される。
OUNTと、制御レジスタ21に設定された開始タイミ
ングSTARTとを比較し、一致すればパルスの出力を
開始し、同様にカウンタ24の値COUNTと、制御レ
ジスタ21に設定された終了タイミングSTOPとを比
較し、一致すればパルスの出力を終了する。パルス発生
器25の出力PULSEは外部端子35から取り出さ
れ、出力される。この動作の一例を図6のタイミング図
に示す。
24の値COUNTに応じた波形データDATAが出力
され、波形発生器26に供給される。波形発生器26は
前記波形データを累積加算して、D/Aコンバータ27
に供給する。D/Aコンバータ27の出力は外部端子3
6から、アナログ波形として取り出される。
御回路も、製造時に、回路が正常に動作することを何ら
かの方法で外部から検査する必要がある。マイクロコン
ピュータ1の検査を行う方法は、特開昭64−1040
号公報などに示されており、たとえば外部端子31から
制御信号を、外部端子32からアドレス信号及びデータ
信号をI/Oポート13に入力することについては開示
されている。それによってI/Oポート13を介し、マ
イクロコンピュータの内部バスを直接制御して各種の検
査を行うことができる。
様、入力信号を端子から入力し、出力信号を端子から出
力して確認するのが基本的であるが、先に述べたよう
に、表示の種類の増大に対応して動作モードが多岐にわ
たり、また内部には多ビットのカウンタ等順序回路を多
数使用していることから、すべての場合を尽くすには長
大な時間がかかる。そのため内部回路を幾つかのブロッ
クに分割し、検査時には外部から直接一部のブロックに
入出力を行う等の工夫により、検査時間の短縮を行う。
ュータ及び偏向制御回路を内蔵した集積回路及びその検
査方法に関して説明する。
ュータ及び偏向制御回路を内蔵した集積回路のブロック
図である。図8のうち、図7に示したものと同一の符号
を与えたものは、既に説明済みであるので、重ねての説
明を省略する。
43はそれぞれスイッチである。設定レジスタ22はマ
イクロコンピュータにより設定され、スイッチ40、4
1、42、43を制御するものである。
20に代わってクロック信号CLKを供給する。スイッ
チ40は、カウンタ24、パルス発生器25、波形発生
器26に対し、通常時はPLL20の出力、検査時は外
部端子34から入力される検査用のクロックを切り替え
て供給する。
バスであり、外部端子37に接続されている。スイッチ
41は波形テーブル23、パルス発生器25の入力に対
し、通常時はカウンタ24の出力COUNT、検査時は
外部端子37からの検査バス50の信号TESTを切り
替えて供給する。
力に対し、通常時は波形テーブル23の出力DATA、
検査時は外部端子37からの検査バス50の信号TES
Tを切り替えて供給する。
常時はパルス発生器25の出力PULSE、検査時は前
記パルス発生器25の出力PULSE、若しくはカウン
タ24の出力COUNT、若しくは波形発生器26の出
力WAVEを切り替えて供給する。
検査の対象となる回路ごとに動作が異なるので、個別に
説明する。なお、マイクロコンピュータ自体の検査を行
う方法は既に述べているため省略する。
ずれの場合にも、マイクロコンピュータ1から制御する
制御レジスタ21、波形テーブル23の設定、及びスイ
ッチ41、スイッチ42、スイッチ43の制御を行う設
定レジスタ22の設定は、外部端子31及び外部端子3
2を経由し、マイクロコンピュータ1の動作を利用して
行う。
24の出力COUNTを外部端子35に出力するように
スイッチ43を設定(図7でTと表示)する。外部端子
33からは同期パルスSYNCがカウンタ24のリセッ
ト入力に、外部端子34からはクロック信号がカウンタ
24のクロック入力に入力される。カウンタ24は同期
パルスSYNCにより初期化された後、クロック信号C
LKを計数する。カウンタ24の出力COUNTはスイ
ッチ43を経由して外部端子34から取り出される。以
上の動作により、カウンタ24の検査が行われる。
ック信号CLKが外部端子34から入力されるようにス
イッチ40を設定(図7でTと表示)、検査信号バス5
0をパルス発生器25の入力とするようにスイッチ41
を設定(図7でTと表示)、パルス発生器25の出力を
外部端子35の出力とするようにスイッチ43を設定
(図7でNと表示)する。外部端子37から入力された
検査信号は、検査信号バス50TEST、スイッチ41
を経由してパルス発生器25に入力される。パルス発生
器25の出力PULSEは、スイッチ43を経由して外
部端子35に取り出される。以上の動作により、パルス
発生器25の検査が行われる。この動作の一例を図11
に示すが、検査信号は、本来のカウントの順序にこだわ
らず、任意の値を入力することにより、検査時間を短縮
する。
ク信号CLKが外部端子34から入力されるようにスイ
ッチ40を設定(図7でTと表示)、検査信号バス50
を波形発生器26の入力とするようにスイッチ41を設
定(図7でTと表示)、波形発生器26の出力を外部端
子35の出力とするようにスイッチ43を設定(図7で
T2と表示)する。外部端子34からはクロック信号が
波形発生器26のクロック入力に、外部端子37からは
検査信号が、検査信号バス50、スイッチ42を経由し
て波形発生器26に入力される。波形発生器26の出力
WAVEは、スイッチ43を経由して外部端子35に取
り出される。以上の動作により、波形発生器26の検査
が行われる。
従来の技術によるマイクロコンピュータ及び偏向制御回
路を内蔵した集積回路においては、偏向制御回路の検査
を効率的に行うために、検査信号を入力するための外部
端子37が、通常の機能を実現するための端子とは別途
に必要である。この外部端子37は、たとえば12ビッ
ト幅のカウンタの出力を代替するためには、少なくとも
12個の端子が必要である。
技術で困難ではない。しかし、端子の間隔が狭小化され
ると、コンピュータディスプレイ装置の生産で一般的に
用いられる、従来からのディップ半田槽では対応でき
ず、リフロー半田槽などを必要とするため、生産設備・
地域などが限定される。また逆に、端子の間隔を固定し
てパッケージを大型化すると、材料コストが増大するば
かりでなく、熱ストレスによる破損が起こりやすくなる
などの問題が発生する。
ってわざわざマイクロコンピュータと偏向制御回路を同
一のパッケージに収めても、ピン数が増加することによ
り、生産コスト・材料コストの増大を招き、複合化のメ
リットが得にくいという課題があった。
に、本発明におけるマイクロコンピュータ及び偏向制御
回路を内蔵した集積回路は、バス入出力端子を有するマ
イクロコンピュータと、入力される周期信号により動作
する少なくとも1個の順序回路と、前記順序回路の値に
したがって演算を行った結果を出力する、少なくとも1
個の演算回路を含む偏向制御回路とを、同一のパッケー
ジに内蔵した集積回路であって、前記マイクロコンピュ
ータのバス入出力端子を入力とし、単一の外部端子から
データの透過・保持を制御するデータ保持回路を設け、
前記データ保持回路の出力を、前記演算回路に対する、
前記順序回路の出力を代替する検査信号とすることによ
り、マイクロコンピュータのバス入出力端子と、検査信
号とを、同じ端子で共用したことを特徴とするものであ
る。
ロコンピュータと、入力される周期信号により動作する
少なくとも1個の順序回路と、前記順序回路の値にした
がって演算を行った結果を出力する、少なくとも1個の
演算回路を含む偏向制御回路とを、同一のパッケージに
内蔵した集積回路であって、前記マイクロコンピュータ
から設定を行うレジスタを設け、前記レジスタの出力
を、前記演算回路に対する、前記順序回路の出力を代替
する検査信号とすることにより、マイクロコンピュータ
のバス入出力端子と、検査信号の入力端子とを、同じ端
子で共用したことを特徴とするものである。
することが出来るため、外部端子のピン数を減らし、パ
ッケージのコストを削減した集積回路を提供することが
できる。
の第一の実施例におけるマイクロコンピュータ及び偏向
制御回路を内蔵した集積回路のブロック図である。
に示した従来の技術におけるマイクロコンピュータ及び
偏向制御回路を内蔵した集積回路のブロック図と全く同
じものであり、説明を省略する。
コンピュータ及び偏向制御回路を内蔵した集積回路と異
なるのは、外部端子31と、検査信号バス50との間に
データ保持回路51(以下データラッチと称す)を設け
たことである。これにより、従来の技術における、マイ
クロコンピュータ及び偏向制御回路を内蔵した集積回路
で必要であった、外部端子37を削除している。
ータラッチ51の動作を制御するホールド制御信号HO
LDが入力される。
におけるマイクロコンピュータ及び偏向制御回路を内蔵
した集積回路の検査時の動作を説明する。
は、図8に示した従来の技術によるマイクロコンピュー
タ及び偏向制御回路を内蔵した集積回路と同一である。
ずれの場合にも、マイクロコンピュータ1から制御する
制御レジスタ21、波形テーブル23の設定、及びスイ
ッチ41、スイッチ42、スイッチ43の制御を行う設
定レジスタ22の設定は、外部端子31及び外部端子3
2を経由し、マイクロコンピュータ1の動作を利用して
行う。
示した従来の技術によるマイクロコンピュータ及び偏向
制御回路を内蔵した集積回路と同一である。
外部端子38からホールド制御信号HOLDを制御し
て、データラッチ51の出力を保持状態とし、外部端子
31、外部端子32から、マイクロコンピュータ1の動
作を利用して制御レジスタ21に値を設定する。同様
に、クロック信号CLKが外部端子34から入力される
ようにスイッチ40を設定(図1でTと表示)、検査信
号バス50TESTをパルス発生器25の入力とするよ
うにスイッチ41を設定(図1でTと表示)、パルス発
生器25の出力を外部端子35の出力とするようにスイ
ッチ43をそれぞれ設定(図1でNと表示)する。
号HOLDを制御して、データラッチ51の出力を通過
状態とする。外部端子32から入力された検査信号は、
データラッチ51、検査信号バス50TEST、スイッ
チ41を経由してパルス発生器25に入力される。パル
ス発生器25の出力PULSEは、スイッチ43を経由
して外部端子35に取り出される。この動作の一例を図
9に示すが、マイクロコンピュータ1を経由して設定す
る制御レジスタの値と、データラッチ51を経由して与
えられる検査信号とが、同じ外部端子32から交互に与
えられ、またホールド制御信号HOLDが切り替わる以
外は、図11に示した従来の技術によるマイクロコンピ
ュータ及び偏向制御回路を内蔵した集積回路の動作と同
じである。以上の動作により、パルス発生器25の検査
が行われる。
部端子38からのホールド制御信号HOLDを制御し
て、データラッチ51の出力を保持状態とする。外部端
子31、外部端子32からマイクロコンピュータ1の動
作を利用して、クロック信号CLKが外部端子34から
入力されるようにスイッチ40を設定(図1でTと表
示)、検査バス50の入力を波形発生器26の入力とす
るようにスイッチ42を設定(図1でTと表示)、波形
発生器26の出力を外部端子35の出力とするようにス
イッチ43を設定(図1でT2と表示)する。
信号を制御して、データラッチ51の出力を通過状態と
する。外部端子34からはクロック信号CLKが波形発
生器26のクロック入力に、外部端子32からは検査信
号が、検査信号バス50TEST、スイッチ42を経由
して波形発生器26に入力される。波形発生器26の出
力WAVEは、スイッチ43を経由して外部端子35に
取り出される。以上の動作により、波形発生器26の検
査が行われる。
るマイクロコンピュータ及び偏向制御回路を内蔵した集
積回路の好適な実施例においては、マイクロコンピュー
タ1のアドレス・データバスと、検査信号バス50との
間にデータラッチ51を設置したことにより、従来の技
術において必要であった、検査信号バス50のための外
部端子37が不要となり、パッケージのピン数を削減す
ることが可能となったため、コストの削減を行うことが
できる。
実施例におけるマイクロコンピュータ及び偏向制御回路
を内蔵した集積回路のブロック図である。
に示した本発明の第一の実施例におけるマイクロコンピ
ュータ及び偏向制御回路を内蔵した集積回路のブロック
図と全く同じものであり、説明を省略する。
るマイクロコンピュータ及び偏向制御回路を内蔵した集
積回路と異なるのは、図1のデータラッチ51に替え
て、マイクロコンピュータ1により制御されるテストレ
ジスタ52を設け、検査バス50をテストレジスタ52
の出力に接続したことである。これにより、本発明の第
一の実施例における、マイクロコンピュータ及び偏向制
御回路を内蔵した集積回路の特徴に加え、さらに外部端
子38を不要としている。
例におけるマイクロコンピュータ及び偏向制御回路を内
蔵した集積回路の検査時の動作を説明する。なお、第一
の実施例と異なるところは、データラッチをテストレジ
スタ52に替えた部分のみであるから、説明の簡単のた
めに、パルス発生器25の検査を代表として説明し、そ
の他の説明を省略する。
端子31、外部端子32から、マイクロコンピュータ1
の動作を利用して制御レジスタ21に値を設定する。同
様に、クロック信号CLKが外部端子34から入力され
るようにスイッチ40を設定(図2でTと表示)、検査
信号バス50TESTをパルス発生器25の入力とする
ようにスイッチ41を設定(図2でTと表示)、パルス
発生器25の出力を外部端子35の出力とするようにス
イッチ43をそれぞれ設定(図2でNと表示)する。
次に、外部端子31、外部端子32から、マイクロコン
ピュータ1の動作を利用してテストレジスタ52に最初
の検査信号を設定する。検査信号は、検査信号バス50
TEST、スイッチ41を経由してパルス発生器25に
入力される。パルス発生器25の出力PULSEは、ス
イッチ43を経由して外部端子35に取り出される。以
上の動作により、パルス発生器25の検査が行われる。
この動作を図10に示す。本発明の第一の実施例と異な
るのは、検査信号をマイクロコンピュータ1の動作によ
り設定するため、制御がやや複雑になっている点である
が、本質的には大差ない。
子31、外部端子32からマイクロコンピュータ1の動
作を利用して、クロック信号CLKが外部端子34から
入力されるようにスイッチ40を設定(図1でTと表
示)、検査バス50の入力を波形発生器26の入力とす
るようにスイッチ42を設定(図1でTと表示)、波形
発生器26の出力を外部端子35の出力とするようにス
イッチ43を設定(図1でT2と表示)する。
マイクロコンピュータ1の動作を利用してテストレジス
タ52に最初の検査信号を設定する。外部端子34から
はクロック信号CLKが波形発生器26のクロック入力
に、外部端子32からは検査信号が、検査信号バス50
TEST、スイッチ42を経由して波形発生器26に入
力される。波形発生器26の出力WAVEは、スイッチ
43を経由して外部端子35に取り出される。以上の動
作により、波形発生器26の検査が行われる。
ピュータ及び偏向制御回路を内蔵した集積回路の第二の
実施例においては、マイクロコンピュータ1により設定
を行うテストレジスタを設けたことにより、従来の技術
において必要であった、検査信号バス50のための外部
端子37が不要となり、パッケージのピン数を削減する
ことが可能となったため、コストの削減を行うことがで
きる。また、第二の実施例の場合は、データラッチの状
態を制御する外部端子38も不要である。
ンピュータ及び偏向制御回路を内蔵した集積回路は、実
施の形態1のごとく、マイクロコンピュータのバス入出
力端子を入力とし、外部端子からデータの透過・保持を
制御するデータ保持回路を設けるか、あるいは実施の形
態2のごとく、マイクロコンピュータから設定を行うレ
ジスタを設けることにより、マイクロコンピュータのバ
ス入出力端子と、検査信号の入力端子とを、同じ端子で
共用したことから、偏向制御回路の試験に必要な外部か
らの検査信号を、外部端子を別に設けることなく入力す
ることができる。
らすことが可能になり、材料コストを低減できるだけで
はなく、ごく一般的な設備であるディップ半田槽での生
産に対応できることから、トータルコストの大幅な低減
を可能にするという優れた効果を奏する集積回路を提供
することができる。
ュータ及び偏向制御回路を内蔵した集積回路のブロック
図
ュータ及び偏向制御回路を内蔵した集積回路のブロック
図
係を示す図
した集積回路の基本構成を示すブロック図
制御回路とを内蔵した集積回路の一例を示すブロック図
検査タイミング図
の検査タイミング図
ミング図
Claims (2)
- 【請求項1】 バス入出力端子を有するマイクロコンピ
ュータと、入力される周期信号により動作する少なくと
も1個の順序回路と、前記順序回路の値にしたがって演
算を行った結果を出力する、少なくとも1個の演算回路
を含む偏向制御回路とを、同一のパッケージに内蔵した
集積回路であって、前記マイクロコンピュータのバス入
出力端子を入力とし、外部端子からデータの透過・保持
を制御するデータ保持回路を設け、前記データ保持回路
の出力を、前記演算回路に対する、前記順序回路の出力
を代替する検査信号とすることにより、マイクロコンピ
ュータのバス入出力端子と、検査信号の入力端子とを、
同じ端子で共用したことを特徴とするマイクロコンピュ
ータ及び偏向制御回路を内蔵した集積回路。 - 【請求項2】 バス入出力端子を有するマイクロコンピ
ュータと、入力される周期信号により動作する少なくと
も1個の順序回路と、前記順序回路の値にしたがって演
算を行った結果を出力する、少なくとも1個の演算回路
を含む偏向制御回路とを、同一のパッケージに内蔵した
集積回路であって、前記マイクロコンピュータから設定
を行うレジスタを設け、前記レジスタの出力を、前記演
算回路に対する、前記順序回路の出力を代替する検査信
号とすることを特徴とするマイクロコンピュータ及び偏
向制御回路を内蔵した集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17241398A JP3812152B2 (ja) | 1998-06-19 | 1998-06-19 | マイクロコンピュータ及び偏向制御回路を内蔵した集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17241398A JP3812152B2 (ja) | 1998-06-19 | 1998-06-19 | マイクロコンピュータ及び偏向制御回路を内蔵した集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298657A Division JP2006139768A (ja) | 2005-10-13 | 2005-10-13 | マイクロコンピュータ及び偏向制御回路を内蔵した集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000010812A true JP2000010812A (ja) | 2000-01-14 |
JP3812152B2 JP3812152B2 (ja) | 2006-08-23 |
Family
ID=15941507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17241398A Expired - Fee Related JP3812152B2 (ja) | 1998-06-19 | 1998-06-19 | マイクロコンピュータ及び偏向制御回路を内蔵した集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3812152B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103119365A (zh) * | 2010-06-22 | 2013-05-22 | 豪威株式会社 | 防止废气从食物残渣处理器中泄漏的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009093484A (ja) * | 2007-10-10 | 2009-04-30 | Sumitomo Wiring Syst Ltd | 電子ユニット |
-
1998
- 1998-06-19 JP JP17241398A patent/JP3812152B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103119365A (zh) * | 2010-06-22 | 2013-05-22 | 豪威株式会社 | 防止废气从食物残渣处理器中泄漏的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3812152B2 (ja) | 2006-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100209540B1 (ko) | 칼라 평면 표시기를 이용한 디지탈 오실로스코프 및 오실로스코프에서의 데이타 표시 방법 | |
JP3909882B2 (ja) | ビデオ信号入力を有するオシロスコープ | |
US6049358A (en) | Counter control circuit for controlling counter having a pulse period measuring function | |
JP3591503B2 (ja) | 周波数拡散されたクロックを基準に動作し、入力画像信号を処理する画像処理装置 | |
JP3812152B2 (ja) | マイクロコンピュータ及び偏向制御回路を内蔵した集積回路 | |
KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
US5519500A (en) | Synchronization signal generating circuit | |
US5487097A (en) | Period measuring device | |
US5805151A (en) | Raster contoller | |
JP2006139768A (ja) | マイクロコンピュータ及び偏向制御回路を内蔵した集積回路 | |
JP2007102219A (ja) | 画像処理装置のための集積化回路 | |
KR940008347B1 (ko) | 수평 동기 펄스 측정 회로 | |
JP2005140770A (ja) | 半導体試験回路 | |
JP2001350452A (ja) | 液晶駆動制御装置及び駆動制御方法並びに液晶表示機器 | |
JPH0830221A (ja) | ディスプレイ装置 | |
JP2012150259A (ja) | 液晶表示装置 | |
US7271844B2 (en) | Frame signal phase adjuster | |
GB2298097A (en) | Data transfer circuit | |
JP2001235521A (ja) | タイミング発生器 | |
JP2002139557A (ja) | 半導体装置 | |
KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
JPH1049103A (ja) | 表示制御装置 | |
JPH1091132A (ja) | 画像表示装置 | |
JPH02261275A (ja) | 同期信号発生装置 | |
KR960014235B1 (ko) | 디지탈 콘버젼스 보정 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
LAPS | Cancellation because of no payment of annual fees |