JP2000004031A - Two-terminal surge protective element - Google Patents

Two-terminal surge protective element

Info

Publication number
JP2000004031A
JP2000004031A JP18135898A JP18135898A JP2000004031A JP 2000004031 A JP2000004031 A JP 2000004031A JP 18135898 A JP18135898 A JP 18135898A JP 18135898 A JP18135898 A JP 18135898A JP 2000004031 A JP2000004031 A JP 2000004031A
Authority
JP
Japan
Prior art keywords
conductivity type
surge protection
type
metal film
terminal surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18135898A
Other languages
Japanese (ja)
Inventor
Ritsuo Oka
律夫 岡
Hidetaka Sato
秀隆 佐藤
Koichi Nishikawa
恒一 西川
Hiroaki Iwaguro
弘明 岩黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd, Nippon Telegraph and Telephone Corp filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP18135898A priority Critical patent/JP2000004031A/en
Publication of JP2000004031A publication Critical patent/JP2000004031A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase a current breakdown amount of a surge protective element for protecting a communication circuit system from an overvoltage or an overcurrent such as thunder surge or switching surge. SOLUTION: In a two-terminal surge protective element, second conductivity- type base regions 3 and 4 and first conductivity-type emitter regions 5 and 6 are formed on both faces of a first conductivity-type semiconductor substrate 2 as a common substrate, and each exposed face of the base regions 3 and 4 and emitter regions 5 and 6 is short-circuited with respective metal electrode 9 or 10. In addition, refractory metal films 11 and 12 are formed in contact with the exposed faces of the base regions 3 and 4 and of the emitter regions 5 and 6, and the electrodes for low-resistance metal films 13 and 14 are formed on the refractory metal films 11 and 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は雷サージ又はスイッ
チングサージ等の過電圧及び過電流から、通信機器回路
系を保護するための2端子サージ防護素子における改良
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a two-terminal surge protection device for protecting a communication equipment circuit system from overvoltage and overcurrent such as lightning surge or switching surge.

【0002】[0002]

【従来の技術】2端子サージ防護素子は、通信回線その
他における雷サージ防護用などとして用途も多岐に亘り
広く使用されるが、近年の電子回路の小型化・高集積化
の中にあって、サージ防護素子にも素子のサイズを増大
させることなく、高いサージ電流耐量をもつ小型化素子
の要求がますます高まっている。
2. Description of the Related Art Two-terminal surge protection devices are widely used for various purposes such as lightning surge protection in communication lines and the like. There is an increasing demand for a miniaturized element having a high surge current resistance without increasing the element size of the surge protection element.

【0003】図4は従来の2端子サージ防護素子の構造
例を示すもので、図4(a)は平面図,図4(b)は断
面図を示している。図4において、1は半導体チップ、
2はN型又はP型導電型の半導体基板、3及び4は半導
体基板2の両面に設けられたP型又はN型導電型のベー
ス拡散部、5及び6はベース拡散部に設けられたN型又
はP型導電型のエミッタ拡散部、7及び8は二酸化ケイ
素(SiO2 )膜又はガラス膜により形成された絶縁
膜、9及び10はベースオーミック開口部及びエミッタ
開口部に設けられた金属電極で、ニッケル又はアルミニ
ウムなどの金属が真空蒸着等の手法により形成されてい
る。
FIG. 4 shows an example of the structure of a conventional two-terminal surge protection device. FIG. 4 (a) is a plan view and FIG. 4 (b) is a sectional view. In FIG. 4, 1 is a semiconductor chip,
Reference numeral 2 denotes an N-type or P-type conductive semiconductor substrate, and 3 and 4 denote P-type or N-type conductive base diffusion portions provided on both surfaces of the semiconductor substrate 2; Type or P type conductivity type emitter diffusion portions, 7 and 8 are insulating films formed of a silicon dioxide (SiO 2 ) film or glass film, 9 and 10 are metal electrodes provided in the base ohmic opening and the emitter opening Thus, a metal such as nickel or aluminum is formed by a technique such as vacuum evaporation.

【0004】一般にサージ防護素子は、サージ電流が流
れた場合、サージ電流通過時にサージ防護素子内部の温
度上昇が伴うもので、素子許容範囲以上のサージ電流が
印加された場合には、ほとんどの場合局所的であるが素
子内部の温度が、シリコン(Si)の溶解許容温度(S
i溶解温度:1416℃)以上に上昇し、シリコンの溶
解により素子は破損する。
Generally, when a surge current flows and a surge current passes through the surge protection element, the temperature inside the surge protection element increases. Although the temperature inside the device is local, the allowable melting temperature of silicon (Si) (S
(i. dissolution temperature: 1416 ° C.) or more, and the element is damaged by dissolution of silicon.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来のサージ
防護素子の電極材料は、前述したようにニッケル又はア
ルミニウム材が用いられており、例えばアルミニウム
(Al)材では、シリコン溶融許容温度(1416℃)
よりもかなり低い温度範囲(約580℃)で溶解ホール
が形成され破損にいたる。即ち、アルミニウム電極仕様
のものでは、AlとSiとの共晶温度である約580℃
に達すると、電極金属のAlとSiで反応を起し、その
共晶温度レベルでアロイスバイク等のシリコンへの損傷
を引き起こすことになる。従って、その損傷個所に電流
が集中することになり、該当個所では急激な温度上昇が
起こり、容易にSi溶融点にいたり、溶解ホールが形成
され破損にいたる。このことが従来品で、サージ耐量を
上げられない一つの理由となっていた。
However, as described above, nickel or aluminum is used as the electrode material of the conventional surge protection element. For example, in the case of aluminum (Al), the silicon melting allowable temperature (1416 ° C.) is used. )
Melting holes are formed in a much lower temperature range (about 580 ° C.), leading to breakage. That is, in the case of the aluminum electrode specification, about 580 ° C., which is the eutectic temperature of Al and Si.
, A reaction occurs between the electrode metals Al and Si, causing damage to silicon such as alois bike at the eutectic temperature level. Therefore, the current is concentrated at the damaged portion, and a sharp rise in temperature occurs at the damaged portion, so that the Si melting point is easily formed or a melting hole is formed, resulting in breakage. This is one of the reasons that conventional products cannot increase the surge resistance.

【0006】本発明はこの点に鑑み、シリコン露出面に
接触する金属をシリコンとの共晶形成温度の高い高融点
金属材料を使用することにより、サージ電流耐量及びA
C混触耐量を向上させるようにしたものである。
In view of this point, the present invention uses a refractory metal material having a high eutectic temperature with silicon as the metal in contact with the exposed silicon surface, thereby improving the surge current resistance and A
C is to improve the contact resistance.

【0007】[0007]

【課題を解決するための手段】本願の第1の発明による
2端子サージ防護素子は、第一導電型の半導体基板を共
通基板として、その両面にそれぞれ第二導電型のベース
領域と第一導電型のエミッタ領域を設け、該ベース領域
と該エミッタ領域の露出面をそれぞれ金属電極により短
絡した2端子サージ防護素子において、前記ベース領域
と前記エミッタ領域の露出面に接して高融点金属膜を形
成し、該高融点金属膜の上に低抵抗金属膜の電極を形成
したものである。
A two-terminal surge protection element according to a first aspect of the present invention uses a semiconductor substrate of a first conductivity type as a common substrate, and has a base region of a second conductivity type and a first conductivity type on both surfaces thereof. In a two-terminal surge protection element in which an emitter region of a mold type is provided and the exposed surfaces of the base region and the emitter region are short-circuited by metal electrodes, a refractory metal film is formed in contact with the exposed surfaces of the base region and the emitter region. Then, an electrode of a low resistance metal film is formed on the high melting point metal film.

【0008】本願の第2の発明による2端子サージ防護
素子は、第一導電型の半導体基板を共通基板として、そ
の一面に第二導電型のベース領域と第一導電型のエミッ
タ領域を設け、該ベース領域及び該エミッタ領域の露出
面を金属電極により短絡すると共に、前記共通基板の他
面にベース領域と金属電極を設けた2端子サージ防護素
子において、前記共通基板の一面に設けられた前記ベー
ス領域と前記エミッタ領域の露出面、及び前記共通基板
の他面に設けられた前記ベース領域の露出面にそれぞれ
接して高融点金属膜を形成し、該高融点金属膜の上に低
抵抗金属膜の電極を形成したものである。
In a two-terminal surge protection device according to a second aspect of the present invention, a first conductive type semiconductor substrate is used as a common substrate, and a second conductive type base region and a first conductive type emitter region are provided on one surface thereof. In a two-terminal surge protection element in which the exposed surfaces of the base region and the emitter region are short-circuited by a metal electrode and the base region and the metal electrode are provided on the other surface of the common substrate, the two-terminal surge protection device is provided on one surface of the common substrate. A refractory metal film is formed in contact with an exposed surface of the base region and the emitter region and an exposed surface of the base region provided on the other surface of the common substrate, and a low-resistance metal film is formed on the refractory metal film. A film electrode is formed.

【0009】[0009]

【実施例】図1は本発明による2端子サージ防護素子の
一実施例を示すもので、図1(a)は平面図、図1
(b)は断面図を示してある。図1において、21は半
導体チップ、2はN型又はP型導電型の半導体基板、3
及び4は半導体基板2の両面に設けられたP型又はN型
導電型のベース拡散部、5及び6はベース拡散部に設け
られたN型又はP型導電型のエミッタ拡散部、7及び8
は二酸化ケイ素(SiO2 )膜又はガラス膜により形成
された絶縁膜、11及び12はベース拡散部3,4の露
出面(オーミック開口部)及びエミッタ拡散部5,6の
露出面(エミッタ開口部)に設けられた高融点金属材料
による金属膜である。この高融点金属膜としては、シリ
コン(Si)との共晶温度の高い金属材料で、例えばチ
タン(Ti)、窒化チタン(TiN)、タングステン
(W)、パナジウム(V)又はモリブデン(Mo)など
が有効である。
1 shows an embodiment of a two-terminal surge protection device according to the present invention. FIG. 1 (a) is a plan view and FIG.
(B) shows a sectional view. In FIG. 1, 21 is a semiconductor chip, 2 is an N-type or P-type conductive semiconductor substrate, 3
And 4 are P-type or N-type conductive base diffusion portions provided on both surfaces of the semiconductor substrate 2, 5 and 6 are N-type or P-type conductivity emitter diffusion portions provided in the base diffusion portion, and 7 and 8
Is an insulating film formed of a silicon dioxide (SiO 2 ) film or a glass film, and 11 and 12 are exposed surfaces (ohmic openings) of base diffusion portions 3 and 4 and exposed surfaces (emitter opening portions) of emitter diffusion portions 5 and 6. 2) is a metal film made of a high melting point metal material. The refractory metal film is a metal material having a high eutectic temperature with silicon (Si), such as titanium (Ti), titanium nitride (TiN), tungsten (W), panadium (V), or molybdenum (Mo). Is valid.

【0010】13及び14は高融点金属膜11,12の
上に設けられた金属電極で、ニッケル又はアルミニウム
などの低抵抗材料の金属が真空蒸着等の手法により形成
されている。このような構成であるため、ザージ電流印
加時に素子内部の温度は急激に上昇するが、シリコンと
接触する金属電極を13,14を、シリコンとの共晶温
度の高い前述した高融点金属材料で形成されているの
で、共晶点まで温度範囲を上げることで、素子に与えら
れる許容温度を高く設定することができる。即ち、サー
ジ電流許容値を増加させることが可能となる。
Reference numerals 13 and 14 denote metal electrodes provided on the high melting point metal films 11 and 12, respectively, and a metal of a low resistance material such as nickel or aluminum is formed by a method such as vacuum deposition. With such a configuration, the temperature inside the element rises sharply when the surge current is applied. However, the metal electrodes 13 and 14 that come into contact with silicon are made of the above-mentioned high melting point metal material having a high eutectic temperature with silicon. Since it is formed, by increasing the temperature range to the eutectic point, the allowable temperature given to the element can be set high. That is, the surge current allowable value can be increased.

【0011】なお、電極をワイヤボンド或いは接続子で
取り出す場合には、前述したニッケル又はアルミニウム
による金属電極13,14を蒸着処理等で形成するが、
高融点金属膜11,12に直接半田付けして取り出すこ
とも可能である。また、前述の高融点金属材料チタン
(Ti)、タングステン(W)、パナジウム(V)又は
モリブデン(Mo)のシリコン(Si)との共晶温度
は、図2に示すようにシリコン(Si)に対するアルミ
ニウム(Al)の共晶温度に比較して約2倍程度も高く
なり、従ってサージ電流耐量を大幅に向上させることが
できる。
When the electrodes are taken out by wire bonding or connectors, the above-mentioned metal electrodes 13 and 14 of nickel or aluminum are formed by vapor deposition or the like.
It is also possible to directly solder to the high melting point metal films 11 and 12 and to take out. The eutectic temperature of the above-mentioned high melting point metal material titanium (Ti), tungsten (W), panadium (V) or molybdenum (Mo) with silicon (Si) is, as shown in FIG. The temperature is about twice as high as the eutectic temperature of aluminum (Al), so that the surge current withstand capability can be greatly improved.

【0012】図3(a)(b)は、本発明の他の実施例
の半導体チップ31を示す平面図及び断面図である。な
お、この実施例の各部の構成のうち図1で示した半導体
チップ21と同様な部分は同一記号で示してある。この
図3に示した半導体チップ31は、半導体基板2の上側
は図1の半導体チップ21の構成と同じであるが、下側
はベース拡散部4にエミッタ拡散部が設けられていな
い、逆阻止タイプのサージ防護素子と言われているもの
である。この実施例の場合も下側はベース拡散部4に高
融点金属膜14を設け、その上にニッケル又はアルミニ
ウムなどの低抵抗材料の金属電極が真空蒸着等により形
成されているものである。この実施例の場合の作用も、
図1の場合と同様であって、共晶温度を高めることによ
り、サージ電流耐量を大幅に向上させることができる。
FIGS. 3A and 3B are a plan view and a sectional view showing a semiconductor chip 31 according to another embodiment of the present invention. In the structure of each part of this embodiment, the same parts as those of the semiconductor chip 21 shown in FIG. 1 are indicated by the same symbols. The semiconductor chip 31 shown in FIG. 3 has the same configuration as that of the semiconductor chip 21 shown in FIG. 1 on the upper side of the semiconductor substrate 2, but does not have an emitter diffusion portion on the base diffusion portion 4 on the lower side. It is said to be a type of surge protection element. Also in this embodiment, the lower side is provided with a high melting point metal film 14 in the base diffusion portion 4 and a metal electrode of a low resistance material such as nickel or aluminum is formed thereon by vacuum deposition or the like. In the case of this embodiment,
As in the case of FIG. 1, by increasing the eutectic temperature, the surge current withstand capability can be greatly improved.

【0013】なお、ベース拡散部3,4及びエミッタ拡
散部5,6の露出面に設けられる高融点金属膜13,1
4は、蒸着により形成されるものであるが、その膜厚は
例えば 0.1μm程度とする。これはシリコンと高融点金
属膜との共晶温度を損なうことがない程度に薄くして、
サージ電流に対する素子抵抗が高くならないようにする
ためである。
The refractory metal films 13, 1 provided on the exposed surfaces of the base diffusion portions 3, 4 and the emitter diffusion portions 5, 6 are provided.
Reference numeral 4 is formed by vapor deposition, and its film thickness is, for example, about 0.1 μm. This is made thin enough not to impair the eutectic temperature between silicon and the refractory metal film,
This is to prevent the element resistance against the surge current from increasing.

【0014】[0014]

【発明の効果】以上詳細に説明したように本発明によれ
ば、シリコンとの接触する金属電極をシリコンとの共晶
温度の高い高融点金属(例えば、Ti,TiN,W,V
又はMo金属)とすることで、共晶点までの温度範囲を
上げて、素子に与えられる許容温度を高く設定できる。
即ち、サージ電流許容値を増加できることになる。また
電極をワイヤボンド又は接続子で取り出すに際しては、
上記高融点金属上の二層目にアルミニウム又はニッケル
を蒸着処理等で多層金属構造とすることで対応しするこ
とができる。
As described above in detail, according to the present invention, a metal electrode in contact with silicon is formed of a high melting point metal having a high eutectic temperature with silicon (for example, Ti, TiN, W, V).
Or Mo metal), the temperature range up to the eutectic point can be increased, and the allowable temperature given to the element can be set high.
That is, the surge current allowable value can be increased. Also, when taking out the electrode by wire bond or connector,
This can be dealt with by forming aluminum or nickel into a multilayer metal structure by vapor deposition or the like as the second layer on the high melting point metal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の2端子サージ防護素子の一実施例の構
造を示す平面図及び断面図である。
FIG. 1 is a plan view and a sectional view showing the structure of an embodiment of a two-terminal surge protection device of the present invention.

【図2】金属とシリコンとの組合せの共晶温度の一例を
示す図表である。
FIG. 2 is a table showing an example of a eutectic temperature of a combination of a metal and silicon.

【図3】本発明の2端子サージ防護素子の他の実施例の
構造を示す平面図及び断面図である。
FIG. 3 is a plan view and a sectional view showing the structure of another embodiment of the two-terminal surge protection device of the present invention.

【図4】従来の2端子サージ防護素子の構造の一例を示
す平面図及び断面図である。
FIG. 4 is a plan view and a sectional view showing an example of the structure of a conventional two-terminal surge protection device.

【符号の説明】[Explanation of symbols]

1,21,31 半導体チップ 2 半導体基板 3,4 ベース拡散部 5,6 エミッタ拡散部 7,8 絶縁膜 9,10,13,14 金属電極 11,12 高融点金属膜 1,21,31 semiconductor chip 2 semiconductor substrate 3,4 base diffusion part 5,6 emitter diffusion part 7,8 insulating film 9,10,13,14 metal electrode 11,12 high melting point metal film

フロントページの続き (72)発明者 佐藤 秀隆 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 西川 恒一 埼玉県飯能市南町10番13号 新電元工業株 式会社工場内 (72)発明者 岩黒 弘明 埼玉県飯能市南町10番13号 新電元工業株 式会社工場内 Fターム(参考) 5F005 AA02 AB02 AF01 AH01 AH04 GA01 Continued on the front page (72) Inventor Hidetaka Sato 3-19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Koichi Nishikawa 10-13 Minamicho, Hanno City, Saitama Prefecture Shindengen Kogyo (72) Inventor Hiroaki Iwaguro 10-13 Minamimachi, Hanno City, Saitama Prefecture Shindengen Kogyo Co., Ltd.F-term (reference) 5F005 AA02 AB02 AF01 AH01 AH04 GA01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 第一導電型の半導体基板を共通基板とし
て、その両面にそれぞれ第二導電型のベース領域と第一
導電型のエミッタ領域を設け、該ベース領域と該エミッ
タ領域の露出面をそれぞれ金属電極により短絡した2端
子サージ防護素子において、 前記ベース領域と前記エミッタ領域の露出面に接して高
融点金属膜を形成し、該高融点金属膜の上に低抵抗金属
膜の電極を形成したことを特徴とする2端子サージ防護
素子。
A semiconductor substrate of a first conductivity type is used as a common substrate, and a base region of a second conductivity type and an emitter region of a first conductivity type are provided on both surfaces thereof, and the exposed surfaces of the base region and the emitter region are formed. In a two-terminal surge protection element short-circuited by a metal electrode, a refractory metal film is formed in contact with the exposed surfaces of the base region and the emitter region, and a low-resistance metal film electrode is formed on the refractory metal film. A two-terminal surge protection element characterized in that:
【請求項2】 第一導電型の半導体基板を共通基板とし
て、その一面に第二導電型のベース領域と第一導電型の
エミッタ領域を設け、該ベース領域及び該エミッタ領域
の露出面を金属電極により短絡すると共に、前記共通基
板の他面にベース領域と金属電極を設けた2端子サージ
防護素子において、 前記共通基板の一面に設けられた前記ベース領域と前記
エミッタ領域の露出面、及び前記共通基板の他面に設け
られた前記ベース領域の露出面にそれぞれ接して高融点
金属膜を形成し、該高融点金属膜の上に低抵抗金属膜の
電極を形成したことを特徴とする2端子サージ防護素
子。
2. A semiconductor substrate of a first conductivity type is used as a common substrate, a base region of a second conductivity type and an emitter region of a first conductivity type are provided on one surface thereof, and the exposed surfaces of the base region and the emitter region are formed of metal. A two-terminal surge protection element that is short-circuited by an electrode and has a base region and a metal electrode provided on the other surface of the common substrate, wherein the exposed surface of the base region and the emitter region provided on one surface of the common substrate; A high-melting metal film is formed in contact with the exposed surface of the base region provided on the other surface of the common substrate, and a low-resistance metal film electrode is formed on the high-melting metal film. Terminal surge protection element.
【請求項3】 前記第一導電型がP型導電型、前記第二
導電型がN型導電型により構成された請求項1又は2に
記載の2端子サージ防護素子。
3. The two-terminal surge protection device according to claim 1, wherein the first conductivity type is a P-type conductivity type, and the second conductivity type is an N-type conductivity type.
【請求項4】 前記第一導電型がN型導電型、前記第二
導電型がP型導電型により構成された請求項1又は2に
記載の2端子サージ防護素子。
4. The two-terminal surge protection device according to claim 1, wherein the first conductivity type is an N-type conductivity type, and the second conductivity type is a P-type conductivity type.
【請求項5】 前記高融点金属膜を、Ti,TiN,
W,V又はMoにより構成された請求項1又は2に記載
の2端子サージ防護素子。
5. The method according to claim 1, wherein the refractory metal film is made of Ti, TiN,
3. The two-terminal surge protection device according to claim 1, wherein the two-terminal surge protection device is made of W, V, or Mo.
【請求項6】 前記低抵抗金属膜の電極をAl又はNi
により構成された請求項1又は2に記載の2端子サージ
防護素子。
6. The electrode of the low-resistance metal film is made of Al or Ni.
The two-terminal surge protection element according to claim 1 or 2, wherein
JP18135898A 1998-06-15 1998-06-15 Two-terminal surge protective element Pending JP2000004031A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18135898A JP2000004031A (en) 1998-06-15 1998-06-15 Two-terminal surge protective element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18135898A JP2000004031A (en) 1998-06-15 1998-06-15 Two-terminal surge protective element

Publications (1)

Publication Number Publication Date
JP2000004031A true JP2000004031A (en) 2000-01-07

Family

ID=16099334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18135898A Pending JP2000004031A (en) 1998-06-15 1998-06-15 Two-terminal surge protective element

Country Status (1)

Country Link
JP (1) JP2000004031A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005117134A1 (en) * 2004-05-26 2005-12-08 Shindengen Electric Manufacturing Co., Ltd. Diode and thyristor
JP2006013129A (en) * 2004-06-25 2006-01-12 Nec Electronics Corp Semiconductor apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005117134A1 (en) * 2004-05-26 2005-12-08 Shindengen Electric Manufacturing Co., Ltd. Diode and thyristor
JPWO2005117134A1 (en) * 2004-05-26 2008-04-03 新電元工業株式会社 Diode and thyristor
JP2006013129A (en) * 2004-06-25 2006-01-12 Nec Electronics Corp Semiconductor apparatus

Similar Documents

Publication Publication Date Title
TWI414082B (en) Luminous diode chip with overvoltage protection
JP2007142138A (en) Semiconductor device
US3617816A (en) Composite metallurgy stripe for semiconductor devices
JP2005354060A (en) Surface mounted-type chip scale package
JP2020136417A (en) Semiconductor device
US20180158762A1 (en) Semiconductor device
JP7280261B2 (en) Semiconductor elements and semiconductor devices
JP2005286197A (en) Semiconductor device and manufacturing method thereof
JP6579989B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2019080045A (en) Submount and manufacturing method thereof
JP2000004031A (en) Two-terminal surge protective element
JP2005019798A (en) Mold type semiconductor device and method for manufacturing the same
JP2022179627A (en) Semiconductor element and semiconductor device
JP2687017B2 (en) Schottky barrier semiconductor device
JP3621949B2 (en) Transistor device incorporating a voltage protection arrangement
JP3848350B2 (en) Semiconductor device
JP2008085199A (en) Semiconductor device
JPH08250304A (en) Overvoltage and overcurrent protective device
JPH077163A (en) Diode
JP2008085190A (en) Semiconductor device
JP3963751B2 (en) Thyristor
JP2719569B2 (en) Semiconductor device
JPH06139915A (en) Protective device for overvoltage and overcurrent
JPS6143450A (en) Wiring structure
JPH0622093B2 (en) Substrate type thermal fuse and resistor and method of manufacturing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A02 Decision of refusal

Effective date: 20041116

Free format text: JAPANESE INTERMEDIATE CODE: A02