JP3963751B2 - Thyristor - Google Patents
Thyristor Download PDFInfo
- Publication number
- JP3963751B2 JP3963751B2 JP2002084249A JP2002084249A JP3963751B2 JP 3963751 B2 JP3963751 B2 JP 3963751B2 JP 2002084249 A JP2002084249 A JP 2002084249A JP 2002084249 A JP2002084249 A JP 2002084249A JP 3963751 B2 JP3963751 B2 JP 3963751B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive region
- semiconductor substrate
- type
- thyristor
- type conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する分野】
本発明は、サイリスタ、特に異常電圧又は異常電流から電子回路系を保護するサージ防護素子等に用いるサイリスタに関するものである。
【0002】
【従来の技術】
サイリスタは、電話回線などの通信回線に発生した異常電圧や異常電流から電子回路を保護するサージ防護素子として、通信業界等で幅広く用いられている。
【0003】
図2は、従来技術に係るサイリスタを示す断面図である。図2において、1は半導体基板導電領域、2は第1N型導電領域、3は第2N型導電領域、4は第1P型導電領域、10は第1電極、11は第2電極、21,22,23,24は絶縁体、40は第1孔状導電領域、90は第1N型導電領域2と半導体基板導電領域1の境界面、100は半導体基板である。また、図3は、図2に示したサイリスタの順方向特性を示すグラフである。
【0004】
半導体基板100は、P型の導電型を有するものである。第1N型導電領域2及び第2N型導電領域3は、半導体基板100内部に不純物拡散によって形成されたN型の導電型を有するものである。第1P型導電領域4は、半導体基板100内部に不純物拡散によって形成されたP型の導電型を有するものである。第1電極10及び第2電極11は、半導体基板100の両主面に形成された電極である。ここで、第1電極10は、第1P型導電領域4と第1孔状導電領域40の双方と電気的に接続される。また、第2電極11は、第2N型導電領域3と電気的に接続される。なお、第1孔状導電領域40と第1N型導電領域2は電気的に接続されている。
【0005】
図2に示したサイリスタにおいて、半導体基板100の第1N型導電領域2を設けた面の側(以下、上面側とする。これ以降に説明する他のサイリスタについても、半導体基板100の第1N型導電領域2を設けた面の側を上面側とする。)を、第2N型導電領域3を設けた面の側(以下、下面側とする。これ以降に説明する他のサイリスタについても、半導体基板100の第2N型導電領域3を設けた面の側を下面側とする。)に対して正の電位とする電圧の印加方向を順方向(これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を順方向とする。)とする。逆に、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向(これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を逆方向とする。)とする。
【0006】
図3は、図2に示したサイリスタの順方向の電気的特性を示すグラフである。図3に示すように、順方向においては、第1P型導電領域4をエミッタ、第1N型導電領域2をベース、半導体基板導電領域1をコレクタとするPNPトランジスタと、第2N型導電領域3をエミッタ、半導体基板導電領域1をベース、第1N型導電領域2をコレクタとするNPNトランジスタの間で電子と正孔の交換が行なわれて、オフ状態からオン状態へ移行する点弧動作が行なわれる。
【0007】
すなわち、最初オフ状態にあった図2のサイリスタにおいて、第1電極10と第2電極11との間に印加される順方向電圧が、図3のブレークオ−バー電圧Vbに達すると雪崩降伏あるいはパンチスルーにより電流が流れるようになる。すなわち逆バイアス状態にある第1N型導電領域2と半導体基板導電領域1の境界面90及び境界面90近傍において、電子と正孔の交換が活発に行なわれるようになる。そして、前記のPNPトランジスタのベースと前記のNPNトランジスタのコレクタが共通の第1N型導電領域2であるため、サイリスタが点弧してオン状態へ遷移する。前記したブレークオーバー電圧に達したときに空乏層が最大に広がることはいうまでもないことである。
【0008】
なお、PNPN構造からなるサイリスタが点弧動作してオフ状態からオン状態へ移行することは周知の事実であるので、ここでは内部動作のより詳細な説明については省略するが、図2に示す構造では第1孔状導電領域40が中央にあり、第1電極10が第1N型導電領域2とは直接電気的には接続されないため、雪崩降伏によって点弧動作が開始する場合、点弧の引き金となる電流は、第1N型導電領域2の周辺から中央付近にある第1孔状導電領域40に向かって流れる。
【0009】
以上のような点弧動作を行うサイリスタは、前記したように、ブレークオーバー電圧Vbでサージ電圧を抑圧するが、雷誘導サージのようにかなり速い電気的サージに対してもその応答が他のサージ防護素子、例えば避雷管や金属酸化物バリスタなどと比較して非常に速いために、高い信頼性を要求される通信ネットワーク系の電子機器のように雷誘導サージを拾い易いところでは殆ど利用されている状況にある。
【0010】
また、半導体基板で出来ているため、サージ電流によって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。
【0011】
ところが、このような利点を有するサイリスタにおいても、通信速度が向上するに従って、その静電容量が無視出来なくなりつつある。すなわち通信線の品質劣化に繋がる静電容量を出来るだけ小さくしたいという要求が出てきている。この要求に応えるには、前記した静電容量は、主に第1N型導電領域2と半導体基板導電領域1の境界面90に発生する空乏層に起因するため、単純には、空乏層が電界方向に対して出来るだけ広くなるようにするか、サイリスタ全体を小さくして静電容量を低減すればよい。
【0012】
しかしながら、前記した空乏層の拡大はブレークオーバー電圧が高くなるという欠点があり単純には実現出来ない。
【0013】
また、サイリスタ全体を小さくすると、それに従って導通面積が小さくなりサージ耐量も低下してしまうという欠点がある。従って、サージ耐量が出来るだけ大きくなるような工夫がいろいろとなされているが、これには限界がある。
【0014】
【発明が解決しようとする課題】
本発明は、従来構造のサイリスタをさらに改良して、ブレークオーバー電圧を大きく変えずに静電容量を低下させることを目的としている。
【0015】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、第1導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第2導電型の第1の導電領域と、前記一方の面に露出させると共に前記第1の導電領域内に形成してなる第1導電型の第2の導電領域と、前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第2導電型の第3の導電領域と、前記一方の面に露出させると共に前記第2の導電領域を貫通するように形成してなる第2導電型の第4の導電領域と、前記一方の面に露出させると共に前記第1の導電領域の縁辺部の近傍に形成してなる第1導電型の第5の導電領域と、前記第2の導電領域及び前記第4の導電領域の双方と接するように形成してなる電極からなるサイリスタにおいて、前記第5の導電領域が前記半導体基板を平面的に見たときに前記電極と部分的に重なり合うか又は前記電極の近傍にあることを特徴とするものとした。
【0016】
前記した構成においては、図2に示したサイリスタの構造と比較すると、ブレークオーバー電圧が第1の導電領域(図2の第1N型導電領域2)と半導体基板の導電領域を形成していない部分(図2の半導体基板導電領域1)の境界面(図2の境界面90)及びその近傍では決定されにくくなり、静電容量を低下させるために半導体基板導電領域の抵抗率を大きくして電界方向に対して空乏層を広げることが出来るようになる。なお、前記した構成においては、第1導電型の第5の導電領域でブレークオーバー電圧が決定される。
【0017】
よって、図2に示した従来構造と比較して、ブレークオーバー電圧を従来水準に保ったまま、電界方向に垂直に空乏層を広げることが出来るようになると共に導通面積はほぼ一定に出来るようになる。従って、他の特性はそれほど犠牲にせずに静電容量を小さくすることが出来るようになる。
【0018】
また、本発明は、以上の構成において、前記第4の導電領域が複数あってもよい。この構成においても、新たに加えられた第1導電型の第5の導電領域でブレークオーバー電圧が主に決定される。従って、他の特性はそれほど犠牲にせずに静電容量を小さくすることが出来る。
【0019】
また、本発明は、以上の構成において、前記他方の面に露出させると共に前記第3の導電領域を貫通するように第1導電型の第6の導電領域を形成してもよい。この場合、逆方向はダイオードの順方向特性と同じになる。
【0020】
さらに、本発明は、以上の構成において、前記第6の導電領域が複数あってもよい。
【0021】
【発明の実施の形態】
以下に、本発明の第1の実施の形態に係るサイリスタを図面に基づいて詳細に説明する。図1は、本発明の第1の実施の形態に係るサイリスタを示す断面図である。図1において、1は半導体基板導電領域、2は第1N型導電領域、3は第2N型導電領域、4は第1P型導電領域、10は第1電極、11は第2電極、21,22,23,24は絶縁体、30は第2P型導電領域、40は第1孔状導電領域、90は第1N型導電領域2と半導体基板導電領域1の境界面、100は半導体基板である。
【0022】
半導体基板100は、円筒形に形成され、P型の導電型を有する。半導体基板100に、第1N型導電領域2、第2N型導電領域3を形成する。また、第1N型導電領域2内に第1P型導電領域4、第1P型導電領域4内に、第1孔状導電領域40を形成する。ここで第1N型導電領域2と第1孔状導電領域40は電気的に接続され、第1N型導電領域2は前記第1孔状導電領域40を通じて第1電極10と電気的に接続される。さらに、半導体基板100を平面的に見て、第1電極の端部及びその端部近傍が第2P型導電領域30と互いに重なり合うように配置する。第2P型導電領域は、第1N型導電領域2の外周部近傍に配置する。第2P型導電領域30は、半導体基板100の縁辺付近にリング状に形成される。また、第1P型導電領域4と第2P型導電領域30は、適当なマスクを用いてP型の不純物を外部から導入後、高温拡散によって形成される。
【0023】
また、第1N型導電領域2及び第2N型導電領域3は、各々上面側と下面側からN型の不純物を導入した後、高温拡散によって形成されるが、設計によっては同一のマスクによって形成してもよいという製造上の利点がある。第1孔状導電領域40は、第1P型導電領域4を形成するときに第1孔状導電領域40に相当するパターンを有するマスクで形成してもよく、製造コストの観点から実際はこの方法で形成することが好ましい。また必要に応じて、別個のマスクによって形成することも勿論可能である。例えば、第1孔状導電領域40の抵抗値を小さくするために、別途N型の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は1回である。
【0024】
N型とP型の不純物拡散工程が全て終了した後、シリコン酸化膜などの絶縁体22、23,24,25を積層して形成し、さらにエッチングで第1電極10,第2電極11のための窓空けを行う。このとき、第1電極10の端部及びその端部近傍が、半導体基板100を平面的に見て第2P型導電領域に重なるように配置する。
【0025】
なお、絶縁体21,22,23,24は、通常は窒化膜や酸化膜などで形成する。特性上問題がないならば気体や真空で構成することも可能であるが、複数の絶縁体からなる多層構造で形成することが好ましい。第1電極10と第2P型導電領域の間に絶縁体21,22,23,24があるため、ブレークオーバー電圧の設計上、絶縁体の誘電率などを考慮して、適当な材料の組み合わせで絶縁体を最適化してもよい。その場合、絶縁体の厚みも当然関係してくる。また、第2P型導電領域30は、リング状に形成することが好ましいが、リングの1カ所又は複数箇所に切れ目を入れることも可能である。また、独立した小さい島状の領域をリング状に多数配置するようにしてもよい。さらに、半導体基板100の形状も、円筒形に限られるものではなく、角筒形など他の形状であってもよい。
【0026】
続けて、本発明の第1の実施の形態に係るサイリスタの動作の特徴点について説明する。図1に示されるように、本発明の第1の実施の形態に係るサイリスタは、順方向で点弧動作するように形成している。すなわち、図1に示される構造においては、順方向に電圧が印加されると、半導体基板内で最も電界が高くなる部位が、半導体基板100を平面的に見て第1電極10の端部の真下付近の半導体基板の表面とその近傍となる。すなわち、この最も電界が高くなる位置は第2P型導電領域内になる。
【0027】
従って、本発明の第1の実施の形態に係るサイリスタのブレークオーバー電圧は、主に第2P型導電領域の配置と導電率の分布に依存して変化することとなり、半導体基板導電領域1の導電率等とは殆ど無関係になる。これは、ブレークオーバー電圧に関する設計と静電容量を低下させるための設計とが各々独立して出来るようになることを意味する。
【0028】
また、図2に示した従来技術に係るサイリスタの構造では、既に述べたように、順方向に電圧が印加された場合、第1N型導電領域2と半導体基板導電領域1からなる接合が逆バイアスとなり静電容量を決定していたため、半導体基板導電領域1の抵抗率を大きくして静電容量を小さくするとブレークオーバー電圧が高くなる。しかしながら、本発明では、半導体基板100内の最大電界領域が前記第1N型導電領域2と前記半導体基板導電領域1からなる接合から離れた位置となるため、半導体基板導電領域1の抵抗率を大きくしても、ブレークオーバー電圧は従来技術に係るサイリスタと同等のままに出来る。
【0029】
従って、本発明の第1の実施の形態に係るサイリスタは、半導体基板導電領域1の抵抗率を大きくすればするほど、順方向電圧が印加されたときに空乏層が電界方向に広がり易くなり、その結果静電容量を小さくすることが出来る。なお、半導体基板導電領域1の抵抗率を大きくするに従って、チャネル電流が問題になるような場合は、高耐圧半導体装置でよく実施されるように、半導体基板100の端部及びその近傍に別途チャネルストッパを配置すればよい。
【0030】
すなわち、本発明の第1の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【0031】
本発明の第2の実施の形態に係るサイリスタを図面に基づいて説明する。図4は、本発明の第2の実施の形態に係るサイリスタを示す断面図である。図4において、1は半導体基板導電領域、2は第1N型導電領域、3は第2N型導電領域、4は第1P型導電領域、10は第1電極、11は第2電極、21,22,23,24は絶縁体、30は第2P型導電領域、40,41,42は第1孔状導電領域、90は第1N型導電領域2と半導体基板導電領域1の境界面、100は半導体基板である。
【0032】
図4に示されるように、本発明の第2の実施の形態に係るサイリスタは、第1孔状導電領域が複数ある場合で、基本動作は第1の実施の形態に係るサイリスタと変わるところはない。ここで絶縁体の膜厚は酸化膜と窒化膜の2層として約0.6μmとした。電極材料は、それらの絶縁膜と密着性のよいものとしている。
【0033】
従って、本発明の第2の実施の形態における構造では、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【0034】
くわえて、本発明の第3の実施の形態に係るサイリスタを図面に基づいて説明する。図5は、本発明の第3の実施の形態に係るサイリスタを示す断面図である。図5において、1は半導体基板導電領域、2は第1N型導電領域、3は第2N型導電領域、4は第1P型導電領域、10は第1電極、11は第2電極、21,22,23,24は絶縁体、30は第2P型導電領域、40,41,42は第1孔状導電領域、50,51,52は第2孔状導電領域、90は第1N型導電領域2と半導体基板導電領域1の境界面、100は半導体基板である。
【0035】
本発明の第3の実施の形態に係るサイリスタは、逆方向特性をダイオードの順方向とする所謂逆導通型サイリスタである。第2孔状導電領域50,51,52の個数は、3つに限られるものではなく、1つ以上あればよい。また、第1孔状導電領域の個数と異なっていても同じでもよい。順方向電圧が印加されたときブレークオーバー電圧が決定される位置は、本発明の第1及び第2の実施の形態に係るサイリスタと同じであり、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【0036】
【発明の効果】
このように本発明によれば、最大電界領域が、従来構造に係るサイリスタとは異なって、第5の導電領域内かその近傍となりブレークオーバー電圧に無関係に半導体基板の抵抗率を決定することが出来る。従って、半導体基板の抵抗率を高くして電界方向に空乏層を広げることが出来るようになり、静電容量を小さくすることが出来る。そのため、従来技術に係るサイリスタよりも、同じブレークオーバー電圧でより静電容量の小さいサイリスタを実現することが容易になる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態に係るサイリスタを示す断面図である。
【図2】 従来技術に係るサイリスタを示す断面図である。
【図3】 図2に示したサイリスタの順方向の電気的特性を示すグラフである。
【図4】 本発明の第2の実施の形態に係るサイリスタを示す断面図である。
【図5】 本発明の第3の実施の形態に係るサイリスタを示す断面図である。
【符号の簡単な説明】
1 半導体基板導電領域
2 第1N型導電領域
3 第2N型導電領域
4 第1P型導電領域
10 第1電極
11 第2電極
21 絶縁体
22 絶縁体
23 絶縁体
24 絶縁体
30 第2P型導電領域
40 第1孔状導電領域
41 第1孔状導電領域
42 第1孔状導電領域
50 第2孔状導電領域
51 第2孔状導電領域
52 第2孔状導電領域
90 第1N型導電領域2と半導体基板導電領域1の境界面
100 半導体基板[0001]
[Field of the Invention]
The present invention relates to a thyristor, and more particularly to a thyristor used for a surge protection element for protecting an electronic circuit system from an abnormal voltage or current.
[0002]
[Prior art]
Thyristors are widely used in the communication industry and the like as surge protection elements that protect electronic circuits from abnormal voltages and currents generated in communication lines such as telephone lines.
[0003]
FIG. 2 is a cross-sectional view showing a thyristor according to the prior art. In FIG. 2, 1 is a semiconductor substrate conductive region, 2 is a first N-type conductive region, 3 is a second N-type conductive region, 4 is a first P-type conductive region, 10 is a first electrode, 11 is a second electrode, and 21 and 22. , 23 and 24 are insulators, 40 is a first hole-shaped conductive region, 90 is a boundary surface between the first N-type
[0004]
The
[0005]
In the thyristor shown in FIG. 2, the side of the surface of the
[0006]
FIG. 3 is a graph showing electrical characteristics in the forward direction of the thyristor shown in FIG. As shown in FIG. 3, in the forward direction, a PNP transistor having a first P-type
[0007]
That is, when the forward voltage applied between the
[0008]
Since it is a well-known fact that the thyristor having the PNPN structure is ignited to shift from the off state to the on state, a detailed description of the internal operation is omitted here, but the structure shown in FIG. Then, since the first hole-shaped
[0009]
As described above, the thyristor that performs the ignition operation as described above suppresses the surge voltage by the breakover voltage Vb, but the response to other electrical surges such as a lightning induced surge is much faster than other surges. Because it is very fast compared to protective elements such as lightning arresters and metal oxide varistors, it is mostly used in places where lightning-induced surges are easily picked up, such as electronic devices in communication networks that require high reliability. Is in a situation.
[0010]
In addition, since it is made of a semiconductor substrate, it has a great maintenance advantage that it can maintain reliability over a long period without being consumed by a surge current.
[0011]
However, even in a thyristor having such an advantage, as its communication speed increases, its electrostatic capacity cannot be ignored. That is, there has been a demand to reduce the capacitance that leads to the deterioration of the quality of communication lines as much as possible. In order to meet this requirement, the capacitance described above is mainly caused by a depletion layer generated at the
[0012]
However, the expansion of the depletion layer described above cannot be simply realized due to the disadvantage that the breakover voltage becomes high.
[0013]
Further, if the entire thyristor is made small, there is a disadvantage that the conduction area is reduced accordingly and the surge withstand capability is also reduced. Therefore, various devices have been made to increase the surge withstand capability as much as possible, but this has limitations.
[0014]
[Problems to be solved by the invention]
An object of the present invention is to further improve the thyristor having a conventional structure, and to reduce the capacitance without largely changing the breakover voltage.
[0015]
[Means for Solving the Problems]
As a means for solving the above-described problems, the present invention provides a first conductive material of a second conductivity type opposite to the semiconductor substrate formed by being exposed on one surface of the first conductive type semiconductor substrate. A region, a second conductive region of a first conductivity type that is exposed in the one surface and formed in the first conductive region, and the other of the semiconductor substrate facing away from the one surface A third conductive region of the second conductivity type formed by being exposed on the surface, and a second conductive type of the second conductivity type formed by being exposed to the one surface and penetrating through the second conductive region. 4 conductive regions, a fifth conductive region of the first conductivity type that is exposed on the one surface and is formed in the vicinity of the edge of the first conductive region, the second conductive region, In a thyristor comprising electrodes formed so as to be in contact with both of the fourth conductive regions And it shall be characterized in that in the vicinity of the electrode and partially overlap or the electrode when the fifth conductive region saw the semiconductor substrate in plan view.
[0016]
In the configuration described above, the portion where the breakover voltage does not form the first conductive region (first N-type
[0017]
Therefore, compared with the conventional structure shown in FIG. 2, the depletion layer can be expanded perpendicular to the electric field direction while the breakover voltage is maintained at the conventional level, and the conduction area can be made almost constant. Become. Therefore, the capacitance can be reduced without sacrificing other characteristics so much.
[0018]
In the above configuration, the present invention may include a plurality of the fourth conductive regions. Also in this configuration, the breakover voltage is mainly determined by the newly added fifth conductive region of the first conductivity type. Therefore, the capacitance can be reduced without sacrificing other characteristics so much.
[0019]
Further, according to the present invention, in the above configuration, the sixth conductive region of the first conductivity type may be formed so as to be exposed on the other surface and to penetrate the third conductive region. In this case, the reverse direction is the same as the forward characteristic of the diode.
[0020]
Furthermore, in the above configuration, the present invention may include a plurality of the sixth conductive regions.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a thyristor according to a first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view showing a thyristor according to a first embodiment of the present invention. In FIG. 1, 1 is a semiconductor substrate conductive region, 2 is a first N-type conductive region, 3 is a second N-type conductive region, 4 is a first P-type conductive region, 10 is a first electrode, 11 is a second electrode, and 21 and 22. 23, 24 are insulators, 30 is a second P-type conductive region, 40 is a first hole-shaped conductive region, 90 is a boundary surface between the first N-type
[0022]
The
[0023]
The first N-type
[0024]
After all the N-type and P-type impurity diffusion steps are completed,
[0025]
The
[0026]
Subsequently, the feature point of the operation of the thyristor according to the first embodiment of the present invention will be described. As shown in FIG. 1, the thyristor according to the first embodiment of the present invention is formed so as to be ignited in the forward direction. That is, in the structure shown in FIG. 1, when a voltage is applied in the forward direction, the portion where the electric field is highest in the semiconductor substrate is the end of the
[0027]
Therefore, the breakover voltage of the thyristor according to the first embodiment of the present invention changes mainly depending on the arrangement of the second P-type conductive region and the distribution of conductivity, and the conductivity of the semiconductor substrate
[0028]
In the thyristor structure according to the prior art shown in FIG. 2, as described above, when a voltage is applied in the forward direction, the junction formed by the first N-type
[0029]
Therefore, in the thyristor according to the first embodiment of the present invention, the greater the resistivity of the semiconductor substrate
[0030]
That is, according to the thyristor structure of the first embodiment of the present invention, the capacitance can be reduced without greatly changing the breakover voltage.
[0031]
A thyristor according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a cross-sectional view showing a thyristor according to the second embodiment of the present invention. In FIG. 4, 1 is a semiconductor substrate conductive region, 2 is a first N-type conductive region, 3 is a second N-type conductive region, 4 is a first P-type conductive region, 10 is a first electrode, 11 is a second electrode, and 21 and 22. , 23 and 24 are insulators, 30 is a second P-type conductive region, 40, 41 and 42 are first hole-shaped conductive regions, 90 is a boundary surface between the first N-type
[0032]
As shown in FIG. 4, the thyristor according to the second embodiment of the present invention has a plurality of first hole-shaped conductive regions, and the basic operation is different from that of the thyristor according to the first embodiment. Absent. Here, the thickness of the insulator was set to about 0.6 μm as two layers of an oxide film and a nitride film. The electrode material has good adhesion to those insulating films.
[0033]
Therefore, in the structure according to the second embodiment of the present invention, the capacitance can be reduced without greatly changing the breakover voltage.
[0034]
In addition, a thyristor according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a sectional view showing a thyristor according to a third embodiment of the present invention. In FIG. 5, 1 is a semiconductor substrate conductive region, 2 is a first N-type conductive region, 3 is a second N-type conductive region, 4 is a first P-type conductive region, 10 is a first electrode, 11 is a second electrode, and 21 and 22. 23, 24 are insulators, 30 is a second P-type conductive region, 40, 41, 42 are first hole-shaped conductive regions, 50, 51, 52 are second hole-shaped conductive regions, and 90 is a first N-type
[0035]
The thyristor according to the third embodiment of the present invention is a so-called reverse conducting thyristor whose reverse characteristic is the forward direction of the diode. The number of the second hole-shaped
[0036]
【The invention's effect】
Thus, according to the present invention, unlike the thyristor according to the conventional structure, the maximum electric field region is in or near the fifth conductive region, and the resistivity of the semiconductor substrate can be determined regardless of the breakover voltage. I can do it. Accordingly, the resistivity of the semiconductor substrate can be increased to expand the depletion layer in the direction of the electric field, and the capacitance can be reduced. Therefore, it becomes easier to realize a thyristor having a smaller electrostatic capacity at the same breakover voltage than the thyristor according to the prior art.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a thyristor according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a thyristor according to the prior art.
3 is a graph showing electrical characteristics in the forward direction of the thyristor shown in FIG. 2;
FIG. 4 is a cross-sectional view showing a thyristor according to a second embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a thyristor according to a third embodiment of the present invention.
[Brief description of symbols]
DESCRIPTION OF
Claims (4)
前記一方の面に露出させると共に前記第1の導電領域内に形成してなる第1導電型の第2の導電領域と、
前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第2導電型の第3の導電領域と、
前記一方の面に露出させると共に前記第2の導電領域を貫通するように形成してなる第2導電型の第4の導電領域と、
前記一方の面に露出させると共に前記第1の導電領域の縁辺部の近傍に形成してなる第1導電型の第5の導電領域と、
前記第2の導電領域及び前記第4の導電領域の双方と接するように形成してなる電極からなるサイリスタにおいて、
前記第5の導電領域が前記半導体基板を平面的に見たときに前記電極と部分的に重なり合うか又は前記電極の近傍にあることを特徴とするサイリスタ。A first conductive region of a second conductivity type opposite to the semiconductor substrate formed by being exposed on one surface of the first conductivity type semiconductor substrate;
A second conductive region of a first conductivity type that is exposed on the one surface and formed in the first conductive region;
A third conductive region of the second conductivity type formed by being exposed on the other surface of the semiconductor substrate facing away from the one surface;
A fourth conductive region of a second conductivity type formed to be exposed on the one surface and penetrate the second conductive region;
A fifth conductive region of a first conductivity type that is exposed on the one surface and formed in the vicinity of an edge of the first conductive region;
In a thyristor comprising an electrode formed so as to be in contact with both the second conductive region and the fourth conductive region,
The thyristor, wherein the fifth conductive region partially overlaps with or is in the vicinity of the electrode when the semiconductor substrate is viewed in plan.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002084249A JP3963751B2 (en) | 2002-03-25 | 2002-03-25 | Thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002084249A JP3963751B2 (en) | 2002-03-25 | 2002-03-25 | Thyristor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282889A JP2003282889A (en) | 2003-10-03 |
JP3963751B2 true JP3963751B2 (en) | 2007-08-22 |
Family
ID=29231689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002084249A Expired - Fee Related JP3963751B2 (en) | 2002-03-25 | 2002-03-25 | Thyristor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3963751B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7146488B2 (en) * | 2018-06-29 | 2022-10-04 | 新電元工業株式会社 | Semiconductor device and its manufacturing method |
JP6937281B2 (en) | 2018-09-14 | 2021-09-22 | 株式会社東芝 | Semiconductor device |
-
2002
- 2002-03-25 JP JP2002084249A patent/JP3963751B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003282889A (en) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101394913B1 (en) | Latch-Up Free Vertical TVS Diode Array Structure Using Trench Isolation | |
US10199482B2 (en) | Apparatus for electrostatic discharge protection | |
US5844280A (en) | Device for protecting a semiconductor circuit | |
JP2006173437A (en) | Semiconductor device | |
US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
JP2000294778A (en) | Semiconductor device | |
JP3963751B2 (en) | Thyristor | |
JP4260414B2 (en) | Thyristor | |
JP3998514B2 (en) | Thyristor | |
JP2003282865A (en) | Thyristor | |
JP4907341B2 (en) | Thyristor | |
JP2004228177A (en) | Semiconductor device and thyristor | |
JP3785375B2 (en) | Bidirectional two-terminal thyristor | |
JP5084084B2 (en) | Bidirectional two-terminal thyristor | |
JP5371165B2 (en) | Bidirectional two-terminal thyristor | |
US20030102505A1 (en) | Overvoltage protection device | |
JP2021150355A (en) | Semiconductor device | |
JPS6335112B2 (en) | ||
JP3998498B2 (en) | Thyristor | |
JP5371164B2 (en) | Bidirectional two-terminal thyristor | |
JP6169908B2 (en) | ESD protection circuit | |
JP2001358302A (en) | Semiconductor device | |
CN116613161A (en) | Semiconductor device and gate driver circuit | |
JPS6332965A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3963751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140601 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |