ITMI992487A1 - Generatore ad impulsi indipendente dalla tensione di alimentazione - Google Patents

Generatore ad impulsi indipendente dalla tensione di alimentazione Download PDF

Info

Publication number
ITMI992487A1
ITMI992487A1 IT1999MI002487A ITMI992487A ITMI992487A1 IT MI992487 A1 ITMI992487 A1 IT MI992487A1 IT 1999MI002487 A IT1999MI002487 A IT 1999MI002487A IT MI992487 A ITMI992487 A IT MI992487A IT MI992487 A1 ITMI992487 A1 IT MI992487A1
Authority
IT
Italy
Prior art keywords
terminal
pulse generator
load
gate
transistor
Prior art date
Application number
IT1999MI002487A
Other languages
English (en)
Inventor
Lorenzo Bedarida
Simone Bartoli
Luigi Bettini
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT1999MI002487A priority Critical patent/IT1314090B1/it
Publication of ITMI992487A0 publication Critical patent/ITMI992487A0/it
Priority to US09/721,502 priority patent/US6353350B1/en
Publication of ITMI992487A1 publication Critical patent/ITMI992487A1/it
Application granted granted Critical
Publication of IT1314090B1 publication Critical patent/IT1314090B1/it

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/355—Monostable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Testing Relating To Insulation (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

Titolo: "Generatore ad impulsi indipendente dalla tensione di alimentazione."
DESCRIZIONE
Campo di applicazione
La presente invenzione fa riferimento ad un generatore ad impulsi indipendente dalla tensione di alimentazione.
Più specificatamente l’invenzione si riferisce ad un generatore di impulsi del tipo comprendente almeno uno specchio di corrente, inserito tra un primo ed un secondo riferimento di tensione, e collegato ad almeno un terminale di innesco ricevente un segnale di innesco di tipo impulsivo, e ad un terminale di carico ricevente un segnale di carico, nonché ad un terminale di uscita che fornisce un segnale di uscita.
L'invenzione riguarda in particolare, ma non esclusivamente, un generatore ad impulsi indipendente dalla tensione di alimentazione per memore non volatili a semiconduttore e la descrizione che segue è fatta con riferimento a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.
Arte nota
Come è ben noto, nelle memorie non volatili a semiconduttore, un segnale di temporizzazione [timing] viene introdotto per controllare il funzionamento dell'amplificatore di rilevamento [sense amplifìer].
In particolare, è opportuno che la lunghezza dell'impulso di temporizzazione corrisponda idealmente alla durata del tempo di salita delle linee di parola o righe WL [word line] o delle linee di bit BL [bit line], che compongono la memoria stessa. In tal modo, infatti, l'inizio delle fasi di rilevamento avviene nelle condizioni di polarizzazione corretta della cella di memoria.
Nella maggior parte delle memorie il tempo di salita delle righe WL presenta una dipendenza dominante legata a resistenze interne alla struttura di memoria, risultando invece influenzato in maniera irrilevante dalle variazioni del valore della tensione di alimentazione Vdd, poiché il driver di riga è controllato da una tensione fissa generata internamente ed indipendente dalla tensione di alimentazione Vdd.
Sono noti circuiti per generare segnali di temporizzazione di tipo impulsivo la cui lunghezza risulta dipendente sia dalla temperatura di funzionamento T sia dalla tensione di alimentazione Vdd, oppure dalla sola temperatura di funzionamento T o dalla sola tensione di alimentazione Vdd.
La Figura 1A mostra in maniera schematica una catena asimmetrica di ritardo 1 comandata da un segnale di ingresso START-OF-READ1 di tipo impulsivo, illustrato in Figura 1B e generante un segnale di uscita OUT1 dipendente dalla temperatura di funzionamento T e dalla tensione di alimentazione Vdd, come illustrato in Figura 1C.
In particolare, la catena asimmetrica di ritardo 1 comprende una cascata di invertitori 2a, 2b,...2n, inseriti tra un primo riferimento di tensione di alimentazione Vdd ed un secondo riferimento di tensione, in particolare una massa GND. La catena asimmetrica di ritardo 1 presenta inoltre un nodo baricentrico NB1, collegato alla massa GND tramite un condensatore di scarica CSI.
Inoltre, la catena asimmetrica di ritardo 1 comprende almeno una coppia di invertitori 2k-l e 2k di tipo resistivo, collegati a detto nodo baricentrico NB1.
Questo circuito di tipo noto presenta fondamentalmente due svantaggi:
il segnale di uscita OUT1 risulta dipendente dal valore della tensione di alimentazione Vdd;
- la dipendenza del funzionamento del circuito dalla temperatura di funzionamento T non corrisponde alla dipendenza dalla temperatura delle righe WL.
In maniera analoga, nelle Figure 2A, 2B e 2C sono mostrati rispettivamente una catena asimmetrica di ritardo potenziata 3 ed i relativi segnali di ingresso START-OF-READ2 ed uscita OUT2.
In particolare, la catena asimmetrica di ritardo potenziata 3 comprende una cascata di invertitori 4a, 4b,...4n, inseriti tra il riferimento di tensione di alimentazione Vdd e la massa GND, ed è stata ottenuta modificando la catena asimmetrica di ritardo 1 mediante l'inserimento di un riferimento interno di tensione di alimentazione regolata 5, atto ad alimentare una coppia di invertitori resistivi 4k-l e 4k, collegati ad un nodo baricentrico NB2, a sua volta collegato alla massa GND mediante un condensatore di scarica CS2.
E' opportuno notare che tale tensione regolata 5 è la stessa tensione utilizzata dal driver di riga.
Il segnale di uscita OUT2 ottenuto mediante la catena asimmetrica di ritardo potenziata 3 risulta indipendente dalla tensione di alimentazione Vdd, ma dipendente dalla temperatura di funzionamento T.
Ancorché rispondente allo scopo, anche questa soluzione non è esente da inconvenienti, in particolare:
la dipendenza del funzionamento del circuito dalla temperatura di funzionamento T non corrisponde alla dipendenza dalla temperatura delle righe WL;
il riferimento interno di tensione regolata 5 comporta un aumento di consumo di corrente rispetto ad una pompa di carica che la genera.
In particolare, in presenza di alte tensioni di alimentazione Vdd e bassa temperatura, i circuiti noti illustrati risultano troppo veloci e fanno scattare il sense amplifier prima che la riga WL sia polarizzata in maniera corretta, mentre in presenza di basse tensioni di alimentazione Vdd ed alta temperatura risultano troppo lenti, facendo scattare in ritardo il sense amplifier.
Sono inoltre noti circuiti impieganti righe di ridondanza [dummy lines] per simulare il comportamento delle righe di memoria da pilotare.
Il problema tecnico che sta alla base della presente invenzione è quello di escogitare un generatore di impulsi indipendente dalla temperatura, avente caratteristiche strutturali e funzionali tali da consentire di superare le limitazioni e gli inconvenienti che tuttora affliggono i generatori realizzati secondo l'arte nota.
Sommario dell'invenzione
L'idea di soluzione che sta alla base della presente invenzione è quella di generare un impulso avente lunghezza indipendente dalla tensione di alimentazione ed un coefficiente di temperatura in grado di seguire il tempo di salita delle linee di parola, sincronizzato con il fronte di discesa di un segnale di innesco.
Sulla base di tale idea di soluzione il problema tecnico è risolto da un generatore di impulsi del tipo precedentemente indicato e definito dalla parte caratterizzante della rivendicazione 1.
Le caratteristiche ed i vantaggi del generatore secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.
Breve descrizione dei disegni
In tali disegni:
le Figure 1A-1C mostrano rispettivamente una catena asimmetrica di ritardo secondo l'arte nota ed i relativi segnali di ingresso ed uscita;
- le Figure 2A-2C mostrano rispettivamente una catena asimmetrica di ritardo potenziata secondo l’arte nota ed i relativi segnali ' dì ingresso ed uscita;
le Figure 3A-3E mostrano rispettivamente un generatore di impulsi secondo l'invenzione ed i relativi segnali di innesco, controllo, carico ed uscita;
le Figure 4A-4D mostrano rispettivamente una variante di realizzazione del generatore di impulsi secondo l'invenzione ed i relativi segnali di innesco, carico ed uscita.
Descrizione dettagliata
Con riferimento a tali figure, con 6 è globalmente e complessivamente indicato un generatore di impulsi secondo l'invenzione.
Il generatore di impulsi 6 comprende uno specchio di corrente 7, inserito tra un primo riferimento di tensione di alimentazione Vdd ed un secondo riferimento di tensione, in particolare una massa GND.
Lo specchio di corrente 7 è inoltre collegato ad un terminale di riferimento Tref e ad un terminale di carico Tload, riceventi rispettivamente un segnale di riferimento Vref ed un segnale di carico Vload.
In particolare, in una forma di realizzazione del generatore di impulsi 6 secondo l'invenzione, il segnale di riferimento viene generato mediante un circuito di band-gap.
Il generatore di impulsi 6 comprende inoltre un primo MI ed un secondo transistore MOS M2 di tipo conduttivo, avente i terminali di gate collegati tra loro ed al terminale di riferimento Tref, mentre detto specchio di corrente 7 comprende un terzo M3 ed un quarto transistore di specchio MOS M4 inseriti rispettivamente tra detti primo MI e secondo transistore conduttivi M2 ed il riferimento di tensione di alimentazione Vdd ed aventi i terminali di gate in comune a formare un nodo circuitale interno XI, a sua volta collegato al riferimento di tensione di riferimento Vdd mediante un quinto transistore MOS M5 di retroazione.
Inoltre, detto primo transistore conduttivo MI è collegato alla massa GND, mediante un circuito di regolazione 8 collegato in retroazione al terminale di uscita Tout, mentre detto secondo transistore conduttivo M2 è collegato al terminale di carico Tload, ed è collegato alla massa GND mediante un condensatore C 1.
In particolare detto circuito di regolazione 8 comprendente la serie di un elemento resistivo RI e di un sesto transistore MOS M6 di regolazione avente il terminale di gate collegato al terminale di uscita Tout.
Infine, è opportuno precisare che il transistore M3 è collegato a diodo ed è un transistore di tipo P, così come i transistori M4 ed M5, mentre il sesto transistore M6 è di tipo N.
II secondo transistore conduttivo M2 ed il quarto transistore di specchio M4 sono collegati tra loro e ad un nodo circuitale interno di controllo Xcomp, su cui è presente un segnale di controllo COMP. Tale nodo circuitale interno di controllo Xcomp è a sua volta collegato ad un ingresso di una porta logica d'uscita PL1, avente un ulteriore ingresso collegato ad un terminale di innesco Tstart, ricevente un segnale di innesco START-OF-READ, nonché un terminale di uscita Tout fornente un segnale di uscita OUT.
Inoltre, detto è collegato alla massa GND tramite un settimo transistore M7 di polarizzazione inferiore avente il terminale di gate pilotato dal segnale di innesco START-OF-READ, e collegato al riferimento di tensione di alimentazione Vdd tramite un ulteriore ottavo transistore M8 di polarizzazione superiore avente il terminale di gate pilotato dal segnale di uscita OUT.
Infine, il generatore di impulsi 6 comprende un circuito di carico 9, inserito tra il riferimento di tensione di alimentazione Vdd e la massa GND e collegato in uscita al terminale di carico TIoad. Il circuito di carico 9 comprende la serie di un primo transistore di carico M9, di tipo PMOS resistivo, inserito tra il riferimento di alimentazione Vdd ed il terminale di CELTICO TIoad, nonché un secondo transistore di carico MIO, di tipo NMOS, inserito tra il terminale di carico TIoad e la massa GND.
I generatori M9 ed MIO di carico presentano rispettivi terminali di gate collegati al segnale di uscita OUT ed al segnale di innesco START-OF-READ.
Infine, è opportuno notare che anche i terminali di gate dei transistori M5, M6 ed M8 sono pilotati in retroazione medÌEinte il segnale di uscita OUT.
Viene ora descritto il funzionamento del generatore di impulsi 6 secondo l'invenzione, che risulta essenzialmente basato sul seguente principio di funzionamento:
- quando il segnale di innesco START-OF-READ è costantemente basso, sia il segnale di carico LO AD, presente sul terminale di carico TIoad, sia il segnale di controllo COMP, presente sul nodo circuitale interno di controllo Xcomp, sono portati al valore della tensione di alimentazione Vdd.
In questa condizione, lo specchio di corrente 7 risulta spento e non si ha consumo di potenza durante il funzionamento in corrente continua DC.
quando il segnale di innesco START-OF-READ si porta ad un valore logico alto, sia il segnale di controllo COMP sia il segnale di carico LOAD sono portati verso il basso, verso il valore della massa GND.
In questa condizione, i transistori M3 ed M4 sono nella loro condizione resistiva ed il valore del segnale di uscita OUT rimane basso.
quando il segnale di innesco START-OF-READ si riporta ad un valore logico alto, il segnale di uscita OUT si porta ad un valore alto ed accende lo specchio di corrente 7.
Dal momento che i transistori M5 ed M6 sono molto conduttivi, la corrente che percorre lo specchio di corrente 7 è determinata dalla seguente formula:
I = (Vref-Vth)/r
essendo:
Vref: il valore della tensione di riferimento
Vth: il valore della tensione di soglia dei transistori NMOS M5 ed M6; e
r: il valore della resistenza equivalente di tali transistori M5 ed M6.
Se il segnale di carico LOAD è inferiore alla differenza tra la tensione di riferimento Vref e della tensione di soglia Vth, il terminale di carico Tload ed il nodo circuitale interno di controllo Xcomp vengono trascinati dai transistori MI ed M2, aventi i terminali di gate collegati alla tensione di riferimento Vref, fino a che il valore di LOAD raggiunge il valore Vref-Vth.
E' opportuno notare che, vantaggiosamente secondo l'invenzione, tale condizione viene soddisfatta dal generatore di impulsi 6 dopo un tempo pari a:
tload = c* (Vref- Vth) /( (Vref- Vth)/r) = r*c
essendo c il valore del condensatore Cl.
A questo punto, il segnale di controllo COMP non è più "tirato" dal segnale di carico LOAD, tutta la corrente portata dallo specchio di corrente 7 innalzando quindi il valore del segnale di controllo COMP.
Il valore della tensione corrispondente al segnale di controllo COMP raggiunge quindi velocemente il valore limite di innesco della porta logica NOR PL1: il segnale di uscita OUT va basso e lo specchio di corrente 7 si spegne, entrambi i segnali COMP e LOAD essendo mantenuti al valore della tensione di alimentazione Vdd tramite i transistori M3 ed M4.
Il generatore di impulsi 6 è quindi in grado di generare un nuovo impulso senza consumo in corrente continua DC, dalla tensione di riferimento Vref non essendo derivata alcuna corrente di consumo.
La lunghezza dell'impulso di uscita risulta quindi indipendente dalla tensione di alimentazione Vdd ed è in particolare pari a r*c (come illustrato in precedenza).
Se l'elemento resistivo RI del circuito di regolazione 8 e la riga WL di memoria presentano la stessa dipendenza dalla temperatura, si ottiene un generatore di impulsi 6 indipendente dalla tensione di alimentazione Vdd e con una dipendenza in temperatura corrispondente a quella della riga WL.
In Figura 4A è mostrata una variante del generatore di impulsi 6 secondo l'invenzione, complessivamente indicata con 6', atto ad ottenere un segnale impulsivo indipendente dalla tensione di alimentazione senza utilizzare una tensione di riferimento. Nelle Figure 4B-D sono mostrati i corrispondenti segnali di innesco, di carico e di uscita.
Il generatore di impulsi 6' comprende un solo transistore MOS MI di tipo conduttivo, inserito tra lo specchio di corrente 7 ed il circuito di regolazione 8.
Il terminale di carico Tload è collegato direttamente al nodo circuitale interno di controllo Xcomp, a sua volta collegato alla porta logica d'uscita PL1 tramite la serie di una ulteriore porta logica intermedia PL2 e di un primo invertitore logico INVI. La porta logica intermedia PL2 presenta un terminale di ingresso collegato al nodo circuitale interno di controllo Xcomp, un ulteriore terminale di ingresso collegato al riferimento di tensione di alimentazione Vdd ed un terminale di uscita collegato all'invertitore INVI, a sua volta collegato in uscita ad un terminale di ingresso della porta logica di uscita PL1.
Vantaggiosamente secondo l'invenzione, la porta logica di uscita PL1 è collegata in uscita ad un secondo invertitore logico INV2, il quale fornisce su un terminale di uscita negato Toutn un segnale di uscita negato OUTn.
Inoltre, il generatore di impulsi 6' comprende una ulteriore porta logica di retroazione PL3, avente un terminale di ingresso collegato ad un nodo intermedio X2 fra il transistore MI e l'elemento resistivo RI del circuito di regolazione 8, un ulteriore terminale di ingresso ricevente il segnale di uscita negato OUTn ed un terminale di uscita collegato al terminale di gate di detto transistore M 1.
Il generatore di impulsi 6’ è completato dal circuito di carico 9, comprendente un primo M9 ed un secondo transistore di carico MIO inseriti tra il riferimento di tensione di alimentazione Vdd e la massa GND e comandati rispettivamente dal segnale di uscita OUT e dal segnale di innesco START-OF-READ.
Viene ora descritto il funzionamento della variante di realizzazione 6' del generatore di impulsi secondo l'invenzione, che risulta essenzialmente basato sul seguente principio di funzionamento:
quando il segnale di innesco START-OF-READ è costantemente basso, il segnale di carico LOAD, presente sul terminale di carico Tload, è portato al valore della tensione di alimentazione Vdd.
In questa condizione, lo specchio di corrente 7 risulta spento e non si ha consumo di potenza durante il funzionamento in corrente continua DC.
- quando il segnale di innesco START-OF-READ si porta ad un valore logico alto, il segnale di carico LOAD è portato verso il basso, verso il valore della massa GND.
In questa condizione, i transistori M3 ed M4 sono nella loro condizione resistiva ed il valore del segnale di uscita OUT rimane basso.
- quando il segnale di innesco START-OF-READ si riporta ad un valore logico alto, il segnale di uscita OUT si porta ad un valore alto ed accende lo specchio di corrente 7.
In questa condizione, la porta logica di retroazione PL3 polarizza l'elemento resistivo RI del circuito di regolazione 8 ad un valore di tensione pari alla tensione di soglia della porta PL3, a patto che il guadagno ad anello aperto del sistema retroazionato sia sufficientemente alto.
La corrente che percorre lo specchio di corrente 7 è determinata dalla seguente formula:
I = (Vnandth) /r
essendo:
Vnandth: il valore della tensione di soglia della porta logica di retroazione PL3
r: il valore della resistenza RI.
II terminale di carico Tload viene quindi caricato dallo specchio di corrente 7 fino a che il segnale di carico LOAD raggiunge il valore di tensione di soglia Vnandth della porta logica PL3, vale a dire dopo un intervallo di tempo pari a:
tload' = c*Vnandth/(Vnandth/r) = r*c
E' opportuno notare che, per ottenere tale risultato occorre che le porte logiche PL2 e PL3 presentino lo stesso valore di tensione di soglia Vnandth.
A questo punto, il segnale di uscita OUT va basso e lo specchio di corrente 7 si spegne, il segnale di carico LOAD essendo tenuto al valore della tensione di alimentazione Vdd tramite i transistori M3 ed M4.
Il generatore di impulsi 6' è quindi in grado di generare un nuovo impulso senza consumo in corrente continua DC, dalla tensione di riferimento Vref non essendo derivata alcuna corrente di consumo.
Analogamente a quanto riportato in precedenza per il generatore di impulsi 6 secondo l'invenzione, la lunghezza deirimpulso di uscita risulta quindi indipendente dalla tensione di alimentazione Vdd ed è in particolare pari a r*c.
Se l'elemento resistivo RI del circuito di regolazione 8 e la riga WL di memoria presentano la stessa dipendenza dalla temperatura, si ottiene un generatore di impulsi 6’ indipendente dalla tensione di alimentazione Vdd ed avente una dipendenza in temperatura corrispondente a quella della riga WL.

Claims (13)

  1. RIVENDICAZIONI 1. Generatore di impulsi (6, 6') del tipo comprendente almeno uno specchio di corrente (7), inserito tra un primo (Vdd) ed un secondo riferimento di tensione (GND), e collegato ad almeno un terminale di innesco (Tstart) ricevente un segnale di innesco (START-OF-READ) di tipo impulsivo, e ad un terminale di carico (Tload) ricevente un segnale di carico (LO AD), nonché ad un terminale di uscita (Tout) che fornisce un segnale di uscita (OUT), caratterizzato dal fatto di comprendere ulteriormente: - almeno una porta logica (PL1) avente un terminale di ingresso collegato ad un nodo circuitale interno di controllo (Xcomp) dello specchio di corrente (7) ed un ulteriore terminale di ingresso ricevente detto segnale di innesco (START-OF-READ), nonché un terminale di uscita collegato al terminale di uscita (Tout) del generatore di impulsi (6); almeno un circuito di regolazione (8) inserito tra detto specchio di corrente (7) ed il secondo riferimento di tensione (GND) e collegato in retroazione al terminale di uscita (Tout); e almeno un transistore di tipo conduttivo (MI) inserito tra lo specchio di corrente (7) ed il circuito di regolazione (8), detto terminale di uscita (Tout) del generatore di impulsi (6) essendo atto a fornire un segnale di uscita (OUT) di tipo impulsivo ritardato indipendente dalla tensione di alimentazione (Vdd) ed avente una dipendenza dalla temperatura uguale a quella del circuito di regolazione (8).
  2. 2. Generatore di impulsi (6, 6') secondo la rivendicazione 1, caratterizzato dal fatto che detto specchio di corrente (7) comprende un una coppia di transistori (M3, M4) di specchio collegati al primo riferimento di tensione (Vdd) ed aventi i terminali di gate in comune a formare un nodo circuitale interno (XI), a sua volta collegato al primo riferimento di tensione (Vdd) mediante un ulteriore transistore di retroazione (M5) avente il terminale di gate collegato in retroazione al terminale uscita (Tout) del generatore di impulsi (6, 6').
  3. 3. Generatore di impulsi (6, 6') secondo la rivendicazione 1, caratterizzato dal fatto che detto circuito di regolazione (8) comprende la serie di un elemento resistivo (RI) e di un transistore di regolazione (M6) avente il terminale di gate collegato al terminale di uscita (Tout) del generatore di impulsi (6, 6').
  4. 4. Generatore di impulsi (6, 6') secondo la rivendicazione 3, caratterizzato dal fatto che detto elemento resistivo (RI) del circuito di regolazione (8) presenta una dipendenza dalla temperatura che replica la dipendenza in temperatura di una riga di memoria (WL).
  5. 5. Generatore di impulsi (6, 6') secondo la rivendicazione 1, caratterizzato dal fatto che detto terminale di carico (Tload) è collegato a detto secondo riferimento di tensione (GND) mediante un condensatore (Cl).
  6. 6. Generatore di impulsi (6, 6') secondo la rivendicazione 1, caratterizzato dal fatto che detto nodo circuitale interno di controllo (Xcomp) è collegato al secondo riferimento di tensione (GND) tramite un transistore di polarizzazione inferiore (M7) avente il terminale di gate collegato al terminale di innesco (Tstart), nonché al primo riferimento di tensione (Vdd) tramite un ulteriore transistore di polarizzazione superiore (M8) avente il terminale di gate collegato in retroazione al terminale di uscita (Tout) .
  7. 7. Generatore di impulsi (6, 6') secondo la rivendicazione 1, caratterizzato dal fatto di comprendere un circuito di carico (9), inserito tra il primo (Vdd) ed il secondo riferimento di tensione (GND) e collegato in uscita al terminale di carico (Tload).
  8. 8. Generatore di impulsi (6, 6') secondo la rivendicazione 7, caratterizzato dal fatto che detto circuito di carico (9) comprende la serie di un primo transistore di carico (M9), inserito tra il primo riferimento di tensione (Vdd) ed il terminale di carico (Tload), nonché un secondo transistore di carico (MIO), inserito tra il terminale di carico (Tload) ed il secondo riferimento di tensione (GND), detti generatori di carico (M9, MIO) avendo rispettivi terminali di gate collegati rispettivamente al terminale di uscita (Tout) ed al terminale di innesco (Tstart).
  9. 9. Generatore di impulsi (6’) secondo la rivendicazione 1, caratterizzato dal fatto di comprendere inoltre un secondo transistore conduttivo (M2) inserito tra lo specchio di corrente (7) ed il terminale di carico (Tload) ed avente il terminale di gate collegato al terminale di gate di detto primo transistore conduttivo (MI) ed al terminale di riferimento (Tref).
  10. 10. Generatore di impulsi (6') secondo la rivendicazione 1, caratterizzato dal fatto di comprendere ulteriormente una ulteriore porta logica intermedia (PL2) ed un primo invertitore logico (INVI), inseriti in serie tra loro tra il nodo circuitale interno di controllo (Xcomp) e detta porta logica (PL1).
  11. 11. Generatore di impulsi (6’) secondo la rivendicazione 10, caratterizzato dal fatto che detta porta logica intermedia (PL2) presenta un terminale di ingresso collegato al nodo circuitale interno di controllo (Xcomp) ed un ulteriore terminale di ingresso collegato al primo riferimento di tensione di alimentazione (Vdd).
  12. 12. Generatore di impulsi (6') secondo la rivendicazione 10, caratterizzato dal fatto di comprendere un secondo invertitore logico (INV2), inserito tra detta porta logica (PL1) ed un terminale di uscita negato (Toutn) su cui viene fornito un segnale di uscita negato (OUTn).
  13. 13. Generatore di impulsi (6') secondo la rivendicazione 10, caratterizzato dal fatto di comprendere ulteriormente una porta logica di retroazione (PL3), avente un terminale di ingresso collegato ad un nodo intermedio (X2) fra il transistore conduttivo (MI) ed il circuito di regolazione (8), un ulteriore terminale di ingresso ricevente un segnale di uscita negato (OUTn) ed un terminale di uscita collegato al terminale di gate di detto transistore conduttivo (MI).
IT1999MI002487A 1999-11-26 1999-11-26 Generatore ad impulsi indipendente dalla tensione di alimentazione. IT1314090B1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT1999MI002487A IT1314090B1 (it) 1999-11-26 1999-11-26 Generatore ad impulsi indipendente dalla tensione di alimentazione.
US09/721,502 US6353350B1 (en) 1999-11-26 2000-11-22 Pulse generator independent of supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT1999MI002487A IT1314090B1 (it) 1999-11-26 1999-11-26 Generatore ad impulsi indipendente dalla tensione di alimentazione.

Publications (3)

Publication Number Publication Date
ITMI992487A0 ITMI992487A0 (it) 1999-11-26
ITMI992487A1 true ITMI992487A1 (it) 2001-05-26
IT1314090B1 IT1314090B1 (it) 2002-12-04

Family

ID=11384041

Family Applications (1)

Application Number Title Priority Date Filing Date
IT1999MI002487A IT1314090B1 (it) 1999-11-26 1999-11-26 Generatore ad impulsi indipendente dalla tensione di alimentazione.

Country Status (2)

Country Link
US (1) US6353350B1 (it)
IT (1) IT1314090B1 (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2838840B1 (fr) * 2002-04-23 2005-04-01 St Microelectronics Sa Comparateur de tension d'alimentation
EP1418589A1 (en) * 2002-11-06 2004-05-12 STMicroelectronics S.r.l. Method and device for timing random reading of a memory device
US7005913B2 (en) * 2003-09-26 2006-02-28 Arm Physical Ip, Inc. I/O buffer with wide range voltage translator
US7414891B2 (en) * 2007-01-04 2008-08-19 Atmel Corporation Erase verify method for NAND-type flash memories

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control
DE4312117C1 (de) * 1993-04-14 1994-04-14 Texas Instruments Deutschland Bandabstands-Referenzspannungsquelle
US5640681A (en) * 1993-11-10 1997-06-17 Motorola, Inc. Boot-strapped cascode current mirror
EP0760555B9 (en) * 1995-08-31 2005-05-04 STMicroelectronics S.r.l. Current generator circuit having a wide frequency response

Also Published As

Publication number Publication date
IT1314090B1 (it) 2002-12-04
ITMI992487A0 (it) 1999-11-26
US6353350B1 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
EP0254212B1 (en) Mos semiconductor circuit
US6788567B2 (en) Data holding device and data holding method
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
JP3026474B2 (ja) 半導体集積回路
KR101167408B1 (ko) 오실레이터
JP2868727B2 (ja) 半導体装置のパワーアップリセット信号発生回路
TWI427906B (zh) 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器
US7746135B2 (en) Wake-up circuit
US7038967B2 (en) Semiconductor apparatus capable of performing refresh control
Jeyasingh et al. Adaptive keeper design for dynamic logic circuits using rate sensing technique
JP4263818B2 (ja) 半導体集積回路
US9959915B2 (en) Voltage generator to compensate for process corner and temperature variations
JP4459043B2 (ja) 半導体素子のオシレータ回路
US20040108521A1 (en) Temperature adaptive refresh clock generator for refresh operation
ITMI992487A1 (it) Generatore ad impulsi indipendente dalla tensione di alimentazione
JP2002111466A (ja) 半導体集積回路
US7084684B2 (en) Delay stage insensitive to operating voltage and delay circuit including the same
KR100560298B1 (ko) 공정조건 또는 전압변동에 관계없이 일정한 지연양을가지는 지연회로 및 그를 이용한 펄스생성회로
TW200301905A (en) Sense amplifier driver circuits configured to track changes in memory cell pass transistor characteristics
US6346841B2 (en) Pulse generator
KR100366742B1 (ko) 외부 클럭 신호와 내부 클럭 신호를 동기화시키는아날로그 동기 회로
JP3687482B2 (ja) パワーオンリセット回路
CN108564979B (zh) 单端读取电路
US6380779B1 (en) Edge-triggered, self-resetting pulse generator
KR100668739B1 (ko) 오실레이터 회로