ITMI20081632A1 - Circuito di rilevazione di corrente per applicazioni pwm con modulazione a larghezza d'impulso e relativo processo - Google Patents
Circuito di rilevazione di corrente per applicazioni pwm con modulazione a larghezza d'impulso e relativo processo Download PDFInfo
- Publication number
- ITMI20081632A1 ITMI20081632A1 IT001632A ITMI20081632A ITMI20081632A1 IT MI20081632 A1 ITMI20081632 A1 IT MI20081632A1 IT 001632 A IT001632 A IT 001632A IT MI20081632 A ITMI20081632 A IT MI20081632A IT MI20081632 A1 ITMI20081632 A1 IT MI20081632A1
- Authority
- IT
- Italy
- Prior art keywords
- transistor
- transconductance amplifier
- detection circuit
- amplifier
- block
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title claims description 95
- 238000000034 method Methods 0.000 title claims description 16
- 230000008569 process Effects 0.000 title claims description 13
- 238000004804 winding Methods 0.000 claims description 10
- 238000005192 partition Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 3
- 101100087418 Arabidopsis thaliana RH21 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100087420 Arabidopsis thaliana RH22 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
DESCRIZIONE
Campo di applicazione
La presente invenzione si riferisce ad un circuito di rilevazione di corrente per applicazioni PWM con modulazione di corrente a larghezza d’impulso.
Più specificatamente, la presente invenzione fa riferimento ad un circuito di rilevazione di una corrente comprendente un primo ed un secondo terminale d’ingresso, rispettivamente collegati alle estremità di una resistenza di sensing Rs, ed un terminale d’uscita Out, atto a pilotare in retroazione la corrente che fluisce in dette applicazioni. Il circuito di rilevazione comprende un blocco d’ingresso avente un primo amplificatore a transconduttanza alimentato da una tensione di alimentazione ed interposto tra il primo ed il secondo terminale d’ingresso ed un primo ed un secondo nodo circuitale interno, un blocco amplificatore avente un amplificatore operazionale collegato ad un terminale di massa ed accoppiato a detti primo e secondo nodo circuitale interno e al terminale d’uscita del circuito di rilevazione, ed un blocco di retroazione avente un secondo amplificatore a transconduttanza, alimentato dalla tensione di alimentazione ed accoppiato al terminale d’uscita ed al primo ed al secondo nodo circuitale interno.
L’invenzione riguarda in particolare ma non esclusivamente un circuito di rilevazione di una corrente che fluisce in una resistenza sensing Rs associata agli avvolgimenti di un motore elettrico del tipo Voice Coil e la descrizione à ̈ fatta con riferimento a questo campo di applicazione per il solo scopo di semplificarne l’esposizione. L’invenzione si riferisce altresì ad un processo per rilevare una corrente per applicazioni PWM con modalità a larghezza d’impulso.
Arte nota
Come à ̈ noto, circuiti di rilevazione di una corrente sono utilizzati in molteplici applicazioni elettroniche e ad esempio sono impiegati nei motori Voice Coil ed in particolare nei dispositivi di controllo a loop di corrente per il pilotaggio degli avvolgimenti di tali motori.
Tali dispositivi di controllo comprendono, normalmente, almeno un circuito di rilevazione di corrente, chiamato anche amplificatore di sense, il quale rileva una corrente che fluisce in una opportuna resistenza di sensing associata agli avvolgimenti del motore, e pilota in retroazione gli avvolgimenti stessi.
Ai motori Voice Coil sono richieste prestazioni elevate soprattutto ad alte frequenze di lavoro unitamente a consumi di potenza ridotti.
Per ridurre i consumi di potenza, in tali applicazioni, à ̈ richiesto di pilotare gli avvolgimenti del motore mediante una commutazione alternata della corrente da una modalità standard lineare ad una modalità con modulazione a larghezza di impulsi o PWM (Pulse Width Modulation).
In particolare, la modalità standard à ̈ impiegata quando gli avvolgimenti richiedono correnti a ridotta intensità , mentre si ha una commutazione in modalità PWM quando sono richieste correnti ad elevata intensità .
Ad esempio, in applicazioni dove à ̈ prevista la lettura di dati memorizzati in supporti di memorizzazione, quali ad esempio Hard Disk Drive, à ̈ richiesto di modulare la corrente in modalità PWM durante le cosiddette operazioni di ricerca di traccia o profilo nel supporto (track seek trajectory), commutando in modalità standard lineare durante le operazioni di inseguimento di traccia (track following current).
Un parametro che può limitare le prestazioni del dispositivo di controllo a loop di corrente, in applicazioni con modulazioni di corrente a larghezza d’impulsi, à ̈ il rapporto di reiezione di modo comune o CMRR.
Infatti, come noto, una bassa reiezione al modo comune introduce un segnale aggiuntivo nel feedback di corrente dipendente dal valore di tensione del modo comune di ingresso ed inoltre, alle alte frequenze di lavoro il parametro CMRR potrebbe ridurre il margine di fase della banda passante del dispositivo stesso compromettendone le prestazioni.
In particolare, per evitare che la tensione di uscita del dispositivo di controllo al loop di corrente influenzi, interferendo o limitando, la corrente negli avvolgimenti del motore, Ã ̈ necessario che tale tensione di uscita risulti indipendente dalla tensione di modo comune in ingresso al circuito di rilevazione di corrente.
In tali applicazioni, il dispositivo di controllo a loop di corrente ed ancor più in particolare il circuito di rilevazione di corrente deve presentare un offset d’ingresso il più basso possibile.
Il circuito di rilevazione di corrente, nella soluzione classica, comprende amplificatori differenziali standard e strutture del tipo Gm/Gm.
Uno schema noto di un amplificatore differenziale utilizzato in un circuito di rilevazione di corrente per applicazioni a motori Voice Coil à ̈ illustrato nella figura 1, complessivamente e schematicamente indicato con 10. Il circuito 10 di rilevazione comprende in particolare un amplificatore operazione OP e quattro resistenze Ri i=1 .4, le quali definiscono un guadagno deH’amplifìcatore operazionale OP.
L’amplificatore operazione OP à ̈ collegato ad un terminale, posto ad una tensione di alimentazione Vcc, ed un terminale di massa Gnd, posto alla tensione di massa, ed ha un primo terminale di ingresso II, in particolare, invertente (-), connesso ad un primo terminale INI di ingresso tramite una prima resistenza RI, un secondo terminale di ingresso 12, in particolare non invertente (+), connesso ad un secondo terminale IN2 di ingresso, tramite una seconda resistenza R2 ed un terminale di uscita Out dove à ̈ generato un segnale di tensione di uscita Vout qualora una tensione differenziale Vdiff di ingresso à ̈ applicata a tali primo INI e secondo terminale IN2 di ingresso.
II circuito 10 di rilevazione comprende una terza resistenza R3 connesso in retroazione tra il terminale di uscita Out ed il primo terminale di ingresso II invertente dell’amplificatore operazionale OP, nonché una quarta resistenza R4 inserita tra il secondo terminale di ingresso 12 non invertente dell’amplificatore operazione OP ed un terminale TR di riferimento ricevente una tensione di riferimento Vref.
Pur vantaggiosa, questa realizzazione del circuito di rilevazione di corrente per applicazioni del tipo sopra indicate presenta alcune limitazioni legate, in particolare, al parametro CMRR che risulta influenzato dal valore delle resistenze connesse all’amplificatore operazionale OP.
Infatti, considerando una tensione di modo comune ai terminali di ingresso, INI e IN2 di valore simile alla tensione di riferimento Vref , la corrente che fluisce attraverso la terza resistenza R3 di retroazione à ̈ bassa e quindi la tensione Vout di uscita, generata al terminale di uscita Out, rimane pressoché uguale ad un valore atteso, in particolare il valore di tensione di riferimento Vref.
Tuttavia, aumentando il valore della tensione di modo comune di ingresso al valore di tensione di alimentazione Vcc, pari ad esempio a circa 12V, in presenza di un disaccoppiamento (mismatch) delle resistenze R1-R4, una corrente fluisce nella terza resistenza R3 di retroazione e la tensione Vout di uscita aumenta rispetto al valore di tensione di riferimento Vref, determinando quindi un segnale di uscita Vout pur essendo in presenza di un segnale di ingresso differenziale Vdiff uguale a zero.
Nell’esempio di figura 1 del circuito 10 di rilevazione, il peggior valore del parametro CMRR dovuto all’accoppiamento delle resistenze R1-R4, senza considerare alcun contributo deH’amplificatore
K \
CMRR = -4t
operazionale OP, risulta dalla formula:
dove: K à ̈ il guadagno ideale dell’amplificatore operazionale OP;
t à ̈ una tolleranza di realizzazione o coefficiente di matching delle resistenze R1-R4 comprese nel circuito 10 di rilevazione.
Un esempio pratico di calcolo del coefficiente t e quindi del valore di CMRR e’ qui riportato:
t —<â– >, - — . n .%■■„-=· = 0.165% at 1 sigma. (0.66% at 4 sigma)
4WL V16 * 280
dove W ed L indicano le dimensioni di un’area occupata dalle resistenze.
Per il circuito 10 di rilevazione, realizzato come illustrato in figura 1, il valore di CMRR massimo à ̈ pari a:
CMRR = 1⁄2^ = - - - = A\dB
At A* 0.0066
E’ bene notare che, secondo tale esempio di realizzazione, raddoppiando il valore dell’area occupata dalle resistenze RI e R3, il valore di CMRR assumerebbe un valore massimo di 44dB a fronte di un’area occupata dal circuito nel suo complesso eccessivamente elevata.
Ad un tecnico del ramo, da questa analisi, à ̈ evidente come per raggiungere almeno un valore di CMRR pari a 60dB, con la configurazione illustrata in figura 1 à ̈ richiesto l’utilizzo delle resistenze del tipo trimming.
Nelle figure 3 e 4 sono riportati due diagrammi ottenuti mediante analisi cosiddette Montecarlo effettuate sul circuito 10 di rilevazione di figura 1, dove viene evidenziato l’offset di tale circuito in funzione di un primo valore di tensione d'ingresso pari a zero OV e di un secondo valore di tensione d’ingresso pari a 13,2V.
Da un confronto di tali diagrammi si può valutare come un mismatch delle resistenze RI e R3 possa influenzare il valore della
{%A5mV -\A5mV) *Gain
Output variation - 1.06m * 4σ = -48 dB
13,2V
tensione Vout di uscita. In particolare, considerando la relazione:
ed un guadagno differenziale del circuito pari a due si può calcolare il valore della variazione della tensione Vout di uscita in decibel (Output variation) ed il corrispondente valore di CMRR:
CMRR= ~48dB - [Gain (dB)]= -48dB - 20Log2 - -54dB. Nella figura 5 à ̈ mostrato un diagramma che riporta l’andamento della attenuazione della tensione Vout di uscita del circuito 10 di rilevazione alimentato da una corrente alternata ed avente un valore di mismatch delle resistenze RI e R3 pari a 0,65%, che rappresenta il caso peggiore. Come si può notare, dopo un transitorio si ha una attenuazione in uscita pari a -48 dB, risultato che conferma il valore di variazione della tensione Vout di uscita calcolato precedentemente .
Da questa analisi si può rilevare come, per poter garantire un valore di CMRR pari a -60dB in un campo elevato di frequenze senza incidenza eccessiva sul valore dell’area di silicio occupata à ̈ necessario cambiare completamente l’architettura del circuito 10 di rilevazione.
In una implementazione del circuito di rilevazione di corrente, commercializzato dalla Richiedente e mostrato in figura 2, complessivamente e schematicamente indicato con 20, alcune resistenze sono realizzati in modalità HIPO, acronimo dall’inglese: “High Ohmic Poly Cristalline†, e sono stati introdotti opportuni elementi a transconduttanza Gml e Gm2.
Il circuito 20 di rilevazione comprende ì’amplificatore operazionale OP, a sua volta avente il primo terminale di ingresso II, non-invertente, connesso ad un primo nodo circuitale XI interno ed il secondo terminale di ingresso 12, invertente, connesso al terminale TR di riferimento ricevente la tensione di riferimento Vref. Inoltre, il circuito 20 di rilevazione comprende un primo elemento Gml a transconduttanza avente rispettivi terminali di ingresso connessi ai terminali di ingresso INI e IN2 del circuito, ed un terminale di uscita connesso al primo nodo circuitale XI interno, nonché un secondo elemento Gm2 a transconduttanza avente un primo terminale di ingresso connesso ad un secondo nodo circuitale X2 interno, un secondo terminale di ingresso connesso al terminale TR di riferimento ed un terminale di uscita connesso al primo nodo circuitale XI interno. Infine, il circuito 20 di rilevazione comprende ima quinta resistenza RH1 vantaggiosamente di tipo HIPO inserita tra il terminale TR di riferimento ed il secondo nodo circuitale X2 interno ed una seconda resistenza RH2 vantaggiosamente di tipo HIPO inserita tra il secondo nodo circuitale X2 interno ed il terminale di uscita Out.
Un esempio di realizzazione della soluzione indicata in Figura 2 à ̈ rappresentata in Figura 6 nonché descritta nel brevetto statunitense No. 6,072,339 a nome della stessa Richiedente. In particolare, il circuito 30 di rilevazione comprende uno stadio cosiddetto Gm/Gm, sostanzialmente realizzato secondo lo schema di Figura 2, con una retroazione che fissa il guadagno per migliorare il valore di CMRR, ossia la reiezione di modo comune di ingresso.
Il circuito 30 di rilevazione comprende lamplificatore operazione OP, avente il primo terminale di ingresso II invertente connesso al primo nodo circuitale XI interno ed il secondo terminale di ingresso 12, non invertente, connesso ad un secondo nodo circuitale X2 interno. Inoltre, il circuito 30 di rilevazione comprende un primo amplificatore a transconduttanza Al avente rispettivi terminali di ingresso connessi ai terminali di ingresso INI e IN2 del circuito di rilevazione 30 di corrente ed un primo ed un secondo terminale di uscita Ol e 02 connessi rispettivamente al primo nodo circuitale XI e al secondo nodo circuitale X2. Il primo amplificatore a transconduttanza Al à ̈ alimentato da una tensione di alimentazione Vcc.
In particolare, il primo amplificatore a transconduttanza Al comprende due transistori TI e T2, Mosfet a canale P, i quali presentano rispettivi primi terminali di conduzione connessi alla tensione di alimentazione Vcc tramite una prima resistenza RI di polarizzazione, rispettivi terminali di comando connessi ai terminali di ingresso INI e IN2, nonché rispettivi secondi terminali di conduzione che definiscono i terminali di uscita Ol e 02 del primo amplificatore Al. Infine, i due transistori TI e T2 presentano terminali di body collegati tra loro nonché collegati al terminale positivo della resistenza RI.
il circuito 30 di rilevazione comprende, inoltre, un secondo amplificatore a transconduttanza A2, alimentato dalla tensione di alimentazione Vcc, il quale ha un primo terminale di ingresso ini connesso ad un terminale TR di riferimento, ricevente una tensione di riferimento Vref, ed un secondo terminale di ingresso in2 connesso ad un terzo nodo circuitale X3 interno. Inoltre, il secondo amplificatore a transconduttanza A2 ha un primo terminale di uscita outl connesso al primo nodo circuitale XI ed un secondo terminale di uscita out2 connesso al secondo nodo circuitale X2 interno.
In particolare, il secondo amplificatore a transconduttanza A2 comprende due transistori T3 e T4, Mosfet a canale P, i quali presentano rispettivi primi terminali di conduzione connessi alla tensione di alimentazione Vcc tramite una seconda resistenza R2 di polarizzazione, terminali di comando connessi rispettivamente al primo ini e al secondo in2 terminale di ingresso, nonché rispettivi secondi terminali di conduzione che definiscono i terminali di uscita outl e out2 del secondo amplificatore A2. Inoltre, i due transistori T3 e T4 presentano terminali di body o bulk collegati tra loro nonché collegati al terminale positivo della resistenza R2.
Ulteriormente, il circuito 30 di rilevazione comprende una prima resistenza di partizione HI PO RH1 inserita tra il terminale TR di riferimento ed il terzo nodo circuitale X3 interno ed una seconda resistenza di partizione HIPO RH2 inserita tra il terzo nodo circuitale X3 interno ed il terminale di uscita Out.
Infine, il circuito 30 di rilevazione comprende una prima resistenza RH3 di massa inserita tra il primo nodo circuitale XI ed un terminale di massa posto alla tensione di massa Gnd nonché una seconda resistenza RH4 di massa inserita tra il secondo nodo circuitale X2 ed il terminale di massa Gnd.
Secondo la presente soluzione, i terminali d'ingresso INI e IN2 del circuito 30 di rilevazione sono collegati ai capi di una resistenza di sensing Rs, schematicamente illustrata in Figura 6. La caduta di tensione su tale resistenza di sensing Rs rappresenta una tensione differenziale d’ingresso Vin applicata ai terminali d’ingresso INI e IN2 del circuito 30 di rilevazione.
Nella presente soluzione, si ottiene un valore di CMRR migliorato, ossia più elevato, rispetto al valore ottenuto con l’impiego di amplificatori differenziali standard, quale ad esempio il circuito 10 di rilevazione illustrato in figura 1 e sopra descritto. Questo, grazie alla presenza del primo amplificatore a transconduttanza Al e del secondo amplificatore a transconduttanza A2.
Utilizzando un circuito di rilevazione di corrente, in dispositivi di controllo a loop di corrente con modulazione d’ingresso a larghezza d'impulso o PWM, nelle attuali applicazioni, à ̈ necessario garantire un medesimo valore del parametro CMRR per tensioni d’ingresso che variano in un range tra un valore di tensione nullo ed un valore di tensione superiore alla tensione di alimentazione Vcc.
Ad esempio, nel caso di tensioni d’ingresso che variano tra -IV e 14,2V ed una tensione d’alimentazione massima Vcc pari a 13,2V, à ̈ necessario garantire un valore del parametro CMRR di almeno 70dB. In tal caso, il circuito 30 di rilevazione pur rispondendo allo scopo presenta tuttavia degli inconvenienti. Infatti, quando le tensioni ai terminali d’ingressi INI e IN2 cambiano bruscamente, in presenza di una corrente che fluisce nella resistenza di sense Rs e quindi di un segnale differenziale, tra il valore massimo ed il valore minimo, ad esempio tra 14V e -IV, ai terminali di ingresso dei due transistori TI e T2, del primo amplificatore a transconduttanza Al, sono applicate tensioni diverse che portano i transistori TI e T2 ad un diverso stato di polarizzazione tra loro.
In particolare, il primo amplificatore a transconduttanza Al opera come un circuito aperto e i due transistori TI e T2 presentano uno sbilanciamento in corrente.
Questo comporta che i segnali generati ai terminali di uscita Ol e 02, del primo amplificatore a transconduttanza Al si propagano in modo completamente diverso tra loro rispetto al caso in cui i transistori TI e T2 si trovano in uno stato bilanciato, ossia sono comandati da tensioni, presenti ai terminali di ingresso INI e IN2, sostanzialmente corrispondenti.
II problema tecnico che sta alla base della presente invenzione à ̈ quello di escogitare un circuito di rilevazione di corrente migliorato avente caratteristiche strutturali e funzionali tali da presentare ottime prestazioni in applicazioni con modulazione ad ampiezza di impulsi o PWM consentendo di superare le limitazioni e gli inconvenienti che tuttora affliggono i circuiti realizzati secondo la tecnica nota.
Sommario dell’ Invenzione
L’idea di soluzione che sta alla base della presente invenzione à ̈ quella di rendere i segnali generati internamente al circuito di rilevazione di corrente indipendenti dalla commutazione a modulazione di impulsi della corrente o della tensione applicata ai terminali d’ingresso del circuito stesso mediante un traslatore di livello posto in ingresso al circuito di rilevazione.
Sulla base di tale idea di soluzione il problema tecnico à ̈ risolto da un circuito di rilevazione di una corrente per applicazioni PWM con modulazioni a larghezza d’impulso, comprendente un primo ed un secondo terminale d’ingresso (INI, IN2) rispettivamente collegati alle estremità di una resistenza di sensing (Rs) ed un terminale d’uscita (Out) atto a pilotare in retroazione la corrente che fluisce in dette applicazioni, il circuito ulteriormente comprendendo:
un blocco d’ingresso (110) avente un primo amplificatore a transconduttanza (Gml) alimentato da una tensione di alimentazione (Vcc) ed accoppiato a detti primo e secondo terminale d’ingresso (INI, IN2) e ad un primo ed un secondo nodo (NI, N2) circuitale interno;
un blocco amplificatore (120) avente un amplificatore operazionale (OP) collegato ad un terminale di massa (Gnd) ed accoppiato a detti primo e secondo nodo (NI, N2) circuitale interno e a detto terminale d’uscita (Out); ed
un blocco di retroazione (130) avente un secondo amplificatore a transconduttanza (Gm2), alimentato da detta tensione di alimentazione (Vcc) ed accoppiato a detto terminale d’uscita (Out) e detti primo e secondo nodo (NI, N2) circuitale interno;
caratterizzato dal fatto che detto blocco d’ingresso (110) comprende un terzo amplificatore a transconduttanza (Gm3) posto in cascata a detto primo amplificatore a transconduttanza (Gml) ed accoppiato ulteriormente a detti primo e secondo terminale d’ingresso (INI, IN2).
II principale vantaggio del dispositivo automatico, secondo l’invenzione, risiede nel migliorato rapporto di reiezione al modo comune CMRR; infatti, grazie alla presenza del terzo amplificatore a transconduttanza (Gm3) posto in cascata al primo amplificatore a transconduttanza (Gml) consente di bilanciare le commutazioni della tensione differenziale Vdiff rilevata ai capi della resistenza di sensing (Rs).
Il problema à ̈ altresì risolto da un processo per rilevare una corrente per applicazioni PWM con modalità a larghezza d’impulso comprendente le fasi di:
rilevare una corrente che fluisce in una resistenza di sensing (Rs) mediante un blocco d’ingresso (110) di un circuito di rilevazione comprendente un primo amplificatore a transconduttanza (Gml);
processare detta corrente rilevata mediante un blocco amplificatore (120) comprendente un amplificatore operazionale (OP) collegato a detto blocco d’ingresso (110) e ad un terminale di uscita (Out) di detto circuito di rilevazione;
pilotare in retroazione detto blocco amplificatore (120) mediante un blocco di retroazione (130) comprendente un secondo amplificatore a transconduttanza (Gm2) collegato a detto terminale di uscita (Out) e a detto blocco amplificatore (120);
caratterizzato dal fatto che:
detta fase di rilevare detta corrente che fluisce in detta resistenza di sensing (Rs) avviene mediante un terzo amplificatore a transconduttanza (Gm3) posto in cascata a detto primo amplificatore a transconduttanza (Gml) ed accoppiato a detto blocco amplificatore
(120) .
Le caratteristiche e i vantaggi del circuito di rilevazione di corrente secondo la presente invenzione risulteranno dalla descrizione, fatta qui di seguito, di un esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.
Breve descrizione dei disegni
In tali disegni:
- le Figure 1 e 2 mostrano rispettivi circuiti di rilevazione di tipo noto;
le Figure 3 e 4 mostrano diagrammi Montecarlo relativi al circuito di Figura 1;
la Figura 5 mostra un grafico che riporta l’andamento della tensione di uscita del circuito di Figura 2 alimentato da una corrente alternata;
la Figura 6 mostra una implementazione nota del circuito di Figura 2;
la Figura 7 mostra un circuito di rilevazione di corrente realizzato secondo la presente invenzione;
la Figura 8 mostra un diagramma che riporta l’andamento della tensione di uscita in funzione del tempo del circuito noto di figura 6 e la tensione di uscita in funzione del tempo del circuito secondo la presente invenzione ;
- la Figura 9 mostra uno spezzone ingrandito del grafico di Figura 8;
la Figura 10 mostra un ulteriore confronto della tensione di uscita del circuito noto di Figura 6 e del circuito secondo la presente invenzione.
Descrizione dettagliata
Con riferimento a tali figure, ed in particolare aH’esempio di figura 7 con 100 à ̈ globalmente e schematicamente indicato un circuito di rilevazione di corrente realizzato secondo la presente invenzione ed utilizzato in applicazioni PWM quali ad esempio motori elettrici del tipo Voice Coil o VCM.
Il circuito di rilevazione 100 à ̈ atto a rilevare una corrente che fluisce in una resistenza di sensing Rs, indicata schematicamente in figura, la quale à ̈ associata agli avvolgimenti del motore elettrico del tipo Voice Coil.
In particolare, la corrente che fluisce nella resistenza di sensing Rs presenta ima forma d’onda modulata con modulazioni a larghezza d’impulso.
Il circuito di rilevazione 100 Ã ̈ del tipo precedentemente descritto per il quale particolari e parti cooperanti aventi la medesima struttura e funzione saranno indicati con i medesimi numeri e sigle di riferimento.
Il circuito di rilevazione 100 à ̈ alimentato da un terminale posto ad una tensione di alimentazione Vcc ed à ̈ collegato ad un terminale di massa Gnd posto ad una tensione di riferimento che in particolare à ̈ una massa.
Inoltre, il circuito di rilevazione 100 presenta un primo terminale di ingresso INI ed un secondo terminale di ingresso IN2 connessi alle estremità della resistenza di sensing Rs, nonché un terminale di uscita Out atto a generare una tensione d’uscita Vout la quale à ̈ utilizzata per pilotare in retroazione la corrente che fluisce negli avvolgimenti del motore.
In particolare, il primo terminale d’ingresso INI riceve una prima tensione VinP ed il secondo terminale d’ingresso IN2 riceve una seconda tensione VinM la cui differenza, o tensione differenziale Vdiff, à ̈ data dalla caduta di tensione ai capi della resistenza di sensing Rs.
Il circuito di rilevazione 100 comprende un blocco d’ingresso 110 avente rispettivi terminali di ingresso connessi al primo terminale d’ingresso INI ed al secondo terminale d’ingresso IN2 del circuito di rilevazione 100, ed un primo ed un secondo terminale di uscita Gl, 02 connessi rispettivamente ad un primo nodo NI e ad un secondo nodo N2 circuitale interno.
Inoltre, il circuito di rilevazione 100 comprende un blocco amplificatore 120, il quale presenta un amplificatore operazionale OP alimentato dalla tensione di alimentazione Vcc e collegato al terminale di massa Gnd. Il blocco amplificatore 120 ha un primo terminale d’ingresso II, non-invertente, connesso al primo nodo NI circuitale interno, un secondo terminale d’ingresso 12, invertente, connesso al secondo nodo N2 circuitale interno, nonché un terminale di uscita connesso al terminale d’uscita Out del circuito di rilevazione 100.
Inoltre, il blocco amplificatore 120 comprende una quinta resistenza RH1 inserita tra il primo nodo NI circuitale interno ed il terminale di massa Gnd, nonché una sesta resistenza RH2 inserita tra il secondo nodo N2 circuitale interno ed il terminale di massa Gnd.
Infine, il circuito di rilevazione 100 comprende un blocco di retroazione 130 collegato al terminale di uscita Out del circuito e al primo nodo NI e al secondo nodo N2 circuitale interno.
In particolare, il blocco di retroazione 130 presenta un primo terminale di ingresso ini connesso ad un terminale di riferimento TR ricevente una tensione di riferimento Vref ed un secondo terminale d’ingresso in2 ricevente una porzione della tensione di uscita Vout Inoltre, il blocco di retroazione 130 presenta un primo terminale di uscita outl ed un secondo terminale di uscita out2 connessi rispettivamente al primo nodo NI circuitale interno e al secondo nodo N2 circuitale interno del circuito di rilevazione 100.
Secondo la presente invenzione, il blocco d’ingresso 110 del circuito di rilevazione 100 comprende un primo amplificatore a transconduttanza Gml avente un primo transistore TI ed un secondo transistore T2, in particolare del tipo Mosfet a canale P, i quali presentano rispettivi primi terminali di conduzione, si e s2, connessi tra loro in corrispondenza di un terzo nodo N3, del blocco d’ingresso 110, alimentato dalla tensione di alimentazione Ve c.
Inoltre, il primo transistore TI ha un terminale di comando gl alimentato dalla tensione di alimentazione Vcc e connesso al primo terminale d’ingresso INI, del circuito di rilevazione 100, mediante l’interposizione di una prima resistenza RI. Analogamente, il secondo transistore T2 ha un terminale di comando g2 alimentato dalla tensione di alimentazione Vcc e connesso al secondo terminale d’ingresso IN2 mediante l’interposizione di una seconda resistenza R2.
Inoltre, il primo transistore TI ed il secondo transistore T2 presentano rispettivi secondi terminali di conduzione di e d2, connessi al primo terminale di uscita 01 e al secondo terminale di uscita 02 del blocco d’ingresso 110.
Infine, il primo TI ed il secondo transistore T2 presentano terminali di body o bulk, bl e b2, collegati tra loro ed alimentati dalla tensione di alimentazione Vcc. Nella presente forma di realizzazione, il terminale di comando à ̈ il terminale di gate, il primo terminale di conduzione à ̈ il terminale di source ed il secondo terminale di conduzione à ̈ il terminale di drain.
Il blocco di retroazione 130, del circuito di rilevazione 100, comprende un secondo amplificatore a transconduttanza Gm2, avente un sesto transistore T6 ed un settimo transistore T7 Mosfet a canale P i quali presentano rispettivi primi terminali di conduzione s6 e s7, connessi tra loro in corrispondenza di un quarto nodo N4 il quale à ̈ alimentato dalla tensione di alimentazione Vcc.
Inoltre, il sesto transistore T6 ha un terminale di comando g6 collegato al primo terminale d’ingresso ini del blocco di retroazione 130 ed il settimo transistore T7 ha un terminale di comando g7 collegato al secondo terminale d’ingresso in2 del blocco di retroazione 130, il quale, in particolare, à ̈ connesso al terminale di uscita Out mediante un elemento di partizione 140.
In particolare, l’elemento di partizione 140 ha una terza resistenza RH21 di partizione in serie ad una quarta resistenza RH22 di partizione connessa a sua volta al terminale di uscita Out del circuito di rilevazione 100. La terza resistenza RH21 di partizione essendo altresì collegata al terminale TR di riferimento e al secondo terminale d’ingresso in2 del blocco di retroazione 130.
Inoltre, il sesto transistore T6 ed il settimo transistore T7, del secondo amplificatore a transconduttanza Gm2, presentano secondi terminali di conduzione, d6 e d7, connessi, rispettivamente, al primo nodo NI e al secondo nodo N2 circuitale interno del circuito di rilevazione 100.
Infine, il sesto T6 ed il settimo transistore T7 presentano terminali di bulk o body, rispettivamente b6 e b7, collegati tra loro e alimentati dalla tensione di alimentazione Vcc.
Vantaggiosamente, secondo l’invenzione, il blocco d’ingresso 110 del circuito di rilevazione 100 comprende un terzo amplificatore a transconduttanza Gm3 posto in cascata al primo amplificatore a transconduttanza Gml, inserito in particolare tra i secondi terminali di conduzione, di e d2, del primo transistore TI e del secondo transistore T2 del primo amplificatore a transconduttanza Gml ed il primo ed il secondo terminale di ingresso INI e IN2 del circuito di rilevazione 100. In particolare, secondo la presente invenzione, il primo amplificatore a transconduttanza Gml ed il secondo amplificatore a transconduttanza Gm2 comprendono transistori a bassa tensione o LV mentre il terzo amplificatore a transconduttanza Gm3 comprende transistori ad alta tensione o HV.
In particolare, secondo la presente forma di realizzazione, il terzo amplificatore a transconduttanza Gm3 presenta un terzo transistore T3 ed un quarto transistore T4, del tipo Mosfet a canale P, aventi rispettivi primi terminali di conduzione, s3 e s4, connessi ai rispettivi secondi terminali di conduzione, di e d2, del primo transistore TI e del secondo transistore T2. Il terzo transistore T3 ed il quarto transistore T4 presentano altresì un secondo terminale di conduzione d3, d4 collegato rispettivamente al primo nodo circuitale interno NI e al secondo nodo circuitale interno N2.
Inoltre, il terzo transistore T3 presenta un terminale di comando g3 connesso al primo terminale d’ingresso INI del circuito di rilevazione 100, mentre, il quarto transistore T4 presenta un terminale di comando g4 connesso al secondo terminale d’ingresso IN2 del circuito di rilevazione 100.
Ifine, il terzo transistore T3 ed il quarto transistore T4 presentano terminali di body, b3 e b4, collegati tra loro ed accoppiati ai terminali di body bl e b2 del primo transistore TI e del secondo transistore T2.
In particolare, secondo la presente forma di realizzazione, il terzo amplificatore a transconduttanza Gm3 rappresenta per il blocco d’ingresso 110 un traslatore di livello delle tensioni presenti al secondo terminale di conduzione, di e d2, del primo e del secondo transistore TI e T2, del primo amplificatore a transconduttanza Gml, ed opportunamente consente di mantenere le tensioni al primo nodo NI e al secondo nodo N2 circuitale interno del circuito di rilevazione 100 sostanzialmente basse indifferentemente dalla tensione differenziale Vdiff presente al primo terminale d’ingresso INI e al secondo terminale di ingresso IN2,
In altre parole, la presenza del terzo amplificatore a transconduttanza Gm3, nel blocco d’ingresso 110, in cascata al primo amplificatore a transconduttanza Gml consente di garantire ottime prestazioni sia in presenza della prima e della seconda tensione VinP e VinM con un valore di modo comune basso sia con un valore di modo comune alto.
La soluzione secondo la presente invenzione, come ben evidente per un tecnico del ramo, consente vantaggiosamente, di realizzare il primo amplificatore a transconduttanza Gml, del blocco d’ingresso 110, ed il secondo amplificatore a transconduttanza Gm2, del blocco di retroazione 130, come dispositivi a bassa tensione realizzando solamente il terzo amplificatore a transconduttanza Gm3, del blocco d’ingresso 110, come dispositivo ad alta tensione.
Ancor più in particolare, con una tensione differenziale d’ingresso Vdiff rilevata dal blocco d’ingresso 110, del circuito di rilevazione 100, che assume valori negativi, pari ad esempio a -IV, il terzo transistore T3 ed il quarto transistore T4 del terzo amplificatore a transconduttanza Gm3 del blocco d’ingresso 110, lavorano presentando tensioni al primo nodo NI ed al secondo nodo N2 circuitale interno del circuito di rilevazione 100, basse, pur mantenendo in un corretto stato di polarizzazione i transistori TI e T2
Quando la tensione differenziale Vdiff d’ingresso, al circuito di rilevazione 100 aumenta, ad esempio ad un valore di 14V, il terzo transistore T3 ed il quarto transistore T4, del terzo amplificatore a transconduttanza Gm3, garantiscono una caduta di tensione costante tra il secondo terminale di conduzione di, d2 ed il primo terminale di conduzione del primo transistore TI e del secondo transistore T2 garantendo in tal modo un segnale di uscita costante, ossia una tensione costante al primo nodo NI e al secondo nodo N2 circuitale interno.
Inoltre, la presenza del terzo amplificatore a transconduttanza Gm3, nel blocco d’ingresso 110, realizzato secondo la presente invenzione, permette di migliorare notevolmente il rapporto di reiezione al modo comune o CMRR del circuito di rilevazione 100.
Secondo un altro aspetto dell’invenzione, il blocco d’ingresso 110, del circuito di rilevazione 100, comprende un primo elemento di polarizzazione 60, interposto tra il terminale collegato alla tensione di alimentazione Vcc ed il terminale di massa Gnd atto a polarizzare il primo transistore TI ed il secondo transistore T2 agendo sul valore della tensione sui rispettivi primi terminali di conduzione si, s2.
In particolare, il primo elemento di polarizzazione 60 del blocco d’ingresso 110 comprende un quinto transistore T5 avente un primo terminale di conduzione s5, connesso alla tensione di alimentazione Vcc, un terminale di comando g5 connesso al terzo nodo circuitale N3 del blocco d’ingresso 110 ed un secondo terminale di conduzione d5 connesso al terminale di massa Gnd.
Ancor più in particolare, il quinto transistore T5 presenta un terminale di body b5 connesso al proprio primo terminale di conduzione s5 ossia alla tensione di alimentazione Vcc.
Analogamente, il blocco di retroazione 130 comprende un secondo elemento di polarizzazione 70, interposto tra la tensione di alimentazione Vcc ed il terminale di massa Gnd atto a polarizzare il sesto transistore T6 ed il settimo transistore T7 agendo sul valore della tensione sui rispettivi primi terminali di conduzione s6 e s7s.
Il secondo elemento di polarizzazione 70 comprende un ottavo transistore T8 avente un primo terminale di conduzione s8 connesso alla tensione di alimentazione Vcc, un terminale di comando g8 connesso al quarto nodo N4 ed un secondo terminale di conduzione d8 connesso al terminale di massa Gnd, nonché un terminale di body b8 connesso al primo terminale di conduzione s8 ossia alla tensione di alimentazione Vcc.
Il primo elemento di polarizzazione 60 del blocco d’ingresso 110 e il secondo elemento di polarizzazione 70 del blocco di retroazione 130 garantiscono un aumento della tensione di soglia del primo transistore TI e del secondo transistore T2, del primo amplificatore a transconduttanza Gml, e del sesto transistore T6 e del settimo transistore T7, del secondo amplificatore a transconduttanza Gm2, garantendo nel contempo, una bassa impedenza in corrispondenza dei rispettivi primi terminali di conduzione, che a loro volta ottimizzano le prestazioni ad alte frequenze di lavoro garantendo un basso accoppiamento con eventuali capacità parassite. Nella figura 8 à ̈ rappresentata una simulazione tra il circuito di rilevazione realizzato secondo la presente invenzione ed un circuito realizzato secondo lo schema di tecnica nota, indicato in figura 6, precedentemente descritto.
Nella presente simulazione si à ̈ presa in considerazione, in modo duale, una modulazione della tensione d’ingresso con un’ampiezza di impulso PWM da 0V a 13, 6V, una tensione d’ingresso differenziale pari a 600mV, un tempo di commutazione di 200ns, una tensione di riferimento di Vref pari a 1,65V ed un guadagno complessivo del circuito di rilevazione 100 pari a 2.
Nell’ingrandimento del grafico di figura 8, visibile in figura 9, si rileva che il circuito noto di figura 6 ha la tensione di uscita Vout, al terminale di uscita Out del circuito 30, che si discosta di un valore pari a 5mV, tra il caso di tensione di ingresso di modo comune uguale a zero e il caso in cui questa vale 13.6V, che in decibel rappresenta circa -68dB. Mentre, con il circuito di rilevazione 100, secondo la presente invenzione, la tensione di uscita Vout al terminale di uscita Out presenta una variazione di soli 200uV, nelle stesse condizioni, che corrispondono a -97dB. Secondo questa particolare simulazione, si evince che il circuito di rilevazione 100 secondo la presente invenzione permette un guadagno di circa 30dB.
E’ opportuno osservare quindi che il circuito di rilevazione, realizzato secondo la presente invenzione, consente di migliorare notevolmente le prestazioni quando à ̈ applicata una tensione differenziale Vdiff al di sopra del segnale d'ingresso di modo comune. Infatti, il terzo amplificatore a transconduttanza Gm3 consente, opportunamente, di bilanciare lo sbilanciamento presente ai terminali di uscita del primo amplificatore a transconduttanza Gml.
In questo modo, impiegando circuiti di rilevazione di corrente secondo la presente invenzione, in dispositivi di controllo a loop di corrente con modulazione di corrente a larghezza di impulsi si ottiene un miglioramento delle prestazioni. In particolare, in applicazioni dove à ̈ prevista la lettura di dati memorizzati in supporti di memorizzazione, quali ad esempio Hard Disk Drive i circuiti secondo la presente invenzione consentono di migliorare notevolmente le prestazioni durante le operazioni di ricerca di traccia o del profilo nel supporto (track seek trajectoiy), operazioni in cui si ha una tensione differenziale d’ingresso Vdiff alle estremità della resistenza di sensing Rs diversa da zero. Il circuito di rilevazione 100, secondo la presente invenzione, mantiene inoltre ottime prestazioni anche durante le operazioni di inseguimento di traccia, operazioni in cui si ha la tensione differenziale d’ingresso Vdiff pari a 0V, garantendo così una massima precisione.
Questo, à ̈ stato confermato mediante ulteriori prove, fatte dalla Richiedente e riportate nel grafico di figura 10. In particolare, il grafico riporta l’andamento della tensione di uscita Vout del circuito di rilevazione 100, realizzato secondo la presente invenzione, e del circuito noto 30 di figura 6, con una tensione d’ingresso sostanzialmente pari a 1,6500 V.
Da tale grafico, si può osservare come sia nel circuito 30, tecnica nota, che nel circuito di rilevazione 100, secondo la presente invenzione, con una tensione differenziale Vdiff in ingresso sostanzialmente pari a zero la tensione di uscita Vout rimane sostanzialmente costante. Questo conferma che il caso peggiore si ha quando à ̈ applicato un segnale differenziale Vdiff in ingresso.
La Richiedente ha pure rilevato che, mediante il circuito di rilevazione 100, realizzato secondo la presente invenzione, eventuali spikes alle alte frequenze di lavoro dovute alle commutazioni in uscita sono molto esigui, con valori di circa 10mV picco-picco.
La presente invenzione fa altresì riferimento ad un processo per rilevare una corrente per applicazioni PWM con modalità a larghezza d’impulso.
Il processo in particolare comprende le fasi di:
rilevare una corrente che fluisce in una resistenza di sensing Rs mediante un blocco d’ingresso 110, di un circuito di rilevazione 100, il blocco d’ingresso 110 comprendendo un primo amplificatore a transconduttanza Gm 1 ;
processare la corrente rilevata mediante un blocco amplificatore 120 comprendente un amplificatore operazionale OP collegato al blocco d’ingresso 110 e ad un terminale di uscita Out del circuito di rilevazione 100;
pilotare in retroazione il blocco amplificatore 120 mediante un blocco di retroazione 130 comprendente un secondo amplificatore a transconduttanza Gm2, il blocco amplificatore 120 essendo interposto tra il terminale di uscita Out ed il blocco amplificatore 120.
Vantaggiosamente, secondo la presente invenzione, la fase di rilevare la corrente che fluisce nella resistenza di sensing Rs prevede di impiegare un terzo amplificatore a transconduttanza Gm3 posto in cascata al primo amplificatore a transconduttanza Gml ed accoppiato al blocco amplificatore 120.
Opportunamente, il processo secondo la presente invenzione prevede di predisporre il primo amplificatore a transconduttanza Gml ed il secondo amplificatore a transconduttanza Gm2 realizzati mediante transistori a bassa tensione ed il terzo amplificatore a transconduttanza Gm3 realizzato con transistori ad alta tensione.
Altresì, il processo prevede di polarizzare un primo transistore TI ed un secondo transistore T2, atti a realizzare il primo amplificatore a transconduttanza Gml, del blocco d’ingresso 110, mediante un primo elemento di polarizzazione 60. Il primo elemento di polarizzazione 60 polarizza opportunamente i rispettivi primi terminali di conduzione si, s2 del primo transistore TI e del secondo transistore T2. Il primo elemento di polarizzazione 60 à ̈ accoppiato a detta tensione di alimentazione Vcc e a detto terminale di massa Gnd.
Inoltre, il processo prevede di polarizzare un sesto transistore T6 ed un settimo transistore T7, atti a realizzare il secondo amplificatore a transconduttanza Gm2, del blocco di retroazione 130, mediante un secondo elemento di polarizzazione 70. Il secondo elemento di polarizzazione 70 polarizza opportunamente i rispettivi primi terminali di conduzione s6, s7 del sesto transistore T6 e del settimo transistore T7. Il secondo elemento di polarizzazione 70 Ã ̈ accoppiato a detta tensione di alimentazione Vcc e a detto terminale di massa Gnd.
Vantaggio principale del circuito e del processo di rilevazione di corrente, realizzato secondo la presente invenzione, à ̈ il miglioramento nel rapporto di reiezione al modo comune CMRR del circuito stesso. Infatti, il terzo amplificatore a transconduttanza Gm3 posto in cascata al primo amplificatore a transconduttanza Gml consente di bilanciare le commutazioni della tensione differenziale Vdiff rilevata al primo e al secondo terminale d’ingresso INI e IN2 del circuito di rilevazione 100 stesso, a loro volta connessi ai capi della resistenza di sensing Rs. Questo assicura, indipendentemente dal valore della corrente presente ai terminali d’ingresso INI e IN2, del circuito di rilevazione 100, una tensione di uscita Vout costante.
Un ulteriore vantaggio del circuito e del metodo realizzati secondo la presente invenzione à ̈ dato dalle ottime prestazioni alle alte frequenze, infatti, il primo elemento di polarizzazione 60, del blocco d’ingresso 110 e il secondo elemento di polarizzazione 70, del blocco di retroazione 130, definiscono una bassa impedenza che seppur accoppiata ad eventuali capacità parassite, presenti nel circuito di rilevazione 100, consente di mantenere ottime le prestazioni anche alle alte frequenze di lavoro.
Un altro notevole vantaggio, del circuito di rilevazione 100 di corrente secondo la presente invenzione à ̈ che permette di realizzare il primo amplificatore a transconduttanza Gml ed il secondo amplificatore a transconduttanza Gm2 come dispositivi a bassa tensione e di realizzate esclusivamente il terzo amplificatore a transconduttanza Gm3 come dispositivo ad alta tensione, evitando così aumenti nell’area di silicio occupata dal circuito di rilevazione 100 di corrente così realizzato.
Altro vantaggio della presente invenzione, à ̈ dato dal fatto che il circuito di rilevazione 100 di corrente, secondo la presente invenzione, consente di evitare un aumento nell’offset totale di ingresso, infatti, il primo transistore TI ed il secondo transistore T2 del primo amplificatore a transconduttanza Gml fanno si che l’offset dovuto alla presenza del terzo amplificatore a transconduttanza Gm3 non abbia alcun peso nella determinazione dell’offset totale dello stadio ossia del circuito di rilevazione 100
Claims (13)
- RIVENDICAZIONI 1. Circuito di rilevazione di una corrente per applicazioni PWM con modulazioni a larghezza d’impulso comprendente un primo ed un secondo terminale d’ingresso (INI, IN2) rispettivamente collegati alle estremità di una resistenza di sensing (Rs) ed un terminale d’uscita (Out) atto a pilotare in retroazione la corrente che fluisce in dette applicazioni, il circuito ulteriormente comprendendo: un blocco d’ingresso (110) avente un primo amplificatore a transconduttanza (Gml) alimentato da una tensione di alimentazione (Vcc) ed accoppiato a detti primo e secondo terminale d’ingresso (INI, IN2) e ad un primo ed un secondo nodo (NI, N2) circuitale interno; un blocco amplificatore (120) avente un amplificatore operazionale (OP) collegato ad un terminale di massa (Gnd) ed accoppiato a detti primo e secondo nodo (NI, N2) circuitale interno e a detto terminale d’uscita (Out); ed un blocco di retroazione (130) avente un secondo amplificatore a transconduttanza (Gm2), alimentato da detta tensione di alimentazione (Vcc) e collegato a detto terminale d’uscita (Out) e a detti primo e secondo nodo (NI, N2) circuitale interno; caratterizzato dal fatto che detto blocco d’ingresso (110) comprende un terzo amplificatore a transconduttanza (Gm3) posto in cascata a detto primo amplificatore a transconduttanza (Gml) ed accoppiato a detti primo e secondo terminale d’ingresso (INI, IN2).
- 2. Circuito di rilevazione secondo la rivendicazione 1 caratterizzato dal fatto che detto primo amplificatore a transconduttanza (Gml) e detto secondo amplificatore a transconduttanza (Gm2) comprendono transistori a bassa tensione e detto terzo amplificatore a transconduttanza (Gm3) comprende transistori ad alta tensione.
- 3. Circuito di rilevazione secondo la rivendicazione 2 in cui detto primo amplificatore a transconduttanza (Gml) comprende un primo transistore (T1) ed un secondo transistore (T2) entrambi aventi primi terminali di conduzione (si, s2) accoppiati tra loro ed alimentati da detta tensione di alimentazione (Vcc) e caratterizzato dal fatto che detto terzo amplificatore a transconduttanza (Gm3) comprende un terzo transistore (T3) ed un quarto transistore (T4) posti in cascata rispettivamente a detto primo transistore (Tl) e a detto secondo transistore (T2) ed aventi terminali di comando (g3, g4) rispettivamente accoppiati a detto primo terminale di ingresso (INI) e a detto secondo terminale di ingresso (IN2) e secondi terminali di conduzione (d3, d4) connessi rispettivamente a detto primo nodo (NI) circuitale interno e a detto secondo nodo (N2) circuitale interno.
- 4. Circuito di rilevazione secondo la rivendicazione 3 caratterizzato dal fatto che detto primo transistore (Tl) e detto secondo transistore (T2) comprendono rispettivamente terminali di bulk (bl, b2) accoppiati tra loro ed alimentati da detta tensione di alimentazione (Vcc), e che detto terzo transistore (T3) e detto quarto transistore (T4) hanno rispettivamente terminali di bulk (b3, b4) accoppiati tra loro e a detti terminali di bulk (bl, b2) di detto primo e secondo transistore (Tl, T2).
- 5. Circuito di rilevazione secondo la rivendicazione 4 caratterizzato dal fatto che detto blocco d’ingresso (110) comprende una prima resistenza (RI) accoppiata a detto primo transistore (Tl) e a detto terzo transistore (T3) ed una seconda resistenza (R2) accoppiata a detto secondo transistore (T2) e a detto quarto transistore (T4)„
- 6. Circuito di rilevazione secondo la rivendicazione 5 caratterizzato dal fatto che detto blocco d’ingresso (HO) comprende un primo elemento di polarizzazione (60) accoppiato a detta tensione di alimentazione (Vcc) e a detto terminale di massa (Gnd) per polarizzare detti primi terminali di conduzione (si, s2) di detto primo transistore (Tl) e di detto secondo transistore (T2).
- 7. Circuito di rilevazione secondo la rivendicazione 6 caratterizzato dal fatto che detto primo elemento di polarizzazione (60) comprende un quinto transistore (T5).
- 8. Circuito di rilevazione secondo la rivendicazione 6 o 7 caratterizzato dal fatto che detto blocco di retroazione (130) comprende un secondo elemento di polarizzazione (70) accoppiato a detta tensione di alimentazione (Vcc) e a detto terminale di massa (Gnd) per polarizzare rispettivi primi terminali di conduzione (si, s2) di un sesto transistore (T6) ed un settimo transistore (T7) di detto secondo amplificatore a transconduttanza (Gm2).
- 9. Circuito di rilevazione secondo la rivendicazione 8 caratterizzato dal fatto che detto secondo elemento di polarizzazione (70) comprende un ottavo transistore (T8).
- 10. Dispositivo di controllo a loop di corrente atto a pilotare gli avvolgimenti di un motore Voice coil caratterizzato dal fatto di comprendere un circuito di rilevazione di corrente realizzato secondo una o piu delle rivendicazioni da 1 a 9.
- 11. Processo per rilevare una corrente per applicazioni PWM con modalità a larghezza d’impulso che comprende le fasi di: rilevare una corrente che fluisce in una resistenza di sensing (Rs) mediante un blocco d’ingresso (110) di un circuito di rilevazione, il blocco d’ingresso (110) comprendendo un primo amplificatore a transconduttanza (Gml); processare detta corrente rilevata mediante un blocco amplificatore (120) comprendente un amplificatore operazionale (OP), detto blocco amplificatore (120) essendo interposto tra detto blocco d’ingresso (110) ed un terminale di uscita (Out) di detto circuito di rilevazione; pilotare in retroazione detto blocco amplificatore (120) mediante un blocco di retroazione (130) comprendente un secondo amplificatore a transconduttanza (Gm2), il blocco di retroazione (130) essendo accoppiato a detto terminale di uscita (Out) e a detto blocco amplificatore (120); caratterizzato dal fatto che: detta fase di rilevare detta corrente che fluisce in detta resistenza di sensing (Rs) prevede di impiegare un terzo amplificatore a transconduttanza (Gm3) posto in cascata a detto primo amplificatore a transconduttanza (Gml) ed accoppiato a detto blocco amplificatore (120) .
- 12. Processo secondo la rivendicazione 11 caratterizzato dal fatto di realizzare detto primo amplificatore a transconduttanza (Gml) e detto secondo amplificatore a transconduttanza (Gm2) comprendendo transistori a bassa tensione e realizzare detto terzo amplificatore a transconduttanza (Gm3) comprendendo transistori ad alta tensione.
- 13. Processo secondo la rivendicazione 12 caratterizzato dal fatto di comprendere le fasi di: polarizzare un primo transistore (Tl) ed un secondo transistore (T2) di detto primo amplificatore a transconduttanza (Gml) mediante un primo elemento di polarizzazione (60); polarizzare un sesto transistore (T6) ed un settimo transistore (T7) di detto secondo amplificatore a transconduttanza (Gm2 ) mediante un secondo elemento di polarizzazione (70).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI2008A001632A IT1392043B1 (it) | 2008-09-12 | 2008-09-12 | Circuito di rilevazione di corrente per applicazioni pwm con modulazione a larghezza d'impulso e relativo processo |
| US12/541,468 US8174292B2 (en) | 2008-09-12 | 2009-08-14 | Current sensing circuit for PWM applications with pulse width modulation and corresponding current process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI2008A001632A IT1392043B1 (it) | 2008-09-12 | 2008-09-12 | Circuito di rilevazione di corrente per applicazioni pwm con modulazione a larghezza d'impulso e relativo processo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITMI20081632A1 true ITMI20081632A1 (it) | 2010-03-13 |
| IT1392043B1 IT1392043B1 (it) | 2012-02-09 |
Family
ID=40679387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ITMI2008A001632A IT1392043B1 (it) | 2008-09-12 | 2008-09-12 | Circuito di rilevazione di corrente per applicazioni pwm con modulazione a larghezza d'impulso e relativo processo |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8174292B2 (it) |
| IT (1) | IT1392043B1 (it) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3114761A4 (en) * | 2014-03-07 | 2017-11-22 | Nokia Technologies OY | Device and method for current sensing and power supply modulator using the same |
| US10250198B2 (en) * | 2017-05-02 | 2019-04-02 | Microchip Technology Incorporated | Methods of adjusting gain error in instrumentation amplifiers |
| DE102019219759B4 (de) * | 2019-12-16 | 2021-08-19 | Continental Automotive Gmbh | Schaltungsanordnung zum Erfassen eines durch eine bipolare Last fließenden Stroms |
| FR3115427A1 (fr) * | 2020-09-07 | 2022-04-22 | Stmicroelectronics (Grenoble 2) Sas | Amplificateur opérationnel |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885517A (en) * | 1987-09-10 | 1989-12-05 | Seagate Technology, Inc. | Voice coil actuator positioning amplifier |
| US5999052A (en) * | 1998-04-28 | 1999-12-07 | Lucent Technologies Inc. | High speed, fine-resolution gain programmable amplifier |
| US6072339A (en) * | 1997-11-06 | 2000-06-06 | Stmicroelectronics S.R.L | Current sensing circuit with high input impedance |
| US6420910B1 (en) * | 1999-04-27 | 2002-07-16 | International Business Machines Corporation | Quasi-current sensing input impedance controlled preamplifier for magnetoresistive elements |
| US6479954B1 (en) * | 1999-07-07 | 2002-11-12 | Stmicroelectronics S.R.L. | Control and drive system for a single winding electromagnetic actuator employing a single multifunction operational amplifier |
| US6606212B1 (en) * | 1999-03-17 | 2003-08-12 | International Business Machines Corporation | Wideband readout of magneto-resistive heads for data storage |
| US20050285580A1 (en) * | 2004-06-25 | 2005-12-29 | Ming-Hsueh Chen | Current sense circuit and method for a DC-to-DC converter |
| US20070170878A1 (en) * | 2004-09-27 | 2007-07-26 | Stmicroelectronics S.R.I. | Reduced hardware control circuit device, with current loop for broad band hard disk drive applications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151966A (ja) * | 2000-11-14 | 2002-05-24 | Pioneer Electronic Corp | アイソレータ回路 |
| US6400225B1 (en) * | 2000-11-20 | 2002-06-04 | National Semiconductor Corporation | Differential difference amplifier for amplifying small signals close to zero volts |
| US7135928B2 (en) * | 2003-01-30 | 2006-11-14 | Broadcom Corporation | Method for transconductance linearization for DC-coupled applications |
| US7145395B2 (en) * | 2004-09-16 | 2006-12-05 | Qualcomm Incorporated | Linear transconductance cell with wide tuning range |
-
2008
- 2008-09-12 IT ITMI2008A001632A patent/IT1392043B1/it active
-
2009
- 2009-08-14 US US12/541,468 patent/US8174292B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885517A (en) * | 1987-09-10 | 1989-12-05 | Seagate Technology, Inc. | Voice coil actuator positioning amplifier |
| US6072339A (en) * | 1997-11-06 | 2000-06-06 | Stmicroelectronics S.R.L | Current sensing circuit with high input impedance |
| US5999052A (en) * | 1998-04-28 | 1999-12-07 | Lucent Technologies Inc. | High speed, fine-resolution gain programmable amplifier |
| US6606212B1 (en) * | 1999-03-17 | 2003-08-12 | International Business Machines Corporation | Wideband readout of magneto-resistive heads for data storage |
| US6420910B1 (en) * | 1999-04-27 | 2002-07-16 | International Business Machines Corporation | Quasi-current sensing input impedance controlled preamplifier for magnetoresistive elements |
| US6479954B1 (en) * | 1999-07-07 | 2002-11-12 | Stmicroelectronics S.R.L. | Control and drive system for a single winding electromagnetic actuator employing a single multifunction operational amplifier |
| US20050285580A1 (en) * | 2004-06-25 | 2005-12-29 | Ming-Hsueh Chen | Current sense circuit and method for a DC-to-DC converter |
| US20070170878A1 (en) * | 2004-09-27 | 2007-07-26 | Stmicroelectronics S.R.I. | Reduced hardware control circuit device, with current loop for broad band hard disk drive applications |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100066413A1 (en) | 2010-03-18 |
| IT1392043B1 (it) | 2012-02-09 |
| US8174292B2 (en) | 2012-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2251977B1 (en) | Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers | |
| CN100490310C (zh) | 斩波自动稳零电流模式检测仪表放大器 | |
| EP2284992B1 (en) | Current sensing | |
| US8648623B2 (en) | High side current sense amplifier | |
| US8143944B2 (en) | Method and apparatus for sensing a current for varying impedance loads | |
| US7345530B1 (en) | Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing | |
| JP5108449B2 (ja) | 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法 | |
| JP2013123083A (ja) | オートゼロアンプ及び該アンプを使用した帰還増幅回路 | |
| KR101918338B1 (ko) | 센서 장치 | |
| CN108377090B (zh) | 开关电容电路及其操作方法、电流感测电路和集成电路 | |
| CN103098374B (zh) | 比较器以及具备该比较器的ad转换器 | |
| KR20130130764A (ko) | 처리 변동과 공급 변조를 위한 정밀한 바이어스 추적 | |
| ITMI20081632A1 (it) | Circuito di rilevazione di corrente per applicazioni pwm con modulazione a larghezza d'impulso e relativo processo | |
| US8487697B2 (en) | Fully differential autozeroing amplifier | |
| US6882216B2 (en) | On-chip high-pass filter with large time constant | |
| US7847637B2 (en) | High efficiency precision amplifier | |
| US20060087363A1 (en) | Apparatus for driving an electromagnetic load | |
| CN113078817B (zh) | 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统 | |
| JPH1141064A (ja) | バランス／シングル変換回路 | |
| US8878636B2 (en) | Techniques for developing a negative impedance | |
| WO2004008620A1 (ja) | 三相電流制御装置 | |
| TW200534574A (en) | Amplifier circuit | |
| JP4725472B2 (ja) | 引き算回路および演算増幅器 | |
| CN113533829B (zh) | 电流检测电路及方法 | |
| JP2009229737A (ja) | 表示装置の駆動回路及びそのテスト方法 |