ITMI20000832A1 - Dispositivo di test e calibrazione della frequenza di oscillazione diun oscillatore integrato. - Google Patents
Dispositivo di test e calibrazione della frequenza di oscillazione diun oscillatore integrato. Download PDFInfo
- Publication number
- ITMI20000832A1 ITMI20000832A1 IT2000MI000832A ITMI20000832A ITMI20000832A1 IT MI20000832 A1 ITMI20000832 A1 IT MI20000832A1 IT 2000MI000832 A IT2000MI000832 A IT 2000MI000832A IT MI20000832 A ITMI20000832 A IT MI20000832A IT MI20000832 A1 ITMI20000832 A1 IT MI20000832A1
- Authority
- IT
- Italy
- Prior art keywords
- calibration
- test
- integrated
- oscillator circuit
- signal
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 68
- 230000010355 oscillation Effects 0.000 title claims description 33
- 230000015654 memory Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 5
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims description 3
- 238000012795 verification Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 claims 2
- 230000004913 activation Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 238000010998 test method Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
- G01R31/2824—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits testing of oscillators or resonators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Domanda di brevetto per invenzione industriale dal titolo: "Dispositivo di test e calibrazione della frequenza di oscillazione di un oscillatore integrato"
DESCRIZIONE
Campo di applicazione
La presente invenzione fa riferimento ad un dispositivo di test e calibrazione della frequenza di oscillazione di un oscillatore integrato.
Più specificatamente l'invenzione si riferisce ad un dispositivo di test e calibrazione della frequenza di oscillazione di un circuito oscillatore integrato su semiconduttore e del tipo comprendente almeno una sezione di memorizzazione e controllo, una pluralità di piedini di collegamento collegata in maniera bidirezionale a detta sezione di memorizzazione e controllo, almeno uno di detti piedini di ingresso ricevendo un segnale di riferimento di durata nota.
L'invenzione fa altresì riferimento ad un metodo di test e calibrazione di una frequenza di oscillazione di un oscillatore integrato.
Arte nota
Come è ben noto, molti dispositivi attualmente realizzati su silicio comprendono circuiti digitali. A parte il caso, ovvio, di chip microprocessori e microcontrollori, una parte digitale viene comunque inserita in sistemi di diversa natura, normalmente comprendenti anche una parte analogica, per permettere la gestione di vari sottoblocchi dei sistemi stessi in maniera efficiente e flessibile.. ..
Ad esempio, nelle memorie Flash, a seconda delle operazioni da effettuare, è nècessario eseguire decodifiche, azionare pompe di carica e regolatori, pilotare sense amplifier e numerosi altri elementi compresi nelle memorie stesse.
In questi casi, la tecnica nota propone di implementare al'intero del circuito integrato o chip una macchina a stati, vale a dire un circuito digitale dedicato in grado di pilotare segnali di controllo. In altri casi, nel chip viene incorporato un microcontrollore che è in grado di eseguire operazioni più complesse rispetto a quelle eseguibili da parte di una macchina a stati e che risulta inoltre riconfigurabile in caso di necessità.
Per poter effettuare un controllo di tipo digitale, occorre però prevedere un segnale di orologio o clock, generalmente fornito al chip dall'esterno o quanto jmeno generato utilizzando elementi esterni al chip, tipicamente comprendenti quarzo.
Infatti, il quarzo presenta il principale vantaggio di consentire di generare un segnale oscillante avente una frequenza estremamente precisa.
Numerose soluzioni note prevedono quindi di utilizzare un circuito oscillatore quarzato realizzato su scheda. Altre utilizzano direttamente un elemento al quarzo collegato a piedini del chip stesso.
In applicazioni come le memorie Flash, la parte digitale di circuiteria è però dedicata essenzialmente ad operare all'interno del chip. In questo caso, quindi, l'utente finale del dispositivo di memoria è interessato solo allo scambio di dati con la memoria e fornisce segnali relativi alle operazioni da svolgere.
E' quindi opportuno inserire un circuito oscillatore per generare il segnale di clock al'interno del chip. In tal modo si limita anche il numero di componenti esterni su scheda, vale a dire si ottiene un vantaggio in termini di costo ed ingombro dei dispositivi finali.
In questo caso però le tolleranze tecnologiche dei processi di realizzazione di dispositivi integrati limitano la precisione della frequenza di oscillazione di un circuito oscillatore integrato internamente ad un chip.
Il problema tecnico che sta alla base della presente invenzione è quello di realizzare un dispositivo integrato su di un chip in grado di misurare, durante una fase di test preliminare del chip, la frequenza di oscillazione di un segnale di clock generato internamente al chip stesso, nonché di calibrarla per soddisfare esigenze specifiche.
Sommario dell' invenzione
L'idea di soluzione che sta alla base della presente invenzione è quella di inserire un dispositivo digitale di autodiagnostica integrato in un chip, in grado di misurare e calibrare il valore della frequenza di un segnale oscillante generato internameiite al chip, dato un segnale di durata nota proveniente da apparecchiature di collaudo collegate al chip stesso.
Sulla base di tale idea di soluzione il problema tecnico è risolto da un dispositivo di test e calibrazione del tipo precedentemente indicato e definito dalla parte caratterizzante della rivendicazione 1.
Le caratteristiche ed i vantaggi del dispositivo di test e calibrazione secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.
Breve descrizione dei disegni
In tali disegni:
la Figura 1 mostra schematicamente una prima forma di implementazione di un dispositivo di test e calibrazione della frequenza di oscillazione di un segnale di clock generato da un circuito oscillatore integrato secondo rinvenzione;
la Figura 2 mostra schematicamente una seconda forma di implementazione del dispositivo di test e calibrazione della frequenza di oscillazione di un segnale di clock generato da un circuito oscillatore integrato secondo l'invenzione;
- la Figura 3 mostra mediante un diagramma di flusso il funzionamento del dispositivo di test e calibrazione della frequenza di oscillazione di un segnale di clock generato da un circuito oscillatore integrato secondo l'invenzione.
Descrizione dettagliata
E' ben noto - che per misurare la frequenza di’ un segnale periodico è sufficiente contare il numero di periodi contenuti in un intervallo di tempo prefissato, dividendo tale numero per l intervallo di tempo stesso.
Dal momento che un intervallo di tempo comunque prefissato può non contenere un numero intero di periodi, il conteggio di periodi può essere errato di un periodo per eccesso o per difetto. Per ovviare a questo errore, è però possibile scegliere intervalli di tempo per il conteggio sufficientemente lunghi: nel caso di applicazioni a dispositivi di memoria Flash, si tratta quindi di utilizzare intervalli di tempo per il conteggio dell'ordine di decine di MHz ed oltre, cosa sempre possibile in questo tipo di applicazione.
Inoltre nel caso in cui si voglia verificare se un valore di frequenza misurato si trova all’intemo di un certo intervallo, l'operazione può essere semplificata in quanto è sufficiente, a partire da una certa base di tempi, verificare che il numero di impulsi contati per il segnale periodico è maggiore di un primo numero di riferimento, corrispondente alla frequenza minima dell'intervallo, e minore di un secondo numero di riferimento, corrispondente alla frequenza massima dell'intervallo.
Una prima forma di realizzazione di un dispositivo di test e calibrazione della frequenza di oscillazione di un segnale di clock generato da un oscillatore integrato secondo l'invenzione è schematicamente illustrata in Figura 1.
In tale figura è schematicamente illustrato un circuito integrato o chip 1 comprendente una sezione di memorizzazione e controllo o "chip core" 2.
Il chip core 2 comprende a sua volta almeno una sezione di controllo 3 ed un elemento di memoria permanente 4, in particolare una memoria OTP (acronimo dal termine anglosassone "One Time Programmale"), collegati tra loro in maniera bidirezionale.
Il chip 1 comprende inoltre un circuito oscillatore integrato 5, denominato nel seguito oscillatore interno, collegato in maniera bidirezionale alla sezione di controllo 3, nonché in uscita ad un contatore 6, a sua volta collegato in maniera bidirezionale alla sezione di controllo 3. Vantaggiosamente secondo l'invenzione l'oscillatore interno 5 presenta una frequenza di oscillazione programmabile e l'elemento di memoria permanente 4 memorizza i valori di calibrazione finale per tale frequenza di oscillazione.
E' opportuno ricordare a questo punto che i meccanismi per ottenere un elemento di memoria permanente OTP sono diversi. E' possibile ad esempio utilizzare una pluralità di fusibili che vengono bruciati (o almeno le loro connessioni) tramite un'opportuna tensione per permettere la memorizzazione permanente di dati. Analogamente, in una memoria non volatile di tipo EPROM EEPROM o Flash è possibile utilizzare una parte della matrice di memoria per una memorizzazione permanente di dati. Infine, nel caso di un dispositivo integrato da utilizzare in abbinamento con una memoria non volatile esterna è possibile utilizzare come elemento di memoria permanente OTP una parte della memoria esterna, senza bisogno di trovare spazio all'intemo del dispositivo integrato stesso.
Il chip 1 presenta una pluralità di piedini di collegamento o pads, indicati globalmente con il numero 7 e collegati ad un generatore esterno 8 di segnale di riferimento. In particolare, il generatore esterno 8 fornisce un segnale di riferimento di durata nota, applicato ad un primo piedino di ingresso digitale 7a.
Detta pluralità di piedini di collegamento 7 comprende inoltre almeno un secondo 7b ed un terzo piedino d'ingresso digitale 7c, nonché un piedino d'uscita 7d atti ad essere collegati al dispositivo di test e calibrazione 9 del chip 1.
II dispositivo di test e calibrazione 9 secondo l'invenzione fornisce segnali di controllo al chip 1 tramite detti piedini di ingresso digitale 7b e 7c e legge segnali risultato tramite detto piedino d'uscita 7d per calibrare la frequenza di oscillazione dell'oscillatore interno 5. In particolare, il secondo piedino d'ingresso digitale 7b riceve opportuni segnali di innesco TEST COMMANDS della fase di test del chip 1, mentre il terzo piedino d'ingresso digitale 7c riceve segnali di modifica FREQ CHANGE della frequenza di oscillazione dell'oscillatore interno 5 in base ad un segnale risultato RESULT letto sul piedino d'uscita 7d.
Il dispositivo di test 9 presenta inoltre un primo 9a ed un secondo terminale di ingresso 9b riceventi rispettivamente un primo imin ed un secondo parametro di controllo imax, corrispondenti ai valori di frequenza di oscillazione minima e massima da ottenere tramite l'oscillatore interno 5.
Una seconda forma di realizzazione di un dispositivo di test e calibrazione della frequenza di oscillazione di un segnale di clock generato da un circuito oscillatore integrato secondo l'invenzione è schematicamente illustrata in Figura 2. Ad elementi analoghi sono stati attribuiti gli stessi riferimenti numerali per semplicità di esposizione.
In questo caso, l'operazione di test e calibrazione della frequenza di oscillazione dell'oscillatore interno 5 viene effettuata completamente in maniera interna o "on-chip", tutti i segnali utilizzati per tale operazione essendo interni al dispositivo di test e calibrazione 9 stesso.
In particolare i parametri di controllo imin e imax vengono forniti direttamente al terzo piedino d'ingresso digitale 7c del chip 1 ed il piedino d'uscita 7d fornisce un segnale di avvenuta calibrazione CAL_OK.
E' opportuno notare che tale pluralità di piedini di collegamento 7 non è aggiuntiva rispetto alla normale dotazione di piedini di un chip, in quanto è possibile utilizzare piedini già presenti, riconflgurati in base ad opportuni segnali di innesco di una modalità test del chip stesso.
Un’operazione di test e calibrazione effettuata dal dispositivo di test e calibrazione 9 è illustrata mediante uno schema di flusso in Figura 3. Tale operazione comprende le seguenti fasi:
FI. inizio della operazione di test e calibrazione;
F2. innesco dell’ oscillatore interno 5;
F3. impostazione di un segnale selettore di frequenza FREQ ad un valore nominale DEFAULT.
Nel caso di test e calibrazione completamente on-chip, secondo la seconda forma di implementazione del chip secondo l'invenzione come illustrato in Figura 2, l'operazione di test e calibrazione prosegue, seguendo un primo percorso PI come segue:
F4. invio del primo e secondo parametro di controllo imin, imax in forma digitale al dispositivo di test e calibrazione 9;
Secondo la prima forma di realizzazione del chip secondo l'invenzione come illustrato in Figura 1 si salta tale fase F4 e si passa invece direttamente attraverso un secondo percorso P2 alle successive fasi:
F5. impostazione di un valore iniziale nullo ad un contatore di impulsi di clock i;
F6. innesco di un segnale di riferimento REFSIGNAL di durata temporale nota;
F7. verifica del livello di detto segnale di riferimento REFSIGNAL tramite un circuito interno al dispositivo di test e calibrazione 9 sensibile ad un fronte di commutazione di detto segnale di riferimento REFSIGNAL rispetto ad un valore di partenza;
F8. incremento del contatore di impulsi di clock i e ritorno alla fase di verifica F7 attraverso un terzo percorso P3;
Quando il segnale di riferimento REFSIGNAL commuta rispetto al livello di partenza, il contatore di impulsi di clock i viene bloccato e l'operazione di test e calibrazione prosegue secondo un quarto percorso P4 come segue:
F9. verifica se valore del contatore di impulsi di clock si trova all'interno deH'intervallo fissato dai parametri di controllo imin, imax.
Se l'esito del confronto è negativo, vale a dire se il valore della frequenza di oscillazione generata internamente si trova al di fuori dell'intervallo di frequenze desiderato, corrispondente ai valori compresi fra imin e imax, si opera come segue:
FIO: si modifica la configurazione dei selettori di frequenza associati al circuito oscillatore interno e si torna alla fase F5 attraverso un quinto percorso P5.
Quando l'esito del confronto è positivo, vale a dire si sono trovati i valori ottimali per i selettori di frequenza, si effettuano le seguenti operazioni finali:
FI 1: memorizzazione dei valori dei selettori di frequenza trovati nell'elemento di memoria permanente OTP 4;
F12: termine dell· operazione di test e calibrazione.
E' opportuno notare che, mentre nella prima forma di realizzazione del chip secondo l'invenzione la verifica sul contatore degli impulsi di clock viene effettuata dal dispositivo di test e calibrazione 9 stesso, nel caso della seconda forma, di realizzazione, tale verifica viene effettuata al'intero del chip core 2.
In altre parole, una sezione SI dell'operazione di test e calibrazione, comprendente le fasi di verifica della frequenza di oscillazione F9 e la modifica dei selettori di frequenza del circuito oscillatore interno FIO, viene effettuata "off-chip" nel caso della prima forma di realizzazione e "on-chip" nel caso della seconda forma di realizzazione. In quest'ultimo caso il segnale di uscita è il segnale di avvenuta calibrazione CAL_OK.
Sebbene l'utente finale del chip non risulta mai interessato a conoscere il segnale di clock interno durante il normale funzionamento del chip, può essere interessato a decidere lui stesso la frequenza del clock interno per vari motivi, come le prestazioni o i consumi di potenza del dispositivo.
Il circuito integrato dotato del dispositivo di test e calibrazione secondo l'invenzione può essere quindi vantaggiosamente modificato in modo da prevedere una serie di comandi per accedere alla modalità di test e calibrazione della frequenza di clock dall'esterno: sarà quindi sufficiente precisare tale serie nella documentazione o data sheet del chip ed eventualmente prevedere strumenti software per sveltire la procedura.
In particolare, in questo caso il chip core comprende un elemento di memoria riscrivibile, che può essere o meno programmato dal costruttore in una sua fase preliminare di test del chip, la tecnica di calibrazione usata essendo specificata nella documentazione del chip, come valore aggiunto per le prestazioni del dispositivo integrato, dal momento che in tal modo la frequenza di oscillazione è tenuta maggiormente sotto controllo.
In conclusione, il circuito integrato o chip dotato del dispositivo di test e calibrazione secondo l'invenzione presenta i seguenti vantaggi:
essendo il segnale di clock generato internamento, o "onchip", il dispositivo integrato finale comprendente il chip dotato del dispositivo di test - e ' calibrazione secondo l'invenzione risulta semplificato dal punto di vista dell'utente esterno; si riduce inoltre l’ingombro della board in cui verrà inserito, il numero di componenti da inserire e quindi il costo finale del dispositivo stesso;
comprendendo un circuito oscillatore programmabile e tarabile, il chip dotato del dispositivo di test e calibrazione secondo l'invenzione permette di ottenere un valore , di clock adeguato alle necessità delle applicazioni, compensando gli effetti delle variazioni tecnologiche sulla frequenza di un circuito oscillatore integrato;
il dispositivo di test e calibrazione 9 non necessita di un frequenzimetro esterno, ma solo di un generatore di un segnale di durata prefissata e l'interfacciamento fra il dispositivo e il chip core è completamente digitale: in questo modo il dispositivo di test e calibrazione 9 può essere realizzato molto semplicemente utilizzando sistemi di elaboràzione di tipo "generai purpose”, purché dotati di una interfaccia di comunicazione;
la prima forma di realizzazione del chip dotato del dispositivo di test e calibrazione secondo l'invenzione, come illustrata in Figura 1, risulta molto semplice dal punto di vista della realizzazione circuitale interna, ma richiede un setup della fase di test più complesso;
la seconda forma di realizzazione del chip dotato del dispositivo di test e calibrazione secondo l'invenzione, come illustrata in Figura 2, richiede più circuì teria on-chip, ma permette grandi semplificazioni nel dispositivo di test e calibrazione.
Inoltre, dal momento che l’operazione di calibrazione non è gestita direttamente, è possibile pensare di tarare più chip in parallelo. In questo caso, i segnali di ingresso devono essere gli stessi per tutti i chip e possono quindi essere tenuti in comune. Man mano che un chip raggiunge la frequenza ottimale, esso attiva il proprio segnale CALC_OK e si mette in uno stato di attesa in cui la frequenza di oscillazione non viene cambiata. Viene quindi riproposto ad intervalli regolari un segnale di riferimento fino a che tutti i segnali CALC_OK dei vari chip in test segnalano l'awenuta calibrazione: solo a questo punto viene effettuata l'operazione di memorizzazione nell'elemento di memoria permanente e terminate le operazioni di test e calibrazioni sulla pluralità di chip.
Claims (14)
- RIVENDICAZIONI 1. Dispositivo digitale di test e calibrazione della frequenza di oscillazione di un circuito oscillatore (5) integrato su semiconduttore e del tipo comprendente almeno una sezione di memorizzazione e controllo (2), una pluralità di piedini di collegamento (7) collegati in maniera bidirezionale a detta sezione di memorizzazione e controllo (2), almeno uno di detti piedini di ingresso (7) ricevendo un segnale di riferimento di durata nota, caratterizzato dal fatto di ricevere in ingresso almeno un primo (imin) ed un secondo parametro di controllo (imax), corrispondenti agli estremi di un prefissato intervallo di valori della frequenza di oscillazione desiderata per il circuito oscillatore integrato (5) e di comprendere: mezzi di confronto fra detto segnale di durata nota ed il segnale generato da detto circuito oscillatore integrato (5); - mezzi di generazione di valori di calibrazione del segnale generato da detto circuito oscillatore integrato (5) collegati a detti mezzi di confronto, e mezzi per forzare la memorizzazione di valori di calibrazione Finale del segnale generato da detto circuito oscillatore integrato (5) in detta sezione di memorizzazione e controllo (2).
- 2. Dispositivo digitale di test e calibrazione secondo la rivendicazione 1, caratterizzato dal fatto di: fornire opportuni segnali di innesco {TEST COMMANDS) della fase di test del circuito integrato (.1) su un secondo piedino (7b) di detta pluralità di piedini di collegamento (7); fornire segnali di modifica (FREQ CHANGE) della frequenza di oscillazione del circuito oscillatore integrato (5) su un terzo piedino (7c) di detta pluralità di piedini di collegamento (7); ricevere un segnale risultato (RESULT), corrispondente alla misurazione della frequenza di oscillazione del circuito oscillatore integrato (5) tramite un quarto piedino (7d) di detta pluralità di piedini di collegamento (7), detti segnali di modifica (FREQ CHANGE) essendo funzione del segnale risultato (RESULT) per ottenere una calibrazione della frequenza di oscillazione del circuito oscillatore integrato (5) all'intemo di detto prefissato intervallo di valori.
- 3. Dispositivo digitale di test e calibrazione secondo la rivendicazione 1, caratterizzato dal fatto di: fornire opportuni segnali di innesco (TEST COMMANDS) della fase di test del circuito integrato (1) su un secondo piedino (7b) di detta pluralità di piedini di collegamento (7); fornire detti primo e secondo parametro di ‘ controllo (imin, imax) , corrispondenti agli estremi di un prefissato intervallo di valori della frequenza di oscillazione desiderata del circuito oscillatore integrato (5) su un terzo piedino (7c) di detta pluralità di piedini di collegamento (7); ricevere un segnale di avvenuta calibrazione (CAL_OK) tramite un quarto piedino (7d) di detta pluralità di piedini di collegamento (7), detto segnale di avvenuta calibrazione (CAL_OK) essendo generato dal circuito integrato (1) stesso in funzione del confronto con detti primo e secondo parametro di controllo (imin, imax).
- 4. Dispositivo digitale di test e calibrazione secondo la rivendicazione 1, caratterizzato dal fatto di forzare la memorizzazione di valori di calibrazione finale del segnale generato da detto circuito oscillatore integrato (5) in un elemento di memoria permanente (4) compreso in detta sezione di memorizzazione e controllo (2).
- 5. Dispositivo digitale di test e calibrazione secondo la rivendicazione 4, caratterizzato dal fatto che detti mezzi di generazione di valori di calibrazione del segnale generato da detto circuito oscillatore integrato (5) comprendono una sezione di controllo (3) collegata in maniera bidirezionale a detto elemento di memoria permanente (4), nonché a detta pluralità di piedini di collegamento (7) .
- 6. Dispositivo digitale di test e calibrazione integrato secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi di confronto comprendono un contatore (6), collegato a detto circuito oscillatore integrato (5) nonché a detti mezzi di generazione di valori di calibrazione del segnale generato da detto circuito oscillatore integrato (5) in maniera bidirezionale.
- 7. Dispositivo digitale di test e calibrazione secondo la rivendicazione 4, caratterizzato dal fatto che detto elemento di memoria permanente (4) comprende una pluralità di fusibili che vengono bruciati tramite un'opportuna tensione per permettere la memorizzazione permanente di dati.
- 8. Dispositivo digitale di test e calibrazione secondo la rivendicazione 4, caratterizzato dal fatto che detto elemento di memoria permanente (4) comprende una parte di una matrice di memoria non volatile interna al circuito integrato (1).
- 9. Dispositivo digitale di test e calibrazione secondo la rivendicazione 4, caratterizzato dal fatto che detto elemento di memoria permanente (4) comprende una parte di una matrice di memoria non volatile esterna al circuito integrato (1).
- 10. Dispositivo digitale di test e calibrazione secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto di prevedere una serie di comandi per accedere alla modalità di test e calibrazione della frequenza di clock dall’esterno.
- 11. Metodo di test e calibrazione di una frequenza di oscillazione di un circuito oscillatore integrato (5) in un circuito integrato (1) comprendente le fasi di: FI. inizio della operazione di test e calibrazione; F2. innesco del circuito oscillatore integrato (5); F3. impostazione di un segnale selettore di frequenza (FREQ) ad un valore nominale (DEFAULT). , F5. impostazione di un valore iniziale nullo ad un contatore di impulsi di clock (i); F6. innesco di un segnale di riferimento (REFSIGNAL) di durata temporale nota generato da un generatore interno (8); F7. verifica del livello di detto segnale di riferimento (REFSIGNAL) tramite un circuito interno ad un dispositivo di test e calibrazione (9) sensibile ad un fronte di commutazione di detto segnale di riferimento (REFSIGNAL) rispetto ad un. valore di partenza; F8. incremento del contatore di impulsi di clock (i) e ritorno alla fase di verifica F7 ;
- 12. Metodo di test e calibrazione secondo la rivendicazione 11, comprendente, tra le fasi F3 ed F5, l’ulteriore fase di: F4. invio di un primo e di un secondo parametro di controllo1 (imin, imax) in forma digitale al dispositivo di test e calibrazione (9).
- 13. Metodo di test e calibrazione secondo le rivendicazioni 11 o 12, comprendente inoltre, quando il segnale di riferimento (REFSIGNAL) commuta rispetto al livello di partenza ed il contatore di impulsi di clock (i) viene bloccato, le fasi di: F9. verifica se valore del contatore di impulsi di clock si trova all'interno deH'intervallo fissato dai parametri di controllo imin, imax. FIO: modifica della configurazione dei selettori di frequenza associati al circuito oscillatore interno e ritorno alla fase F5 fino a che il valore della frequenza di oscillazione generata internamente si trova al di fuori dell'intervallo di frequenze desiderato, corrispondente ai valori compresi fra imin e imax; e; F 11 : memorizzazione dei valori dei selettori di frequenza trovati nell'elemento di memoria permanente OTP 4 quando il valore della frequenza di oscillazione generata internamente si trova aH'interno deH'intervallo di frequenze desiderato, vale a dire si sono trovati i valori ottimali per i selettori di frequenza; F12: termine dell'operazione di test e calibrazione.
- 14. Procedura di calibrazione di una pluralità di circuiti integrati secondo la rivendicazione 3, .caratterizzato dal fatto di prevedere le fasi di: (a) invio di segnali di ingresso comuni a detta pluralità di circuiti integrati; (b) attivazione del proprio segnale di avvenuta calibrazione (CALC_OK) e inserimento di una modalità di attesa in cui la frequenza di oscillazione non viene cambiata da parte di ognuno dei circuiti integrati compresi in detta pluralità una volta raggiunta una frequenza ottimale di oscillazione del proprio circuito oscillatore integrato (5) (c) memorizzazione dei valori di frequenza bloccati quando tutti i segnali di avvenuta calibrazione (CALC_OK) dei circuiti integrati compresi in detta pluralità segnalano l'avenuta calibrazione; (d) interruzione della procedura di calibrazione.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2000MI000832A IT1317248B1 (it) | 2000-04-13 | 2000-04-13 | Dispositivo di test e calibrazione della frequenza di oscillazione diun oscillatore integrato. |
| US09/833,754 US6622106B2 (en) | 2000-04-13 | 2001-04-11 | Device for testing and calibrating the oscillation frequency of an integrated oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2000MI000832A IT1317248B1 (it) | 2000-04-13 | 2000-04-13 | Dispositivo di test e calibrazione della frequenza di oscillazione diun oscillatore integrato. |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITMI20000832A0 ITMI20000832A0 (it) | 2000-04-13 |
| ITMI20000832A1 true ITMI20000832A1 (it) | 2001-10-13 |
| IT1317248B1 IT1317248B1 (it) | 2003-05-27 |
Family
ID=11444859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT2000MI000832A IT1317248B1 (it) | 2000-04-13 | 2000-04-13 | Dispositivo di test e calibrazione della frequenza di oscillazione diun oscillatore integrato. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6622106B2 (it) |
| IT (1) | IT1317248B1 (it) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898543B2 (en) * | 2002-07-23 | 2005-05-24 | Adc Dsl Systems, Inc. | In-system testing of an oscillator |
| DE602004018751D1 (de) * | 2003-02-07 | 2009-02-12 | Nxp Bv | System und verfahren zum kalibrieren der taktfrequenz einer taktgebereinheit über eine datenleitung |
| US6897148B2 (en) * | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
| JP2006039830A (ja) * | 2004-07-26 | 2006-02-09 | Renesas Technology Corp | 半導体集積回路 |
| US20060271321A1 (en) * | 2005-05-24 | 2006-11-30 | Visteon Global Technologies, Inc. | Initiating calibration mode of electronic control module |
| DE102005041048B4 (de) * | 2005-08-30 | 2007-09-06 | Texas Instruments Deutschland Gmbh | Integrierter Schaltungsbaustein |
| US20070226567A1 (en) * | 2006-03-23 | 2007-09-27 | Gorman Kevin W | High speed bist utilizing clock multiplication |
| TW200741723A (en) * | 2006-04-21 | 2007-11-01 | Holtek Semiconductor Inc | Method for calibrating parameter of integrated circuit |
| US7434121B2 (en) * | 2006-05-30 | 2008-10-07 | Infineon Technologies Flash Gmbh & Co. Kg | Integrated memory device and method for its testing and manufacture |
| US8386829B2 (en) | 2009-06-17 | 2013-02-26 | Macronix International Co., Ltd. | Automatic internal trimming calibration method to compensate process variation |
| CN113000416A (zh) * | 2021-02-05 | 2021-06-22 | 上海华虹宏力半导体制造有限公司 | 一种振荡器电路模块的测试筛选方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726607A (en) * | 1992-06-15 | 1998-03-10 | Adc Telecommunications, Inc. | Phase locked loop using a counter and a microcontroller to produce VCXO control signals |
| US5410510A (en) * | 1993-10-04 | 1995-04-25 | Texas Instruments Inc. | Process of making and a DRAM standby charge pump with oscillator having fuse selectable frequencies |
| US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
| JPH0898284A (ja) * | 1994-07-25 | 1996-04-12 | Nippondenso Co Ltd | データ受信装置，送信装置および通信装置 |
| US6064947A (en) * | 1997-08-27 | 2000-05-16 | Texas Instruments Incorporated | Time base generator internal voltage-controlled oscillator calibration system and method |
| US6204694B1 (en) * | 1999-05-21 | 2001-03-20 | Logicvision, Inc. | Programmable clock signal generation circuits and methods for generating accurate, high frequency, clock signals |
-
2000
- 2000-04-13 IT IT2000MI000832A patent/IT1317248B1/it active
-
2001
- 2001-04-11 US US09/833,754 patent/US6622106B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010044702A1 (en) | 2001-11-22 |
| US6622106B2 (en) | 2003-09-16 |
| ITMI20000832A0 (it) | 2000-04-13 |
| IT1317248B1 (it) | 2003-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITMI20000832A1 (it) | Dispositivo di test e calibrazione della frequenza di oscillazione diun oscillatore integrato. | |
| US7353442B2 (en) | On-chip and at-speed tester for testing and characterization of different types of memories | |
| US4940909A (en) | Configuration control circuit for programmable logic devices | |
| US6748456B1 (en) | PLD configuration port architecture and logic | |
| US7359811B1 (en) | Programmable logic device with power supply noise monitoring | |
| US20040064770A1 (en) | Programmable state machine of an integrated circuit | |
| US8286042B2 (en) | On-chip seed generation using boolean functions for LFSR re-seeding based logic BIST techniques for low cost field testability | |
| US7701237B2 (en) | Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and D/S tests | |
| US9429630B2 (en) | Circuit for testing power supplies in multiple power modes | |
| CN107219884B (zh) | 一种自动校准时钟频率的方法和系统 | |
| US6167001A (en) | Method and apparatus for measuring setup and hold times for element microelectronic device | |
| CN104035023A (zh) | Mcu的测试方法和系统 | |
| US7219284B2 (en) | Decode logic selecting IC scan path parts | |
| TWI439710B (zh) | 內嵌於系統級封裝之被動元件測試裝置 | |
| US8212576B1 (en) | Method and apparatus for self-regulated burn-in of an integrated circuit | |
| US20030056124A1 (en) | Digital-based mechanism for determining voltage | |
| US5754081A (en) | Clock signal generation and test circuitry | |
| US5543761A (en) | Prepackaged crystal oscillator calibration and configuration interface | |
| ITMI991474A1 (it) | Dispositivo di misura di una tensione analogica in particolare per una architettura di memoria non volatile e relativo metodo di misura | |
| CN106992779B (zh) | 配电网络的ip块 | |
| US8050122B2 (en) | Fuse apparatus for controlling built-in self stress and control method thereof | |
| CN102565668A (zh) | 检查装置和方法 | |
| KR100207511B1 (ko) | 다수개의 테스트 모드 설정 방법 및 그에 따른 장치 | |
| TWI437454B (zh) | 用於估計半導體元件的雜訊變動之方法及估計裝置 | |
| US7498891B2 (en) | Method for calibration of an oscillator for a microcontroller chip operation |