IT201900008385A1 - Dispositivo con gestione dell'alimentazione - Google Patents

Dispositivo con gestione dell'alimentazione Download PDF

Info

Publication number
IT201900008385A1
IT201900008385A1 IT102019000008385A IT201900008385A IT201900008385A1 IT 201900008385 A1 IT201900008385 A1 IT 201900008385A1 IT 102019000008385 A IT102019000008385 A IT 102019000008385A IT 201900008385 A IT201900008385 A IT 201900008385A IT 201900008385 A1 IT201900008385 A1 IT 201900008385A1
Authority
IT
Italy
Prior art keywords
power
circuitry
circuit
monitor circuit
coupled
Prior art date
Application number
IT102019000008385A
Other languages
English (en)
Inventor
Daniele Mangano
Der Tuijn Roland Van
Pasquale Butta'
Original Assignee
St Microelectronics Rousset
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Rousset, St Microelectronics Srl filed Critical St Microelectronics Rousset
Priority to IT102019000008385A priority Critical patent/IT201900008385A1/it
Priority to EP20315156.8A priority patent/EP3748808B1/en
Priority to US16/894,640 priority patent/US10985736B2/en
Priority to CN202010514846.2A priority patent/CN112051915A/zh
Priority to CN202021034199.7U priority patent/CN212276368U/zh
Publication of IT201900008385A1 publication Critical patent/IT201900008385A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Emergency Management (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Power Sources (AREA)
  • Cookers (AREA)
  • General Induction Heating (AREA)
  • Control Of Electric Motors In General (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Dispositivo con gestione dell’alimentazione”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa all’alimentazione nei dispositivi elettronici.
Una o più forme di attuazione si possono applicare, per esempio, all’alimentazione di dispositivi di elaborazione, come microcontrollori (MCU) non specializzati (“general-purpose”).
Una o più forme di attuazione possono essere applicate in dispositivi a bassa potenza.
Sfondo tecnologico
In vari contesti applicativi, il fatto di facilitare una coesistenza efficace in termini di potenza di circuiti con tensioni operative (minime) diverse può rappresentare una caratteristica desiderabile. Per esempio, ciò può facilitare un utente nel definire in maniera flessibile azioni intraprese quando sono rilevate condizioni di bassa tensione.
Un approccio per affrontare questo problema può comportare di limitare la tensione operativa a una condizione di “caso peggiore”. Un tale approccio può essere lontano dal fornire una soluzione ideale: in effetti, il fatto di conservare la capacità di fare funzionare un dispositivo, anche con prestazioni/funzionalità limitate, può essere auspicabile in varie circostanze.
Un altro approccio può comportare di usare monitor di tensione dedicati. Pur soddisfacente sotto vari aspetti, un tale approccio può essere esposto a certe limitazioni in relazione alla capacità delle varie parti di un sistema di funzionare autonomamente con specifiche di tensione differenti.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di contribuire ad affrontare ulteriormente i problemi discussi in precedenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un dispositivo avente le caratteristiche esposte nelle rivendicazioni che seguono.
Un dispositivo comprendente un’unità microcontrollore (MCU, “Micro-Controller Unit”) e circuiteria IP core (in breve, circuiteria IP) può essere un esempio di un tale dispositivo.
Le rivendicazioni sono parte integrante della descrizione tecnica di forme di attuazione come qui fornita.
Una o più forme di attuazione possono comportare di usare un monitor di tensione non specializzato che, congiuntamente a uno specifico approccio hardware, facilita la gestione di un funzionamento di un sistema a bassa potenza anche quando parti differenti del sistema funzionano autonomamente.
Una o più forme di attuazione possono offrire vantaggi secondo vari aspetti quali, per esempio:
- flessibilità in termini di configurazione software, per esempio mediante un meccanismo di abilitazione software, una configurazione di soglia mediante registri, un funzionamento guidato da interrupt mentre una CPU non si trova in una modalità di bassa potenza;
- un funzionamento autonomo: certe parti di un sistema possono essere rese opzionalmente attive mentre, per esempio, una MCU è in una modalità di bassa potenza, con la capacità di risvegliare (“waking-up”) la MCU (CPU) dalla modalità di bassa potenza come risultato della rilevazione di un calo dell’alimentazione, per esempio; e
- supporto della bassa potenza, per esempio mediante uno spegnimento di un monitor hardware quando una IP associata non è attiva e il sistema è in una modalità di bassa potenza e/o un meccanismo per forzare una soglia della IP quando il sistema è in una modalità di bassa potenza.
Una o più forme di attuazione conservano la possibilità di configurare caratteristiche operative mediante software con azioni definite dal software che facilitano un utente finale nel decidere che cosa fare in caso di cali di tensione. Ciò facilita il fatto di intraprendere azioni (come una riduzione della potenza di uscita, uno spegnimento e così via) in relazione allo specifico contesto applicativo, conservando nel contempo una flessibilità sostanziale nel selezionare tali azioni.
Una o più forme di attuazione possono comportare un circuito di monitor della tensione non specializzato che, in associazione a un certo approccio hardware, facilita una gestione di un funzionamento di un sistema a bassa potenza anche in quei dispositivi in cui è previsto che parti differenti di un sistema funzionino autonomamente.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è una rappresentazione schematica di problemi affrontati in una o più forme di attuazione,
- la Figura 2 è un esempio di una rappresentazione di possibili contesti di uso di forme di attuazione, e
- le Figure da 3 a 8 sono esempi di schemi a blocchi funzionali di un possibile funzionamento di forme di attuazione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
La Figura 1 è una rappresentazione schematica di possibili condizioni di alimentazione di un dispositivo elettronico.
Un esempio di un tale dispositivo può essere un circuito elettronico comprendente un’unità di elaborazione (per esempio, un’unità microcontrollore o MCU) con la capacità di essere accoppiato a una circuiteria IP, cioè uno o più core di proprietà intellettuale (in breve, core IP o, semplicemente, IP).
La denominazione core IP (o, in breve, IP) è una denominazione ben nota adottata nella progettazione elettronica per indicare un’unità di logica, una cella o un progetto di un circuito integrato riutilizzabili che possono essere usati come elementi basilari (“building block”) di circuiti integrati, come ASIC (Application-Specific Integrated Circuit) o FPGA (Field-Programmable Gate Array).
La Figura 1 si riferisce a possibili condizioni di alimentazione di un tale dispositivo tramite una tensione di alimentazione VDD in un intervallo da 0 V a un valore massimo Vmax, con la tensione VDD che ci si attende abbia un valore (nominale) V2 corrente.
In varie circostanze e per motivi diversi noti agli esperti nella tecnica, una tale tensione di alimentazione può diminuire a un valore più basso Vmin o al di sotto di questo.
La rappresentazione nella Figura 1 è un esempio della possibilità che parti differenti di un tale dispositivo, indicate generalmente con I e II, siano:
- da una parte, in grado di funzionare in modo affidabile (“OK”, entrambe) per valori di VDD pari a V2 e superiori,
- dall’altra parte, non in grado di funzionare in modo affidabile (“KO”, di nuovo entrambe) per valori di VDD oari a Vmin ed inferiori.
La rappresentazione nella Figura 1 è anche un esempio della possibilità che le parti I e II presentino comportamenti differenti per valori di VDD tra V2 e Vmin: per esempio, la parte I (sinistra) può entrare in una “zona grigia” in cui le prestazioni possono non essere garantite, se non con prestazioni ridotte, mentre la parte II (destra) può ancora funzionare in modo affidabile a un livello di prestazioni desiderato (“OK”): vale a dire, la parte I (sinistra) può funzionare in modo affidabile fino a V2, mentre la parte II (destra) può funzionare in modo affidabile fino a Vmin.
Il lato a destra della Figura 1 rappresenta anche schematicamente la possibile azione di un monitor di tensione che ha un’isteresi H, dove H è la differenza tra una soglia di salita (alta) e una soglia di discesa (bassa) con possibili variazioni della tensione di alimentazione VDD.
La Figura 1 è un esempio di possibili variazioni di VDD sia intorno a V2 (V2: V2+S e V2+H: V2+H+S come indicato in VM) sia intorno a Vmin (Vmin: Vmin+S e Vmin+H: Vmin+H+S come indicato in POR) a seconda che sia alimentata soltanto una parte o siano alimentate entrambe le parti (un microcontrollore e la circuiteria IP associata, per esempio).
L’entità S indica lo spread, che è la differenza massima tra parti di silicio differenti e condizioni operative differenti (PVT); il dato POR può essere indicativo di una condizione di reset all’accensione nelle tensioni in un sistema di monitoraggio della tensione con un reset all’accensione (POR, “Power-On Reset”) per facilitare un’inizializzazione appropriata all’avviamento. L’isteresi H facilita il fatto di assicurare la stabilità dell’uscita del monitor rispetto al rumore dell’alimentazione.
La Figura 2 è un esempio di una possibile architettura di sistema comprendente, per esempio, un circuito logico a bassa tensione 10 comprendente un’unità di elaborazione 12 (per esempio, una CPU) con registri 14 associati alimentati da un rail di alimentazione 16 portato (in maniera nota agli esperti nella tecnica) a una tensione VDD mediante un regolatore (di tensione) 18.
Il riferimento 20 nella Figura 2 indica una circuiteria IP (vale a dire, uno o più core IP) alimentata mediante il rail 16.
Il riferimento 22 nella Figura 2 indica un monitor di tensione non specializzato configurato per monitorare (in maniera nota di per sé agli esperti nella tecnica) la linea (principale) di alimentazione (il rail 16, per esempio).
Come rappresentato a titolo di esempio nella Figura 2, il monitor di tensione 22 può essere configurato per cooperare con il circuito logico a bassa tensione 10 scambiando segnali comprendenti:
- un segnale di soglia inviato dal circuito logico 10 (dei registri 14, per esempio) a un input 22a del monitor di tensione 22,
- un segnale di abilitazione inviato di nuovo dal circuito logico 10 (dei registri 14, per esempio) a un ingresso 22b del monitor di tensione 22,
- un segnale di interrupt inviato da un’uscita 22c del monitor di tensione 22 al circuito logico 10 (alla CPU 12, per esempio).
Come rappresentato a titolo di esempio nella Figura 2, un tale scambio di segnali può realizzarsi mediante traslatori di livello (“level shifter”) 24, 26 e 28.
Un riferimento 30 nella Figura 2 indica un circuito di reset all’accensione (POR) come tradizionale nella tecnica.
Si apprezzerà che, in tutte le Figure da 2 a 8, parti o elementi simili sono indicati con simboli di riferimento simili, cosicché per brevità non sarà ripetuta una descrizione dettagliata di queste parti o elementi per ciascuna figura.
Come discusso precedentemente (e come rappresentato a titolo di esempio nella Figura 3), un possibile approccio nel gestire una modalità di bassa potenza in un dispositivo come qui considerato può comportare di spegnere (“OFF”) il dominio a bassa tensione 10 – e - il monitor di tensione 22. Questa opzione può essere dettata considerando che il fatto di mantenere attivo il monitor 22 equivarrebbe a erogare una potenza che viene consumata inutilmente.
Tuttavia, un tipo di funzionamento auspicabile comporterebbe mantenere attiva (“ON”) la circuiteria IP 20 mentre il resto del sistema è spento con la tensione di alimentazione fornita alla circuiteria IP 20 ancora monitorata, in modo tale che possa essere intrapresa una possibile azione nel caso in cui una tensione di alimentazione cali al di sotto di un livello minimo desiderato.
Per esempio, con riferimento alla Figura 1, la circuiteria IP 20 nella Figura 2 può essere un esempio della parte I nella Figura 1 che può funzionare in modo affidabile fino alla tensione V2.
Il mantenimento del livello dell’alimentazione al di sopra di Vmin può essere facilitato (in maniera nota agli esperti nella tecnica) dal monitor di tensione POR. Ciò può non essere sufficiente, poiché la circuiteria IP 20 non può funzionare in modo adeguato tra Vmin e V2, mentre il monitor 22 faciliterà una verifica che la tensione di alimentazione è al di sopra di V2.
In una o più forme di attuazione, tale monitoraggio (della tensione di alimentazione alla circuiteria IP 20, per esempio) può essere facilitato mantenendo “vivo” il circuito di monitor 22, in modo tale che - anche con la logica a bassa tensione 10 commutata su uno stato a bassa potenza - una soglia IPT corrispondente a una condizione di funzionamento desiderata della circuiteria IP 20 sia selezionata e resa disponibile al circuito di monitor 22.
In una forma di attuazione come rappresentato a titolo di esempio nella Figura 4, un tale approccio può essere implementato per mezzo di un multiplexer 100 disposto intermedio tra il circuito logico 10 (i registri 14, per esempio) e il circuito di monitor della tensione 22 con il multiplexer 100 pilotato mediante un segnale LP indicativo di uno stato di bassa potenza attuato per il dominio di bassa tensione 10.
Per esempio, un tale segnale LP (che può essere generato in qualsiasi maniera nota agli esperti nella tecnica) può essere applicato al multiplexer 100 secondo i principi seguenti:
- LP=0: questo corrisponde a un funzionamento “trasparente” normale del dispositivo, in cui il segnale di soglia proveniente dai registri 14 è trasferito verso l’ingresso 22a del circuito di monitor della tensione 22, - LP=1: questo corrisponde a un funzionamento a bassa potenza (la circuiteria logica 10 disattivata, per esempio: ciò può derivare da vari motivi come noto agli esperti nella tecnica) con una soglia desiderata IPT che facilita il funzionamento dell’IP applicata all’ingresso 22a del circuito di monitor della tensione 22.
La soglia dell’IP IPT può essere prodotta in qualsiasi maniera nota agli esperti nella tecnica (per esempio, facendo ricorso a un dispositivo cablato in hardware (“hard-wired”)).
In una o più forme di attuazione come rappresentate a titolo di esempio nella Figura 5, tale tipo di funzionamento può essere facilitato fornendo uno specifico bit di registro 140 nei registri 14, che può essere conservato in registri ombra 142 e può essere impostato (mediante software, per esempio) in modo tale che il circuito di monitor della tensione 22 possa essere mantenuto “attivo” anche in una modalità di bassa potenza (vale a dire, con il dominio di bassa tensione 10 spento).
Per esempio (come rappresentato a titolo di esempio nella Figura 5), un dispositivo circuitale corrispondente può comprendere una porta logica OR 102 avente un primo ingresso accoppiato alla circuiteria logica 10 (ai registri 14 tramite il traslatore di livello 26, per esempio) e un secondo ingresso accoppiato al bit di registro 140 (tramite i registri ombra 142), in modo tale che l’ingresso di abilitazione 22b possa essere portato a un livello logico (per esempio, “alto”) per mantenere attivo il monitor di tensione 22 anche quando il segnale proveniente dai registri 14 tramite il traslatore di livello 26 indicherebbe altrimenti che il circuito di monitor della tensione 22 dovrebbe essere disabilitato.
Lo schema della Figura 6 è un esempio della possibilità di rilevare (tramite una linea di rilevamento 20a, per esempio) il fatto che la circuiteria IP 20 non è attiva (vale a dire, non è al momento attivata anche se la tensione di alimentazione potrebbe permetterne il funzionamento), cosicché il circuito di monitor della tensione 22 può essere spento.
In un dispositivo come rappresentato a titolo di esempio nella Figura 6 un tale risultato può essere raggiunto per mezzo di una porta logica (come una porta logica AND 104) disposta intermedia tra la porta logica 102 e l’ingresso di abilitazione 22b del circuito di monitor della tensione 22.
In un dispositivo come rappresentato a titolo di esempio nella Figura 6, la porta logica 104 ha un primo ingresso accoppiato all’uscita della porta logica 102 e un secondo ingresso accoppiato all’uscita da una ulteriore porta logica 106 (una porta logica OR per esempio) che ha, a sua volta, un primo ingresso accoppiato alla linea di rilevamento 20a e un secondo ingresso che riceve una versione negata del segnale LP, cioè LPneg.
In tal modo, l’ingresso di abilitazione 22b al circuito di monitor della tensione 22 riceverà un segnale di abilitazione (per esempio, “alto”) per mantenere attivo il circuito di monitor della tensione 22 come risultato del fatto che il segnale sulla linea 20a indica che l’IP 20 è attiva -- o -- come risultato di LP=0 (vale a dire, durante un funzionamento normale con il dominio di bassa tensione 10 attivato). In tali condizioni di funzionamento normale, il segnale di abilitazione proveniente dai registri 14 può essere inoltrato all’ingresso 22b del circuito di monitor della tensione 22 per mantenerlo vivo mediante la porta logica 102 e la porta logica 104.
In breve, una o più forme di attuazione come rappresentate qui a titolo di esempio possono facilitare l’ottenimento delle condizioni considerate in seguito.
Quando in una modalità di bassa potenza (LP, “Low-Power”) (vale a dire, 10 è OFF e LP=1):
- se l’IP 20 non è attiva (vale a dire, 20a è 0, per esempio), il monitor 22 sarà OFF;
- se l’IP 20 è attiva (vale a dire, 20a è 1, per esempio), il fatto che il monitor di tensione 22 sia abilitato oppure no dipenderà dal contenuto del registro ombra 142: per esempio, può dipendere dal fatto che, prima di andare nella modalità di LP, l’utente ha richiesto di avere attivo il monitor programmando uno specifico bit del registro.
Quando in una modalità normale (vale a dire, 10 è ON e LP=0), il fatto che il monitor 22 sia attivo oppure no può dipendere (esclusivamente) dalla scelta fatta dall’utente programmando uno specifico bit del registro (e non dallo stato di attivazione dell’IP).
In forme di attuazione come rappresentate a titolo di esempio nella Figura 7, nei registri 14 può essere presente un bit del registro 144 che può essere conservato nei registri ombra 142 per facilitare la configurazione software del wake-up del sistema da una modalità di bassa potenza mediante il circuito di monitor della tensione 22.
Un tale dispositivo, come rappresentato a titolo di esempio nella Figura 7, può comportare un circuito logico di wake-up 32 sensibile al bit del registro di wake-up 144 nei registri ombra 142 e un segnale di interrupt inviato alla circuiteria logica 10 dal circuito di monitor della tensione 22 mediante l’uscita 22c.
Il circuito logico di wake-up 32 può funzionare, come rappresentato a titolo di esempio nella Figura 8, per inviare un segnale di wake-up WU alla circuiteria logica 10 quando la tensione di alimentazione cala al valore di soglia di funzionamento dell’IP (vale a dire, per esempio, IPT), in modo tale che, se l’IP 20 è attiva, il circuito di monitor della tensione 20 possa essere mantenuto attivo in ogni caso. In tal modo, il calo di tensione al di sotto della soglia dell’IP IPT può essere rilevato (dal circuito di monitor della tensione 22, in maniera nota agli esperti nella tecnica) e il dominio di bassa tensione 10 (la CPU 12, per esempio) può essere “risvegliato” per intraprendere un’azione come eventualmente desiderato (per esempio, riduzione della potenza RF, spegnimento, e così via).
Una o più forme di attuazione possono così fornire la capacità di monitorare una tensione di alimentazione VDD nel caso di un funzionamento autonomo di una IP rendendo superfluo mantenere attivo il sistema completo, fornendo eventualmente sia uno spegnimento automatico del monitor quando la sezione di IP si muove a uno stato non attivo sia una capacità di wake-up del sistema.
Un dispositivo come rappresentato qui a titolo di esempio può comprendere:
- un circuito di elaborazione (per esempio, 10) e una circuiteria (core) IP (per esempio, 20) accoppiata a una linea di alimentazione (per esempio, 16), in cui la circuiteria IP ha una soglia di alimentazione della circuiteria IP (per esempio, IPT) per il funzionamento della circuiteria IP (vale a dire, una soglia di alimentazione al di sopra della quale si ottiene un funzionamento soddisfacente ella circuiteria IP soddisfacente), e
- un circuito di monitor dell’alimentazione (per esempio, 22) accoppiato alla linea di alimentazione e sensibile a una tensione (per esempio, VDD) sulla linea di alimentazione, il circuito di monitor dell’alimentazione configurato (per esempio, 22c) per fare commutare il circuito di elaborazione su una modalità di bassa potenza come risultato di un calo nella tensione sulla linea di alimentazione,
in cui:
- il circuito di monitor dell’alimentazione comprende un nodo di impostazione della soglia (per esempio, 22a) ed è configurato per essere disattivato come risultato del fatto che la tensione sulla linea di alimentazione cala al di sotto di un livello di soglia di disattivazione impostato in detto nodo di impostazione della soglia,
- è presente un circuito di impostazione della soglia (per esempio, 100) accoppiato al nodo di impostazione della soglia del circuito di monitor dell’alimentazione, il circuito di impostazione della soglia configurato per applicare al nodo di impostazione della soglia del circuito di monitor dell’alimentazione detta soglia di alimentazione della circuiteria IP come risultato del fatto che il circuito di elaborazione è in detta modalità di bassa potenza.
In tal modo, il circuito di monitor può essere mantenuto “vivo” e può monitorare l’alimentazione della circuiteria IP, a condizione che quest’ultima sia attiva.
In un dispositivo come rappresentato qui a titolo di esempio, il circuito di impostazione della soglia può comprendere un multiplexer (per esempio, 100) che ha un ingresso configurato per ricevere detta soglia di alimentazione della circuiteria IP e un’uscita accoppiata al nodo di impostazione della soglia del circuito di monitor dell’alimentazione, il multiplexer controllato da un segnale di modalità di bassa potenza (per esempio, LP) indicativo del fatto che il circuito di elaborazione è commutato su detta modalità di bassa potenza.
In un dispositivo come rappresentato qui a titolo di esempio:
- il circuito di monitor dell’alimentazione può comprendere un ingresso di abilitazione (per esempio, 22b) accoppiato (per esempio, mediante la porta logica 102) al circuito di elaborazione,
- può essere presente una circuiteria di mantenimento dell’abilitazione (per esempio, 140, 142, 102, 104, 106) che accoppia il circuito di elaborazione e l’ingresso di abilitazione del circuito di monitor dell’alimentazione, la circuiteria di mantenimento dell’abilitazione essendo configurata per applicare un segnale di abilitazione all’ingresso di abilitazione del circuito di monitor dell’alimentazione indipendentemente dal fatto che il circuito di elaborazione sia in detta modalità di bassa potenza (vale a dire, indipendentemente dal fatto che il valore del segnale di modalità di bassa potenza LP sia indicativo del fatto che il circuito di elaborazione è commutato sulla modalità di bassa potenza).
In un dispositivo come rappresentato qui a titolo di esempio, la circuiteria di mantenimento dell’abilitazione può comprendere:
- una circuiteria di memoria (per esempio, 140, 142) avente memorizzate in essa informazioni di abilitazione (un bit di abilitazione, per esempio) del circuito di monitor dell’alimentazione, e
- una porta logica OR (per esempio, 102) avente un’uscita accoppiata all’ingresso di abilitazione del circuito di monitor dell’alimentazione e un primo e un secondo ingresso accoppiati (per esempio, 26) rispettivamente al circuito di elaborazione (per esempio, mediante 26) e a detta circuiteria di memoria (per esempio, per ricevere il bit di abilitazione).
Un dispositivo come rappresentato qui a titolo di esempio, può comprendere:
- una linea di rilevamento di attivazione dell’IP (per esempio, 20a) accoppiata a detta circuiteria IP, la linea di rilevamento di attivazione dell’IP essendo configurata per portare un segnale di attivazione dell’IP indicativo del fatto che la circuiteria IP è attiva o inattiva,
- detta circuiteria di mantenimento dell’abilitazione accoppiata (per esempio, in 104) con detta linea di rilevamento di attivazione dell’IP per ricevere da essa detto segnale di attivazione dell’IP e smettere di applicare detto segnale di abilitazione all’ingresso di abilitazione del circuito di monitor dell’alimentazione come risultato del fatto che detto segnale di attivazione dell’IP è indicativo del fatto che la circuiteria IP è inattiva.
In un dispositivo come rappresentato qui a titolo di esempio, detta circuiteria di mantenimento dell’abilitazione può essere sensibile a un segnale di modalità di bassa potenza (per esempio, LP) indicativo del fatto che il circuito di elaborazione è commutato su detta modalità di bassa potenza ed è configurata per disattivare il circuito di monitor dell’alimentazione come risultato tanto del fatto che detto segnale di attivazione dell’IP è indicativo del fatto che la circuiteria IP è inattiva quanto del fatto che detto segnale di modalità di bassa potenza è indicativo del fatto che il circuito di elaborazione è commutato su detta modalità di bassa potenza.
Un dispositivo come rappresentato qui a titolo di esempio, può comprendere una circuiteria di wake-up (per esempio, 32) accoppiata al circuito di monitor dell’alimentazione e configurata per applicare al circuito di elaborazione un segnale di wake-up (per esempio, WU) che fa sì che il circuito di elaborazione esca da detta modalità di bassa potenza come risultato del fatto che la tensione sulla linea di alimentazione cala al di sotto di detta soglia di alimentazione della circuiteria IP (per esempio, IPT).
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (7)

  1. RIVENDICAZIONI 1. Dispositivo comprendente: - un circuito di elaborazione (10) e una circuiteria IP (20) accoppiata a una linea di alimentazione (16), in cui la circuiteria IP (20) ha una soglia di alimentazione della circuiteria IP (IPT) per il funzionamento della circuiteria IP, e - un circuito di monitor dell’alimentazione (22) accoppiato alla linea di alimentazione (16) e sensibile a una tensione (VDD) sulla linea di alimentazione (16), il circuito di monitor dell’alimentazione (22) configurato (22c) per fare commutare il circuito di elaborazione (10) su una modalità di bassa potenza (LP) come risultato di un calo nella tensione (VDD) sulla linea di alimentazione (16), in cui: - il circuito di monitor dell’alimentazione (22) comprende un nodo di impostazione della soglia (22a) ed è configurato per essere disattivato come risultato del fatto che la tensione (VDD) sulla linea di alimentazione (16) cala al di sotto di un livello di soglia di disattivazione impostato in detto nodo di impostazione della soglia (22a), - è presente un circuito di impostazione della soglia (100) accoppiato al nodo di impostazione della soglia (22a) del circuito di monitor dell’alimentazione (22), il circuito di impostazione della soglia (100) configurato per applicare al nodo di impostazione della soglia (22a) del circuito di monitor dell’alimentazione (22) detta soglia di alimentazione della circuiteria IP (IPT) come risultato del fatto che il circuito di elaborazione (10) è in detta modalità di bassa potenza (LP).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui il circuito di impostazione della soglia comprende un multiplexer (100) che ha un ingresso configurato per ricevere detta soglia di alimentazione della circuiteria IP (IPT) e un’uscita accoppiata al nodo di impostazione della soglia (22a) del circuito di monitor dell’alimentazione (22), il multiplexer (100) controllato da un segnale di modalità di bassa potenza (LP) indicativo del fatto che il circuito di elaborazione (10) è commutato su detta modalità di bassa potenza (LP).
  3. 3. Dispositivo secondo la rivendicazione 1 o la rivendicazione 2, in cui: - il circuito di monitor dell’alimentazione (22) comprende un ingresso di abilitazione (22b) accoppiato (102) al circuito di elaborazione (10), - è presente una circuiteria di mantenimento dell’abilitazione (140, 142, 102, 104, 106) che accoppia il circuito di elaborazione (10) e l’ingresso di abilitazione (22b) del circuito di monitor dell’alimentazione (22), la circuiteria di mantenimento dell’abilitazione (140, 142, 102, 104, 106) essendo configurata per applicare un segnale di abilitazione all’ingresso di abilitazione (22b) del circuito di monitor dell’alimentazione (22) indipendentemente dal fatto che il circuito di elaborazione (10) sia in detta modalità di bassa potenza (LP).
  4. 4. Dispositivo secondo la rivendicazione 3, in cui la circuiteria di mantenimento dell’abilitazione (140, 142, 102, 104, 106) comprende: - una circuiteria di memoria (140, 142) avente memorizzate in essa informazioni di abilitazione del circuito di monitor dell’alimentazione (22), e - una porta logica OR (102) avente un’uscita accoppiata all’ingresso di abilitazione (22b) del circuito di monitor dell’alimentazione (22) e un primo e un secondo ingresso accoppiati (26) rispettivamente al circuito di elaborazione (10) e a detta circuiteria di memoria (140, 142).
  5. 5. Dispositivo secondo la rivendicazione 3 o la rivendicazione 4, comprendente: - una linea di rilevamento di attivazione dell’IP (20a) accoppiata a detta circuiteria IP (20), la linea di rilevamento di attivazione dell’IP (20a) configurata per portare un segnale di attivazione dell’IP indicativo del fatto che la circuiteria IP (20) è attiva o inattiva, - detta circuiteria di mantenimento dell’abilitazione (140, 142, 102, 104, 106) è accoppiata (104) con detta linea di rilevamento di attivazione dell’IP (20a) per ricevere da essa detto segnale di attivazione dell’IP e smettere di applicare detto segnale di abilitazione all’ingresso di abilitazione (22b) del circuito di monitor dell’alimentazione (22) come risultato del fatto che detto segnale di attivazione dell’IP è indicativo del fatto che la circuiteria IP (20) è inattiva.
  6. 6. Dispositivo secondo la rivendicazione 5, in cui detta circuiteria di mantenimento dell’abilitazione (140, 142, 102, 104, 106) è sensibile (106) a un segnale di modalità di bassa potenza (LP) indicativo del fatto che il circuito di elaborazione (10) è commutato su detta modalità di bassa potenza (LP) ed è configurata per disattivare il circuito di monitor dell’alimentazione (22) come risultato sia del fatto che detto segnale di attivazione dell’IP è indicativo del fatto che la circuiteria IP (20) è inattiva sia del fatto che detto segnale di modalità di bassa potenza (LP) è indicativo del fatto che il circuito di elaborazione (10) è commutato su detta modalità di bassa potenza (LP).
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, comprendente una circuiteria di wake-up (32) accoppiata al circuito di monitor dell’alimentazione (22) e configurata per applicare al circuito di elaborazione (10) un segnale di wake-up (WU) che fa sì che il circuito di elaborazione (10) esca da detta modalità di bassa potenza (LP) come risultato del fatto che la tensione (VDD) sulla linea di alimentazione (16) cala al di sotto di detta soglia di alimentazione della circuiteria IP (IPT).
IT102019000008385A 2019-06-07 2019-06-07 Dispositivo con gestione dell'alimentazione IT201900008385A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102019000008385A IT201900008385A1 (it) 2019-06-07 2019-06-07 Dispositivo con gestione dell'alimentazione
EP20315156.8A EP3748808B1 (en) 2019-06-07 2020-04-14 A device with power supply management
US16/894,640 US10985736B2 (en) 2019-06-07 2020-06-05 Device and method for power supply management
CN202010514846.2A CN112051915A (zh) 2019-06-07 2020-06-08 用于电源管理的设备和方法
CN202021034199.7U CN212276368U (zh) 2019-06-07 2020-06-08 用于电源管理的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000008385A IT201900008385A1 (it) 2019-06-07 2019-06-07 Dispositivo con gestione dell'alimentazione

Publications (1)

Publication Number Publication Date
IT201900008385A1 true IT201900008385A1 (it) 2020-12-07

Family

ID=67998685

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000008385A IT201900008385A1 (it) 2019-06-07 2019-06-07 Dispositivo con gestione dell'alimentazione

Country Status (4)

Country Link
US (1) US10985736B2 (it)
EP (1) EP3748808B1 (it)
CN (2) CN112051915A (it)
IT (1) IT201900008385A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115469702A (zh) * 2021-06-10 2022-12-13 意法半导体股份有限公司 功率供应电路、对应的设备和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180497A1 (en) * 2001-04-26 2002-12-05 Samsung Electronics Co., Ltd. Circuit for resetting a microcontroller
JP2017096776A (ja) * 2015-11-25 2017-06-01 シチズン時計株式会社 電子時計

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428338B2 (ja) * 2015-02-13 2018-11-28 富士通株式会社 電源制御装置、および電源制御プログラム
US10615779B1 (en) * 2019-06-21 2020-04-07 Texas Instruments Incorporated Adaptive threshold control system for detecting and adjusting the duration of regions of operation during transistor turn on and turn off

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180497A1 (en) * 2001-04-26 2002-12-05 Samsung Electronics Co., Ltd. Circuit for resetting a microcontroller
JP2017096776A (ja) * 2015-11-25 2017-06-01 シチズン時計株式会社 電子時計

Also Published As

Publication number Publication date
US20200389153A1 (en) 2020-12-10
CN112051915A (zh) 2020-12-08
EP3748808B1 (en) 2022-11-09
CN212276368U (zh) 2021-01-01
US10985736B2 (en) 2021-04-20
EP3748808A1 (en) 2020-12-09

Similar Documents

Publication Publication Date Title
US7839016B2 (en) Maintaining output I/O signals within an integrated circuit with multiple power domains
JP4302070B2 (ja) 電源切換回路、マイクロコンピュータ、携帯端末機器、および電源切換制御方法
KR101512493B1 (ko) 저전력 시스템온칩
JP4774247B2 (ja) 電圧レギュレータ
US8400122B2 (en) Selectively activated three-state charge pump
KR20070026441A (ko) 상태 유지 플립-플롭 및 그를 포함하는 회로와, 전력 손실감소 방법
EP3726341A1 (en) Adaptive and efficient standby power supply scheme for next generation low power automotive systems
KR100649778B1 (ko) 슬레이브 장치의 휴지 모드 활성화
DE202009011250U1 (de) Elektronisches Stromspargerät für Computer-Hauptplatinen (Motherboards) im "Standby-Speicher"-Zustand ("Suspend to Memory"-Status)
CN107003707B (zh) 具有用于逻辑和存储器的独立功率域和拆分式电源轨的集成系统
JP2011109746A (ja) 情報機器
JP2749656B2 (ja) 放電加工用電源回路
JP6418056B2 (ja) 演算処理装置及び演算処理装置の制御方法
IT201900008385A1 (it) Dispositivo con gestione dell'alimentazione
JP2008098774A (ja) 半導体集積回路装置
IT201800005511A1 (it) Circuito di reset, dispositivo e procedimento corrispondenti
WO2020151263A1 (zh) 一种芯片的电源控制装置、芯片及其电源控制方法
US8762753B2 (en) Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter
CN110827866B (zh) 一种eeprom上电读写保护电路
TWI524268B (zh) 可攜式電子裝置及其核心交換方法
US7948283B2 (en) Apparatus for awaking an electronic device from a standby mode
US20100218028A1 (en) Network interface apparatus and related power saving method thereof
US7804329B2 (en) Internal charge transfer for circuits
KR20080014531A (ko) 전원 전압 제어 및 파워 게이팅（ｐｏｗｅｒｇａｔｉｎｇ）을 이용한 누설 전류 감소 방법 및 그방법을 이용한 반도체 장치.
US11803226B2 (en) Methods and devices to conserve microcontroller power