IT201800000729A1 - Metodo per ridurre gradini di altezza di uno strato di ossido di semiconduttore e relativo metodo per fabbricare un dispositivo a semiconduttore con trincee di isolamento a bassa profondità e trincee di isolamento profonde - Google Patents

Metodo per ridurre gradini di altezza di uno strato di ossido di semiconduttore e relativo metodo per fabbricare un dispositivo a semiconduttore con trincee di isolamento a bassa profondità e trincee di isolamento profonde Download PDF

Info

Publication number
IT201800000729A1
IT201800000729A1 IT201800000729A IT201800000729A IT201800000729A1 IT 201800000729 A1 IT201800000729 A1 IT 201800000729A1 IT 201800000729 A IT201800000729 A IT 201800000729A IT 201800000729 A IT201800000729 A IT 201800000729A IT 201800000729 A1 IT201800000729 A1 IT 201800000729A1
Authority
IT
Italy
Prior art keywords
semiconductor
oxide layer
trenches
semiconductor oxide
substrate
Prior art date
Application number
IT201800000729A
Other languages
English (en)
Inventor
Giampiero Ponzi
Original Assignee
Lfoundry Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lfoundry Srl filed Critical Lfoundry Srl
Priority to IT201800000729A priority Critical patent/IT201800000729A1/it
Publication of IT201800000729A1 publication Critical patent/IT201800000729A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Description

METODO PER RIDURRE GRADINI DI ALTEZZA DI UNO STRATO DI OSSIDO DI SEMICONDUTTORE E RELATIVO METODO PER FABBRICARE UN DISPOSITIVO A SEMICONDUTTORE CON TRINCEE DI ISOLAMENTO A BASSA PROFONDITÀ E TRINCEE DI ISOLAMENTO PROFONDE
CAMPO TECNICO
Questa divulgazione concerne la fabbricazione di dispositivi integrati a semiconduttore e più in particolare un metodo di riduzione di gradini di altezza di uno strato di ossido di semiconduttore in un "die", e un metodo di fabbricazione di un dispositivo a semiconduttore, per esempio un sensore di immagine, avente trincee di isolamento poco profonde riempite di ossido in corrispondenza di una zona di array di un substrato semiconduttore e trincee di isolamento profonde riempite di ossido in corrispondenza di una zona periferica del substrato semiconduttore.
BACKGROUND
L'avvento dei circuiti integrati su scala ultra larga (ULSI) ha permesso ai produttori di semiconduttori di fabbricare dispositivi a semiconduttore di dimensioni estremamente compatte. I dispositivi altamente integrati richiedono che le parti del dispositivo confezionato in maniera serrata siano isolate l'una dall'altra. Il processo di fabbricazione per formare tali circuiti integrati include quindi la formazione di strutture di isolamento nel dispositivo a semiconduttore. Per fabbricare un tale circuito altamente integrato, sono tipicamente formate strutture di isolamento del tipo STI ("Shallow Trench Isolation") nel silicio o altro substrato a semiconduttore. Tali strutture di isolamento sono un requisito perché anche una perdita di piccola entità in un circuito integrato ULSI può indurre una significativa dissipazione di potenze e/o guasto del circuito.
Per esempio i sensori di immagine, come quello esemplificativo mostrato in figura 1 e divulgato in US 7,642,608, può includere un array di dispositivi foto-sensibili quali fotodiodi, foto-transistori, foto-conduttori, o sensori fotoelettrici, fabbricati su, per esempio, un dispositivo metallo-ossido-semiconduttore complementare, che sono disposti come un array di celle di pixel in un piano focale, e altri dispositivi localizzati in una zona periferica attorno all'array di pixel, mostrato nella vista di layout di figura 2. Dispositivi di immagine CMOS convenzionali includono regioni di isolamento attorno ai dispositivi fotosensibili nell'array di pixel e regioni di isolamento attorno ai dispositivi in una regione periferica all'esterno dell'array di pixel. Queste regioni di isolamento possono aiutare nel prevenire/ridurre le correnti di perdita che possono influenzare negativamente la carica raccolta dai fotodiodi. Questa corrente di perdita ai fotodiodi si manifesta come una corrente di buio o come un accoppiamento tra pixel adiacenti. Uno spessore disuniforme dell'ossido potrebbe risultare in un peggioramento della qualità di immagine (come un'ombreggiatura) agli angoli di pixel riducendo l'effettiva area buona del "die".
Gli STI sono tipicamente prodotti depositando strati su una superficie di un substrato a semiconduttore e formando una trincea che si estende attraverso gli strati e nel substrato a semiconduttore, riempendo la trincea con un dielettrico che è anche formato sopra gli strati, quindi effettuando una pulitura. Il dielettrico è tipicamente formato usando una deposizione da stato vapore (CVD) ed è comunemente un ossido. La pulitura meccanica-chimica è vantaggiosamente utilizzata per rimuovere lo strato dielettrico al disopra degli strati, di cui quello superiore è uno strato di arresto della pulitura come uno strato di nitruro di silicio o di altro materiale. La pulitura termina quando il dielettrico depositato è rimosso da sopra lo strato di arresto della pulitura.
Un metodo convenzionale di formazione di strutture di isolamento con trincee poco profonde è divulgato in US 6,372,605 ed è schematicamente illustrato nelle figure da 3a a 3e. Quando uno strato di ossido 148 è depositato sopra il substrato 140, profili di ossido a forma di piramide sono formati sulle regioni attive 142 e 142a. Per ridurre lo spessore di ossido su regioni attive relativamente ampie 142a, è formato uno strato di foto-resist (figura 3c) in modo da esporre solo questa porzione di ossido. Un'operazione di scavo a secco è eseguita sull'ossido esposto e la maschera di foto-resist è rimossa (figura 3d). Infine, con una pulitura meccanica-chimica (CMP) le sporgenze rimanenti di ossido sono rimosse (figura 3e).
Un inconveniente associato con i metodi convenzionali di formazione di STI, in particolare con l'operazione di CMP usata per la pulitura di uno strato dielettrico CVD, è il cosiddetto "dishing". Una rappresentazione degli effetti del "dishing" è illustrata nelle figure 4a e 4b. Un effetto di "dishing" si crea quando l'ossido CVD che viene pulito assume una forma concava ribassata quando rientra al di sotto della superficie di arresto della pulitura perché l'ossido CVD si pulisce con una velocità maggiore della superficie di arresto della pulitura. Il "dishing" crea problemi nei successivi film formati sopra la struttura e impatta anche sul controllo dei successivi processi di impiantazione. Nel documento US 7,642,608 è stato proposto di realizzare sensori di immagine CMOS con processo di isolamento duale, per esempio (figura 5) con trincee profonde nella regione periferica e trincee poco profonde nella regione di array. Le diverse profondità delle trincee di isolamento sono considerate appropriate perché dispositivi localizzati nella zona periferica del layout possono richiedere trincee di isolamento più profonde dei dispositivi foto-sensibili dell'array di pixel.
Le strutture STI sono specialmente suscettibili al "dishing" specialmente quando strutture STI di diversa larghezza sono formate allo stesso tempo nella stessa operazione di pulitura. Gli effetti del "dishing" sono particolarmente problematici quando la superficie superiore convessa prodotta dalla pulitura si estende ben al di sopra della superficie di substrato. Ciò accade quando gli strati formati sul substrato e usati durante l'operazione di pulitura comprendendo lo strato di arresto di pulitura, sono di spessore considerevole.
SOMMARIO
La richiedente ha notato che capitano in maniera relativamente frequente difetti di pixel come disuniformità del segnale di uscita luminoso o buio nei dispositivi di immagine del tipo Dual Trench (doppia trincea) e ha investigato le possibili cause.
Studi estesi hanno portato alla conclusione che in un processo di produzione comune, il processo per una struttura del tipo Shallow Trench Isolation (STI), specialmente nel caso di prodotti del tipo Dual Trench, è affetta sia da differenze di "pattern" che da differenze di profondità di trincea tra array e periferia, facendo in modo che in alcune aree la planarizzazione sia raggiunta prima che in altre aree. La differenza in spessore dell'ossido STI prima del processo di planarizzazione può causare grandi variazioni di gradini di altezza tra più o meno dense regioni del "die", rendendo difficile raggiungere una completa planarizzazione mediante un normale processo di "etch back" o CMP. Ciò risulta in una finestra di processo ridotta e nella presenza di un gradino di altezza residuo che non può essere eliminato durante le operazioni successive. Lo spessore disuniforme in aree con diverse densità di trincea potrebbe causare difetti di pixel come disuniformità del segnale di uscita luminoso o di buio in dispositivi di immagine del tipo Dual Trench.
Per prevenire i problemi summenzionati, un'operazione di CMP viene eseguita in maniera ottimizzata. L'idea del presente metodo è di migliorare il processo di fabbricazione in modo da eseguire l'operazione CMP in una configurazione di partenza conveniente che permetta di ottenere risultati ottimali e l'eliminazione dei gradini di altezza di uno strato di ossido.
Questo obiettivo è raggiunto con un metodo come definito nell'allegata rivendicazione 1. Il metodo può essere utilizzato in generale per ridurre gradini di altezza e anche per appianare uno strato di ossido a semiconduttore. Questo metodo può essere impiegato in un metodo di fabbricazione di un dispositivo a semiconduttore avente trincee di isolamento poco profonde e trincee di isolamento profonde su uno stesso "die", così come in un metodo di fabbricazione di un sensore di immagine su un substrato semiconduttore.
Le rivendicazioni come depositate sono parte integrante di questa descrizione e sono qui incorporate per espresso riferimento.
BREVE DESCRIZIONE DEI DISEGNI
La figura 1 è un diagramma a blocchi di un sensore di immagine CMOS.
La figura 2 è una vista in piano che illustra un layout di un array di un sensore e di un circuito periferico.
Le figure da 3a a 3e sono viste in sezione trasversale che illustrano un metodo convenzionale di formazione di strutture di isolamento a trincea poco profonda su un substrato a semiconduttore.
Le figure 4a e 4b sono viste in sezione trasversale di un substrato a semiconduttore ricoperto con nitruro e con trincee poco profonde aventi diversa larghezza riempite di ossido di semiconduttore, che mostrano il fenomeno dell'erosione d'angolo e del "dishing" dell'ossido.
La figura 5 è una vista in sezione trasversale di un substrato di semiconduttore avente trincee di isolamento profonde in una zona periferica e trincee di isolamento poco profonde in una zona di array del substrato semiconduttore.
Le figure da 6 a 11 sono viste in sezione trasversale di un substrato a semiconduttore che illustra una forma di realizzazione di un metodo di fabbricazione secondo questa divulgazione.
DESCRIZIONE DETTAGLIATA
La presente invenzione implementa una riduzione di gradini di altezza attraverso un processo di attacco a secco e una tecnologia di "Stop On Planarity" (SOP) mediante "slurry" per ottenere una planarità del "die" praticamente perfetta e superare i problemi di sovrapulitura e sottopulitura e rendere meno stringente la finestra di processo CMP. L'operazione di riduzione dei gradini di altezza può essere eseguita usando qualsiasi "slurry" con additivo di auto-arresto. Solo come esempio non limitativo, tra i numerosi "slurry" con additivi di auto-arresto attualmente in commercio, nel metodo di questa divulgazione è possibile utilizzare i prodotti della serie iDIEL™ D7200, iDIEL™ D8100 A/B, iDIEL™ D6720, D7795C forniti dalla Cabot Technologies (https://www.cabotcmp.com/cmp-slurries-and-cmp-polishing-pads/cmpslurries/interlayer-dielectric/).
La soluzione differisce da quelle precedenti nella misura in cui, in caso di STI con duplice profondità tra array e periferia, essa usa una maschera definita in maniera appropriata per la riduzione dei gradini di altezza che non si estende a tutte le regioni del "die" ma solo alla zona di array, limitando quindi l'azione del processo di attacco ("etch back") alle aree che di fatto generano il problema e proteggendo le aree con trincee più profonde dalla sovrapulitura. Di converso, eseguire un "etch back" ovunque sul "die" creerebbe il rischio di scoprire gli angoli delle zone di trincea più profonde prima delle altre, non risolvendo il problema ma ripetendo lo stesso schema di fallimento elettrico con una dinamica diversa.
Per illustrare le operazioni fondamentali del metodo di questa divulgazione, si farà riferimento alle figure da 6 a 11 che illustrano un substrato di semiconduttore 1 con trincee di isolamento relativamente profonde 2 in una zona periferica e trincee di isolamento relativamente poco profonde 3 in una zona di array. Ci può essere un gradino di altezza, per esempio, anche quando il rapporto tra la profondità delle trincee nella zona di array e la profondità delle trincee nella periferia è 2:3 o maggiore.
Tuttavia, il metodo di questa divulgazione può essere utilizzato indipendentemente dalle ragioni che hanno generato il gradino di altezza. Per questa ragione, la descrizione che segue farà riferimento ad un gradino di altezza di uno strato di ossido semiconduttore formato su un substrato semiconduttore, indipendentemente dalle cause di questo fenomeno e indipendentemente dalle funzioni che dovrebbero essere eseguite dal dispositivo a semiconduttore che incorpora un tale substrato a semiconduttore.
Il substrato 1 è ricoperto con uno strato di nitruro passivante 4 e uno strato di ossido 5 è depositato sopra lo strato di nitruro 4 e sopra le trincee 2 e 3. In corrispondenza delle trincee poco profonde 3, lo strato di ossido 5 è più spesso che in corrispondenza delle trincee profonde 2, quindi c'è un gradino di altezza tra la zona di array e la zona periferica perché l'ossido dello strato di ossido 5 depositato sulla zona di array emerge al di sopra dell'ossido sulla zona periferica.
Un obiettivo del metodo di questa divulgazione è di ottenere un substrato semiconduttore 1 con trincee 2 e 3 riempite di ossido 5, e avere una superficie esposta accuratamente piana in cui i gradini di altezza tra la zona di array e la zona di periferia è drasticamente ridotta. Più in generale, questa divulgazione è mirata a fornire un metodo per ridurre o eliminare un gradino di altezza di uno strato di ossido depositato su una zona di array e una zona periferica di un "die".
Secondo il metodo di questa divulgazione, uno strato definito di fotoresist 6 è depositato (figura 7) in maniera conforme sul "die" e un "pattern" è aperto solo nella zona di array o, più in generale, solo dove un gradino di altezza dello strato di ossido è presente.
Lo strato di fotoresist 6 è definito in modo da definire una pluralità di "finestre" 7, cioè aperture nella maschera di fotoresist che lasciano esposte certe porzioni dello strato di ossido sottostante, in corrispondenza della zona di array in cui è presente un gradino di altezza.
Poi è eseguita un'operazione di attacco sulle porzioni esposte dell'ossido semiconduttore attraverso le "finestre", erodendo l'ossido di semiconduttore sulla regione di array in modo da produrre un'area definita. Grazie alle "finestre" nello strato definito 6 di fotoresist, la soluzione entra in contatto con varie porzioni dello strato di ossido 5 sulla zona di array e comincia ad eroderla mentre le porzioni dello strato di ossido 5 sulla zona periferica sono protette.
Dopo questa operazione di attacco, la maschera di fotoresist è rimossa e la struttura mostrata in figura 8 è ottenuta. La configurazione di figura 8 è una condizione iniziale più conveniente per eseguire una pulitura meccanica chimica (CMP) senza creare un effetto di gradino di altezza, rispetto alla configurazione di figura 6, ottenuta immediatamente dopo deposizione dello strato di ossido 5. Questa nuova definizione può essere facilmente spianata mediante CMP e la velocità di processo nell'array sarà simile a quella in periferia: il processo si arresterà quando non sarà presente alcun gradino di altezza locale. La regolazione della rimozione mediante attacco permette di trovare una condizione di processo in cui l'array e la periferia risulterà spianata e con lo stesso ossido residuo in cima. Alla fine di questa operazione, il gradino di altezza dello strato di ossido semiconduttore 5 è ridotto.
La superficie dello strato di ossido semiconduttore può essere spianata rimuovendo le protrusioni di ossido 8 (figura 9) con un'operazione di pulitura meccanica chimica (CMP) con effetto di Stop on Planarity, cioè inibendo la rimozione di ossido quando la superficie esposta dello strato di ossido 5 è piana. Con questa operazione di processo tutte le trincee 2 e 3 sono coperte con uno strato di ossido piano 5 relativamente sottile. In generale, il metodo divulgato può essere validamente utilizzato anche se le profondità di trincea sono uguali tra loro ma un gradino di altezza è prodotto durante la deposizione. Ciò può accadere, per esempio, a causa di una grande dispersione di densità di "pattern" (cioè una prima zona del "die" con una densità di pattern del 75% di copertura e una seconda zona del "die" con una densità di pattern del 5% di copertura), quindi è applicabile ad un generico dispositivo a semiconduttore caratterizzato da zone del "die" con diversa densità e/o profondità di trincea.
Infine, un'operazione di pulitura meccanica chimica con "slurry" altamente selettivo è eseguita per scoprire gli strati di nitruro 4, come mostrato in figura 10, ottenendo quindi un substrato semiconduttore 1 con trincee profonde 2 e trincee poco profonde 3 riempite con ossido 5 complanare con superfici esposte di uno strato di nitruro 4, sostanzialmente libere di effetti di "dishing". Solo come esempio non limitativo, per questa operazione è possibile utilizzare uno "slurry" con additivo altamente selettivo come l'additivo per selettività D7294C+B7795D fornito dalla Cabot Microelectronic. Tuttavia, altri "slurry" con additivo altamente selettivo sono commercialmente disponibili e possono essere usati nel metodo della presente divulgazione.
Gli strati di nitruro 4 sono rimossi con un'operazione di rimozione del nitruro ottenendo la struttura mostrata in figura 11.
Dopo la definizione delle trincee di isolamento profonde 2 e delle trincee di isolamento poco profonde 2 riempite di ossido di semiconduttore, la zona periferica e la zona di array del substrato sono pronte per essere trattate per definire i componenti elettronici da integrare.
Con il metodo di questa divulgazione è possibile realizzare un array di dispositivi fotosensibili (per es. fotodiodi), isolati uno dall'altro mediante trincee di isolamento poco profonde 3, e circuiti di lettura formati nella zona periferica ed elettricamente isolati per mezzo delle trincee di isolamento profonde 2 sostanzialmente senza alcun gradino di altezza tra le due zone.

Claims (6)

  1. RIVENDICAZIONI 1. Metodo di riduzione di un gradino di altezza di uno strato di ossido semiconduttore formato su un substrato semiconduttore, detto strato di ossido semiconduttore essendo configurato in modo che l'ossido semiconduttore su una zona attiva del substrato emerge sopra l'ossido semiconduttore su una zona periferica del substrato, detto metodo comprendente le operazioni seguenti: depositare in maniera conforme una maschera di fotoresist su detto strato di ossido di semiconduttore, detta maschera di fotoresist avendo un primo spessore in corrispondenza di detta zona periferica e un secondo spessore in corrispondenza di detta zona attiva, detto primo spessore essendo maggiore di detto secondo spessore, detta maschera essendo definita in corrispondenza di detta zona attiva in modo da definire finestre che espongono porzioni di detto strato di ossido semiconduttore; attaccare l'ossido di semiconduttore esposto attraverso le aperture di dette finestre per uno spessore corrispondente alla differenza tra detto primo spessore e detto secondo spessore; rimuovere detta maschera di fotoresist, esponendo una superficie definita dello strato di ossido di semiconduttore in detta zona di array e una superficie non definita dello strato di ossido semiconduttore in detta zona periferica.
  2. 2. Metodo della rivendicazione 1, comprendente inoltre l'operazione di spianare detto strato di ossido di semiconduttore eseguendo una pulitura meccanicachimica su detta superficie definita usando una tecnologia con slurry ad effetto Stop On Planarity, inibendo rimozione di ossido quando lo strato di ossido di semiconduttore è piano.
  3. 3. Metodo di fabbricazione di un dispositivo a semiconduttore che ha trincee di isolamento poco profonde e trincee di isolamento profonde, comprendente le operazioni seguenti: formare, in una prima superficie di un substrato semiconduttore ricoperto con nitruro di semiconduttore, trincee poco profonde aventi una prima profondità in una zona attiva del substrato e trincee profonde aventi una seconda profondità in una zona periferica del substrato; depositare uno strato di ossido semiconduttore su detta prima superficie, detto strato di ossido semiconduttore avendo un gradino di altezza in modo che l'ossido di semiconduttore su una zona attiva del substrato emerge sopra l'ossido di semiconduttore su una zona periferica del substrato; ridurre un gradino di altezza dello strato di ossido semiconduttore formato su un substrato semiconduttore eseguendo il metodo secondo la rivendicazione 1.
  4. 4. Metodo della rivendicazione 3, comprendente inoltre le operazioni di: eseguire una pulitura meccanica-chimica su detta superficie definita usando una tecnologia con slurry ad effetto Stop On Planarity, inibendo la rimozione di ossido quando lo strato di ossido di semiconduttore è piano; eseguire una pulitura meccanica-chimica usando una tecnologia con slurry altamente selettivo in modo da esporre detto nitruro di semiconduttore, per formare un substrato di semiconduttore piano con nitruro di semiconduttore, avente dette trincee poco profonde e dette trincee di isolamento profonde riempite con ossido di semiconduttore.
  5. 5. Metodo della rivendicazione 4, comprendente inoltre un'operazione finale di eseguire un'operazione di rimozione in umido del nitruro per rimuovere porzioni esposte di detto nitruro di semiconduttore.
  6. 6. Metodo di fabbricazione di un sensore di immagine su un substrato semiconduttore, comprendente le seguenti operazioni: realizzare un array di dispositivi fotosensibili isolati uno dall'altro da trincee poco profonde su una zona attiva del substrato; realizzare circuiti di lettura su una zona periferica del substrato, detti circuiti di lettura essendo funzionalmente connessi a detto array di dispositivi fotosensibili e uno isolato dall'altro mediante trincee profonde; formare trincee di isolamento profonde e trincee di isolamento poco profonde secondo un metodo di una delle rivendicazioni da 3 a 5 in corrispondenza di dette trincee profonde e di dette trincee poco profonde, rispettivamente.
IT201800000729A 2018-01-11 2018-01-11 Metodo per ridurre gradini di altezza di uno strato di ossido di semiconduttore e relativo metodo per fabbricare un dispositivo a semiconduttore con trincee di isolamento a bassa profondità e trincee di isolamento profonde IT201800000729A1 (it)

Priority Applications (1)

Application Number Priority Date Filing Date Title
IT201800000729A IT201800000729A1 (it) 2018-01-11 2018-01-11 Metodo per ridurre gradini di altezza di uno strato di ossido di semiconduttore e relativo metodo per fabbricare un dispositivo a semiconduttore con trincee di isolamento a bassa profondità e trincee di isolamento profonde

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT201800000729A IT201800000729A1 (it) 2018-01-11 2018-01-11 Metodo per ridurre gradini di altezza di uno strato di ossido di semiconduttore e relativo metodo per fabbricare un dispositivo a semiconduttore con trincee di isolamento a bassa profondità e trincee di isolamento profonde

Publications (1)

Publication Number Publication Date
IT201800000729A1 true IT201800000729A1 (it) 2019-07-11

Family

ID=61731789

Family Applications (1)

Application Number Title Priority Date Filing Date
IT201800000729A IT201800000729A1 (it) 2018-01-11 2018-01-11 Metodo per ridurre gradini di altezza di uno strato di ossido di semiconduttore e relativo metodo per fabbricare un dispositivo a semiconduttore con trincee di isolamento a bassa profondità e trincee di isolamento profonde

Country Status (1)

Country Link
IT (1) IT201800000729A1 (it)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204184B1 (en) * 1998-03-30 2001-03-20 Hitachi, Ltd. Method of manufacturing semiconductor devices
US20130052785A1 (en) * 2011-08-29 2013-02-28 Elpida Memory, Inc. Method of manufacturing semiconductor device
US20150115337A1 (en) * 2013-10-31 2015-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204184B1 (en) * 1998-03-30 2001-03-20 Hitachi, Ltd. Method of manufacturing semiconductor devices
US20130052785A1 (en) * 2011-08-29 2013-02-28 Elpida Memory, Inc. Method of manufacturing semiconductor device
US20150115337A1 (en) * 2013-10-31 2015-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US20140349464A1 (en) Method for forming dual sti structure
KR100678645B1 (ko) 반도체 소자 및 그 제조 방법
CN105679781B (zh) 电容的制造方法、以及cmos图像传感器的制造方法
JP2005183920A (ja) 暗信号を減少させることのできるイメージセンサ及びそのイメージセンサの素子分離方法
IT201800000729A1 (it) Metodo per ridurre gradini di altezza di uno strato di ossido di semiconduttore e relativo metodo per fabbricare un dispositivo a semiconduttore con trincee di isolamento a bassa profondità e trincee di isolamento profonde
US9123579B2 (en) 3D memory process and structures
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR100642461B1 (ko) 플래쉬 메모리소자의 소자분리막 형성방법
TWI521685B (zh) 影像感測器及其製作方法
KR100979711B1 (ko) 반도체장치의 트렌치 갭필 방법
JP2016018937A (ja) 半導体装置の製造方法
JP2010118661A (ja) イメージセンサー及び前記イメージセンサーの製造方法
KR100792376B1 (ko) 플래쉬 메모리 소자의 소자분리막 형성방법
KR19990025197A (ko) 트렌치 소자분리방법
KR20110067844A (ko) 반도체 소자의 제조 방법
KR100533886B1 (ko) 반도체소자 제조방법
JP2005183916A (ja) フラッシュ素子の製造方法
KR100349350B1 (ko) 반도체장치의 소자격리방법
TWI431720B (zh) 溝填方法及淺溝渠隔離結構的製造方法
KR100710198B1 (ko) 반도체소자의 격리막 형성방법
KR100595859B1 (ko) 반도체 소자의 제조 방법
KR20080001340A (ko) 반도체 소자의 소자분리막 형성방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR20040057615A (ko) 반도체 소자의 소자분리막 형성방법