FR3168317A1 - Module de puissance à demi-pont réalisé par des transistors GaN sur silicium isolés - Google Patents

Module de puissance à demi-pont réalisé par des transistors GaN sur silicium isolés

Info

Publication number
FR3168317A1
FR3168317A1 FR2412203A FR2412203A FR3168317A1 FR 3168317 A1 FR3168317 A1 FR 3168317A1 FR 2412203 A FR2412203 A FR 2412203A FR 2412203 A FR2412203 A FR 2412203A FR 3168317 A1 FR3168317 A1 FR 3168317A1
Authority
FR
France
Prior art keywords
layer
active component
zone
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2412203A
Other languages
English (en)
Inventor
Julien BUCKLEY
René Escoffier
Florent GRECO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR2412203A priority Critical patent/FR3168317A1/fr
Publication of FR3168317A1 publication Critical patent/FR3168317A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Element Separation (AREA)

Abstract

L’invention a pour objet un module de puissance à demi-pont comprend un substrat structuré en trois couches : une première couche en silicium dopé p, une deuxième couche en silicium dopé p avec un dopage plus faible, et une troisième couche en silicium dopé n. Le module intègre deux composants actifs. Le premier composant, situé dans une première zone, comprend une hétérojonction, un caisson et deux bornes pour une tension . Le second composant, situé dans une deuxième zone, inclut une hétérojonction, un caisson isolé du premier par des tranchées d’isolation profonde atteignant la première couche. Chaque tranchée comprend une couche d’enrobage diélectrique et un matériau de remplissage. Figure pour l’abrégé : Fig. 1a

Description

Module de puissance à demi-pont réalisé par des transistors GaN sur silicium isolés Champ d’application
L’invention concerne l’intégration monolithique de transistors de puissance à hétérojonction dans des dispositifs semi-conducteurs et plus particulièrement dans un module de puissance à demi-pont. L’invention concerne en outre n procédé de fabrication d’un module de puissance à demi-pont comprenant deux transistors HS (acronyme de l’expression anglaise High Side) et LS (acronyme de l’expression anglaise Low side) intégrés sur le même substrat.
Problème soulevé
Les composants actifs GaN à large bande interdite, notamment les transistors planaires à haute mobilité électronique (HEMT) sur substrat de silicium, sont utilisés pour l'électronique de puissance à haut rendement et forte densité grâce à un fonctionnement à haute fréquence. Dans le contexte de l’invention, on entend par « composant actif GaN » un transistor ou une diode dans lequel la zone active (zone de formation de canal de conduction) est formée par une hétérojonction comprenant au moins une couche en GaN ; par exemple une hétérojonction GaN/AlGaN. A titre d’illustration, un transistor à hétérojonction AlGaN/GaN est un type de HEMT utilisé pour les hautes fréquences et les applications de puissance. Il utilise une interface entre l'AlGaN et le GaN pour créer un gaz bidimensionnel d'électrons (2DEG) à haute mobilité. Ce gaz permet un flux rapide d'électrons, contrôlé par une grille. Le GaN supporte des tensions élevées et fonctionne à haute température. Par ailleurs, dans une diode GaN, l'anode et la cathode se distinguent par leur rôle dans la conduction des électrons. L'anode est connectée à la couche AlGaN et reçoit les électrons en polarisation directe. La cathode est reliée à la couche GaN, où se forme un gaz d'électrons bidimensionnel (2DEG) à l'interface AlGaN/GaN. Ce 2DEG facilite la conduction des électrons. En polarisation directe, les électrons se déplacent de la cathode vers l'anode, traversant la jonction. En polarisation inverse, la barrière de potentiel bloque ce passage.
L'intégration monolithique des composants actifs (transistors, diodes, ...) permet de réduire les inductances parasites dans les circuits de puissance et de contrôle, exploitant ainsi tout le potentiel haute fréquence des transistors GaN. De nombreux efforts ont été faits pour intégrer les composants actifs sur le même substrat en silicium. Cependant, il reste difficile d’intégrer plusieurs HEMT GaN haute tension dans un circuit de puissance et plus particulièrement dans un module de puissance à demi-pont.
Afin de mieux comprendre le problème technique soulevé, nous allons commencer par décrire la structure générale d’un module de puissance à demi-pont. Un module à demi-pont est un dispositif semi-conducteur qui intègre deux commutateurs, généralement des transistors de puissance tels que des MOSFETs ou des IGBTs, disposés en configuration de demi-pont. Le module comprend un premier transistor HS dénommé commutateur haut (communément dénommé high side en anglais) et un second transistor LS dénommé commutateur bas (communément dénommé low side en anglais) monté en série. Le point de connexion entre les deux transistors dénommé « nœud central » génère une tension alternative de sortie. Le premier transistor haut HS connecte le nœud central à une tension d’alimentation positive lorsqu’il est à l’état passant. Le second transistor bas LS connecte le nœud central à une tension d’alimentation basse (la masse par exemple) lorsqu’il est à l’état passant. Le module comprend en outre des diodes montées aussi en série l’un par rapport à l’autre de manière à former une branche parallèle à la branche formée par les transistors LS, HS. Le fonctionnement repose sur l'activation et la désactivation alternée des deux transistors, ce qui fait varier la tension au nœud central et permet de contrôler la forme d'onde et la fréquence en sortie. Ce type de module est couramment utilisé dans des applications de conversion de puissance, telles que les onduleurs, les alimentations à découpage ou la commande de moteurs en mode hacheur.
Dans ce contexte, un problème technique majeur est rencontré, à savoir le phénomène de diaphonie (cross-talk en anglais) entre le commutateur haut et le commutateur bas qui peut engendrer un piégeage de charges dans le substrat ce qui provoque un effondrement du courant (current collapse en anglais) dans le transistor bas. En effet, dans un module à demi-pont, les transistors LS et HS fabriqués sur un même substrat en silicium ne sont pas complètement isolés l’un de l’autre au niveau physique, et peuvent donc interagir par l’intermédiaire du substrat qui présente un chemin de propagation parasitaire pour les courants indésirables entre les deux commutateurs. Lors de la commutation rapide du transistor haut HS, des variations brusques de potentiel apparaissent au niveau du nœud commun, ce qui peut générer des interférences dans le substrat partagé avec le transistor bas LS. Ces interférences peuvent se manifester sous forme de courants parasites induits à travers le substrat mais aussi sous forme de piégeage de charges dans le substrat commun. Ces phénomènes induisent une perturbation du fonctionnement normal du transistor bas LS en modifiant sa polarisation. Le même problème est rencontré aussi dans les diodes d’un module de puissance à demi-pont intégré sur le même substrat.
Art antérieur/ Restrictions de l’état de l’art
La publication intitulée « Suppression of the Backgating Effect of Enhancement-Mode p-GaN HEMTs on 200-mm GaN-on-SOI for Monolithic Integration” de “X.Li, M.Van Hove et al” propose un dispositif semi-conducteur comprenant deux transistors GaN intégrés sur un substrat de type SOI. Le dispositif proposé comprend une tranchée d’isolation allant jusqu’à la couche d’oxyde enterrée BOX du substrat SOI de manière à créer des caissons isolés pour chaque transistor. L’inconvénient de cette solution consiste à des problèmes de décollement au niveau de l’interface entre le caisson individualisé et le substrat massif en silicium. Ce problème de décollement requiert une limitation de l’épaisseur maximale de l’hétérojonction AlGaN/GaN limitant ainsi la tension maximale de fonctionnement du module.
Réponse au problème et apport solution
Pour pallier les limitations des solutions existantes, l’invention propose un module de puissance à demi-pont dans lequel le transistor haut et le transistor bas sont réalisés sur un substrat présentant un profil de dopage particulier avec l’utilisation d’une pluralité de tranchées d’isolation profondes. La combinaison entre le profil de dopage du substrat et l’arrangement d’une pluralité de tranchées d’isolation profondes permet une meilleure isolation entre les deux transistors par rapport aux solutions de l’état de l’art, et ainsi une réduction considérable des phénomènes d’effondrement du courant. Ceci permet d’augmenter l’amplitude de la plage de tension maximale au niveau du nœud central pouvant aller jusqu’à 1000V dans le dispositif selon l’invention.
De plus, le procédé de fabrication du module selon l’invention permet l’obtention de caissons individualisés pour chacun des composants actifs (transistors ou diodes) lors de la phase «front end » du procédé de fabrication microélectronique contrairement aux solutions selon l’état de l’art qui nécessitent des opérations d’isolation pendant la phase finale « back end » du procédé de fabrication de la puce. En effet, la structure proposée pour l’isolation des caissons selon l’invention résiste aux budgets thermiques nécessaires pour la fabrication des composants actifs (transistors ou diodes). Cela permet de fabriquer les structures d’isolation dans une étape antérieure à la fabrication des composants et ainsi permet d’intégrer l’étape d’isolation dans la phase «front end ». De plus, la fabrication des structures d’isolation selon l’invention ne nécéssite pas une modification des étapes de fabrication des composants actifs ce qui offre une compatibilité du procédé selon l’invention pour être intégrés facilement dans les chaines de production de semiconducteurs existantes.
Résumé /Revendications
L’invention a pour objet un module de puissance à demi-pont comprenant :
  • Un substrat comprenant :
    • une première couche en silicium dopé p ;
    • une deuxième couche en silicium dopé p avec une concentration de dopage inférieure à celle de la première couche et disposée sur la première couche ;
    • et une troisième couche en silicium dopé n et disposée sur la deuxième couche ;
  • un premier composant actif situé dans une première zone dudit substrat comprenant :
    • une première hétérojonction disposée sur la troisième couche ;
    • un premier caisson dédié au premier composant et formé dans la première zone dudit substrat ;
    • une première borne et une deuxième borne destinée à recevoir une tension d’alimentation non nulle ;
  • un second composant actif situé dans une deuxième zone dudit substrat et ayant :
    • une seconde hétérojonction disposée sur la troisième couche ;
    • un second caisson dédié au second composant et formé dans la deuxième zone dudit substrat ; le second caisson étant isolé du premier caisson par un premier groupe de tranchées d’isolation profonde allant jusqu’à la première couche ;
    • une première borne connectée à la masse électrique et une deuxième borne connectée à la première borne du premier composant actif ;
chaque tranchée d’isolation dudit premier groupe comprenant : une couche d’enrobage en un matériau diélectrique disposée sur les parois internes de la tranchée et un matériau de remplissage remplissant le volume dans la tranchée.
Selon un aspect particulier de l’invention, chaque tranchée d’isolation dudit premier groupe présente un ratio largeur par profondeur compris entre 1/100 et 1/2.
Selon un aspect particulier de l’invention, la profondeur de chaque tranchée d’isolation dudit premier groupe est comprise entre 1µm et 100µm.
Selon un aspect particulier de l’invention, la largeur de chaque tranchée d’isolation dudit premier groupe est comprise entre 0.5µm et 10µm.
Selon un aspect particulier de l’invention, le matériau de remplissage est choisi parmi le poly-silicium ou SiO2.
Selon un aspect particulier de l’invention, le module de puissance à demi-pont comprend en outre une première tranchée de connexion située dans la première zone et traversant la première hétérojonction de manière à connecter d’une part la première borne du premier composant actif et d’autre part la troisième couche dans le premier caisson.
Selon un aspect particulier de l’invention, le module de puissance à demi-pont comprend en outre une deuxième tranchée de connexion située dans la deuxième zone et traversant la seconde hétérojonction de manière à connecter d’une part la première borne du second composant actif et d’autre part la troisième couche dans le second caisson.
Selon un aspect particulier de l’invention, le module de puissance à demi-pont comprend en outre une troisième tranchée de connexion située dans la troisième zone du substrat séparée de la deuxième zone par un deuxième groupe d’une pluralité de tranchées d’isolation profonde ; la tranchée de connexion connectant d’une part la première borne du second composant actif et d’autre part la première couche dans la troisième zone.
Selon un aspect particulier de l’invention, la première hétérojonction et la seconde hétérojonction sont des hétérojonctions AlGaN/GaN.
Selon un aspect particulier de l’invention, le premier composant actif est un transistor de puissance ; la première borne du premier composant actif est son drain, la deuxième borne du premier composant actif est sa source. le second composant actif est un transistor de puissance ; la première borne du premier composant actif est sa source, la deuxième borne du second composant actif est son drain.
Selon un aspect particulier de l’invention, le premier composant actif est une diode ; la première borne du premier composant actif est sa cathode, la deuxième borne du premier composant actif est son anode. Le second composant actif est une diode ; la première borne du premier composant actif est son anode, la deuxième borne du second composant actif est sa cathode.
L’invention a également pour objet un procédé de fabrication d’un module de puissance à demi-pont selon l’invention comprenant les étapes suivantes :
  1. fabriquer une hétérojonction de deux matériaux semi-conducteurs par croissance épitaxiale sur un substrat comprenant l’empilement suivant : une première couche en silicium dopé p, une deuxième couche en silicium dopé p avec une concentration de dopage inférieure à celle de la première couche et disposée sur la première couche, et une troisième couche en en silicium dopé n et disposée sur la deuxième couche ,
  2. fabriquer un premier groupe de tranchées d’isolation profonde allant jusqu’à la première couche et séparant d’une part une première zone du substrat et d’autre part d’une deuxième zone du substrat ; la fabrication est réalisée en gravant une pluralité de tranchées parallèles allant jusqu’à la première couche puis en déposant une couche diélectrique sur les parois internes de chaque tranchée puis en remplissant chaque tranchée par un matériau de remplissage ; le premier groupe de tranchées d’isolation profonde ;
  3. fabriquer un premier composant actif comprenant la partie de l’hétérojonction située dans la première zone et ayant au moins deux bornes et un caisson dédié formé dans la partie du substrat située dans la première zone et fabriquer un second composant actif comprenant la partie de l’hétérojonction située dans la deuxième zone et ayant au moins deux bornes et un second caisson dédié formée dans la partie du substrat située dans la première zone.
Selon un aspect particulier de l’invention, le dépôt du matériau diélectrique sur les parois dans l’étape b) est un dépôt de SiO2 par « dépôt chimique en phase vapeur » ou par décomposition de TetraEthyl OrthoSilicate.
Selon un aspect particulier de l’invention, le remplissage de chaque tranchée dans l’étape b) est réalisé par un dépôt de poly-silicium par « dépôt chimique en phase vapeur ».
Selon un aspect particulier de l’invention, l’étape b) comprend en outre la fabrication d’un second groupe de tranchées d’isolation profonde allant jusqu’à la première couche et séparant d’une part une troisième zone du substrat et d’autre part la deuxième zone du substrat.
Selon un aspect particulier de l’invention, le procédé de fabrication d’un module de puissance à demi-pont comprend l’étape suivante : fabriquer une tranchée de connexion située dans la troisième zone du substrat connectant d’une part une première borne du second composant actif et d’autre part la première couche dans la troisième zone.
Selon un aspect particulier de l’invention, le procédé de fabrication comprend l’étape suivante : Pour chaque composant actif, fabriquer une tranchée de connexion à travers l’hétérostructure du composant actif et connectant une première borne dudit composant actif à la troisième couche dans le caisson dédié au composant actif.
Description détaillée
D’autres caractéristiques et avantages de la présente invention apparaîtront mieux à la lecture de la description qui suit en relation aux dessins annexés suivants.
LaFIG. 1illustre une vue en coupe du module de puissance à demi-pont selon un premier mode de réalisation.
LaFIG. 1illustre une vue en coupe du module de puissance à demi-pont selon un second mode de réalisation. Les transistors HS, LS du module de puissance à demi-pont selon ce mode de réalisation n’ont pas été illustrés pour simplifier la présentation.
LaFIG. 2illustre l’organigramme d’un procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la première étape du procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la deuxième étape du procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la troisième étape du procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la quatrième étape du procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la cinquième étape du procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la sixième étape du procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la septième étape du procédé de fabrication selon l’invention.
LaFIG. 3illustre la structure obtenue à l’issue de la huitième étape du procédé de fabrication selon l’invention.
Sur les figures d’illustration de l’invention, l'horizontal est représenté par des directions X et Y d'un repère orthogonal (X, Y, Z). La direction Z de ce repère orthogonal représente la direction verticale. Par la suite, les termes tels que « supérieur», « inférieur», « au-dessus », «en dessous », «haut» et «bas » sont définis par rapport à cette direction Z. Les termes « gauche » et « droite » sont définis par rapport à la direction X. Les termes «avant» et« arrière» sont définis par rapport à la direction Y. Par la suite, le terme « épaisseur » désigne l'épaisseur maximale d'un élément selon la direction Z, dite direction d’empilement. Le terme « largeur » désigne la dimension d’une couche selon la direction X.
LaFIG. 1illustre une vue en coupe, selon l’axe (X, Z), du module de puissance à demi-pont 1 selon un premier mode de réalisation. Le module de puissance à demi-pont 1 comprend un substrat SUB en silicium, un premier transistor HS et un second transistor LS isolées l’un de l’autre par un premier groupe de tranchées d’isolation profonde TI1.
Le substrat SUB comprend une première couche 10, une deuxième couche 11 et une troisième couche 12. La première couche 10 est une couche en silicium dopée p. La deuxième couche 11 est située sur la première couche 10. La deuxième couche 11 est dopée p- avec une concentration de dopants positif inférieure à celle de la première couche 10. La troisième couche 12 est située sur la deuxième couche 11. La troisième couche 12 est dopée n+ avec une variation graduelle de la concentration des dopants négatifs. Le substrat SUB présente ainsi un profil de dopage p/p-/n+ du bas vers le haut en partant de la première couche 10. A titre d’exemple, le profil de dopage du substrat SUB est réalisé par une implantation de phosphore à 400 keV pour une dose de 6.1015at/cm2et un recuit thermique de 5h à 1100 C°.
Le premier transistor HS joue le rôle du commutateur haut avec une grille G1 pour commander son état de conduction, une source S1 et un drain D1 connecté à une source de tension (non représenté) qui génère une tension d’alimentation Vinnon nulle pouvant aller jusqu’à 1000V par rapport à la masse électrique du module. Le second transistor LS joue le rôle du commutateur bas avec une grille G2 pour commander son état de conduction, une source S2 connectée à la masse électrique, et un drain D2 connecté à la source S1 du premier transistor HS à travers une piste conductrice P1. Le point de connexion électrique entre le drain D2 du second transistor LS et la source S1 du premier transistor HS constitue le nœud central NC qui génère une tension de sortie du module 1.
Le premier transistor HS est réalisé dans une première zone Z1 du substrat SUB et le second transistor LS est réalisé dans une seconde zone Z2 adjacente à ladite première zone Z1. La première zone et la seconde zone sont délimitées l’un de l’autre par le premier groupe de tranchées d’isolation profonde TI1. Le premier transistor HS comprend une zone de canal dédiée 13a, 14a constituée d’une première hétérojonction AlGaN/GaN localisée dans la première zone Z1. La couche 13a est en GaN épitaxié sur la troisième couche 12 et la couche 14a est en AlGaN épitaxié sur la couche 13a. L'interface entre AlGaN et GaN crée une discontinuité des bandes d'énergie, ce qui engendre la formation d'un gaz d'électrons bidimensionnel (2DEG) dans la couche de 13a près de la jonction. Ce gaz est une région où les électrons peuvent se déplacer avec une très haute mobilité, car ils ne subissent pas les collisions avec les atomes, contrairement à un conducteur classique. Lorsque le premier transistor est à un état passant (via le contrôle du potentiel de sa grille G1), le gaz d'électrons bidimensionnel forme un canal de conduction sous l'interface 13a/14a, par lequel les électrons peuvent se déplacer rapidement. De même, le second transistor LS comprend une zone de canal dédiée 13b, 14b constituée d’une seconde hétérojonction AlGaN/GaN localisée dans la seconde zone Z2. La seconde hétérojonction 13b,14b fonctionne de manière similaire à la première hétérojonction 13a,14a. La seconde hétérojonction 13b,14b est séparée et isolée électriquement de la première hétérojonction 13a,14a par le premier groupe de tranchées d’isolation profonde TI1.
Le premier groupe de tranchées d’isolation profonde TI1 est formé par au moins deux tranchées profondes d’isolation traversant jusqu’à la première couche 10, de manière à former un premier caisson CS1 dédié au premier transistor HS et un second caisson CS2 dédié au second transistor LS. L’isolation des caissons CS1 et C2 permet d’éliminer les phénomènes de diaphonie à travers le substrat SUB entre le premier transistor HS et le second transistor LS. L’élimination des problèmes de diaphonie induit une réduction du risque de piégeage des charges dans le substrat SUB et ainsi une réduction du problème d’effondrement du courant pour le second transistor LS.
Chaque caisson comprend une partie isolée de la troisième couche 12 dopée n+ et une partie isolée de la deuxième couche 11 dopée p-. Ainsi, chaque caisson individuel comprend une diode n+/p- individualisée formée par la jonction entre les deux parties dopées des couches 11 ,12. La combinaison de la diode N+/P-/P+ du premier caisson CS1 en série avec la diode P+/P-/N+ du second caisson permet de bloquer le passage du courant du premier caisson vers le second caisson CS2 et inversement.
Chaque tranchée d’isolation profonde du premier groupe est formée par une couche d’enrobage 21 en un matériau diélectrique disposée sur les parois internes de la tranchée et un matériau de remplissage 22 remplissant le volume interne de la cavité de la tranchée. La structure enrobage/remplissage permet d’assurer une bonne isolation électrique entre les caissons CS1, CS2 et les hétérojonctions 14b, 13b/14a,13a tout en assurant une robustesse mécanique de chaque tranchée d’isolation. La couche d’enrobage 21 présente une épaisseur comprise entre 50nm et 5µm, pour tenir respectivement entre 60V et 6000V (en prenant une tension de claquage de l’isolant égale à 12MV/cm). De manière préférentielle, la couche d’enrobage 21 est réalisée en SiO2. De manière préférentielle, le matériau de remplissage 22 est le poly-silicium . Chaque tranchée d’isolation profonde présente une largeur comprise entre 0.5µm et 10µm et une profondeur comprise entre 1µm et 100µm. Avantageusement, chaque tranchée d’isolation profonde présente un ratio largeur par profondeur compris entre 1/2 et 1/100, plus avantageusement entre 1/70 et 1/100 ce qui permet d’améliorer l’isolation électrique entre les deux transistors adjacents HS, LS.
La combinaison de l’utilisation de plusieurs tranchées d’isolations profondes groupées avec le profil de dopage des caissons individualisés par transistors permet d’obtenir de meilleurs résultats en termes de réduction de piégeage de charges par rapport aux solutions de l’état de l’art.
Par ailleurs, l’utilisation d’un groupe de plusieurs tranchées d’isolation permet d’augmenter l’amplitude de la plage de tension maximale au niveau du nœud central et atteindre jusqu’à 1000V de tension. En effet, dans les solutions de l’état de l’art, la robustesse face à des tensions à forte amplitude (jusqu‘à 1000V) nécessite une augmentation considérable de la largeur des tranchées d’isolation. Cependant, pour des largeurs supérieures à 10 µm, il devient difficile de remplir la tranchée avec un isolant, rendant la réalisation de modules fonctionnant à des hautes tensions difficile. Dans ce contexte, la solution proposée selon l’invention permet d’assurer la tenue du module à des valeurs de tension supérieures sans complexifier le procédé de fabrication, avec un nombre de tranchées pouvant aller de 2 à plus d’une dizaine.
De plus, la structure et les matériaux des tranchées d’isolation profonde selon l’invention sont compatibles avec une intégration dans une séquence de procédé de fabrication du module avant la fabrication des transistors, car résistants aux budgets thermiques nécessaires pour la fabrication des composants actifs dans la suite du procédé.
Avantageusement, le module 1 comprend une première tranchée de connexion TC1 située dans la première zone Z1. La première tranchée de connexion TC1 traverse la première hétérojonction 13a, 14a de manière à connecter d’une part la source S1 du premier transistor HS et d’autre part la partie de la troisième couche 12 dans le premier caisson CS1. Cela permet d’imposer le même potentiel électrique entre la source S1 du premier transistor HS et son caisson localisé CS1. Ainsi, même lorsque le potentiel du nœud central NC est égal à la tension d’alimentation Vin, il n’y a pas de différence de potentiel entre la source S1 et le caisson CS1 ce qui permet de réduire considérablement les courants de fuite à travers le caisson CS1 et ainsi réduire le risque de piégeage de charge dans le substrat SUB. De plus, la première tranchée de connexion TC1 permet de connecter la source S1 à la cathode de la diode formée par la jonction n+/p- dans le caisson associé CS1, ce qui permet d’obtenir une couche conductrice sous le transistor HS faisant office de substrat localisé et isolé de la couche n+ située sous le transistor LS. La première tranchée de connexion TC1 comprend une couche d’enrobage en diélectrique (SiO2 par exemple) disposée sur les parois internes latérales de la cavité. La première tranchée de connexion TC1 est remplie par un matériau électriquement conducteur, du cuivre par exemple, qui débouche sur la partie de la troisième couche 12 dans le premier caisson CS1 à travers une ouverture au niveau de l’extrémité inférieure de la tranchée TC1. La première tranchée de connexion TC1 présente une largeur comprise entre 0.5µm et 10µm et une profondeur comprise entre 1µm et 10µm.
Symétriquement, le module 1 comprend en outre une seconde tranchée de connexion TC2 située dans la seconde zone Z2. La seconde tranchée de connexion TC2 traverse la seconde hétérojonction 13b, 14b de manière à connecter d’une part la source S2 du second transistor LS et d’autre part la partie de la troisième couche 12 dans le second caisson CS2. Cela permet de connecter le caisson localisé CS2 à la masse et ainsi réduire les courants de fuite à travers le caisson CS2. De plus, la seconde tranchée de connexion TC2 permet de connecter la source S2 à la cathode de la diode formée par la jonction n+/p- dans le caisson associé CS2, ce qui permet d’obtenir une couche conductrice sous le transistor LS faisant office de substrat localisé et isolé de la couche n+ située sous le transistor HS. Les mêmes caractéristiques structurelles et les avantages détaillés pour la première tranchée de connexion TC1 restent valables pour la seconde tranchée de connexion TC2.
Avantageusement, le module 1 comprend en outre un second groupe de tranchées d’isolation profondes TC2 similaires au premier groupe TC1 et qui séparent une troisième zone Z3 de la deuxième zone Z2. Le module 1 comprend une troisième tranchée de connexion TC3 située dans la troisième zone. La troisième tranchée de connexion TC3 est connectée à la masse électrique et est connectée à la source S2 du second transistor LS via une piste de conduction P2 en contact avec son extrémité supérieure. La troisième tranchée de connexion TC3 présente une extrémité inférieure qui débouche sur la première couche 10 du substrat SUB. La troisième tranchée de connexion TC3 comprend une couche d’enrobage en diélectrique (SiO2par exemple) disposée sur les parois internes latérales de sa cavité. La troisième tranchée de connexion TC3 est remplie par un matériau électriquement conducteur, du cuivre par exemple, qui débouche sur la partie de la première couche 10 via une ouverture au niveau de l’extrémité inférieure. La troisième tranchée de connexion TC3 permet ainsi de polariser directement la première couche 12 commune à tous les composants du module 1 (masse générale du circuit). Cette polarisation est réalisée directement au niveau « wafer level » (fabrication sur plaquette en semi-conducteur) plutôt qu’au niveau « die level » (assemblage d’une puce électronique) lors de l’intégration dans un boitier (Packaging en anglais), ce qui présente l’avantage de la simplification du procédé de fabrication.
Le module 1 comprend en outre une couche d’isolation 15 en diélectrique disposée sur la surface supérieure des couches 14a, 14b en AlGaN. La couche d’isolation 15 joue le rôle d’un support mécanique sur lequel sont déposées les pistes de connexions P1 et P2 mais aussi d’un isolant entre les différentes électrodes S1, G1, D1 et S2, G2, D2 des composants actifs LS, HS.
LaFIG. 1illustre une vue en coupe du module de puissance à demi-pont 1 selon un second mode de réalisation de l’invention. Le second mode de réalisation diffère du premier mode de réalisation par l’intégration des diodes LS, HS comme composants actifs au lieu des transistors. La première diode HS est située dans la première zone Z1 avec une cathode Ct1 qui reçoit la tension d’alimentation Vin, une anode An1, et une zone de conduction formée par l’hétérojonction 14a, 13a respectivement en AlGaN et GaN. La seconde diode LS est située dans la deuxième zone Z2 avec une cathode Ct2 connectée à l’anode An1 et formant le nœud central NC, une anode An2 connectée à la masse électrique et une zone de conduction formée par l’hétérojonction 14b, 13b respectivement en AlGaN et GaN. Les caractéristiques structurelles et les avantages techniques qui en découlent décrits pour le premier mode de réalisation restent valables pour le second mode de réalisation.
Alternativement, l’invention offre les mêmes avantages en ce qui concerne la limitation de l’effondrement de courant pour un module 1 mixte dans lequel un transistor est situé dans la première zone Z1 et une diode est située dans la seconde zone Z2 ou inversement.
LaFIG. 2illustre l’organigramme d’un procédé PROC1 de fabrication selon l’invention. Les figures 3a-3h illustrent la structure obtenue à l’issue de chaque étape du procédé de fabrication PROC1 selon l’invention.
La première étape (a) consiste à fabriquer une hétérojonction de deux matériaux semi-conducteurs par croissance épitaxiale sur un substrat SUB. La structure intermédiaire obtenue à l’issue de la première étape (a) est illustrée sur laFIG. 3. Le substrat SUB comprend l’empilement suivant : une première couche 10 en silicium dopé p, une deuxième couche 11 en silicium dopé p avec une concentration de dopage inférieure à celle de la première couche 10 et disposée sur la première couche 10 , et une troisième couche 12 en en silicium dopé n et disposée sur la deuxième couche 11. Le profil de dopage du substrat SUB est réalisé par une implantation de phosphore à 400 keV pour une dose de 6.1015at/cm2et un recuit thermique de 5h à 1100 C°. A titre d’exemple non limitatif, la couche 13 de l’hétérojonction est une couche en GaN et la couche 14 est une couche de AlGaN. L’hétérojonction formée par les couches 13,14 constitue la zone de conduction ZA des composants actifs qui vont être fabriqués dans les étapes suivantes du procédé PROC1.
La deuxième étape (b) consiste à fabriquer un premier groupe de tranchées d’isolation profonde TI1 allant jusqu’à la première couche 10 et séparant d’une part une première zone Z1 du substrat et d’autre part d’une deuxième zone Z2 du substrat SUB. La structure intermédiaire obtenue à l’issue de la deuxième étape (b) est illustrée sur laFIG. 3. L’étape (b) commence par une sous étape de gravure d’une pluralité de cavités parallèles selon la direction de l’empilement Z et traversant les couches 11, 12, 13 et 14 jusqu’à atteindre la première couche 10 du substrat SUB. La gravure des cavités est réalisée par une succession d’étapes de lithographie et de gravure sèche ou chimique humide. Ensuite, une deuxième sous-étape est exécutée et qui consiste à déposer une couche d’enrobage 21 en diélectrique sur toutes les parois internes de chaque cavité. A titre d’exemple, la couche d’enrobage 21 est en SiO2et présente une épaisseur comprise entre 50nm et 5µm (ici l’épaisseur est mesurée selon la direction orthogonale à la paroi interne sur laquelle la couche est déposée). A titre d’exemple, le dépôt de la couche d’enrobage 21 est réalisé par « dépôt chimique en phase vapeur » ou par « décomposition de TetraEthyl OrthoSilicate » (dépôt TEOS) ou par dépôt de couche atomique (ALD). Ensuite la troisième sous étape consiste à remplir le volume restant de chaque cavité par un matériau de remplissage 22, par exemple en poly silicium. A titre d’exemple, le dépôt de la couche de remplissage est réalisé par « dépôt chimique en phase vapeur sous-atmosphérique ».
Avantageusement, la deuxième étape (b) comprend de manière simultanée la fabrication d’un second groupe de tranchées d’isolation profonde TI2 allant jusqu’à la première couche 10 et séparant d’une part une troisième zone Z3 du substrat et d’autre part la deuxième zone Z2 du substrat. Le second groupe de tranchées d’isolation profondes TI2 présente les mêmes caractéristiques structurelles que le premier groupe.
La troisième étape (c) consiste à fabriquer un premier composant actif HS (ici transistor) dans la première zone Z1 et un second composant actif LS (ici transistor) dans la deuxième zone Z2. La structure intermédiaire obtenue à l’issue de la troisième étape (c) est illustrée sur laFIG. 3. La fabrication des deux transistors LS, HS est réalisée par des étapes standards de fabrication CMOS, incluant la lithographie, le dopage, le dépôt, la gravure pour former les drains D1, D2 et les sources S1, S2, et le dépôt des grilles G1, G2. On obtient ainsi, un premier transistor HS comprenant un premier caisson CS1 dédié à lui et formé dans la première zone Z1 dudit substrat SUB et on obtient un second transistor LS comprenant un second caisson CS2 dédié à lui et formé dans la deuxième zone Z2 dudit substrat SUB.
La quatrième étape (d) consiste à déposer une couche d’isolation 15 en diélectrique disposée sur la surface supérieure des couches 14a, 14b en AlGaN et qui encapsule les bornes des transistors HS et LS. La couche d’isolation 15 est planarisée par polissage mécano-chimique, pour obtenir une épaisseur qui correspond à celle des contacts des bornes des transistors LS et HS. La structure intermédiaire obtenue à l’issue de la quatrième étape (d) est illustrée sur laFIG. 3.
Lorsque la troisième zone Z3 a été réalisée lors de l’étape (b), la cinquième étape (e) consiste à fabriquer une tranchée de connexion TC3 située dans la troisième zone Z3 du substrat SUB. La tranchée de connexion TC3 connecte d’une part la source S2 du second transistor LS et d’autre part la première couche 10 dans la troisième zone Z3 . La cinquième étape (e) comprend une première sous-étape (e1) qui consiste à graver au moins une cavité selon la direction de l’empilement Z et traversant les couches 11, 12, 13, 14 et 15 jusqu’à atteindre la première couche 10 du substrat SUB. La cavité présente une largeur comprise entre 1µm et 50µm et une profondeur comprise entre 1µm et 50µm. La deuxième sous-étape (e2) consiste à déposer une couche en diélectrique sur les parois latérales intérieures de ladite cavité. La troisième sous-étape (e3) consiste à graver la couche en diélectrique déposée sur la surface du fond de la cavité de manière à créer une ouverture qui débouche sur la première couche 10 du substrat SUB. La quatrième sous-étape (e4) consiste à remplir la cavité par un matériau électriquement conducteur, par exemple par un dépôt métallique. Lors de la cinquième sous-étape (e5), le surplus de métal déposé dans la cavité est planarisé par polissage chimique-mécanique, pour obtenir une épaisseur égale à l’épaisseur de la couche d’isolation 15. La structure intermédiaire obtenue à l’issue de la cinquième étape (e) est illustrée sur laFIG. 3.
La sixième étape (f) consiste à fabriquer une tranchée de connexion pour chaque transistor parmi LS et HS. Chacune des tranchées de connexion TC1, TC2 traverse l’hétérostructure du transistor associé pour connecter sa source à la troisième couche 12 dans le caisson dédié au transistor associé à la tranchée de connexion fabriquée. La fabrication de chaque tranchée de connexion TC1, TC2 comprend les sous-étapes suivantes: une première sous-étape (f1) qui consiste à graver au moins une cavité selon la direction de l’empilement Z et traversant les couches 13, 14 et 15 jusqu’à atteindre la troisième couche 12 du substrat SUB. La cavité présente une largeur comprise entre 1µm et 50µm et une profondeur comprise entre 1µm et 50µm. La deuxième sous-étape (f2) consiste à déposer une couche en diélectrique sur les parois latérales intérieures de ladite cavité. La troisième sous-étape (f3) consiste à graver la couche en diélectrique déposée sur la surface du fond de la cavité de manière à créer une ouverture qui débouche sur la troisième couche 12 du substrat SUB. La quatrième sous-étape (f4) consiste à remplir la cavité par un matériau électriquement conducteur, par exemple par un dépôt métallique. Lors de la cinquième sous-étape (f5), le surplus de métal déposé dans la cavité est planarisé par polissage chimique-mécanique, pour obtenir une épaisseur égale à l’épaisseur de la couche d’isolation 15. La structure intermédiaire obtenue à l’issue de la sixième étape (f) est illustrée sur laFIG. 3.
La septième étape (g) consiste à déposer une piste P2 électriquement conductrice, par exemple en cuivre ou en titane, interconnectant la tranchée de connexion TC3, la tranchée de connexion TC2 et la source S2 du second transistor LS. Simultanément, la septième étape (g) consiste en outre à déposer une piste P1 électriquement conductrice, par exemple en cuivre ou en titane, interconnectant la tranchée de connexion TC1, le drain D2 du second transistor LS et la source S1 du premier transistor HS.
La huitième étape (h) consiste à déposer une couche d’encapsulation ENC en diélectrique sur la structure obtenue pour la protéger mécaniquement et l’isoler électriquement. La structure intermédiaire obtenue à l’issue de la huitième étape (h) est illustrée sur laFIG. 3.
Dans le procédé selon l’invention, la fabrication des tranchées d’isolation profondes est réalisée avant la fabrication des composants actifs grâce à un remplissage multicouches des tranchées d’isolation insensible au budget thermique de la suite du procédé. Ceci permet de simplifier le procédé de fabrication et ainsi de gagner en temps de production et en fiabilité car l’isolation des zones Z1, Z2 n’est pas réalisée en « back end ».

Claims (17)

  1. Module de puissance à demi-pont (1) comprenant :
    • Un substrat (SUB) comprenant :
      • une première couche (10) en silicium dopé p ;
      • une deuxième couche (11) en silicium dopé p avec une concentration de dopage inférieure à celle de la première couche (10) et disposée sur la première couche (10) ;
      • et une troisième couche (12) en silicium dopé n et disposée sur la deuxième couche (11) ;
    • un premier composant actif (HS) situé dans une première zone (Z1) dudit substrat (SUB) comprenant :
      • une première hétérojonction (13a, 14a) disposée sur la troisième couche (12) ;
      • un premier caisson (CS1) dédié au premier composant et formé dans la première zone (Z1) dudit substrat (SUB) ;
      • une première borne (S1, An1) et une deuxième borne (D1, Ct1) destinée à recevoir une tension d’alimentation non nulle (Vin) ;
    • un second composant actif (LS) situé dans une deuxième zone (Z2) dudit substrat (SUB) et ayant :
      • une seconde hétérojonction (13b, 14b) disposée sur la troisième couche (12) ;
      • un second caisson (CS2) dédié au second composant et formé dans la deuxième zone (Z2) dudit substrat (SUB) ; le second caisson (CS2) étant isolé du premier caisson (CS1) par un premier groupe de tranchées d’isolation profonde (TI1) allant jusqu’à la première couche (10) ;
      • une première borne (S2, An2) connectée à la masse électrique et une deuxième borne (D2, Ct2) connectée à la première borne (S1, An1) du premier composant actif (HS) ;
    chaque tranchée d’isolation dudit premier groupe (TI1) comprenant : une couche d’enrobage (21) en un matériau diélectrique disposée sur les parois internes de la tranchée et un matériau de remplissage (22) remplissant le volume dans la tranchée.
  2. Module électronique à demi-pont (1) selon la revendication 1 dans lequel chaque tranchée d’isolation dudit premier groupe (TI1) présente un ratio largeur par profondeur compris entre 1/100 et 1/2.
  3. Module de puissance à demi-pont (1) selon l’une quelconque des revendications 1 ou 2 dans lequel la profondeur de chaque tranchée d’isolation dudit premier groupe (TI1) est comprise entre 1µm et 100µm.
  4. Module de puissance à demi-pont (1) selon l’une quelconque des revendications 1 à 3 dans lequel la largeur de chaque tranchée d’isolation dudit premier groupe (TI1) est comprise entre 0.5µm et 10µm.
  5. Module de puissance à demi-pont (1) selon l’une quelconque des revendications 1 à 4 dans lequel le matériau de remplissage est choisi parmi le poly-silicium ou SiO2.
  6. Module de puissance à demi-pont (1) selon l’une quelconque des revendications 1 à 5 comprenant en outre une première tranchée de connexion (TC1) située dans la première zone (Z1) et traversant la première hétérojonction (13a,14a) de manière à connecter d’une part la première borne (S1, An1) du premier composant actif (HS) et d’autre part la troisième couche (12) dans le premier caisson (CS1).
  7. Module de puissance à demi-pont (1) selon l’une quelconque des revendications 1 à 6
    comprenant en outre une deuxième tranchée de connexion (TC2) située dans la deuxième zone (Z2) et traversant la seconde hétérojonction (13b,14b) de manière à connecter d’une part la première borne (S2, An2) du second composant actif (LS) et d’autre part la troisième couche (12) dans le second caisson (CS2).
  8. Module de puissance à demi-pont (1) selon l’une quelconque des revendications 1 à 7
    comprenant en outre une troisième tranchée de connexion (TC3) située dans une troisième zone (Z3) du substrat (SUB) séparée de la deuxième zone (Z2) par un deuxième groupe d’une pluralité de tranchées d’isolation profonde (TI2) ; la tranchée de connexion (TC3) connectant d’une part la première borne (S2, An2) du second composant actif (LS) et d’autre part la première couche (10) dans la troisième zone (Z3).
  9. Module de puissance à demi-pont (1) selon l’une des revendications 1 à 8 dans lequel la première hétérojonction et la seconde hétérojonction sont des hétérojonctions AlGaN/GaN.
  10. Module de puissance à demi-pont (1) selon la revendication 9 dans lequel :
    - le premier composant actif (HS) est un transistor de puissance ; la première borne (S1) du premier composant actif (HS) est sa source, la deuxième borne (D1) du premier composant actif (HS) est son drain ;
    • le second composant actif (LS) est un transistor de puissance ; la première borne (S2) du premier composant actif (LS) est sa source, la deuxième borne (D2) du second composant actif (LS) est son drain.
  11. Module de puissance à demi-pont (1) selon la revendication 9 dans lequel :
    - le premier composant actif (HS) est une diode ; la première borne (An1) du premier composant actif (HS) est son anode, la deuxième borne (Ct1) du premier composant actif (HS) est sa cathode ;
    • le second composant actif (LS) est une diode ; la première borne (An2) du premier composant actif (LS) est son anode, la deuxième borne (Ct2) du second composant actif (HS) est sa cathode.
  12. Procédé de fabrication (PROC1) d’un module de puissance à demi-pont (1) selon la revendication 1 comprenant les étapes suivantes :
    1. fabriquer une hétérojonction de deux matériaux semi-conducteurs par croissance épitaxiale sur un substrat (SUB) comprenant l’empilement suivant : une première couche (10) en silicium dopé p, une deuxième couche (11) en silicium dopé p avec une concentration de dopage inférieure à celle de la première couche (10) et disposée sur la première couche (10) , et une troisième couche (12) en en silicium dopé n et disposée sur la deuxième couche (11) ,
    2. fabriquer un premier groupe de tranchées d’isolation profonde (TI1) allant jusqu’à la première couche (10) et séparant d’une part une première zone (Z1) du substrat et d’autre part d’une deuxième zone (Z2) du substrat ; la fabrication est réalisée en gravant une pluralité de tranchées parallèles allant jusqu’à la première couche (10) puis en déposant une couche diélectrique sur les parois internes de chaque tranchée puis en remplissant chaque tranchée par un matériau de remplissage ; le premier groupe de tranchées d’isolation profonde (TI1) ;
    3. fabriquer un premier composant actif (HS) comprenant la partie de l’hétérojonction située dans la première zone (Z1) et ayant au moins deux bornes et un caisson dédié formé dans la partie du substrat (SUB) située dans la première zone (Z1) et fabriquer un second composant actif (LS) comprenant la partie de l’hétérojonction située dans la deuxième zone (Z2) et ayant au moins deux bornes et un second caisson (CS2) dédié formée dans la partie du substrat (SUB) située dans la première zone (Z1).
  13. Procédé de fabrication (PROC1) d’un module de puissance à demi-pont (1) selon la revendication 12 dans lequel le dépôt du matériau diélectrique sur les parois dans l’étape b) est un dépôt de SiO2 par « dépôt chimique en phase vapeur » ou par décomposition de TetraEthyl OrthoSilicate.
  14. Procédé de fabrication (PROC1) d’un module de puissance à demi-pont (1) selon l’une quelconque des revendications 12 ou 13 dans lequel le remplissage de chaque tranchée dans l’étape b) est réalisé par un dépôt de poly-silicium par « dépôt chimique en phase vapeur ».
  15. Procédé de fabrication (PROC1) d’un module de puissance à demi-pont (1) selon l’une quelconque des revendications 12 à 14 dans lequel l’étape b) comprend en outre la fabrication d’un second groupe de tranchées d’isolation profonde (TI2) allant jusqu’à la première couche (10) et séparant d’une part une troisième zone (Z3) du substrat et d’autre part la deuxième zone (Z2) du substrat.
  16. Procédé de fabrication (PROC1) d’un module de puissance à demi-pont (1) selon la revendication 15 comprenant l’étape suivante : (e) fabriquer une tranchée de connexion (TC3) située dans la troisième zone (Z3) du substrat (SUB) connectant d’une part une première borne (S2, An2) du second composant actif (LS) et d’autre part la première couche (10) dans la troisième zone (Z3).
  17. Procédé de fabrication (PROC1) d’un module de puissance à demi-pont (1) selon l’une quelconque des revendications 12 à 16 comprenant l’étape suivante : (f) Pour chaque composant actif, fabriquer une tranchée de connexion (TC1, TC2) à travers l’hétérostructure du composant actif et connectant une première borne (S1, S2) dudit composant actif à la troisième couche (12) dans le caisson (CS1, CS2) dédié au composant actif.
FR2412203A 2024-11-07 2024-11-07 Module de puissance à demi-pont réalisé par des transistors GaN sur silicium isolés Pending FR3168317A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2412203A FR3168317A1 (fr) 2024-11-07 2024-11-07 Module de puissance à demi-pont réalisé par des transistors GaN sur silicium isolés

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2412203A FR3168317A1 (fr) 2024-11-07 2024-11-07 Module de puissance à demi-pont réalisé par des transistors GaN sur silicium isolés
FR2412203 2024-11-07

Publications (1)

Publication Number Publication Date
FR3168317A1 true FR3168317A1 (fr) 2026-05-08

Family

ID=95024970

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2412203A Pending FR3168317A1 (fr) 2024-11-07 2024-11-07 Module de puissance à demi-pont réalisé par des transistors GaN sur silicium isolés

Country Status (1)

Country Link
FR (1) FR3168317A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001694A1 (en) * 2011-06-28 2013-01-03 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (tvs) with reduced clamping voltage
US20170148905A1 (en) * 2015-11-25 2017-05-25 Texas Instruments Incorporated Isolated iii-n semiconductor devices
US20230282710A1 (en) * 2020-06-19 2023-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Micro-electronic device with insulated substrate, and associated manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001694A1 (en) * 2011-06-28 2013-01-03 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (tvs) with reduced clamping voltage
US20170148905A1 (en) * 2015-11-25 2017-05-25 Texas Instruments Incorporated Isolated iii-n semiconductor devices
US20230282710A1 (en) * 2020-06-19 2023-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Micro-electronic device with insulated substrate, and associated manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
X.LIM.VAN HOVE, SUPPRESSION OF THE BACKGATING EFFECT OF ENHANCEMENT-MODE P-GAN HEMTS ON 200-MM GAN-ON-SOI FOR MONOLITHIC INTEGRATION

Similar Documents

Publication Publication Date Title
KR102608123B1 (ko) 3차원 메모리 장치를 위한 스루 어레이 접촉(ｔａｃ)
KR900002885B1 (ko) 다이나믹 메모리 장치와 그 제조방법
KR102748742B1 (ko) 3차원 메모리 소자의 상호연결 구조체
JP2023097349A (ja) デバイスおよび半導体デバイスを製造するための方法（密度スケーリングのための背面電源レールおよび配電網）
US10693000B2 (en) Semiconductor device having field-effect structures with different gate materials
US8916909B2 (en) Semiconductor device and method for fabricating a semiconductor device
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
TW201513303A (zh) 具有ｉｉｉ－ｖ族隔離區域的半導體結構
JP2016524819A (ja) トランジスタ、及び、トランジスタの製造方法
FR2780553A1 (fr) Transistor sans effet de canal etroit et son procede de fabrication en utilisant un blindage conducteur noye dans l'isolation en tranchee
US11521927B2 (en) Buried power rail for scaled vertical transport field effect transistor
US9171918B2 (en) Semiconductor device with an electrode buried in a cavity
FR3070534A1 (fr) Procede de fabrication d'elements capacitifs dans des tranchees
FR2649831A1 (fr) Dispositif soi-mos presentant une structure de paroi laterale conductrice et procede pour sa fabrication
US20250015188A1 (en) Triple-gate mos transistor and method for manufacturing such a transistor
FR2884052A1 (fr) Transistor imos
US12527057B2 (en) Micro-electronic device with insulated substrate, and associated manufacturing method
TWI390717B (zh) 具有積體半導體電路之光二極體及其製造方法
FR3106697A1 (fr) Structure de transistor
CN113299648B (zh) 半导体器件及其制造方法
US20180277501A1 (en) LDMOS Transistor Structure and Method of Manufacture
EP3745468A1 (fr) Structure de transistor
CN103050406B (zh) 用于制造半导体晶体管结构的方法
FR3087027A1 (fr) Element capacitif de puce electronique
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20260508