FR3138733A1 - Boîtier de circuit integre - Google Patents

Boîtier de circuit integre Download PDF

Info

Publication number
FR3138733A1
FR3138733A1 FR2208049A FR2208049A FR3138733A1 FR 3138733 A1 FR3138733 A1 FR 3138733A1 FR 2208049 A FR2208049 A FR 2208049A FR 2208049 A FR2208049 A FR 2208049A FR 3138733 A1 FR3138733 A1 FR 3138733A1
Authority
FR
France
Prior art keywords
face
adhesive
electronic chip
crown
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2208049A
Other languages
English (en)
Inventor
Younes BOUTALEB
Julien Cuzzocrea
Romain Coffy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2208049A priority Critical patent/FR3138733A1/fr
Priority to US18/228,898 priority patent/US20240047407A1/en
Publication of FR3138733A1 publication Critical patent/FR3138733A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Boîtier de circuit intégré, comprenant au moins une puce électronique ayant une première face (F1) fixée sur une première face (F30 d’un substrat porteur (3) par une interface adhésive (2) comportant une couronne (20) contenant un premier matériau adhésif, fixée sur la périphérie de la première face de la puce électronique et délimitant un logement interne (21) contenant un deuxième matériau adhésif (22) différent du premier matériau (20). Figure pour l’abrégé : Fig 1

Description

BOÎTIER DE CIRCUIT INTEGRE
Des modes de mise en œuvre et de réalisation de la présente invention concernent le domaine de la microélectronique, notamment le domaine du conditionnement (« packaging » en anglais) des circuits intégrés, et plus particulièrement les boîtiers de circuits intégrés du type à fils de liaison soudés et matrice de billes de soudure, communément désignés par l’homme du métier sous l’acronyme anglosaxon WB-BGA (Wire Bonding-Ball Grid Array).
Plus précisément, les boîtiers WB-BGA comportent un substrat support supportant sur une première face, typiquement la face supérieure, une puce électronique et des fils de liaison sont soudés entre des plages de contact (pads, en langue anglaise) de la face supérieure de la puce électronique et des plages de contact de cette première face du substrat support.
Le substrat support comporte sur une deuxième face, typiquement une face inférieure, une matrice de billes de soudure destinée à être soudées sur un circuit imprimé possédant des plages d’accueil dédiées.
La puce électronique est fixée sur la première face du substrat support par l’intermédiaire d’une colle.
Or, lors de la fixation de la puce sur la première face du substrat support, une partie de la colle peut remonter le long des bords verticaux de la puce jusqu’à atteindre éventuellement les plages de contact destinées à recevoir les fils de liaison.
Par ailleurs, cette partie débordante et remontante de colle présente une forme irrégulière.
Tout ceci peut entraîner une contamination des plages de contact destinées à recevoir les fils de liaison ainsi que de fortes contraintes sur les couches diélectriques à faible constante diélectrique (low-k) contenues dans la puce.
Pour remédier à ces inconvénients, il a été envisagé de réduire la quantité de colle mais ceci conduit à un recouvrement insuffisant de la face inférieure de la puce par la colle favorisant la création de crevasses.
Il existe donc un besoin de remédier plus efficacement aux inconvénients mentionnés ci-dessus.
Selon un aspect, il est proposé un boîtier de circuit intégré comprenant au moins une puce électronique ayant une première face, typiquement la face inférieure, fixée sur une première face, typiquement la face supérieure, d’un substrat porteur par une interface adhésive
Cette interface adhésive comportant une couronne contenant un premier matériau adhésif et fixée sur la périphérie de la première face de la puce électronique et délimitant un logement interne contenant un deuxième matériau adhésif différent du premier matériau.
Ainsi, au lieu d’utiliser une seule colle standard pour fixer la puce sur le substrat porteur, on utilise ici deux matériaux adhésifs différents.
Un premier matériau forme une couronne permettant d’une part de bien contrôler l’épaisseur entre la puce et le substrat porteur, et d’autre part de loger un deuxième matériau adhésif qui du fait de la présence de cette couronne, ne va pas remonter sur les bords verticaux de la puce.
Ces deux matériaux forment par ailleurs une interface adhésive permettant de fixer efficacement la puce sur le substrat porteur tout en minimisant le risque d’apparition de crevasses sous la puce, en particulier lorsque le deuxième matériau recouvre au moins entre 80% et 90% de la surface de la première face de la puce électronique.
Le deuxième matériau peut être une colle telle qu’une colle classique, et le premier matériau formant ladite couronne, peut être un film adhésif ou un matériau de remplissage, connu par l’homme du métier sous la dénomination anglosaxonne de « underfill ».
La couronne peut comporter au moins une ouverture latérale, ce qui permet dans certains cas de pouvoir évacuer une éventuelle surpression d’air lors du remplissage du logement interne par le deuxième matériau lors de la fabrication du boîtier.
Selon un autre aspect, il est proposé un procédé de fabrication d’au moins un boîtier de circuit intégré, comprenant les étapes suivantes :
  1. Fixer sur la périphérie d’une première face d’une puce électronique une couronne contenant un premier matériau adhésif et délimitant un logement interne,
  2. Disposer un deuxième matériau adhésif différent du premier matériau dans ledit logement, la couronne de premier matériau et le deuxième matériau formant une interface adhésive, et
  3. Fixer ladite première face de la puce électronique sur une première face d’un substrat porteur par l’intermédiaire de l’interface adhésive.
Selon un mode de mise en œuvre, les étapes a), b) et c) comprennent
-une fourniture d’une plaquette semiconductrice (« wafer » en langue anglaise),
-un amincissement de la plaquette d’une première épaisseur à partir d’une face initiale de cette plaquette de façon à obtenir une plaquette amincie ayant une première face,
-une formation sur la première face de la plaquette amincie, d’une couche du premier matériau,
-des gravures locales de la couche de premier matériau de façon à former des couronnes locales,
-une formation dans la plaquette de puces électroniques respectivement en contact sur leur périphérie avec les couronnes locales correspondantes,
-une individualisation des puces électroniques équipées sur leur première face des couronnes locales correspondantes formant respectivement des logements internes,
-une disposition dans chaque logement interne du deuxième matériau adhésif, et
-une fixation de chaque puce sur un substrat porteur respectif par l’intermédiaire de l’interface adhésive correspondante.
Comme indiqué ci-avant, le deuxième matériau peut être une colle et le premier matériau peut être un film adhésif ou un matériau de remplissage.
Selon un mode de mise en œuvre, dans l’étape b), on dispose un deuxième matériau adhésif dans ledit logement de sorte que le deuxième matériau recouvre au moins entre 80% et 90% de la surface de la première face de la puce électronique.
Selon un mode de mise en œuvre, le procédé peut comprendre en outre une formation d’au moins une ouverture latérale dans la couronne.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
 ;
;
;
;
;
;
; et
;
illustrent schématiquement des modes de mise en œuvre et de réalisation de l’invention.
Sur la , la référence BT désigne un boîtier de circuit intégré.
Ce boîtier comprend un substrat porteur 3 comportant une première face ou face supérieure F30 et une deuxième face ou face inférieure F31.
La face inférieure F31 est destinée à supporter une matrice de billes de soudure (non représentée ici à des fins de simplification) destinées à être soudées sur une carte de circuit imprimé.
La première face ou face supérieure, F30 du substrat porteur supporte une puce électronique 1 dont une première face, ou face inférieure, F1 est fixée sur la première face F30 du substrat porteur par l’intermédiaire d’une interface adhésive 2.
La puce 1 comporte également une deuxième face, ou face supérieure, F2 sur des plages de contact de laquelle sont soudés des fils de liaison WB reliant ces plages de contact à des plages de contact situées sur la première face F30 du substrat porteur 30.
L’interface adhésive 2 a une épaisseur e, par exemple comprise entre 30 microns et 50 microns.
Comme illustré sur la et également sur la qui est une coupe selon la ligne II-II de la , cette interface adhésive comporte une couronne 20 contenant un premier matériau adhésif.
Cette couronne 20 est fixée sur la périphérie de la première face F1 de la puce électronique.
Elle définit un logement interne 21 contenant un deuxième matériau adhésif 22.
Le premier matériau adhésif 20 et le deuxième matériau adhésif 22 sont des matériaux différents.
Par exemple, le premier matériau adhésif 20 peut être un film diélectrique tel que le film commercialisé par la société japonaise Ajinomoto sous l’acronyme ABF (Ajinomoto Build-up Film).
En variante, ce premier matériau 20 peut être un matériau de remplissage connu par l’homme du métier sous l’acronyme anglosaxon « underfill ».
Le deuxième matériau 22 contenu dans le logement interne 21, peut être une colle classique qui recouvre de préférence au moins 80 à 90% de la surface de la première face F1 de la puce électronique.
La couronne 20 permet de contrôler efficacement la valeur de l’épaisseur e séparant la première face F1 de la puce de la première face F30 du substrat porteur.
En outre, cette couronne emprisonne la colle 22 et évite sa remontée le long des bords verticaux de la puce lors de la réalisation du boîtier.
En outre, le volume de colle choisi de façon à ce que la colle recouvre au moins 80 à 90% de la première face F1 de la puce permet, en combinaison avec la couronne adhésive 20, d’obtenir une bonne adhésion de la puce sur le substrat tout en minimisant le risque d’apparition de crevasses sous la puce.
Par ailleurs, comme illustré sur la , la couronne 2 peut comprendre une ouverture latérale 200 qui permet le cas échéant, l’évacuation d’une surpression d’air lors de l’opération de fixation de la puce sur le substrat.
On se réfère maintenant plus particulièrement aux figures 3 à 8 pour illustrer un mode de mise en œuvre d’un procédé de réalisation du boîtier BT.
Dans l’étape ST30 de la , on fournit une plaquette semiconductrice ou « wafer », WF0 ayant une épaisseur initiale e0 et une face initiale inférieure F0.
Puis, dans l’étape ST31 de la , on amincit, de façon classique et connue en soi, la plaquette WF0 depuis la face initiale F0 sur une épaisseur e1 de sorte que la différence e0 – e1 corresponde à l’épaisseur souhaitée des puces qui seront réalisées dans cette plaquette.
On obtient donc une plaquette amincie WF1 ayant une première face ou face inférieure F1.
Puis, dans l’étape ST32 de la , on forme sur la première face F1 une couche C20 du premier matériau.
Par exemple, dans le cas où le premier matériau est un film diélectrique, par exemple un film ABF, ce film, à l’origine mou, est déposé sur la première face F1 puis solidifié par recuit thermique à une température par exemple comprise entre 150°C et 200°C.
Dans le cas où le premier matériau est un matériau de remplissage, celui-ci est déposé de façon liquide, par exemple à la tournette, puis solidifié également par un recuit thermique à une température comprise entre 150°C et 180°C pendant une à deux heures.
Puis, dans l’étape ST33 de la , on effectue des gravures locales de la couche C20 du premier matériau de façon à former des couronnes locales 20, équipées éventuellement des ouvertures latérales.
En variante, dans le cas de l’utilisation du matériau de remplissage, on peut appliquer sur la première face F1, des moules locaux ayant les formes des couronnes locales 20, injecter le matériau de remplissage dans les moules, solidifier le matériau injecté par cuisson comme mentionné ci-avant puis retirer les moules.
Puis, dans l’étape ST34, on réalise, de façon classique et connue en soi, au sein de la plaquette semiconductrice WF1 équipée de ces couronnes locales, les différents circuits intégrés ou puces 1 que l’on individualise ensuite, classiquement par sciage, de façon à obtenir des puces électroniques 1 équipées sur leur première face F1 des couronnes correspondantes formant respectivement des logements internes 21.
Puis, on remplit chaque logement interne avec le volume de colle adapté 22 et, comme illustré sur la , on procède, dans l’étape ST35, à la fixation, par compression, de la puce sur le substrat porteur 3 par l’intermédiaire de l’interface adhésive 2 qui au final présente l’épaisseur e mentionnée sur la .

Claims (9)

  1. Boîtier de circuit intégré, comprenant au moins une puce électronique ayant une première face (F1) fixée sur une première face (F30 d’un substrat porteur (3) par une interface adhésive (2) comportant une couronne (20) contenant un premier matériau adhésif, fixée sur la périphérie de la première face de la puce électronique et délimitant un logement interne (21) contenant un deuxième matériau adhésif (22) différent du premier matériau (20).
  2. Boîtier selon la revendication 1, dans lequel le deuxième matériau (22) est une colle et le premier matériau (20) est un film adhésif ou un matériau de remplissage.
  3. Boîtier selon l’une des revendications précédentes, dans lequel le deuxième matériau (22) recouvre au moins entre 80% et 90% de la surface de ladite première face de la puce électronique.
  4. Boîtier selon l’une des revendications précédentes, dans lequel la couronne comporte au moins une ouverture latérale (200).
  5. Procédé de fabrication d’au moins un boîtier de circuit intégré, comprenant les étapes suivantes :
    a) fixer sur la périphérie d’une première face (F1) d’une puce électronique, une couronne (20) contenant un premier matériau adhésif et délimitant un logement interne (21),
    b) disposer un deuxième matériau adhésif (22) différent du premier matériau dans ledit logement, la couronne de premier matériau et le deuxième matériau formant une interface adhésive (2), et
    c) fixer ladite première face de la puce électronique sur une première face d’un substrat porteur par l’intermédiaire de l’interface adhésive.
  6. Procédé selon la revendication 5, dans lequel les étapes a), b) et c) comprennent
    -une fourniture d’une plaquette semi-conductrice (WF0),
    -un amincissement de la plaquette (WF0) d’une première épaisseur (e1) à partir d’une face initiale de cette plaquette de façon à obtenir une plaquette amincie (WF1) ayant une première face (F1),
    -une formation sur la première face de la plaquette amincie, d’une couche (C20) du premier matériau,
    -des gravures locales de la couche du premier matériau de façon à former des couronnes locales (20),
    une formation dans la plaquette de puces électroniques (1) respectivement en contact sur leur périphérie avec les couronnes correspondantes,
    -une individualisation des puces électroniques équipées sur leur première face des couronnes correspondantes formant respectivement des logements internes (21),
    une disposition dans chaque logement interne du deuxième matériau adhésif (22), et
    -une fixation de chaque puce sur un substrat porteur correspondant par l’intermédiaire de l’interface adhésive correspondante.
  7. Procédé selon la revendication 5 ou 6, dans lequel le deuxième matériau (22) est une colle et le premier matériau (20) est un film adhésif ou un matériau de remplissage.
  8. Procédé selon l’une des revendications 5 à 7, dans lequel dans l’étape b) on dispose le deuxième matériau adhésif dans ledit logement de sorte que le deuxième matériau (22) recouvre au moins entre 80% et 90% de la surface de ladite première face de la puce électronique.
  9. Procédé selon l’une des revendications 5 à 8, comprenant en outre une formation d’au moins une ouverture latérale (200) dans la couronne.
FR2208049A 2022-08-03 2022-08-03 Boîtier de circuit integre Pending FR3138733A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2208049A FR3138733A1 (fr) 2022-08-03 2022-08-03 Boîtier de circuit integre
US18/228,898 US20240047407A1 (en) 2022-08-03 2023-08-01 Integrated circuit package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2208049 2022-08-03
FR2208049A FR3138733A1 (fr) 2022-08-03 2022-08-03 Boîtier de circuit integre

Publications (1)

Publication Number Publication Date
FR3138733A1 true FR3138733A1 (fr) 2024-02-09

Family

ID=84053258

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2208049A Pending FR3138733A1 (fr) 2022-08-03 2022-08-03 Boîtier de circuit integre

Country Status (2)

Country Link
US (1) US20240047407A1 (fr)
FR (1) FR3138733A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888200A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体ウェハ及び半導体装置とその製造方法
JPH10135249A (ja) * 1996-10-31 1998-05-22 Nec Corp 樹脂封止型半導体装置
US20130037967A1 (en) * 2011-08-10 2013-02-14 Samsung Electro-Mechanics Co., Ltd. Semiconductor package substrate
EP3751603A2 (fr) * 2019-06-14 2020-12-16 MediaTek Inc Boîtier à semi-conducteur avec un dissipateur de chaleur relié à une puce semi-conductrice par une couche de liaison et à un matériau d'encapsulation par un matériau d'interface thermique
CN114765145A (zh) * 2021-02-26 2022-07-19 台湾积体电路制造股份有限公司 芯片封装结构与其形成方法
CN114823563A (zh) * 2021-02-25 2022-07-29 台湾积体电路制造股份有限公司 芯片封装结构及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888200A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体ウェハ及び半導体装置とその製造方法
JPH10135249A (ja) * 1996-10-31 1998-05-22 Nec Corp 樹脂封止型半導体装置
US20130037967A1 (en) * 2011-08-10 2013-02-14 Samsung Electro-Mechanics Co., Ltd. Semiconductor package substrate
EP3751603A2 (fr) * 2019-06-14 2020-12-16 MediaTek Inc Boîtier à semi-conducteur avec un dissipateur de chaleur relié à une puce semi-conductrice par une couche de liaison et à un matériau d'encapsulation par un matériau d'interface thermique
CN114823563A (zh) * 2021-02-25 2022-07-29 台湾积体电路制造股份有限公司 芯片封装结构及其形成方法
US20220270893A1 (en) * 2021-02-25 2022-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure and method for forming the same
CN114765145A (zh) * 2021-02-26 2022-07-19 台湾积体电路制造股份有限公司 芯片封装结构与其形成方法
US20220278069A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with protective lid

Also Published As

Publication number Publication date
US20240047407A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US6699735B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US7535097B2 (en) Semiconductor device and method of manufacturing the same
US5998238A (en) Method of fabricating semiconductor device
US7405159B2 (en) Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
CN105702696A (zh) 影像传感芯片的封装结构及其制作方法
JPH11135663A (ja) モールドｂｇａ型半導体装置及びその製造方法
TW200947654A (en) Stacked type chip package structure and method of fabricating the same
EP2325878B1 (fr) Procédé d'encapsulation de composants électroniques avant découpe de la tranche
WO2022151572A1 (fr) Structure de conditionnement pour réduction de gauchissement de tranche moulée, et son procédé de fabrication
FR2782843A1 (fr) Procede d'isolation physique de regions d'une plaque de substrat
EP0694965A1 (fr) Boîtier BGA de circuit intégré et procédé de réalisation d'un tel boîtier
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP1619726A1 (fr) Boîtier optique pour capteur semiconducteur
US20030102571A1 (en) Semiconductor package structure with a heat-dissipation stiffener and method of fabricating the same
EP0638929B1 (fr) Dissipateur thermique pour boítier plastique
FR3138733A1 (fr) Boîtier de circuit integre
JP2000091273A (ja) 半導体パッケージの製造方法およびその構造
US8110447B2 (en) Method of making and designing lead frames for semiconductor packages
JP2001210667A (ja) 半導体装置の製造方法
CN221149988U (zh) 集成电路封装件
JP2010073803A (ja) 半導体装置の製造方法
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
FR2953063A1 (fr) Procede d'encapsulation de composants electroniques sur tranche

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240209

PLFP Fee payment

Year of fee payment: 3