FR3102625A1 - Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant. - Google Patents

Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant. Download PDF

Info

Publication number
FR3102625A1
FR3102625A1 FR1912076A FR1912076A FR3102625A1 FR 3102625 A1 FR3102625 A1 FR 3102625A1 FR 1912076 A FR1912076 A FR 1912076A FR 1912076 A FR1912076 A FR 1912076A FR 3102625 A1 FR3102625 A1 FR 3102625A1
Authority
FR
France
Prior art keywords
control signal
dac
digital
ctrl
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1912076A
Other languages
English (en)
Other versions
FR3102625B1 (fr
Inventor
Marc Houdebine
Laurent GARCIA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1912076A priority Critical patent/FR3102625B1/fr
Priority to US17/080,431 priority patent/US11190236B2/en
Priority to CN202011171709.XA priority patent/CN112737580A/zh
Priority to CN202022437095.7U priority patent/CN214412704U/zh
Publication of FR3102625A1 publication Critical patent/FR3102625A1/fr
Application granted granted Critical
Publication of FR3102625B1 publication Critical patent/FR3102625B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22—Capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/77—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for interrogation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Le dispositif de communication en champ proche « NFC » par modulation active de charge, émulé en mode carte (DIS) et destiné à communiquer avec un lecteur (RD), comprend une boucle à verrouillage de phase (DPLL) numérique configurée pour générer un signal de porteuse (SP), comportant un oscillateur (VCO) configuré pour générer le signal de porteuse (SP) de façon commandée par un signal de commande analogique (VTUNE), un circuit de rétroaction (Rtr) configuré pour générer un signal de commande numérique (DAC_CTRL), un convertisseur numérique-analogique (DAC) configuré pour convertir le signal de commande numérique (DAC_CTRL) en ledit signal de commande analogique (VTUNE), et un montage intégrateur (INTG) configuré pour intégrer le signal de commande analogique (VTUNE). Figure de l’abrégé : figure 2

Description

Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant.
Des modes de mise en œuvre et de réalisation de l’invention concernent les communications sans contact, en particulier du type communication en champ proche « NFC » (acronyme du terme anglais usuel « Near Field Communication »), et notamment les dispositifs émulés en mode carte communiquant par modulation active de charge « ALM » (acronyme du terme anglais usuel « Active Load Modulation »).
La technologie NFC est une plate-forme technologique ouverte normalisée dans la norme ISO/IEC 18092 et ISO/IEC 21481 mais incorpore de nombreuses normes déjà existantes comme par exemple les protocoles type A et type B définis dans la norme ISO-14443 qui peuvent être des protocoles de communication utilisables dans la technologie NFC.
Lors d’une transmission d’information entre un lecteur et un objet émulé en mode étiquette ou carte, le lecteur génère un champ magnétique par l’intermédiaire de son antenne qui est généralement dans les normes classiquement utilisées, une onde sinusoïdale à 13,56MHz. La force du champ magnétique est comprise entre 0,5 et 7,5 ampères/mètre RMS (« Root Mean Square » en anglais).
Deux modes de fonctionnement sont alors possibles, un mode passif ou un mode actif.
Dans le mode passif, seul le lecteur génère le champ magnétique et l’objet, émulé en mode étiquette ou carte, est passif. L’antenne de l’objet émulant la carte module alors le champ généré par le lecteur de façon à changer l’impédance de sortie de l’antenne du lecteur par couplage magnétique entre les deux antennes.
Et, de cette façon, les informations à transmettre depuis l’objet vers le lecteur sont transmises par modulation de charge à l’impédance de l’antenne du lecteur.
Dans le mode de fonctionnement actif, le lecteur et l’objet émulé en mode carte génèrent tous les deux un champ électromagnétique. Généralement, ce mode de fonctionnement est utilisé lorsque l’objet est pourvu d’une source d’alimentation propre, par exemple une batterie, comme c’est le cas dans un téléphone mobile cellulaire qui est alors émulé en mode carte.
Chacun des dispositifs NFC transmet les données en utilisant un schéma de modulation, par exemple un schéma de modulation du type Manchester ou BPSK (Binary Phase Shift Keying).
Là encore, la modulation se traduit par une modification de charge et l’on parle alors d’une communication par modulation active de charge ALM.
Par rapport à un mode de communication passif, on obtient des distances de fonctionnement plus importantes qui peuvent aller jusqu’à 20 cm en fonction du protocole utilisé.
Par ailleurs, l’utilisation d’une modulation active de charge permet d’utiliser des antennes très petites.
Cela étant, ce type de communication par modulation active de charge pose d’autres problèmes.
En effet, durant les périodes de communication active du dispositif émulé en mode carte, le champ électromagnétique du lecteur n’est pas directement observable. Et ceci peut conduire à une réponse de l’objet émulé en mode carte non synchrone et par conséquent à un signal reçu par le lecteur présentant un décalage de phase.
Il existe des techniques de synchronisation entre le dispositif émulé en mode carte et le lecteur en dehors des périodes de synchronisation, telles que par exemple décrites dans la demande de brevet français déposée sous le n°1850428, qui s’appliquent en particulier lorsque le dispositif dispose d’une horloge adaptée.
Cela étant, le dispositif émulé en mode carte ne dispose pas nécessairement d’une horloge adaptée, par exemple typiquement dans le cas des petits objets connectés portables, tels qu’une montre connectée. En effet l’horloge interne de ce type de dispositif émulé en mode carte est typiquement basée sur la fréquence d’oscillation du quartz à 32,768kHz, et cette fréquence est insuffisante pour verrouiller efficacement, la phase d’un signal à une fréquence de 13,56MHz par exemple, notamment en matière de performances en bruit.
Lorsque le dispositif émulé en mode carte ne dispose pas d’une horloge adaptée, un mode de fonctionnement à synchronisation dite intra-trame, par exemple selon le type A 106kbps dit « Manchester » de la norme précitée, est généralement requis.
En outre, le type A 106kbps « Manchester » nécessite de laisser l'oscillateur en fonctionnement libre pour des séries de 10µs, ce qui est relativement long, et le décalage de phase de l'oscillateur en fonctionnement libre est important au point qu’il est difficile de respecter les spécifications de la norme relative au type A 106kbps Manchester. Typiquement, la norme en question fixe un décalage de phase inférieur à 15° en valeur absolue, pendant la durée de fonctionnement libre.
Or, il serait souhaitable de bénéficier de dispositifs NFC émulés en mode carte à faible coût et respectant les normes de communication en champ proche, voire bénéficier d’une marge vis-à-vis desdites normes.
Il existe par conséquent un besoin de réduire au maximum voire supprimer le décalage de phase, en particulier lors du fonctionnement libre des oscillateurs dans le type A 106kbps « Manchester »de la norme relative à la communication NFC, de façon simple, fiable et peu coûteuse.
A cet égard, selon un aspect il est proposé un dispositif de communication en champ proche « NFC » par modulation active de charge, le dispositif étant émulé en mode carte et destiné à communiquer avec un lecteur, comprenant une boucle à verrouillage de phase ou de fréquence numérique configurée pour générer un signal d’horloge, comportant un oscillateur configuré pour générer le signal d’horloge de façon commandée par un signal de commande analogique, un circuit de rétroaction configuré pour générer un signal de commande numérique, un convertisseur numérique-analogique configuré pour convertir le signal de commande numérique en ledit signal de commande analogique, et un montage intégrateur configuré pour intégrer le signal de commande analogique.
En effet, le décalage de phase des oscillateurs classiques en fonctionnement libre est influencé notamment par le bruit de phase de l'oscillateur, la linéarité du signal de commande de l'oscillateur, le bruit des éléments de commande des oscillateurs tels que des sources de courant de polarisation toujours actives, ou des composants résistifs.
Or, le montage intégrateur permet notamment d’intégrer la composante continue du signal de commande analogique de l’oscillateur, et cela permet de « centrer sur 0 » le signal de commande numérique, par l’effet du circuit de rétroaction. C’est-à-dire que le convertisseur numérique-analogique n’a pas besoin de délivrer un signal de commande analogique comprenant la composante continue de la commande de l’oscillateur.
Ainsi, les courants de polarisation continus classiquement générés pour commander la composante continue du signal de commande numérique dans l’oscillateur ne sont pas nécessaires, et le dispositif est affranchi des bruits issus des sources de courant de polarisation classiquement actives en permanence.
En outre, seules les variations du signal de commande numérique peuvent être converties dans le signal de commande analogique. Et, étant donné que le signal entrant du convertisseur est « centré sur 0 », les variations du signal de commande analogique bénéficient d’une linéarité identique quel que soit le niveau du signal de commande analogique.
Par ailleurs, l’utilisation d’un montage intégrateur analogique simplifie la conception du convertisseur numérique-analogique par rapport aux techniques classiques utilisant un intégrateur numérique. En effet, le convertisseur numérique-analogique peut par exemple comprendre une simple pompe de charge, les charges de sortie du convertisseur numérique-analogique étant converties en tension par l’intégrateur, comprenant par exemple un condensateur.
Selon un mode de réalisation, le circuit de rétroaction est configuré pour générer le signal de commande numérique codé avec un codage thermométrique pour le convertisseur numérique-analogique.
Le codage thermométrique permet de linéariser la commande numérique du convertisseur numérique-analogique. En effet le codage thermométrique, dans lequel le codage est effectué par une addition de transistors de poids identiques, ne subit pas le risque de variation de la granularité des codages binaire due à une disparité entre un transistor de poids fort par rapport à la somme des transistors de poids inférieurs.
Le codage thermométrique présente classiquement l’inconvénient de requérir un plus grand nombre de transistors qu’un codage binaire pour la même dynamique et la même précision. Cela étant, du fait que dans le dispositif selon cet aspect, seules les variations du signal de commande numérique peuvent être convertie dans le signal de commande analogique, il n’est pas nécessaire de couvrir toute la dynamique de la commande analogique dans le codage. Il est ainsi possible de bénéficier d’une même précision en codage thermométrique qu’en codage binaire sans augmenter la taille du convertisseur.
En résumé, ce mode de réalisation permet de bénéficier d’une meilleure linéarité sans augmenter la taille du convertisseur ni détériorer sa précision. Etant donné que la linéarité du signal de commande de l'oscillateur est améliorée, le décalage de phase en fonctionnement libre de l’oscillateurs est aussi amélioré.
Selon un mode de réalisation, le circuit de rétroaction est configuré pour générer le signal de commande numérique pour compenser un décalage de phase ou de fréquence du signal d’horloge par rapport à un signal de référence, et comprend un filtre numérique pour stabiliser le signal de commande numérique, le filtre numérique ayant un gain unitaire à une fréquence nulle.
Ainsi, contrairement aux filtres usuels des boucles à verrouillages de phase, typiquement constitué d’un intégrateur pour annuler l’erreur de phase ainsi que d’un zéro stabilisateur et d’un pôle pour optimiser le filtrage des bruits, le filtre numérique peut avoir un gain unitaire à fréquence nulle, c’est-à-dire ne comprenant par exemple qu’un zéro et un pôle et sans intégrateur, étant donné qu’une erreur statique de la compensation du décalage de phase sera annulée par le montage intégrateur.
Selon un mode de réalisation, le montage intégrateur comprend un élément capacitif configuré pour accumuler une charge résultant à une tension apte à commander l’oscillateur, éventuellement accompagné d’un filtre passe-bas.
Selon un mode de réalisation, le convertisseur numérique-analogique est configuré pour générer le signal de commande analogique comprenant un courant d’intensité variable commandée par le signal de commande numérique pendant une durée fixe.
Par exemple, le convertisseur numérique-analogique est avantageusement configuré pour générer le courant d’intensité variable comprenant un premier courant d’intensité négative pendant une première moitié de la durée fixe, et un deuxième courant d’intensité positive pendant une deuxième moitié de la durée fixe.
Générer systématiquement une impulsion positive de courant et une impulsion négative de courant pendant une durée fixe permet notamment de réduire les interférences fractionnaires et évite d’introduire une signature d’un générateur de courant dans l’intégrateur, et cela permet aussi d’assurer une meilleure linéarité du convertisseur numérique-analogique.
Selon un autre mode de réalisation, le convertisseur numérique-analogique est configuré pour générer le signal de commande analogique comprenant un courant d’intensité fixe pendant une durée variable commandée par le signal de commande numérique.
Par exemple le convertisseur numérique-analogique est avantageusement configuré pour générer le courant d’intensité fixe comprenant un premier courant d’intensité négative fixe pendant une première durée variable commandée par le signal de commande numérique, et un deuxième courant d’intensité positive fixe pendant une deuxième durée variable commandée par le signal de commande numérique.
De même, générer systématique une impulsion positive de courant et une impulsion négative de courant permet notamment d’éviter d’introduire une signature d’un générateur de courant dans l’intégrateur.
La durée fixe ou la durée variable peut avantageusement être mesurée à partir de la fréquence du signal d’horloge.
Selon un autre mode de réalisation, le convertisseur numérique-analogique est configuré pour cycliquement charger un élément capacitif intermédiaire à une tension de précharge variable commandée par le signal de commande numérique, et commuter l’élément capacitif intermédiaire chargé à la tension de précharge sur l’intégrateur.
Dans cet exemple, le montage intégrateur est ainsi configuré pour intégrer un signal de tension sortant du convertisseur numérique-analogique en un signal de tension intégré, c’est-à-dire le signal de commande analogique, le montage intégrateur pouvant également comporter un condensateur à cet égard.
Un dispositif tel que définit ci-avant peut avantageusement comprendre un étage de transmission configuré pour moduler un signal de sous-porteuse tiré du signal d’horloge, pour communiquer selon le protocole NFC de type A 106kbps avec synchronisation intra-trame.
Selon un autre aspect il est proposé un procédé de communication en champ proche « NFC » par modulation active de charge, comprenant, au sein d’un dispositif émulé en mode carte communiquant avec un lecteur, une génération d’un signal d’horloge commandée par un signal de commande analogique, une rétroaction comprenant une génération d’un signal de commande numérique, une conversion numérique-analogique comprenant une conversion du signal de commande numérique en ledit signal de commande analogique, et une intégration du signal de commande analogique.
Selon un mode de mise en œuvre, le signal de commande numérique est codé avec un codage thermométrique pour la conversion numérique-analogique.
Selon un mode de mise en œuvre, la rétroaction comprend la génération du signal de commande numérique compensant un décalage de phase ou de fréquence du signal d’horloge par rapport à un signal de référence, et comprend une stabilisation du signal de commande numérique par un filtrage numérique ayant un gain unitaire à une fréquence nulle.
Selon un mode de mise en œuvre, ladite intégration comprend une accumulation de charges résultant à une tension apte à commander la génération du signal d’horloge, et éventuellement un filtrage passe-bas de la variation des charges à accumuler.
Selon un mode de mise en œuvre, la conversion numérique-analogique comprend la génération du signal de commande analogique comprenant un courant d’intensité variable commandée par le signal de commande numérique pendant une durée fixe.
Par exemple, le courant d’intensité variable comprend avantageusement un premier courant d’intensité négative pendant une première moitié de la durée fixe, et un deuxième courant d’intensité positive pendant une deuxième moitié de la durée fixe.
Selon un autre mode de mise en œuvre, la conversion numérique-analogique comprend la génération du signal de commande analogique comprenant un courant d’intensité fixe pendant une durée variable commandée par le signal de commande numérique.
Par exemple, le courant d’intensité fixe comprend avantageusement un premier courant d’intensité négative fixe pendant une première durée variable commandée par le signal de commande numérique, et un deuxième courant d’intensité positive fixe pendant une deuxième durée variable commandée par le signal de commande numérique.
La durée fixe ou la durée variable peut avantageusement être établie à partir de la fréquence du signal de porteuse d’horloge.
Selon un autre mode de mise en œuvre, la conversion numérique-analogique comprend, cycliquement, une charge d’un élément capacitif intermédiaire à une tension de précharge variable commandée par le signal de commande numérique, et une commutation de l’élément capacitif intermédiaire chargé à la tension de précharge pour intégrer le signal de commande analogique.
Le procédé tel que défini ci-avant peut en outre comprendre une modulation d’un signal de sous-porteuse tiré du signal d’horloge, pour communiquer selon le protocole NFC de type A 106kbps avec synchronisation intra-trame.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
illustre un mode de réalisation et de mise en œuvre de l’invention ;
illustre un mode de réalisation et de mise en œuvre de l’invention ;
illustre un mode de réalisation et de mise en œuvre de l’invention ;
illustre un mode de réalisation et de mise en œuvre de l’invention ;
illustre un mode de réalisation et de mise en œuvre de l’invention ;
illustre un mode de réalisation et de mise en œuvre de l’invention ;
illustre un mode de réalisation et de mise en œuvre de l’invention ;
illustre un mode de réalisation et de mise en œuvre de l’invention.
La figure 1 représente un dispositif DIS émulé en mode carte pour une communication sans contact, du type communication en champ proche « NFC », avec un appareil lecteur RD.
Le dispositif DIS comporte un étage d’antenne ANT capable de communiquer suivant les normes de la communication sans contact NFC, avec un appareil lecteur RD. L’étage d’antenne ANT est de structure classique et connue en soi et ne sera pas détaillé ici.
Le dispositif DIS peut être incorporé à un appareil électronique APP, par exemple un petit objet connecté portable tel qu’une montre connectée. L’appareil APP comporte notamment sa propre alimentation BAT, typiquement une batterie, et une plateforme d’horloge, typiquement basée sur l’oscillation du quartz à 32,768kHz.
La plateforme d’horloge de l’appareil APP du type objet connecté n’est typiquement pas suffisamment rapide et précise pour mettre en œuvre des synchronisations sur les signaux de la communication sans contact NFC, en particulier, une telle horloge ne permet pas de filtrer correctement le bruit de l’oscillateur ni d’avoir le temps de réactivité suffisant pour une boucle à verrouillage de phase, par exemple telle que décrite ci-après en relation avec la figure 2.
Par exemple, le dispositif DIS est configuré pour communiquer selon le protocole NFC de type A « Manchester » avec synchronisation dites « intra-trame ».
Ainsi, le dispositif DIS est capable d’extraire un signal d’horloge extrait CLEX à partir d’un signal d’horloge de référence communiqué par le lecteur RD, via un chemin de lecture RFI1, RFI2 de l’antenne ANT, et de moyens d’extraction d’horloge MCLEX.
Le signal d’horloge extrait CLEX est un signal de référence pour le dispositif DIS, par exemple à une fréquence de 13,56MHz telle que prévue par les normes du protocole NFC.
Le dispositif DIS comprend un étage de transmission ETX configuré pour transmettre des trames TX de données « 1bit » vers le lecteur RD, sur un chemin de transmission RFO1, RFO2 de l’antenne ANT.
Selon le protocole NFC de type A à 106kbps dit « Manchester », chaque trame comporte des salves de signaux par exemple générées à partir d’une sous-porteuse CLTX à 13,56MHz, dans un schéma de modulation à 106kHz.
Comme il apparaîtra ci-après en relation avec les figures 2 à 10, le dispositif DIS comporte une boucle à verrouillage de phase DPLL pour générer le signal de la sous porteuse à 13,56MHz.
Eventuellement, le dispositif peut comporter une boucle à verrouillage de fréquence pour générer le signal de la sous porteuse à 13,56MHz. Par exemple, la boucle à verrouillage de fréquence peut être intégrée dans la boucle à verrouillage de phase DPLL comme décrit dans la demande de brevet français déposée sous le n°1850428.
Lors de la transmission TX des salves d’une trame, une alternance de phase de transmission FRR et de verrouillage LCKD est mise en œuvre, selon la synchronisation dite intra-trame.
Lors d’une phase de verrouillage LCKD, le dispositif ne transmet pas de signal sur le chemin de transmission RFO1, RFO2, et le signal d’horloge CLEX du lecteur RD peut être récupéré sur le chemin de réception RFI1, RFI2. La boucle à verrouillage de phase est verrouillée sur le signal d’horloge extrait CLEX de sorte à présenter un décalage de phase φerr ajustable de 0 à 360° pour optimiser la communication au lecteur RD.
Lors d’une phase de transmission d’une salve FRR, la sous-porteuse modulée est communiquée sur le chemin de transmission RFO1, RFO2 de l’antenne ANT. Le champ électromagnétique du lecteur RD n’est pas directement observable pendant la transmission FRR, et les moyens d’extraction d’horloge MCLEX cessent de délivrer le signal d’horloge extrait CLEX. La boucle à verrouillage de phase est dans un régime dit de fonctionnement libre FRR, pendant la phase de transmission. Et, une dérive de l’erreur de phase φerr peut être observable pendant le régime de fonctionnement libre FRR.
Cela étant, comme il apparaîtra ci-après en relation avec les figures 2 à 8, des moyens permettent avantageusement de limiter la dérive de l’erreur de phase φerr de sorte à être parfaitement inclue dans l’intervalle permis par les normes NFC, par exemple entre -15° et +15°.
La figure 2 illustre un exemple de la boucle à verrouillage de phase numérique DPLL du dispositif DIS décrit ci-avant en relation avec la figure 1, capable de générer la sous porteuse CLTX à 13,56MHz et présenter une dérive de phase très limitée en fonctionnement libre.
La boucle à verrouillage de phase DPLL numérique comporte un oscillateur commandé en tension VCO pour générer un signal d’horloge numérique CL, oscillant dans une alternance de niveaux hauts et bas à une fréquence commandée par un signal de commande analogique en tension VTUNE.
La fréquence de la sous porteuse CLTX doit, dans cet exemple, être à 13,56MHz, mais l’oscillateur VCO est configuré pour générer le signal d’horloge CL à une fréquence choisie égale à N*13,56 MHz, avec par exemple N=64.
La boucle à verrouillage de phase DPLL comporte un circuit de rétroaction Rtr configuré pour générer un signal de commande numérique DAC_CTRL, de façon à asservir la commande analogique VTUNE de l’oscillateur VCO.
En particulier, le circuit de rétroaction Rtr est avantageusement configuré pour générer le signal de commande numérique DAC_CTRL permettant de compenser un décalage de phase Δφerr du signal d’horloge CL par rapport au signal de référence CLEX (et/ou un décalage de fréquence dans le cas d’une boucle à verrouillage de fréquence).
A cet égard, le circuit de rétroaction Rtr comporte notamment un compteur CNT et un accumulateur ACC.
Le compteur CNT est configuré pour compter les cycles du signal d’horloge CL, de façon à fournir un mot de sortie cnt_out représentatif du comptage, par exemple codé en binaire. Par codé en binaire on entend le sens classique et connu en soi d’un cumul de puissances de 2. Le déclenchement du signal de référence CLEX, lorsque celui-ci est disponible, permet de saisir la valeur courante du compte dans le mot de sortie cnt_out.
En d’autres termes, le mot de sortie cnt_out représente un nombre égal à k*N+Err, avec N le coefficient de l’oscillateur, par exemple N=64, k le nombre d’occurrence du signal de référence CLEX depuis le début de la transmission et Err une erreur pouvant provenir d’un décalage de phase (ou de fréquence) du signal d’horloge CL par rapport au signal de référence CLEX en tenant compte du facteur N.
Le compteur CNT comporte par ailleurs un diviseur par N, par exemple par 64, pour fournir le signal de sous porteuse CLTX à la fréquence voulue, par exemple 13,56MHz, à partir du signal d’horloge CL, par exemple à 64*13,56MHz.
L’accumulateur ACC compte quant à lui un cumul de N, soit k*N, avec N=64 par exemple, et k le nombre d’occurrence du signal de référence CLEX, sans erreur.
La sortie du compteur CNT est rebouclée en sortie de l’accumulateur ACC par l’intermédiaire d’un premier additionneur.
Dans la suite du texte et par abus de langage habituellement utilisé par l’homme du métier, le terme « additionneur » englobe la fonction « sommation » ou la fonction « soustraction », selon les signes + ou – figurant sur les entrées de l’additionneur.
Le premier additionneur est configuré pour soustraire la valeur du compte codé sur le mot de sortie cnt_out du compteur CNT, à la valeur du cumul compté par l’accumulateur ACC.
Le signal de commande numérique sortant du premier additionneur Δφerr, par exemple un mot numérique codé en binaire sur 8 bits, est ainsi représentatif d’une compensation du terme d’erreur Err susmentionné.
Par ailleurs, optionnellement, un deuxième additionneur permet de rajouter un décalage de phase φofs à la sortie du premier additionneur, par exemple configuré en usine pour compenser un décalage de phase occasionné par les moyens disposés entre l’antenne ANT et la boucle à verrouillage de phase DPLL.
Le circuit de rétroaction Rtr peut comporter en outre un filtre numérique FtNum configuré pour stabiliser le signal de commande numérique Δφerr en un signal de commande numérique stable DAC_CTRL. Le filtre FtNum est avantageusement défini par un zéro et un pôle « z/p ». La fonction de transfert du filtre numérique FtNum présente ainsi avantageusement un gain unitaire, c’est-à-dire égal à 1, soit 0dB, à une fréquence nulle.
Un exemple de la fonction de transfert du filtre FtNum est illustré par un diagramme de Bode BD. Eventuellement, on pourra considérer que le diagramme de Bode BD représente la fonction de transfert du couple comprenant le filtre numérique FtNum et le convertisseur DAC.
Le signal de commande numérique DAC_CTRL est ainsi généré pour commander l’oscillateur VCO de façon asservie vis-à-vis du signal de référence CLEX, lorsque celui-ci est disponible, c’est-à-dire pendant les phases de verrouillage LCKD de la transmission (figure 1).
L’asservissement par le circuit de rétroaction Rtr, par exemple tel que décrit ci-dessus, permet de verrouiller le signal d’horloge CL généré par l’oscillateur VCO, en phase et/ou en fréquence, sur le signal de référence CLEX pendant les phases de verrouillage LCKD, ce qui est avantageux en soi.
Cela étant, pendant les phases de transmission FRR, lorsque l’oscillateur VCO est en fonctionnement libre, c’est-à-dire sans la contre réaction du circuit de rétroaction, et donc pour un signal de commande numérique DAC_CTRL inactif, par exemple par défaut à « 0 », une dérive de phase (éventuellement une dérive de fréquence dans le cas d’une boucle à verrouillage de fréquence) peut se produire.
La boucle à verrouillage de phase numérique DPLL comporte à cet égard des moyens de transformation du signal de commande de l’oscillateur permettant de réduire considérablement la dérive de phase (ou de fréquence) en fonctionnement libre FRR.
En effet, la boucle à verrouillage de phase numérique DPLL comporte un convertisseur numérique-analogique DAC et un montage intégrateur INTG configurés pour convertir et intégrer le signal de commande numérique DAC_CTRL en un signal de commande analogique VTUNE commandant l’oscillateur VCO.
Le montage intégrateur INTG est configuré pour notamment intégrer la composante continue du signal de commande analogique sortant du convertisseur numérique-analogique DAC, par exemple en accumulant une charge résultant à la tension de commande analogique VTUNE. Le montage intégrateur INTG peut comporter à cet égard un élément capacitif tel qu’un condensateur, et éventuellement d’autres éléments actifs, tels que des amplificateurs.
En alternative, le montage intégrateur peut être configuré pour intégrer la composante continue du signal sortant du convertisseur DAC en intégrant une tension résultant à la tension de commande analogique VTUNE, et comporter de même un condensateur et éventuellement d’autres éléments actifs à cet égard.
Ainsi la sortie du convertisseur DAC est centrée sur le niveau du signal de commande analogique intégré VTUNE.
Par conséquent, le convertisseur numérique-analogique DAC, et sa commande numérique DAC_CTRL, sont configurés pour ne pas générer la composante continue de la tension de commande analogique VTUNE.
Ainsi, les courants de polarisation continus classiquement générés pour commander la composante continue du signal de commande de l’oscillateur n’ont pas besoin d’être générés, et les bruits phase provenant des sources de courant de polarisation toujours actives ne sont pas subis.
Le montage intégrateur INTG permet donc de supprimer le bruit de phase issu des sources de courant continu, et de limiter ainsi les contributions de bruit s’ajoutant au bruit de phase du circuit oscillateur VCO responsables de la dérive de phase en fonctionnement libre.
En résumé, la commande analogique VTUNE de l’oscillateur VCO de la boucle à verrouillage de phase DPLL décrite en relation avec la figure 2 peut engendrer une dérive de phase en fonctionnement libre bien inférieure (par exemple au moins de 50%) à la dérive des commandes classiques, par exemple typiquement de l’ordre de 25deg.
La figure 3 représente un mode de réalisation exploitant avantageusement la propriété de générer le signal de commande analogique VTUNE en intégrant la sortie du convertisseur numérique-analogique DAC.
Etant donné que seules les variations du signal de commande numérique DAC_CTRL sont converties dans le signal de commande analogique VTUNE, d’une part, les variations du signal de commande analogique bénéficient de la même linéarité quel que soit le niveau du signal de commande analogique VTUNE ; et d’autre part, il n’est pas nécessaire de couvrir toute la dynamique de la commande analogique dans le codage entrant du convertisseur DAC.
Typiquement la dynamique du codage, c’est-à-dire l’intervalle de la tension de commande analogique VTUNE de l’oscillateur, est prévue pour couvrir la granularité des calibres de l’oscillateur VCO, par exemple 1MHz.
Ainsi, dans les cas classiques ne comprenant pas l’intégrateur INTG en sortie du convertisseur DAC, le codage est typiquement prévu en code binaire, puisque le signal numérique entrant dans le DAC doit couvrir l’intégralité de la bande de fréquence du calibre (par exemple 1MHz) ce qui en augmente le nombre de bits pour bénéficier d’une granularité fine. La granularité est autrement appelée le pas, ou bien le pas de quantification.
Les convertisseurs numériques-analogiques en codage binaire subissent en général des défauts de linéarités, et même un risque de variation négative d’un pas de quantification, en raison d’un risque de disparité (c’est-à-dire un défaut d’appariement, ou défaut de « matching » selon le terme anglais usuel) entre un transistor de poids fort par rapport à la somme des transistors de poids plus faible.
Or, dans la boucle à verrouillage phase DPLL décrite ci-avant en relation avec la figure 2, puisqu’il n’est pas nécessaire de couvrir toute la dynamique de la commande analogique dans le codage entrant du convertisseur DAC, il est possible d’utiliser un codage thermométrique.
Contrairement au codage binaire, le codage thermométrique est défini par une somme d’éléments unitaires, une somme de 1, la somme étant convertie analogiquement par un cumul de transistors de poids identiques.
En effet, le codage thermométrique présente moins de défauts de linéarité mais un plus grand nombre de transistors que les codages binaires, de façon classique et connue en soi.
Bien entendu, l’utilisation d’un codage binaire est tout à fait compatible avec le convertisseur numérique-analogique DAC présenté ici.
Ainsi, selon un exemple de réalisation, le circuit de rétroaction Rtr (figure 2) est configuré pour générer le signal de commande numérique DAC_CTRL<16:1> codé avec un codage thermométrique pour le convertisseur numérique-analogique DAC. Par exemple, le circuit de rétroaction Rtr comporte un convertisseur binaire-thermométrique Bin2Th configuré pour convertir le code binaire du signal de commande numérique DAC_CTRL en un signal de commande numérique thermométrique DAC_CTRL<16:1> pour commander le convertisseur DAC.
Et, du fait que dans ce mode de réalisation, seules les variations du signal de commande numérique sont converties dans le signal de commande analogique, il est possible de bénéficier d’une même précision en codage thermométrique qu’en codage binaire sans augmenter la taille du convertisseur, et tout en améliorant la linéarité du signal analogique sortant VTUNE.
En raison de l’erreur de quantification réduite, l’utilisation d’un signal de commande numérique en codage thermométrique permet de réduire la dérive de phase en fonctionnement libre.
La figure 4 représente un exemple de mode de réalisation de la boucle à verrouillage de phase DPLL telle que décrite ci avant en relation avec les figures 2 et 3, les éléments communs ont les mêmes références et ne seront pas tous détaillées à nouveau ici.
L’oscillateur VCO est représenté à la manière d’un oscillateur en anneau numérique connu en soi, et est configuré pour générer un signal d’horloge CL oscillant entre deux niveaux « haut » et « bas », ou bien « 1 » et « 0 », à une fréquence choisie à 64*13,56MHz.
Le montage intégrateur comporte dans cet exemple un élément capacitif C_INTG, couplé entre la sortie du convertisseur numérique-analogique DAC et une borne de tension de référence, par exemple la masse.
L’élément capacitif C_INTG est ainsi configuré pour accumuler une charge, provenant du convertisseur DAC, résultant à une tension VTUNE destinée à commander l’oscillateur VCO.
Le convertisseur binaire-thermométrique Bin2Th, tel que par exemple décrit ci-avant en relation avec la figure 3, est incorporé au bloc du filtre numérique FtNum du circuit de rétroaction Rtr, et n’est pas représenté.
Dans ce mode de réalisation, le convertisseur numérique-analogique DAC est configuré pour générer le signal de commande analogique VTUNE, en générant un courant d’intensité variable ICP sur une sortie S reliée au montage intégrateur C_INTG. Un générateur de courant nI0 est configuré pour générer un courant dont l’intensité est commandé par le signal de commande numérique DAC_CTRL<16:1>.
Le courant généré par le générateur nI0 est distribué vers la sortie S du convertisseur DAC par un jeu de miroirs de courant, et par l’intermédiaire d’un jeu de commutateurs commandés par un générateur d’impulsions PLSGEN.
Le jeu de miroirs de courant comporte un montage miroir de courant de transistors de type N couplé à la sortie S par un premier commutateur, et un montage miroir de courant de transistors de type P couplé à la sortie S par un deuxième commutateur.
Le montage miroir de courant de type N permet de tirer le courant généré par le générateur nI0 sur la sortie S, pendant une durée fixe, sur commande du premier commutateur par le générateur d’impulsions PLSGEN.
Cela permet de générer un courant ICP de signe négatif et d’intensité commandée par le signal de commande DAC_CTRL<16:1>, sur la sortie S.
Le montage miroir de courant de type P permet d’engager le courant généré par le générateur nI0 sur la sortie S, pendant une durée fixe, sur commande du deuxième commutateur par le générateur d’impulsions PLSGEN.
Cela permet de générer un courant ICP de signe positif et d’intensité commandée par le signal de commande DAC_CTRL<16:1>, sur la sortie S.
La génération du signal de commande analogique VTUNE se fait alors soit par injection d’un courant ICP dans l’intégrateur C_INTG sur une durée définie par PLSGEN, soit par retrait du courant ICP dans l’intégrateur C_INTG sur une durée définie par PLSGEN, soit par l’absence de courant ICP si le circuit de rétroaction Rtr ne commande pas de modifier la fréquence de l’oscillateur VCO car son erreur de phase est nulle.
On se réfère aux figures 5 et 6 qui seront décrites ensemble l’une et l’autre, les références communes avec la figure 4 désignent les mêmes éléments et ces derniers ne seront pas tous à nouveau détaillés ici.
La figure 5 illustre un exemple avantageux du convertisseur numérique-analogique DAC décrit ci-dessus en relation avec la figure 4.
La figure 6 illustre un exemple de mise en œuvre de génération des signaux entrant et sortant dans l’exemple de convertisseur DAC de la figure 5.
Dans cet exemple, le signal de commande numérique DAC_CTRL<16:1> est retranscrit en un signal de commande positif SEL_UP, un signal de commande négatif SEL_COMP, et optionnellement un troisième signal de commande d’ajustement SEL_OFS.
Le signal de commande positif SEL_UP commande l’intensité d’un courant dit positif généré par une première source de courant coopérant avec le montage miroir de courant de type P.
Le signal de commande négatif SEL_COMP commande l’intensité d’un courant dit négatif généré par une deuxième source de courant coopérant avec le montage miroir de courant de type N.
Le signal de commande d’ajustement SEL_OFS optionnel peut servir à commander une autre source de courant ajoutant ou retranchant un différentiel de courant au courant dit négatif, afin d’équilibrer une éventuelle inégalité entre les courants positif et négatif écoulés dans les montages miroirs de courant respectifs. Par exemple, la valeur du signal de commande d’ajustement SEL_OFS peut être fixé automatiquement par le circuit de rétroaction Rtr, par exemple pour placer le convertisseur DAC dans sa zone de fonctionnement optimal et prévenir tout effet de bord lié à la réalisation du convertisseur DAC. La zone de fonctionnement optimal du convertisseur DAC peut être connue du circuit de rétroaction Rtr grâce aux commandes SEL_UP et SEL_COMP en régime établi.
Le générateur d’impulsions PLSGEN est configuré pour générer une impulsion numérique dite négative COMP qui commande le premier commutateur de façon à coupler électriquement la sortie S à la sortie du montage miroir de courant de transistors de type N. Ainsi, pendant la durée de l’impulsion négative COMP, le courant négatif d’intensité commandée par le signal de commande négatif SEL_COMP, est généré sur la sortie S.
Le générateur d’impulsions PLSGEN est configuré pour générer une impulsion numérique dite positive UP qui commande le deuxième commutateur de façon à coupler électriquement la sortie S à la sortie du montage miroir de courant de transistors de type P. Ainsi, pendant la durée de l’impulsion positive UP, le courant positif d’intensité commandée par le signal de commande positif SEL_UP est généré sur la sortie S.
Avantageusement, le générateur d’impulsions PLSGEN est configuré pour générer l’impulsion positive UP et l’impulsion négative COMP l’une immédiatement après l’autre. Les impulsions positives UP et COMP ont la même durée et représentent chacune la moitié d’une durée fixe.
En d’autres termes, le convertisseur numérique-analogique DAC peut être configuré pour générer le courant d’intensité variable ICP comprenant un premier courant d’intensité négative pendant une première moitié COMP de la durée fixe, et un deuxième courant d’intensité positive pendant une deuxième moitié UP de la durée fixe.
Le courant d’intensité négative et le courant d’intensité positive sont commandés par le signal de commande négatif SEL_COMP et respectivement par le signal de commande positif SEL_UP, de telle sorte que la somme des charges injectés dans l’intégrateur INTG corresponde à la valeur DAC_CTRL définie par le circuit de rétroaction Rtr.
Ainsi, par exemple si le signal de commande numérique DAC_CTRL<16:1> commande une réduction de la tension de commande VTUNE d’un pas thermométrique, « -1 », le signal de commande négatif SEL_COMP peut être choisi égal à 8 pour générer courant d’intensité négative d’amplitude 8*I0 (avec I0 une intensité unitaire de courant adéquate) pendant l’impulsion négative COMP ; et le signal de commande positif SEL_UP peut être choisi égal à 7 pour générer courant d’intensité négative d’amplitude 7*I0 pendant l’impulsion positive UP.
Le signal de commande analogique en tension VTUNE résultant de l’intégration des courants d’intensité -8*I0 et +7*I0 présente une variation négative d’un pas de quantification.
De façon similaire, pour un signal de commande numérique DAC_CTRL<16:1> commandant une augmentation de +2, l’intégration par le montage intégrateur du différentiel des courant négatif -7.I0 et positif +9.I0 résulte à une augmentation du signal de commande VTUNE de deux pas de quantification.
Contrairement à une utilisation d’un courant soit positif, soit négatif, chacun configuré égal à la valeur commandée ; l’utilisation d’un courant négatif systématique suivi d’un courant positif, dont le différentiel est configuré égal à la valeur commandée, permet de ne pas introduire une signature du dispositif de génération des courants, qui serait intégrée par le montage intégrateur au fur et à mesure des ajustements. En outre, cela permet de bénéficier d’une granularité plus fine dans le convertisseur DAC, en fonction de la valeur de courant unitaire I0 choisie, et cela assure aussi une meilleure linéarité du convertisseur numérique-analogique DAC.
Le générateur d’impulsion PLSGEN peut par exemple utiliser la fréquence du signal d’horloge CL généré par l’oscillateur VCO, dont la période ou demi-période est connue grâce à l’asservissement de la boucle DPLL, comme base temporelle pour contrôler la durée des impulsions UP et COMP. Le signal de référence CLEX peut aussi conditionner la génération des impulsions, au moyen par exemple d’une circuiterie de portes logiques et de bascules de conception classique.
Par ailleurs, dans cet exemple, le montage intégrateur C_INTG est accompagné d’un filtre passe-bas RC destiné à filtrer la variation des charges à intégrer.
La figure 7 illustre un autre mode de réalisation du convertisseur numérique-analogique DAC, comportant un dispositif de condensateur commuté C_INTM.
Un étage de précharge PRCG est configuré pour charger un condensateur intermédiaire C_INTM, dit condensateur commuté, à un potentiel commandé par le signal de commande numérique DAC_CTRL<16:1>.
Par exemple l’étage de précharge PRCG comporte un pont résistif diviseur de tension comportant un montage série d’éléments résistifs commandable, entre une borne de tension d’alimentation et une borne de tension de référence.
La charge du condensateur commuté C_INTM est ensuite transmise en sortie du convertisseur DAC sur le montage intégrateur C_INTG par un jeu de commutateurs opposées commandés par un signal de commande CS.
Ainsi, dans ce mode de réalisation, le convertisseur numérique-analogique DAC est configuré pour cycliquement charger l’élément capacitif intermédiaire C_INTM à une tension de précharge PRCG variable commandée par le signal de commande numérique DAC_CTRL<16:1>, et commuter l’élément capacitif intermédiaire C_INTM chargé à la tension de précharge sur l’intégrateur C_INTG.
La granularité du DAC sera d’autant plus fine que le rapport entre les condensateurs C_INTG et C_INTM est grand.
La figure 8 illustre un autre mode de réalisation du convertisseur numérique-analogique DAC.
Ce mode de réalisation est similaire au mode de réalisation décrit ci-avant en relation avec les figures 4, 5 et 6, à la différence que le convertisseur numérique-analogique DAC est configuré pour générer un courant I0 d’intensité fixe, mais pendant une durée variable commandée par le signal de commande numérique DAC_CTRL<16:1>.
Ainsi le signal de commande numérique DAC_CTRL<16:1> commande le générateur d’impulsion PLSGEN.
Et, de façon analogue à la mise en œuvre de la génération des signaux décrite en relation avec la figure 6, le convertisseur numérique-analogique DAC peut être configuré pour générer un premier courant d’intensité négative fixe pendant une première durée variable commandée par le signal de commande numérique DAC_CTRL<16:1>, et un deuxième courant d’intensité positive fixe pendant une deuxième durée variable commandée par le signal de commande numérique DAC_CTRL<16:1>.
Les durées variables peuvent aussi être établies à partir de la fréquence du signal d’horloge CL, ou bien tout autre dispositif à retard calibré ou non.
Des modes de réalisation et de mise en œuvre ont été décrits, et permettent avantageusement une application de la boucle à verrouillage de phase numérique DPLL dans un dispositif de communication sans contact, du type NFC, en particulier dans un dispositif NFC émulé en mode carte à faible coût.
En particulier, les modes de réalisation et de mise en œuvre décrits ci-avant permettent de respecter largement les exigences en matière de dérive de phase des normes de communication en champ proche, en particulier lors du fonctionnement libre des oscillateurs dans le type A 106kbps « Manchester », en mode de synchronisation dite intra-trame, de la norme relative à la communication NFC, de façon simple, fiable et peu coûteuse.
Par ailleurs l’invention n’est pas limitée à ces modes de réalisation et de mise en œuvre mais en embrasse toutes les variantes, par exemple, comme mentionné ci-avant, l’invention est parfaitement compatible dans une boucle à verrouillage de fréquence, ou une boucle à verrouillage de phase comportant une boucle à verrouillage de fréquence, ou encore les choix de conceptions de la boucle à verrouillage de phase, tels que les choix des éléments compteur CNT et accumulateur ACC, du filtre numérique FtNum ou de l’oscillateur, peuvent bien entendu être différents tout en bénéficiant des avantages de l’invention.

Claims (22)

  1. Dispositif de communication en champ proche « NFC » par modulation active de charge, le dispositif (DIS) étant émulé en mode carte et destiné à communiquer avec un lecteur (RD), comprenant une boucle à verrouillage de phase ou de fréquence numérique (DPLL) configurée pour générer un signal d’horloge (CL), comportant un oscillateur (VCO) configuré pour générer le signal d’horloge (CL) de façon commandée par un signal de commande analogique (VTUNE), un circuit de rétroaction (Rtr) configuré pour générer un signal de commande numérique (DAC_CTRL), un convertisseur numérique-analogique (DAC) configuré pour convertir le signal de commande numérique (DAC_CTRL) en ledit signal de commande analogique (VTUNE), et un montage intégrateur (INTG) configuré pour intégrer le signal de commande analogique (VTUNE).
  2. Dispositif selon la revendication 1, dans lequel le circuit de rétroaction (Rtr) est configuré pour générer le signal de commande numérique (DAC_CTRL<16:1>) codé avec un codage thermométrique pour le convertisseur numérique-analogique (DAC).
  3. Dispositif selon l’une des revendications 1 ou 2, dans lequel le circuit de rétroaction (Rtr) est configuré pour générer le signal de commande numérique (DAC_CTRL) pour compenser un décalage de phase ou de fréquence (Δφerr) du signal d’horloge par rapport à un signal de référence (CLEX), et comprend un filtre numérique (FtNum) pour stabiliser le signal de commande numérique (DAC_CTRL) par un le filtre numérique (FtNum) ayant un gain unitaire à une fréquence nulle.
  4. Dispositif selon l’une des revendications précédentes, dans lequel le montage intégrateur (INTG) comprend un élément capacitif (C_INTG) configuré pour accumuler une charge résultant à une tension (VTUNE) apte à commander l’oscillateur (VCO).
  5. Dispositif selon l’une des revendications 1 à 4, dans lequel le convertisseur numérique-analogique (DAC) est configuré pour générer le signal de commande analogique (VTUNE) comprenant un courant d’intensité variable (ICP) commandée par le signal de commande numérique (DAC_CTRL) pendant une durée fixe.
  6. Dispositif selon la revendication 5, dans lequel le convertisseur numérique-analogique (DAC) est configuré pour générer le courant d’intensité variable (ICP) comprenant un premier courant d’intensité négative (SEL_COMP) pendant une première moitié (COMP) de la durée fixe, et un deuxième courant d’intensité positive (SEL_UP) pendant une deuxième moitié (UP) de la durée fixe.
  7. Dispositif selon l’une des revendications 1 à 4, dans lequel le convertisseur numérique-analogique (DAC) est configuré pour générer le signal de commande analogique (VTUNE) comprenant un courant d’intensité fixe (I0) pendant une durée variable commandée par le signal de commande numérique (DAC_CTRL).
  8. Dispositif selon la revendication 7, dans lequel le convertisseur numérique-analogique (DAC) est configuré pour générer le courant d’intensité fixe comprenant un premier courant d’intensité négative fixe pendant une première durée variable commandée par le signal de commande numérique (DAC_CTRL), et un deuxième courant d’intensité positive fixe pendant une deuxième durée variable commandée par le signal de commande numérique (DAC_CTRL).
  9. Dispositif selon l’une des revendications 5 à 8, dans lequel la durée fixe ou la durée variable est mesurée à partir de la fréquence du signal d’horloge (CL).
  10. Dispositif selon l’une des revendications 1 à 4, dans lequel le convertisseur numérique-analogique (DAC) est configuré pour cycliquement charger un élément capacitif intermédiaire (C_INTM) à une tension de précharge (PRCG) variable commandée par le signal de commande numérique (DAC_CTRL), et commuter l’élément capacitif intermédiaire (C_INTM) chargé à la tension de précharge sur l’intégrateur (C_INTG).
  11. Dispositif selon l’une des revendications précédentes, comprenant un étage de transmission (ETX) configuré pour moduler un signal de sous-porteuse (CLTX) tiré du signal d’horloge (CL), pour communiquer selon le protocole NFC de type A 106kbps avec synchronisation intra-trame.
  12. Procédé de communication en champ proche « NFC » par modulation active de charge, comprenant, au sein d’un dispositif (DIS) émulé en mode carte communiquant avec un lecteur (RD), une génération (VCO) d’un signal d’horloge commandée par un signal de commande analogique (VTUNE), une rétroaction (Rtr) comprenant une génération d’un signal de commande numérique (DAC_CTRL), une conversion numérique-analogique (DAC) comprenant une conversion du signal de commande numérique (DAC_CTRL) en ledit signal de commande analogique (VTUNE), et une intégration (INTG) du signal de commande analogique (VTUNE).
  13. Procédé selon la revendication 12, dans lequel le signal de commande numérique (DAC_CTRL<16:1>) est codé avec un codage thermométrique pour la conversion numérique-analogique (DAC).
  14. Procédé selon l’une des revendications 12 ou 13, dans lequel la rétroaction (Rtr) comprend la génération du signal de commande numérique (DAC_CTRL) compensant un décalage de phase ou de fréquence (Δφerr) du signal d’horloge (CL) par rapport à un signal de référence (CLEX), et comprend une stabilisation du signal de commande numérique (DAC_CTRL) par un filtrage numérique (FtNum) ayant un gain unitaire à une fréquence nulle.
  15. Procédé selon l’une des revendications 12 à 14, dans lequel ladite intégration (INTG) comprend une accumulation de charges résultant à une tension (VTUNE) apte à commander la génération du signal d’horloge (CL).
  16. Procédé selon l’une des revendications 12 à 15, dans lequel la conversion numérique-analogique (DAC) comprend la génération du signal de commande analogique (VTUNE) comprenant un courant d’intensité variable (ICP) commandée par le signal de commande numérique (DAC_CTRL) pendant une durée fixe.
  17. Procédé selon la revendication 16, dans lequel le courant d’intensité variable (ICP) comprend un premier courant d’intensité négative (SEL_COMP) pendant une première moitié (COMP) de la durée fixe, et un deuxième courant d’intensité positive (SEL_UP) pendant une deuxième moitié (UP) de la durée fixe.
  18. Procédé selon l’une des revendications 12 à 15, dans lequel la conversion numérique-analogique (DAC) comprend la génération du signal de commande analogique (VTUNE) comprenant un courant d’intensité fixe (I0) pendant une durée variable commandée par le signal de commande numérique (DAC_CTRL).
  19. Procédé selon la revendication 18, dans lequel le courant d’intensité fixe (I0) comprend un premier courant d’intensité négative fixe pendant une première durée variable commandée par le signal de commande numérique (DAC_CTRL), et un deuxième courant d’intensité positive fixe pendant une deuxième durée variable commandée par le signal de commande numérique (DAC_CTRL).
  20. Procédé selon l’une des revendications 16 à 19, dans lequel la durée fixe ou la durée variable est mesurée à partir de la fréquence du signal d’horloge (CL).
  21. Procédé selon l’une des revendications 12 à 15, dans lequel la conversion numérique-analogique (DAC) comprend, cycliquement, une charge d’un élément capacitif intermédiaire (C_INTM) à une tension de précharge (PRCG) variable commandée par le signal de commande numérique (DAC_CTRL), et une commutation de l’élément capacitif intermédiaire (C_INTM) chargé à la tension de précharge (PRCG) pour intégrer le signal de commande analogique (VTUNE).
  22. Procédé selon l’une des revendications 12 à 21, comprenant une modulation (TX) d’un signal de sous-porteuse (CLTX) tiré du signal d’horloge (CL), pour communiquer selon le protocole NFC de type A 106kbps avec synchronisation intra-trame.
FR1912076A 2019-10-28 2019-10-28 Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant. Active FR3102625B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1912076A FR3102625B1 (fr) 2019-10-28 2019-10-28 Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant.
US17/080,431 US11190236B2 (en) 2019-10-28 2020-10-26 NFC device emulated in card mode comprising a digital phase locked loop, and corresponding communication method
CN202011171709.XA CN112737580A (zh) 2019-10-28 2020-10-28 包括数字锁相环的卡模式仿真的nfc设备及相应通信方法
CN202022437095.7U CN214412704U (zh) 2019-10-28 2020-10-28 使用有源负载调制的近场通信nfc设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1912076 2019-10-28
FR1912076A FR3102625B1 (fr) 2019-10-28 2019-10-28 Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant.

Publications (2)

Publication Number Publication Date
FR3102625A1 true FR3102625A1 (fr) 2021-04-30
FR3102625B1 FR3102625B1 (fr) 2021-11-12

Family

ID=69572129

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1912076A Active FR3102625B1 (fr) 2019-10-28 2019-10-28 Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant.

Country Status (3)

Country Link
US (1) US11190236B2 (fr)
CN (2) CN214412704U (fr)
FR (1) FR3102625B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103269220A (zh) * 2013-05-30 2013-08-28 上海坤锐电子科技有限公司 基于数字琐相环的nfc有源负载调制的时钟恢复电路
EP2680457A2 (fr) * 2012-06-28 2014-01-01 Broadcom Corporation Dispositif NFC avec modulation de charge active contrôlée PLL
EP3429087A1 (fr) * 2017-07-12 2019-01-16 STMicroelectronics razvoj polprevodnikov d.o.o. Procede de synchronisation d'une horloge de modulation de charge active dans un transpondeur et transpondeur correspondant

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825045B2 (ja) * 1992-08-05 1998-11-18 日本電気株式会社 周波数シンセサイザ
KR100547831B1 (ko) * 2003-06-18 2006-01-31 삼성전자주식회사 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
US7224951B1 (en) * 2003-09-11 2007-05-29 Xilinx, Inc. PMA RX in coarse loop for high speed sampling
GB2463879A (en) * 2008-09-25 2010-03-31 Ubidyne Inc Apparatus and method for the calibration of delta-sigma modulators of the continuous time, band pass, type.
GB2469473A (en) * 2009-04-14 2010-10-20 Cambridge Silicon Radio Ltd Digital phase locked loop
US10020931B2 (en) * 2013-03-07 2018-07-10 Intel Corporation Apparatus for dynamically adapting a clock generator with respect to changes in power supply
US9014323B2 (en) * 2013-08-30 2015-04-21 Nxp B.V. Clock synchronizer for aligning remote devices
EP2988427B1 (fr) * 2014-08-22 2019-04-24 STMicroelectronics International N.V. Procédé d'étalonnage de phase dans un circuit de pré-amplification d'une communication en champ proche, NFC, dispositif étiquette, circuit de pré-amplification et dispositif d'étiquette NFC
EP3076552B1 (fr) * 2015-03-30 2019-01-30 Nxp B.V. Synchroniseur numérique
US9525576B1 (en) * 2015-07-24 2016-12-20 Seagate Technology Llc Self-adapting phase-locked loop filter for use in a read channel
US9742443B2 (en) * 2015-09-08 2017-08-22 Nxp B.V. Pulse shaping for radio frequency transmitters
US9929779B2 (en) * 2015-12-01 2018-03-27 Maxim Integrated Products, Inc. Power adaptive dual mode card emulation system for NFC and RFID application
SG10201509972YA (en) * 2015-12-04 2016-09-29 Huawei Internat Pte Ltd Asynchronous transmission for nfc card emulation mode
US10396975B2 (en) * 2016-06-29 2019-08-27 Maxim Integrated Products, Inc. Clock recovery system and method for near field communication with active load modulation
FR3054760A1 (fr) * 2016-07-27 2018-02-02 Stmicroelectronics Sa Procede de communication sans contact entre un objet, par exemple un telephone mobile emule en mode carte, et un lecteur par modulation active de charge
SG10201608437WA (en) * 2016-10-07 2018-05-30 Huawei Int Pte Ltd Active load modulation technique in near field communication
US9979404B1 (en) * 2016-12-30 2018-05-22 Silicon Laboratories Inc. Multi-phase amplitude and phase modulation
US10447350B2 (en) * 2017-01-11 2019-10-15 Mediatek Singapore Pte. Ltd. High-speed circuits for active load modulation and related methods
KR102403623B1 (ko) * 2017-08-18 2022-05-30 삼성전자주식회사 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로
FR3077174B1 (fr) * 2018-01-19 2021-04-09 St Microelectronics Sa Synchronisation entre un lecteur et un objet communiquant sans contact avec le lecteur par modulation active de charge
US10122527B1 (en) * 2018-03-23 2018-11-06 Northrop Grumman Systems Corporation Signal phase tracking with high resolution, wide bandwidth and low phase noise using compound phase locked loop
FR3086476B1 (fr) 2018-09-25 2020-09-11 St Microelectronics Sa Synchronisation rapide entre un objet et un lecteur communiquant sans contact par une modulation active de charge
US10574303B1 (en) * 2018-12-28 2020-02-25 Nxp B.V. System and method to test and calibrate card-detection using active tag emulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2680457A2 (fr) * 2012-06-28 2014-01-01 Broadcom Corporation Dispositif NFC avec modulation de charge active contrôlée PLL
CN103269220A (zh) * 2013-05-30 2013-08-28 上海坤锐电子科技有限公司 基于数字琐相环的nfc有源负载调制的时钟恢复电路
EP3429087A1 (fr) * 2017-07-12 2019-01-16 STMicroelectronics razvoj polprevodnikov d.o.o. Procede de synchronisation d'une horloge de modulation de charge active dans un transpondeur et transpondeur correspondant

Also Published As

Publication number Publication date
CN214412704U (zh) 2021-10-15
US11190236B2 (en) 2021-11-30
US20210126672A1 (en) 2021-04-29
FR3102625B1 (fr) 2021-11-12
CN112737580A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
TWI759543B (zh) 用於對鎖相環進行快速收斂的增益校準的電子電路及方法
TWI775988B (zh) 鎖相環電子電路及其電子裝置及修正工作循環的方法
US8618967B2 (en) Systems, circuits, and methods for a sigma-delta based time to digital converter
EP3276986B1 (fr) Procédé de communication sans contact entre un objet, par exemple un téléphone mobile émulé en mode carte, et un lecteur par modulation active de charge
EP2137873B1 (fr) Dispositif d&#39;extraction d&#39;horloge a asservissement numerique de phase sans reglage externe
FR2714242A1 (fr) Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase.
US8552767B1 (en) Systems, circuits, and methods for a digital frequency synthesizer
EP2494693A1 (fr) Dispositif de generation de signaux d&#39;horloge a comparaison asymetrique d&#39;erreurs de phase
EP3629487B1 (fr) Synchronisation rapide entre un objet et un lecteur communiquant sans contact par une modulation active de charge
FR2713034A1 (fr) Circuit de récupération d&#39;horloge à oscillateurs appariés.
EP3048730B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
FR3102625A1 (fr) Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant.
EP3667922B1 (fr) Oscillateur verrouille par injection a impedance de charge variable
EP1193877A1 (fr) Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
EP3764546B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
FR3101714A1 (fr) Dispositif de generation d’une tension d’alimentation / polarisation et d’un signal d’horloge pour un circuit numerique synchrone
FR3002392A1 (fr) Dispositif de generation d&#39;un signal
EP0434527A1 (fr) Synthétiseur hyperfréquence à division fractionnaire
FR3034593A1 (fr)
EP3836402B1 (fr) Filtre passe-bande
FR3133508A1 (fr) Dispositif comportant un circuit de synchronisation pour realiser une communication en champ proche
FR3112914A1 (fr) Gestion de la commutation d&#39;un dispositif de communication sans contact d&#39;un mode d&#39;émulation de carte à un mode pair à pair.
EP1146647A1 (fr) Synthétiseur fractionnaire comportant une compensation de la gigue de phase
FR2651393A1 (fr) Disposition de recuperation de porteuse a boucle de costas.
FR2816134A1 (fr) Generateur analogique de taille reduite produisant des signaux d&#39;horloge

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210430

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5