FR3085231A1 - Capteur d'images a grande dynamique et faible bruit - Google Patents

Capteur d'images a grande dynamique et faible bruit Download PDF

Info

Publication number
FR3085231A1
FR3085231A1 FR1857634A FR1857634A FR3085231A1 FR 3085231 A1 FR3085231 A1 FR 3085231A1 FR 1857634 A FR1857634 A FR 1857634A FR 1857634 A FR1857634 A FR 1857634A FR 3085231 A1 FR3085231 A1 FR 3085231A1
Authority
FR
France
Prior art keywords
potential
substrate
phase
conductive core
operating mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1857634A
Other languages
English (en)
Other versions
FR3085231B1 (fr
Inventor
Francois Roy
Stephane Hulot
Andrej Suler
Nicolas Virollet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1857634A priority Critical patent/FR3085231B1/fr
Priority to US16/547,231 priority patent/US11195872B2/en
Publication of FR3085231A1 publication Critical patent/FR3085231A1/fr
Application granted granted Critical
Publication of FR3085231B1 publication Critical patent/FR3085231B1/fr
Priority to US17/514,953 priority patent/US11695028B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

La présente description concerne un capteur d'images à semiconducteur. Chaque pixel du capteur comprend un substrat semiconducteur (10) ayant des faces avant et arrière opposées et délimité latéralement par un premier mur d'isolement (11) comprenant un premier coeur conducteur (12) isolé du substrat, des paires électrons-trous étant susceptibles de se former dans le substrat par suite d'un éclairement par la face arrière. Un circuit est configuré pour maintenir, pendant une première phase dans un premier mode de fonctionnement, le premier coeur conducteur à un premier potentiel et pour maintenir, pendant au moins une partie de la première phase dans un deuxième mode de fonctionnement, le premier coeur conducteur à un deuxième potentiel différent du premier potentiel.

Description

Description
Capteur d'images à grande dynamique et faible bruit [0001] (Domaine [0002] La présente demande concerne un capteur d'image comprenant une matrice de pixels et plus particulièrement un pixel d'un tel capteur d'image.
[0003] Exposé de l'art antérieur [0004] Il est connu de réaliser un pixel comprenant une photodiode dans laquelle des charges se forment par suite d'un éclairement, les charges étant stockées dans une région de la photodiode pour être transférées par un transistor MOS vers un noeud de lecture. Dans le cas où le capteur d'images est susceptible de fonctionner à la fois dans des conditions d'éclairement fort et dans des conditions d'éclairement faible, il peut être nécessaire de prévoir deux photodiodes, la première photodiode présentant une sensibilité forte adaptée aux conditions d'éclairement faible et la deuxième photodiode présentant une sensibilité faible adaptée aux conditions d'éclairement fort. Ceci se traduit par des structures de pixels complexes.
[0005] Résumé [0006] Il existe un besoin d'un capteur d'images dont les pixels ont une structure simple et peuvent être utilisés dans des conditions d'éclairement fort et dans des conditions d'éclairement faible.
[0007] Un mode de réalisation pallie tout ou partie des inconvénients des capteurs d'images connus.
[0008] Un mode de réalisation prévoit un capteur d'images à semiconducteur, chaque pixel du capteur comprenant un substrat semiconducteur ayant des faces avant et arrière opposées et délimité latéralement par un premier mur
B17163- 17-GR3-0491 d'isolement comprenant un premier coeur conducteur isolé du substrat, des paires électrons-trous étant susceptibles de se former dans le substrat par suite d'un éclairement par la face arrière, et un circuit configuré pour maintenir, pendant une première phase dans un premier mode de fonctionnement, le premier coeur conducteur à un premier potentiel et pour maintenir, pendant au moins une partie de la première phase dans un deuxième mode de fonctionnement, le premier coeur conducteur à un deuxième potentiel différent du premier potentiel.
[0009] Selon un mode de réalisation, le substrat est d'un premier type de conductivité et d'un premier niveau de dopage, chaque pixel du capteur comprenant en outre un deuxième mur d'isolement pénétrant dans le substrat depuis la face avant dudit substrat, le deuxième mur d'isolement étant annulaire et délimitant une région sensiblement centrale comprenant une portion inférieure prolongeant le substrat et une portion supérieure du premier type de conductivité d'un second niveau de dopage supérieur au premier niveau de dopage, le deuxième mur comprenant un deuxième coeur conducteur isolé de la région ledit circuit étant configuré pour maintenir, pendant la première phase, le deuxième coeur conducteur à un troisième potentiel, d'où il résulte que le transfert de charges du substrat vers la partie supérieure est bloqué, et, pendant une deuxième phase, pour maintenir le deuxième coeur conducteur à un quatrième potentiel, d'où il résulte un transfert de charges du substrat vers la partie supérieure, et pour maintenir, pendant la première phase dans le premier mode de fonctionnement, le premier coeur conducteur au premier potentiel qui est égal au troisième potentiel et pour maintenir, pendant ladite au moins une partie de la première phase dans le deuxième mode de fonctionnement, le premier coeur conducteur au deuxième potentiel qui va du troisième potentiel, non compris, au quatrième potentiel.
B17163- 17-GR3-0491 [0010] Selon un mode de réalisation, la première partie est au premier niveau de dopage.
[0011] Selon un mode de réalisation, chaque pixel comprend, en outre, une zone pénétrant dans le substrat à partir de la face avant moins profondément que le deuxième mur d'isolement.
[0012] Un mode de réalisation prévoit également un procédé de commande d'un capteur d'images à semiconducteur, chaque pixel du capteur comprenant un substrat semiconducteur ayant des faces avant et arrière opposées et délimité latéralement par un premier mur d'isolement comprenant un premier coeur conducteur isolé du substrat, des paires électrons-trous étant susceptibles de se former dans le substrat par suite d'un éclairement par la face arrière, le procédé comprenant les étapes suivantes :
maintenir pendant une première phase dans un premier mode de fonctionnement, le premier coeur conducteur à un premier potentiel ; et maintenir, pendant au moins une partie de la première phase dans un deuxième mode de fonctionnement, le premier coeur conducteur à un deuxième potentiel différent du premier potentiel.
[0013] Selon un mode de réalisation, le substrat est d'un premier type de conductivité et d'un premier niveau de dopage, chaque pixel du capteur comprenant en outre un deuxième mur d'isolement pénétrant dans le substrat depuis la face avant dudit substrat, le deuxième mur d'isolement étant annulaire et délimitant une région sensiblement centrale comprenant une portion inférieure prolongeant le substrat et une portion supérieure du premier type de conductivité d'un second niveau de dopage supérieur au premier niveau de dopage, le deuxième mur comprenant un deuxième coeur conducteur isolé de la région le procédé comprenant les étapes suivantes :
B17163- 17-GR3-0491 maintenir, pendant la première phase, le deuxième coeur conducteur à un troisième potentiel d'où il résulte que le transfert de charges du substrat vers la partie supérieure est bloqué ;
maintenir, pendant une deuxième phase, le deuxième coeur conducteur à un quatrième potentiel d'où il résulte un transfert de charges du substrat vers la partie supérieure ;
maintenir, pendant la première phase dans le premier mode de fonctionnement, le premier coeur conducteur au premier potentiel qui est égal au troisième potentiel ; et maintenir, pendant ladite au moins une partie de la première phase dans le deuxième mode de fonctionnement, le premier coeur conducteur au deuxième potentiel qui va du troisième potentiel, non compris, au quatrième potentiel.
[0014] Selon un mode de réalisation, le passage entre le premier mode de fonctionnement et le deuxième mode de fonctionnement dépend des conditions d'éclairement du capteur d'images.
[0015] Selon un mode de réalisation, le procédé comprend, en outre, le maintien, pendant au moins une autre partie de la deuxième phase dans le deuxième mode de fonctionnement, du premier coeur conducteur au premier potentiel qui est égal au troisième potentiel.
[0016] Bref exposé des dessins [0017] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0018] [Fig. 1] la figure 1 illustre un mode de réalisation d'un circuit de pixel ;
B17163- 17-GR3-0491 [0019] [Fig. 2] la figure 2 est une vue en coupe d'un mode de réalisation de pixel à éclairement par la face arrière correspondant au circuit de pixel de la figure 1 ;
[0020] [Fig. 3] la figure 3 représente des courbes d'évolution du potentiel électrostatique selon des lignes de coupe du pixel de la figure 2 pour un premier mode de fonctionnement ;
[0021] [Fig. 4] la figure 4 représente des courbes d'évolution du potentiel électrostatique selon des lignes de coupe du pixel de la figure 2 pour un deuxième mode de fonctionnement ;
0022] [ ^Fig. 5] la figure 5 représente un chronogramme de
signaux de fonctionnement du pixel de la figure 2 pour un
mode de réalisation des premier et deuxième modes de
fonctionnement ; et
0023] [ ^Fig. 6] la figure 6 représente un chronogramme de
signaux de fonctionnement du pixel de la figure 2 pour un
autre mode de réalisation des premier et deuxième modes de fonctionnement.
[0024] Exposé détaillé [0025] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
[0026] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les circuits de traitement des signaux fournis par les pixels d'un capteur d'images et les circuits de commande des
B17163- 17-GR3-0491 transistors des pixels d'un capteur d'images sont bien connus et ne sont pas décrits en détail.
[0027] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
[0028] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes avant, arrière, haut, bas, gauche, droite, etc., ou relative, tels que les termes dessus, dessous, supérieur, inférieur, etc., ou à des qualificatifs d'orientation, tels que les termes horizontal vertical, etc., il est fait référence sauf précision contraire à l'orientation des figures.
[0029] Sauf précision contraire, les expressions environ, approximativement, sensiblement, et de l'ordre de signifient à 10 % près, de préférence à 5 % près. En outre, sauf précision contraire, le terme conducteur signifie conducteur électriquement, le terme isolant signifie isolant électriquement et le terme isolé signifie isolé électriquement.
[0030] La figure 1 représente un mode de réalisation d'un circuit électrique d'un pixel d'un capteur d'image.
[0031] Une région D de stockage de charges issues de la capture de photons est connectée à un noeud de lecture S par un transistor de transfert T à canal P dont la grille est connectée à un noeud TG. Un circuit de lecture comprend un transistor de précharge MOS à canal P RST, interposé entre un rail d'alimentation VRST et le noeud de lecture S, et deux
B17163- 17-GR3-0491 transistors MOS à canal P SF et RD connectés en série. La source du transistor SF est connectée à un rail d'alimentation
VSF, qui peut correspondre au rail d'alimentation VRST. Le drain du transistor RD est connecté à un noeud P lui-même connecté à un circuit de traitement (non représenté). La grille du transistor de lecture SF, monté en suiveur (source follower), est reliée au noeud de lecture S. De façon générale les signaux de commande des transistors T, RD et RST sont fournis par un ou plusieurs circuits de commande (non représentés) du capteur d'image et peuvent être fournis à l'ensemble des pixels d'une même ligne de la matrice de pixels du capteur.
[0032] En fonctionnement, le pixel reçoit un éclairement et accumule des charges photogénérées dans la région D pendant une phase d'intégration, le transistor T étant alors à l'état bloqué. Le pixel est lu pendant une phase de lecture. La phase de lecture comprend une opération de transfert des charges photogénérées de la région de stockage D vers le noeud de lecture S en mettant le transistor T à l'état passant, et une opération de lecture du potentiel du noeud de lecture S par le circuit de lecture. Ce potentiel est représentatif de la quantité de charges photogénérées pendant la phase d'intégration et constitue un signal de sortie du pixel.
[0033] La figure 2 est une vue en coupe d'un mode de réalisation d'un pixel de capteur d'images dont le circuit équivalent est celui représenté en figure 1.
pixel comprend un dopé de type P (P-) mur 11 comprenant un coeur
0034] Le faiblement mur 11, le substrat 10 par une couche
Vwall. Du côté de la face dans une zone sensiblement de transfert T comprend une substrat de silicium 10 délimité latéralement par un conducteur 12, isolé du isolante 13 et relié à un noeud avant ou supérieure du pixel et centrale du pixel, le transistor électrode isolée 14 comprenant un
B17163- 17-GR3-0491 coeur annulaire vertical 16 isolé par une couche isolante 15. Une structure d'interconnexion non représentée repose sur la face avant du pixel et connecte le coeur conducteur 16 au noeud TG. L'électrode 14 délimite latéralement une région comprenant une partie inférieure 17 faiblement dopée de type P (P-) prolongeant le substrat 10, et une partie supérieure 18 fortement dopée de type P (P+) . La partie supérieure 18, ou zone de recueil de charges, est connectée directement au noeud S par la structure d'interconnexion. La partie inférieure 17, ou zone de transfert, s'étend depuis la zone de recueil de charges 18 jusqu'à une profondeur sensiblement égale ou inférieure à celle de l'électrode 14. Une région 19 dopée de type N pénètre dans le substrat 10 sur une profondeur inférieure ou sensiblement égale à celle de l'électrode verticale isolée 14. Dans la région 19 peuvent être formés divers transistors, par exemple les transistors RD (non représenté), RST et SF du circuit de lecture du pixel. Une couche 20 dopée de type N est disposée au niveau de la face inférieure du substrat 10. En outre, la face arrière ou inférieure du pixel peut être recouverte d'un filtre couleur 21 et d'une lentille 22. Les transistors de précharge et de lecture peuvent être communs à plusieurs cellules voisines, par exemple à un groupe de quatre cellules. Divers niveaux de métallisation sont formés sur la face supérieure, pour assurer les connexions aux drains, sources et grilles des divers transistors. En particulier, il est prévu une interconnexion correspondant au noeud de lecture S de la figure 1 entre la région P+ 18, le drain du transistor de précharge RST et la grille du transistor suiveur SF.
[0035] Selon un mode de réalisation, le niveau de dopage du substrat 10 peut être de l'ordre de 1014 atomes/cm3 à 1016 atomes/cm3. La hauteur du substrat 10, mesurée entre la face supérieure et la face inférieure du substrat, peut être inférieure à 10 pm, de préférence de l'ordre de 2,5 pm à 5 pm,
B17163- 17-GR3-0491 par exemple environ 4 pm. Selon un mode de réalisation, le pixel est un dispositif à éclairement par la face arrière, c'est-à-dire que le substrat 10 aura initialement constitué la partie supérieure d'un substrat de silicium épais, éventuellement la couche de silicium supérieure d'une structure de type silicium sur isolant (SOI) . En outre, la largeur du substrat 10, c'est-à-dire la distance minimale entre les murs 11 peut varier de 0,5 pm à 5 pm, par exemple environ 1,4 pm. La largeur de la partie inférieure 17 peut varier de de 0,1 pm à 0,5 pm, par exemple environ 0,3 pm. Selon un mode de réalisation, le niveau de dopage de la partie supérieure 18 peut être de l'ordre de 5*1019 atomes/cm3 à 5*1020 atomes/cm3. La largueur du coeur 12 peut varier de de 0,1 pm à 0,2 pm, par exemple environ 0,15 pm. La largueur de l'électrode 16 peut varier de de 0,1 pm à 0,2 pm, par exemple environ 0,18 pm. La hauteur de l'électrode 16 peut varier de 0,5 pm à 1,5 pm, par exemple environ 1 pm. L'épaisseur de chaque couche isolante 13, 15 peut varier de 0,01 pm à 0,1 pm, par exemple environ 0,02 pm.
[0036] Le fonctionnement du pixel représenté sur la figure 2 comprend une phase de photo-conversion, également appelée phase d'intégration, et une phase de transfert. Au cours de la phase d'intégration, la face arrière est éclairée et des charges sont photogénérées et s'accumulent dans le substrat
10. Dans le présent mode de réalisation, le substrat 10 est dopé de type P de sorte que les charges qui s'accumulent dans le substrat 10 sont des trous. Ainsi, le substrat 10 correspond à la région de stockage D du circuit de la figure 1 et constitue une zone photosensible désignée, comme le substrat, par la référence 10. Pendant la phase d'intégration, le transistor T est à l'état bloqué. Au cours de la phase de transfert, les charges photogénérées sont transférées du substrat 10 à la couche 18 et au noeud de lecture S. Le
B17163- 17-GR3-0491 transistor T est mis à l'état passant lors de la phase de transfert.
[0037] La couche 20 a une fonction d'inversion du type de porteurs majoritaires contenu dans le substrat 10. A titre de variante, cette inversion de la concentration du type de porteurs peut aussi être réalisée par une capacité MOS en face arrière munie d'une électrode (métallique, semiconductrice ou diélectrique), transparente dans le spectre de sensibilité utile du capteur, qui crée un canal d'inversion de porteurs libres (effet MOS).
[0038] Selon un mode de réalisation, chaque pixel peut être commandé selon l'un ou l'autre d'un premier mode de fonctionnement et d'un deuxième mode de fonctionnement selon les conditions d'éclairement du capteur d'images. Les premier et deuxième modes de fonctionnement diffèrent notamment par le potentiel appliqué au noeud Vwall pendant la phase d'intégration.
[0039] Les figures 3 et 4 illustrent chacune des courbes d'évolution CA et CB des potentiels électrostatiques dans le pixel de la figure 2 respectivement le long des lignes A-A et B-B au début de la phase d'intégration pour le premier mode de fonctionnement en figure 3 et pour le deuxième mode de fonctionnement en figure 4.
[0040] Comme cela a été décrit précédemment, pendant la phase d'intégration, la conduction entre le substrat 10 et la région 18 fortement dopée de type P est interrompue par action sur le noeud de commande TG couplé au coeur conducteur 16 de l'électrode conductrice isolée 14. En effet, si le coeur conducteur 16 est mis à un potentiel positif VHA, la région 17 se trouve complètement déplétée en trous et le passage des porteurs de charge est inhibé par la barrière de potentiel ainsi créée entre la région 17 et le substrat 10. Ainsi, la région 17 joue le rôle de région de canal du transistor T et
B17163- 17-GR3-0491 la région 18 correspond à la région de source de ce transistor connectée au noeud de lecture S. Selon un mode de réalisation, le potentiel VHA est compris entre 2 V et 5 V, par exemple égal à 3,3 V ou 3,5 V.
[0041] Au début d'une phase d'intégration, le substrat 10 correspond à un puits de potentiel dont la forme est fixée par le potentiel VHB imposé au coeur conducteur 12 du mur d'isolement 11 et le dopage de la zone 10 de type P-. Comme le représente la courbe CB, le puits de potentiel a une forme générale de cloche inversée, dont le potentiel positif minimum VMB est sensiblement à même distance des couches isolantes 13. Selon la ligne B-B, le potentiel du substrat 10 augmente depuis le potentiel VMB en se rapprochant de la face de la couche isolante 13, orientée du côté du substrat 10, qui est à un potentiel VHB'. Le potentiel VHB' est inférieur au potentiel VHB, et est commandé par le potentiel VHB du coeur conducteur 12 et le potentiel VN+ de la zone 19 dopée N dans le premier mode de fonctionnement et est commandé uniquement par le potentiel VHB du coeur conducteur 12 dans le deuxième mode de fonctionnement. Le potentiel VHB' est sensiblement égal à VN+ dans le premier mode de fonctionnement. Le potentiel VHB' est inférieur au potentiel VN+ dans le second mode de fonctionnement.
[0042] Au cours de la phase d'intégration, le potentiel VMB croît progressivement tandis que des trous, représentés par des étoiles, s'accumulent dans le substrat 10. Le potentiel VHA sur le coeur conducteur 15 de l'électrode 14 est tel que la région centrale 17 est complètement déplétée et que son potentiel minimum VMA est supérieur au potentiel minimum VMB du substrat 10 en l'absence de charges photogénérées. Tant que le potentiel du substrat 10 reste inférieur au potentiel de la région 17, les trous ne peuvent pas transiter vers la région 18 à fort niveau de dopage P+, cette région 18 étant
B17163- 17-GR3-0491 à un potentiel faible, proche de 0 V. Si, par suite de l'accumulation des trous, le potentiel dans le substrat 10 atteint le potentiel VMA de la région 17, les trous en excédent peuvent transiter vers la région 18 et sont évacués dans la zone de drain. Ceci constitue une protection antiéblouissement (antiblooming). La quantité maximale de charges pouvant être stockée dans le substrat 10 dépend donc de l'écart entre les potentiels VMA et VMB.
[0043] Selon le premier mode de fonctionnement, pendant la phase d'intégration, le potentiel VHB appliqué au coeur conducteur 12 du mur d'isolement 11 est sensiblement égal au potentiel VHA. Le potentiel VHB' est alors couplé au potentiel VN+ pour que, pendant toute la phase d'intégration, des électrons tapissent la paroi du mur 11. Le courant d'obscurité dû à la génération de trous à l'interface entre le substrat 10 et le mur 11 est alors réduit.
[0044] Selon le deuxième mode de fonctionnement, pendant la phase d'intégration, le potentiel VHB appliqué au coeur conducteur 12 du mur d'isolement 11 est inférieur au potentiel VHA de sorte que le potentiel électrostatique VHB' est inférieur au potentiel VMA. Les trous photogénérés vont remplir le puits de potentiel et être stockés à l'interface de la zone de stockage 10 et l'électrode 13 jusqu'à atteindre le potentiel VMA. Toutefois, l'écart entre les potentiels VMA et λ/MB dans le deuxième mode de fonctionnement est supérieur à l'écart entre les potentiels VMA et VMB dans le premier mode de fonctionnement et la capacité de stockage des trous en surface (dans le deuxième mode de fonctionnement) et bien supérieure à la capacité de stockage des trous uniquement en volume (dans le premier mode de fonctionnement). De façon avantageuse, la quantité maximale de charges pouvant être stockée par le substrat 10 dans le deuxième mode de fonctionnement est supérieure à la quantité maximale de
B17163- 17-GR3-0491 charges pouvant être stockée par le substrat 10 dansle premier mode de fonctionnement. La différence entrela quantité maximale de charges pouvant être stockée parle substrat 10 dans le deuxième mode de fonctionnement et la quantité maximale de charges pouvant être stockée parle substrat 10 dans le premier mode de fonctionnement dépend de l'écart entre le potentiel VMA et le potentiel VHB ' . Le deuxième mode de fonctionnement est donc particulièrement adapté à des conditions d'éclairement fort.
[0045] Toutefois, dans le deuxième mode de fonctionnement, au cours de la phase d'intégration, lorsque le potentiel VHB' dans le substrat 10 est inférieur au potentiel de la zone 10 dopée N- (caisson des transistors de lecture), les électrons ne sont pas stockés le long des parois des murs 11. De ce fait, le courant d'obscurité dans le deuxième mode de fonctionnement est plus élevé que dans le premier mode de fonctionnement. Le premier mode de fonctionnement est donc particulièrement adapté à des conditions d'éclairement faible [0046] Selon un mode de réalisation, dans le deuxième mode de fonctionnement, le potentiel VHB est inférieur à 3 V et supérieur à 0 V, de préférence inférieur à 2,5 V, par exemple égal à environ 2 V.
[0047] Les figures 5 et 6 représentent des chronogrammes de signaux de fonctionnement du pixel de la figure 2 pour deux modes de réalisation des premier et deuxième modes de fonctionnement au cours d'un cycle de lecture. Les instants tl à tlO sont des instants successifs. Pour les premier et deuxième modes de fonctionnement, les régions 19 sont maintenues au potentiel VN+, par exemple égal à 2,5 V pendant toute la durée du cycle.
[0048] Un cycle de lecture commence à l'instant tl par l'ouverture du transistor RD (potentiel VRD appliqué à la grille du transistor RD passant à une valeur basse) et se
B17163- 17-GR3-0491 termine à l'instant tlO par la fermeture du transistor RD (potentiel VRD appliqué à la grille du transistor RD passant à une valeur haute) . Au début du cycle de lecture, à l'instant tl, les transistors RST et T sont non passants. Le potentiel VRST appliqué à la grille du transistor RST est donc à une valeur haute. En outre, le potentiel VTG appliqué à la grille du transistor T est égal à VHA. Des charges sont photogénérées dans le pixel et stockées dans le substrat 10.
[0049] Entre les instants t2 et t3, le transistor RST est passant (signal VRST à l'état bas) de sorte que le potentiel du noeud de lecture S est initialisé à une première valeur.
Entre les instants t4 et t5, le potentiel au noeud P, qui est représentatif de la première valeur du potentiel au noeud de lecture S, est lu, ce qui est illustré sur les figures 5 et 6 par la commande CDS1 d'un transistor MOS à canal N du circuit de lecture relié au noeud P qui passe à l'état haut entre les instants t4 et t5. Entre les instants t6 et t7, le transistor T est passant (signal VTG à l'état bas) de sorte que les charges stockées dans le substrat 10 sont transférées au noeud de lecture S. Le potentiel du noeud de lecture S évolue de la première valeur à une deuxième valeur. Entre les instants t8 et t9, le potentiel au noeud P, qui est représentatif de la deuxième valeur du potentiel au noeud de lecture S, est lu, ce qui est illustré sur les figures 5 et 6 par la commande CDS2 d'un transistor MOS à canal N du circuit de lecture relié au noeud P qui passe à l'état haut entre les instants t8 et t9. Le circuit de lecture peut alors déterminer la différence entre les première et deuxième valeurs. Le cycle de lecture se termine à l'instant tlO par la fermeture du transistor RD.
[0050] Dans le premier mode de fonctionnement, pendant toute la durée du cycle, le potentiel Vwall appliqué au coeur conducteur 12 du mur 11 est maintenu à VHB qui est égal à VHA, par exemple égal à 3,3 V. Dans le mode de réalisation du
B17163- 17-GR3-0491 deuxième mode de fonctionnement illustré en figure 5, pendant toute la durée du cycle le potentiel Vwall appliqué au coeur conducteur 12 du mur 11 est maintenu à VHB qui est inférieur à VHA, par exemple égal à 2 V. Dans le mode de réalisation du deuxième mode de fonctionnement illustré en figure 6, pendant toute la durée du cycle sauf pendant des instants successifs t6' et t6'', situés entre les instants t6 et t7, le potentiel Vwall appliqué au coeur conducteur 12 du mur 11 est maintenu à VHB qui est inférieur à VHA, par exemple égal à 2 V. Entre les instants t6' et t6, c'est-à-dire pendant le transfert des charges stockées dans le substrat 10 vers le noeud de lecture S, le potentiel Vwall peut être temporairement augmenté jusqu'à la valeur VHA, par exemple 3,3 V, pour améliorer le transfert de charges.
[0051] Le passage du premier mode de fonctionnement au deuxième mode de fonctionnement et inversement, notamment pour les modes de réalisation illustrés sur les figures 5 et 6, peut être réalisé à partir d'une analyse de l'éclairement reçu par le pixel. Selon un mode de réalisation, lorsque le pixel est dans le premier mode de fonctionnement et que l'intensité lumineuse détectée par le pixel augmente au-delà d'un seuil, ce qui signifie que le pixel est dans des conditions de luminosité importante, il y a passage du premier mode de fonctionnement au deuxième mode de fonctionnement. Selon un mode de réalisation, lorsque le pixel est dans le deuxième mode de fonctionnement et que l'intensité lumineuse détectée du pixel diminue au-dessous d'un seuil, ce qui signifie que le pixel est dans des conditions de luminosité faible, il y a passage du deuxième mode de fonctionnement au premier mode de fonctionnement. La même structure de pixel peut donc être utilisée à la fois dans des conditions d'éclairement fort et dans des conditions d'éclairement faible.
B17163- 17-GR3-0491 [0052] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à l'homme de l'art. En particulier, les modes de réalisation décrits précédemment concernent une structure de pixel adaptée la réalisation d'un capteur d'image de type à transfert ligne par ligne (ou rolling shutter en anglais) car l'opération de transfert et l'opération de lecture sont réalisées pour tous les pixels d'une ligne avant d'être réalisées successivement pour les autres lignes de pixels de la matrice. Toutefois, ces modes de réalisation peuvent également être mis en oeuvre pour un capteur d'images de type à obturation globale (global shutter en anglais). Pour un tel capteur d'images, chaque pixel comprend généralement un transistor supplémentaire entre le transistor T et la grille du transistor SF, en série avec le transistor T, le noeud de lecture S décrit précédemment correspondant au noeud entre le transistor supplémentaire et le transistor SF et le noeud entre le transistor T et le transistor supplémentaire correspondant à un point mémoire. L'opération de transfert de charges vers le point mémoire est réalisée simultanément pour tous les pixels de la matrice ce qui permet de mémoriser une image complète dans l'ensemble des points mémoire du capteur. Une fois cette opération de transfert effectuée, le transistor T est remis à l'état bloqué et une nouvelle phase d'intégration peut commencer alors que la phase de lecture se poursuit. La phase de lecture comprend ensuite une opération de transfert supplémentaire pendant laquelle le transistor supplémentaire est mis à l'état passant pour transférer les charges stockées dans le point mémoire vers le noeud de lecture S. Comme dans un capteur de type à transfert ligne par ligne, le potentiel du noeud de lecture S est ensuite lu pendant une opération de lecture. L'opération de transfert
B17163- 17-GR3-0491 supplémentaire et l'opération de lecture du noeud S sont réalisées pour tous les pixels d'une ligne avant d'être répétées successivement pour les autres lignes de la matrice.
[0053] En outre, bien que dans les modes de réalisation décrits précédemment, le transistor MOS T soit un transistor MOS à canal P, il est clair que les premier et deuxième modes de fonctionnement peuvent être mis en oeuvre dans le cas où le transistor MOS T est un transistor à canal N. Dans ce cas, le substrat 10 et la région 17 correspondent à une région faiblement dopée de type N, les régions 19 et 20 sont des régions dopées de type P et la partie supérieure 18 est une région fortement dopée de type N. Dans les premier et deuxième modes de fonctionnement, les régions 19 sont maintenues à un potentiel bas, par exemple à 0 V. Le transistor T est maintenu bloqué en mettant le potentiel VTG à sa grille au potentiel bas et est rendu passant en mettant le potentiel VTG à sa grille à un potentiel haut. Dans le premier mode de fonctionnement, le potentiel Vwall appliqué au coeur conducteur 16 est égal au potentiel bas. Dans le deuxième mode de fonctionnement, le potentiel Vwall est maintenu pendant la phase d'intégration à un potentiel supérieur au potentiel bas, par exemple à 1 V.
[0054] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données cidessus .

Claims (8)

  1. Revendications [Revendication 1][
    1. Capteur d'images à semiconducteur, chaque pixel du capteur comprenant un substrat semiconducteur (10) ayant des faces avant et arrière opposées et délimité latéralement par un premier mur d'isolement (11) comprenant un premier coeur conducteur (12) isolé du substrat, des paires électrons-trous étant susceptibles de se former dans le substrat par suite d'un éclairement par la face arrière, et un circuit configuré pour maintenir, pendant une première phase dans un premier mode de fonctionnement, le premier coeur conducteur à un premier potentiel (VHB) et pour maintenir, pendant au moins une partie de la première phase dans un deuxième mode de fonctionnement, le premier coeur conducteur à un deuxième potentiel différent du premier potentiel.
    [Revendication 2]
  2. 2. Capteur d'images selon la revendication 1, dans lequel le substrat (10) est d'un premier type de conductivité et d'un premier niveau de dopage, chaque pixel du capteur comprenant en outre un deuxième mur d'isolement (12) pénétrant dans le substrat depuis la face avant dudit substrat (10), le deuxième mur d'isolement étant annulaire et délimitant une région sensiblement centrale (17) comprenant une portion inférieure prolongeant le substrat et une portion supérieure (18) du premier type de conductivité d'un second niveau de dopage supérieur au premier niveau de dopage, le deuxième mur comprenant un deuxième coeur conducteur (16) isolé de la région, ledit circuit étant configuré pour maintenir, pendant la première phase, le deuxième coeur conducteur à un troisième potentiel (VHA) , d'où il résulte que le transfert de charges du substrat vers la partie supérieure est bloqué, et, pendant une deuxième phase, pour maintenir le deuxième
    B17163- 17-GR3-0491 coeur conducteur à un quatrième potentiel, d'où il résulte un transfert de charges du substrat vers la partie supérieure, et pour maintenir, pendant la première phase dans le premier mode de fonctionnement, le premier coeur conducteur au premier potentiel (VHB) qui est égal au troisième potentiel et pour maintenir, pendant ladite au moins une partie de la première phase dans le deuxième mode de fonctionnement, le premier coeur conducteur au deuxième potentiel qui va du troisième potentiel, non compris, au quatrième potentiel.
    [Revendication 3]
  3. 3. Dispositif selon la revendication 2, dans lequel la première partie (17) est au premier niveau de dopage.
    [Revendication 4]
  4. 4. Dispositif selon la revendication 2 ou 3, dans lequel chaque pixel comprend, en outre, une zone (19) pénétrant dans le substrat (10) à partir de la face avant moins profondément que le deuxième mur d'isolement (14).
    [Revendication 5]
  5. 5. Procédé de commande d'un capteur d'images à semiconducteur, chaque pixel du capteur comprenant un substrat semiconducteur (10) ayant des faces avant et arrière opposées et délimité latéralement par un premier mur d'isolement (11) comprenant un premier coeur conducteur (12) isolé du substrat, des paires électrons-trous étant susceptibles de se former dans le substrat par suite d'un éclairement par la face arrière, le procédé comprenant les étapes suivantes :
    maintenir pendant une première phase dans un premier mode de fonctionnement, le premier coeur conducteur à un premier potentiel (VHB) ; et maintenir, pendant au moins une partie de la première phase dans un deuxième mode de fonctionnement, le premier coeur
    B17163- 17-GR3-0491 conducteur à un deuxième potentiel différent du premier potentiel.
    [Revendication 6]
  6. 6. Procédé selon la revendication 5, dans lequel le substrat (10) est d'un premier type de conductivité et d'un premier niveau de dopage, chaque pixel du capteur comprenant en outre un deuxième mur d'isolement (12) pénétrant dans le substrat depuis la face avant dudit substrat (10), le deuxième mur d'isolement étant annulaire et délimitant une région sensiblement centrale (17) comprenant une portion inférieure prolongeant le substrat et une portion supérieure (18) du premier type de conductivité d'un second niveau de dopage supérieur au premier niveau de dopage, le deuxième mur comprenant un deuxième coeur conducteur (16) isolé de la région, le procédé comprenant les étapes suivantes :
    maintenir, pendant la première phase, le deuxième coeur conducteur à un troisième potentiel (VHA) d'où il résulte que le transfert de charges du substrat vers la partie supérieure est bloqué ;
    maintenir, pendant une deuxième phase, le deuxième coeur conducteur à un quatrième potentiel d'où il résulte un transfert de charges du substrat vers la partie supérieure ;
    maintenir, pendant la première phase dans le premier mode de fonctionnement, le premier coeur conducteur au premier potentiel (VHB) qui est égal au troisième potentiel ; et maintenir, pendant ladite au moins une partie de la première phase dans le deuxième mode de fonctionnement, le premier coeur conducteur au deuxième potentiel qui va du troisième potentiel, non compris, au quatrième potentiel.
    [Revendication 7]
  7. 7. Procédé selon la revendication 6, dans lequel le passage entre le premier mode de fonctionnement et le
    B17163- 17-GR3-0491 deuxième mode de fonctionnement dépend des conditions d'éclairement du capteur d'images.
    [Revendication 8]
  8. 8. Procédé selon la revendication 6 ou 7, comprenant, en outre, le maintien, pendant au moins une autre partie de la deuxième phase dans le deuxième mode de fonctionnement, du premier coeur conducteur au premier potentiel (VHB) qui est égal au troisième potentiel (VHA) .| ]
FR1857634A 2018-08-24 2018-08-24 Capteur d'images a grande dynamique et faible bruit Active FR3085231B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1857634A FR3085231B1 (fr) 2018-08-24 2018-08-24 Capteur d'images a grande dynamique et faible bruit
US16/547,231 US11195872B2 (en) 2018-08-24 2019-08-21 Low-noise wide dynamic range image sensor
US17/514,953 US11695028B2 (en) 2018-08-24 2021-10-29 Low-noise wide dynamic range image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1857634 2018-08-24
FR1857634A FR3085231B1 (fr) 2018-08-24 2018-08-24 Capteur d'images a grande dynamique et faible bruit

Publications (2)

Publication Number Publication Date
FR3085231A1 true FR3085231A1 (fr) 2020-02-28
FR3085231B1 FR3085231B1 (fr) 2020-09-25

Family

ID=65685458

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1857634A Active FR3085231B1 (fr) 2018-08-24 2018-08-24 Capteur d'images a grande dynamique et faible bruit

Country Status (2)

Country Link
US (2) US11195872B2 (fr)
FR (1) FR3085231B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3085231B1 (fr) * 2018-08-24 2020-09-25 St Microelectronics Crolles 2 Sas Capteur d'images a grande dynamique et faible bruit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052056A1 (en) * 2005-09-05 2007-03-08 Kabushiki Kaisha Toshiba Solid-state imaging device and method of manufacturing same
EP1995783A2 (fr) * 2007-05-24 2008-11-26 Sony Corporation Dispositif d'imagerie à l'état solide et caméra
EP2216817A1 (fr) * 2009-02-05 2010-08-11 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205584B2 (en) * 2003-12-22 2007-04-17 Micron Technology, Inc. Image sensor for reduced dark current
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US7485940B2 (en) * 2007-01-24 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure for improving crosstalk of backside illuminated image sensor
CN101669218B (zh) * 2007-04-24 2012-01-11 皇家飞利浦电子股份有限公司 光电二极管及其制作
ITTO20080045A1 (it) * 2008-01-18 2009-07-19 St Microelectronics Srl Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione
FR2963187A1 (fr) * 2010-07-21 2012-01-27 St Microelectronics Crolles 2 Dispositif d'imagerie a performances ameliorees et procede de commande.
US9613916B2 (en) * 2015-03-12 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Protection ring for image sensors
FR3046295A1 (fr) * 2015-12-28 2017-06-30 St Microelectronics Crolles 2 Sas Pixel a eclairement par la face arriere
FR3052297A1 (fr) * 2016-06-06 2017-12-08 St Microelectronics Crolles 2 Sas Capteur d'image de type a obturation globale
US20180158860A1 (en) * 2016-12-01 2018-06-07 Stmicroelectronics (Crolles 2) Sas Stacked image sensor with interconnects made of doped semiconductor material
FR3065836B1 (fr) * 2017-04-28 2020-02-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Zone de stockage pour un pixel d'une matrice d'image
US10971533B2 (en) * 2018-01-29 2021-04-06 Stmicroelectronics (Crolles 2) Sas Vertical transfer gate with charge transfer and charge storage capabilities
FR3085231B1 (fr) * 2018-08-24 2020-09-25 St Microelectronics Crolles 2 Sas Capteur d'images a grande dynamique et faible bruit
FR3100657B1 (fr) * 2019-09-09 2023-02-10 St Microelectronics Crolles 2 Sas Pixel comprenant une photodiode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052056A1 (en) * 2005-09-05 2007-03-08 Kabushiki Kaisha Toshiba Solid-state imaging device and method of manufacturing same
EP1995783A2 (fr) * 2007-05-24 2008-11-26 Sony Corporation Dispositif d'imagerie à l'état solide et caméra
EP2216817A1 (fr) * 2009-02-05 2010-08-11 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière

Also Published As

Publication number Publication date
US20200066780A1 (en) 2020-02-27
US20220052104A1 (en) 2022-02-17
US11695028B2 (en) 2023-07-04
US11195872B2 (en) 2021-12-07
FR3085231B1 (fr) 2020-09-25

Similar Documents

Publication Publication Date Title
EP2216817B1 (fr) Capteur d'images à semiconducteur à éclairement par la face arrière
EP3188238B1 (fr) Pixel de détection de temps de vol
US6188093B1 (en) Photoelectric conversion devices and photoelectric conversion apparatus employing the same
FR2563657A1 (fr) Element capteur d'images a semi-conducteurs et analyseur d'images qui comporte cet element
FR2888989A1 (fr) Capteur d'images
FR2476417A1 (fr) Camera de prise de vues
FR3000606A1 (fr) Capteur d'image
FR3052297A1 (fr) Capteur d'image de type a obturation globale
FR2910710A1 (fr) Capteur d'image cmos a photodiode piegee a faible tension d'alimentation
FR3027732A1 (fr) Capteur d'image a electrodes verticales
FR3065320A1 (fr) Pixel de detection de temps de vol
EP2510545A1 (fr) Capteur d'image multilineaire a integration de charges
FR2924862A1 (fr) Dispositif microelectronique photosensible avec multiplicateurs par avalanche
FR3008826A1 (fr) Cellule de capteur d'image a gain de conversion double
FR2820882A1 (fr) Photodetecteur a trois transistors
FR3100657A1 (fr) Pixel comprenant une photodiode
FR3095720A1 (fr) Pixels de capteur d’image présentant un pas réduit
FR3085231A1 (fr) Capteur d'images a grande dynamique et faible bruit
FR2846147A1 (fr) Commande d'une cellule photosensible
FR3089086A1 (fr) Dispositif imageur intégré avec une capacité de stockage des charges améliorée
FR3113983A1 (fr) Capteur d’images
FR3096855A1 (fr) Capteur d'image et son procédé de commande
FR2513015A1 (fr) Dispositif de detection d'image en couleurs du type transfert de charge
FR3120161A1 (fr) Capteur d'image
FR2587864A1 (fr) Dispositifs imageurs infrarouges

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200228

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6