FR3009433A1 - Capteur d'images a illumination face arriere a faible courant d'obscurite - Google Patents

Capteur d'images a illumination face arriere a faible courant d'obscurite Download PDF

Info

Publication number
FR3009433A1
FR3009433A1 FR1357669A FR1357669A FR3009433A1 FR 3009433 A1 FR3009433 A1 FR 3009433A1 FR 1357669 A FR1357669 A FR 1357669A FR 1357669 A FR1357669 A FR 1357669A FR 3009433 A1 FR3009433 A1 FR 3009433A1
Authority
FR
France
Prior art keywords
layer
integrated circuit
additional layer
circuit according
antireflection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1357669A
Other languages
English (en)
Other versions
FR3009433B1 (fr
Inventor
Jean-Pierre Carrere
D Aillon Patrick Gros
Stephane Allegret-Maret
Jean-Pierre Oddou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1357669A priority Critical patent/FR3009433B1/fr
Priority to US14/446,804 priority patent/US9224775B2/en
Publication of FR3009433A1 publication Critical patent/FR3009433A1/fr
Application granted granted Critical
Publication of FR3009433B1 publication Critical patent/FR3009433B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

Le circuit intégré comprend un capteur d'images à illumination face arrière (CPT), comportant un substrat (SB) possédant une zone incorporant au moins un pixel (PXi), une partie d'interconnexion (2) située au dessus d'une face avant (FAV) du substrat, au moins une couche d'antiréflexion (4) située au-dessus d'une face arrière (FAR) de ladite zone du substrat. La couche d'antiréflexion (4) est une couche comportant du nitrure de silicium, et le capteur comprend en outre une couche supplémentaire (7) située au dessus de la couche d'antiréflexion (4) et comportant au moins une partie inférieure (70) contenant du nitrure de silicium amorphe ou du nitrure de silicium amorphe hydrogéné, dont le rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube est supérieur à 0,7.

Description

Capteur d'images à illumination face arrière à faible courant d'obscurité L'invention concerne les circuits intégrés, et plus particulièrement les capteurs d'images réalisés en technologie CMOS, à illumination face arrière, communément désignés par l'homme du métier sous la dénomination anglosaxonne « B SI CMOS Image Sensor » (« Back Side Illumination CMOS Image Sensor »).
La figure 1 illustre schématiquement un pixel PX, de la matrice de pixels d'un tel capteur d'images CPT à illumination face arrière. Plus précisément, le pixel PX, est réalisé au sein d'un substrat semiconducteur SB, par exemple en silicium de type de conductivité P, avec un dopage P. La région photosensible du pixel est délimitée par des régions d'isolation latérale RIS. Ces isolations latérales peuvent être constituées par exemple par des tranchées en oxyde de silicium, ou bien par des zones plus fortement dopées P. La région photosensible elle-même comporte des domaines de type de conductivité N, P- et P+ (P+ signifiant un dopage plus important que P). L'agencement de ces régions de dopage vise à former une photodiode, par exemple de type N-I-P, servant à capturer, puis stocker les charges photo-générées. Les régions de dopage périphérique servent à créer un gradient de champ électrique, ceci pour mieux drainer les charges photo-générées vers la photodiode.
Au-dessus de la face avant FAV du substrat, le circuit intégré comporte classiquement une première partie 1, communément désignée par l'homme du métier sous l'acronyme anglosaxon FEOL (« Front End Of Line ») comportant les composants du circuit intégré tels que des transistors. A cet égard, le pixel PX, comporte, dans cette partie 1, la grille de transfert TG d'un transistor de transfert. La partie 1 du circuit intégré CI est surmontée classiquement par une partie d'interconnexion 2, communément désignée par l'homme du métier sous l'acronyme anglosaxon de BEOL (« Back End Of Lines ») comportant notamment différents niveaux de métallisation destinés à interconnecter les différents composants du circuit intégré entre eux et avec des plots de connexion situés en face avant de cet ensemble. Au-dessus de la face arrière FAR du substrat, on trouve un empilement de couches comportant une première couche 3, formée de dioxyde de silicium, surmontée d'une couche d'antiréflexion en nitrure de silicium Si3N4 elle-même surmontée d'une autre couche 5 de dioxyde de silicium. Cette couche 5 est elle-même supportée par une partie 6 comportant notamment des filtres colorés ainsi que des plots de contacts face arrière. Le capteur CPT est un capteur à illumination face arrière car le rayonnement lumineux pénètre dans le pixel PX par la face arrière FAR du substrat. La couche 4 de nitrure de silicium est une couche d'antiréflexion optique dont le but est notamment d'effectuer une adaptation d'indice optique entre le milieu extérieur et la photodiode de façon à éviter une réflexion des rayons lumineux provenant du milieu extérieur. En théorie, lorsque le capteur n'est pas illuminé, la photodiode ne produit aucun courant et l'image résultante est parfaitement noire. En pratique, il existe toujours un léger courant d'obscurité que l'on tente de minimiser. Et, un tel capteur d'images face arrière présente une dégradation du courant d'obscurité. Les inventeurs ont identifié que cette dégradation provenait des traitements à base de plasma utilisés lors du traitement face arrière du capteur, notamment pour la formation des plots de contacts métalliques face arrière, par exemple en aluminium, et pour la formation de la couche de protection des filtres colorés qui vise à protéger ces filtres lors de la découpe des capteurs le long des lignes de découpe de la plaquette semiconductrice (« wafer »). Plus précisément, les inventeurs ont identifié que le plasma charge l'empilement oxyde de silicium-nitrure de silicium provoquant un piégeage de charges positives (des trous) dans la couche d'antiréflexion en nitrure de silicium, trous qui vont ensuite migrer à l'interface avec le substrat pour créer, par recombinaison avec des électrons, un courant d'obscurité. Selon un mode de réalisation, il est proposé un capteur d'images à illumination face arrière ayant un courant d'illumination réduit par rapport à un capteur de l'art antérieur. Les inventeurs ont observé à cet égard qu'une formation d'une couche conductrice, par exemple riche en silicium, au-dessus de la couche d'antiréflexion et avant les traitements face arrière faisant intervenir un plasma, permettait de réduire le courant d'obscurité.
Selon un aspect, il est ainsi proposé un circuit intégré comprenant un capteur d'images à illumination face arrière, comportant un substrat possédant une zone incorporant au moins un pixel, et généralement une matrice de pixels, une partie d'interconnexion située au-dessus d'une face avant du substrat, au moins une couche d'antiréflexion située au-dessus d'une face arrière de ladite zone de substrat. Selon une caractéristique générale de cet aspect, la couche d'antiréflexion est une couche comportant du nitrure de silicium et le capteur comprend en outre une couche supplémentaire située au-dessus de la couche d'antiréflexion et comportant au moins une partie inférieure contenant du silicium amorphe hydrogéné (a-Si:H) ou du nitrure de silicium amorphe hydrogéné (a-SiNx:H), dont le rapport Si/N du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube est supérieur à 0,7, et préférentiellement supérieur ou égal à 1,2. Les inventeurs ont en effet observé que la fonction de cette couche supplémentaire est d'absorber, voire de stopper le rayonnement ultraviolet, et/ou d'évacuer les charges piégées dans la couche d'antiréflexion durant les traitements plasma ultérieurs, ce qui va donc réduire les charges positives résiduelles éventuellement piégées dans la couche d'antiréflexion et réduire en conséquence le courant d' obscurité.
A titre d'exemple, la partie inférieure de la couche supplémentaire peut comprendre environ 41% d'atomes de silicium, 33% d'atomes d'azote. L'épaisseur de cette partie inférieure de couche supplémentaire est préférentiellement inférieure à quelques dizaines de nanomètres, par exemple cent nanomètres, voire inférieure à la dizaine de nanomètres. Cette partie inférieure de la couche supplémentaire peut être au contact de la couche d'antiréflexion ou bien séparée de cette couche d'antiréflexion par une couche d'oxyde de silicium amorphe (a-SiOx). Cela étant la présence d'oxyde de silicium pourrait engendrer une perte de transmission optique. Bien qu'il soit possible que la totalité, et pas seulement la partie inférieure, de la couche supplémentaire, contienne du nitrure de silicium amorphe hydrogéné dont le rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube soit supérieur à 0,7, cette couche supplémentaire peut posséder, en pratique, une partie supérieure contenant du nitrure de silicium amorphe standard, c'est-à-dire du nitrure de silicium amorphe dont le rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube est de l'ordre ou inférieur à 0,7 pour limiter l'absorption de la lumière par la couche supplémentaire. Ceci permet d'assurer l'intégrité de la couche riche en Silicium lorsque celle-ci est de l'ordre de quelques nanomètres.
Cela étant, l'épaisseur de la couche supplémentaire est préférentiellement inférieure à 100 nanomètres de façon à ne pas perturber la transmission optique de la couche d'anti-réflexion. En pratique, on choisira une épaisseur de couche supplémentaire préférentiellement inférieure à 20 nanomètres.
Selon un autre aspect il est proposé un procédé de formation d'un capteur d'images à illumination face arrière, comprenant une formation au-dessus d'une face arrière d'un substrat d'une couche d'antiréflexion, et des traitements complémentaires à base de plasma effectués postérieurement à la formation de ladite couche d'antiréflexion. Selon une caractéristique générale de cet autre aspect, le procédé comprend en outre postérieurement à la formation de la couche d'antiréflexion contenant du nitrure de silicium, et antérieurement auxdits traitements à base de plasma, une formation d'une couche supplémentaire située au dessus de la couche d'antiréflexion et comportant au moins une partie inférieure contenant du nitrure de silicium amorphe hydrogéné dont le rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube est supérieur à 0,7. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - La figure 1, déjà décrite, illustre schématiquement et partiellement un capteur d'images à illumination à face arrière selon l'art antérieur, et - Les figures 2 à 7 illustrent différents modes de mise en oeuvre et de réalisation selon l'invention.
Sur la figure 2, la référence CPT désigne un capteur d'images à illumination face arrière réalisé au sein d'un circuit intégré CI. Sur la figure 2, on a représenté à des fins de simplification uniquement un pixel PX, de la matrice de pixels du capteur CPT. Par rapport à la figure 1, le capteur CPT de la figure 2 comporte au-dessus de la couche d'antiréflexion 4 en nitrure de silicium, une couche supplémentaire 7 comportant, comme illustré sur la figure 3, une partie inférieure 70 contenant du nitrure de silicium amorphe hydrogéné dont le rapport r du nombre d'atomes de silicium Si par centimètre cube sur le nombre d'atomes d'azote N par centimètre cube est supérieur à 0,7 (Si/N>07). Préférentiellement, ce rapport r peut être supérieur ou égal à 1,2.
En effet avec un rapport supérieur ou égal à 1,2, on obtient un gain de performances d'environ 15% par rapport à un rapport qui serait seulement légèrement supérieur à 0,7. La couche supplémentaire 7 évacue plus efficacement les charges que la couche d'antiréflexion 4 car elle est plus riche en atomes de silicium. Il convient de noter ici que cette couche 7 pourrait être formée uniquement de silicium amorphe hydrogéné, le rapport r étant alors infini.
A titre d'exemple, la partie inférieure 70 de la couche supplémentaire peut comprendre environ 41% d'atomes de silicium et 33% d'atomes d'azote. La stoechiométrie de la partie inférieure 70 peut cependant varier en fonction de son épaisseur. Cela étant, cette partie inférieure 70 comporte également des atomes d'hydrogène, par exemple supérieur à 17%, en raison de la nature des précurseurs de dépôt utilisés dans la formation de la couche 7. L'hydrogène joue un rôle prépondérant dans la passivation des liaisons pendantes aux interfaces Si/Si02, ces liaisons pendantes constituant potentiellement des défauts électriquement actifs.
D'une façon générale, l'épaisseur de la couche 7 est inférieure à 100 nanomètres de façon à ce que l'empilement de nitrure de silicium formé par la couche antiréflexion 4 et la couche supplémentaire 7 ait une épaisseur compatible avec le caractère antiréflexion et le caractère d'adaptation d'indice optique souhaité.
En pratique, l'épaisseur e3 de la couche 7 (figure 3) peut être de l'ordre de 3 à 20 nanomètres. Bien qu'il soit possible de réaliser la couche 7 uniquement à partir des éléments chimiques Si, N et H avec un rapport Si/N supérieur à 0,7, par exemple 1,2, il s'avère suffisant, pour réduire le courant d'obscurité, d'avoir une épaisseur de nitrure de silicium amorphe hydrogéné enrichi en silicium inférieure à la dizaine de nanomètres voire de l'ordre de quelques nanomètres. Si l'on souhaite avoir une épaisseur el de l'ordre de quelques nanomètres, par exemple 2 ou 3 nanomètres, pour la partie inférieure 70 de la couche 7 enrichie en silicium, il est préférable, notamment pour des raisons d'intégrité, de compléter la partie inférieure 70 par une partie supérieure 71 en nitrure de silicium amorphe standard, c'est-à-dire ayant un rapport Si/N d'atomes de l'ordre de 0,7 voire inférieur, pour ne pas diminuer la transmission de la lumière. L'épaisseur e2 de la partie supérieure 71 peut ainsi être de l'ordre de la dizaine de nanomètres. On va maintenant décrire, en se référant plus particulièrement aux figures 4 et suivantes, des modes de mise en oeuvre d'un procédé de traitement de la face arrière du substrat SB. Dans un premier temps, de façon classique et connue en soi, les différentes photodiodes des pixels PX' PX, (figure 4) sont réalisées dans le substrat SB. Puis on réalise les traitements face avant de ce substrat comportant notamment la réalisation de la partie 1 (FEOL) puis de la partie 2 (BEOL) qui n'a pas été représentée à des fins de simplification sur les figures 4 et suivantes. Une fois ces traitements effectués, on colle sur la face avant de l'ensemble obtenu, un substrat de maintien qui sert de poignée et qui permet de retourner la plaquette sur laquelle sont réalisés les différents capteurs. A partir de là, deux options sont possibles. Soit le substrat d'origine est un substrat du type silicium sur isolant (SOI : Silicon On Insulator), c'est-à-dire comportant le substrat SB au-dessus d'une région isolante enterrée (communément désignée par l'homme du métier sous l'acronyme anglosaxon BOX : Buried Oxyde) elle-même située au-dessus d'un substrat porteur, soit le substrat SB initial est un substrat massif (Bulk). Dans le premier cas (substrat du type silicium sur isolant (SOI)), la région isolante enterrée (BOX) peut comprendre déjà l'empilement d'une couche de dioxyde de silicium 3 surmontée de la couche antiréflexion 4 surmontée d'une autre couche de dioxyde de silicium 50. Et, dans ce cas, on retire le substrat porteur, par exemple par meulage, de façon à obtenir la structure illustrée sur la figure 4.
Dans l'autre configuration (substrat massif) on amincit le substrat jusqu'aux régions contenant les photodiodes puis on forme l'empilement des couches 3, 4 et 50 de façon classique et connue en soi.
A titre indicatif, l'épaisseur de la couche 3 est de l'ordre de quelques nanomètres tandis que l'épaisseur de la couche antiréflexion 4 est de l'ordre de quelques dizaines de nanomètres et que l'épaisseur de la couche 50 est de l'ordre de quelques nanomètres. Après retrait de la couche 50, on procède (figure 5) à la formation de la couche supplémentaire 7, par exemple par un procédé de dépôt chimique en phase vapeur assisté par plasma (dépôt PECVD). A titre indicatif, pour un dépôt PECVD, on règle pour déposer la partie inférieure 70 de la couche 7 les quantités de silane et d'ammoniac (NH3) de façon à obtenir le rapport des débits volumiques du silane sur l'ammoniac supérieur à 4 en limitant la puissance du générateur haute fréquence pendant cette étape de manière à obtenir le rapport souhaité en teneurs atomiques entre le silicium Si et l'azote N. Puis, lorsque cette partie inférieure 70 est formée, on pourra augmenter la puissance du générateur haute fréquence de façon à former la partie supérieure 71 de la couche 7 et obtenir du nitrure de silicium amorphe classique. L'homme du métier saura régler les conditions de dépôt (température, pression, ....) en fonction du type de chambre de dépôt utilisée et du rapport Si/N souhaité. L'ammoniac et le gaz précurseur silane étant utilisé dans ce dépôt assisté par plasma, c'est la raison pour laquelle on retrouve des atomes d'hydrogène dans la couche 7. On note que dans ce mode de réalisation, la partie inférieure 70 de la couche 7 est au contact de la couche anti-réflexion 4. Il est ensuite préférable, quoique non indispensable, de former au-dessus de la couche 7 une couche de protection 5, par exemple en dioxyde de silicium. Cette couche de protection 5 peut être formée par dépôt. Les étapes ultérieures du procédé de fabrication du capteur sont classiques et connues en soi et comportent notamment des traitements plasma. Grâce à la présence de la couche supplémentaire 7, le piégeage de charge positive dans la couche antiréflexion 4 sera limité, voire supprimé. Il serait possible, en variante, comme illustré sur la figure 7, que la partie inférieure 70 de la couche supplémentaire 7 ne soit pas directement en contact avec la couche antiréflexion 4. Ainsi, il est possible de prévoir une couche de dioxyde de silicium 40 entre la couche antiréflexion 4 et la couche supplémentaire 7. A titre d'exemple, avec une couche supplémentaire enrichie en silicium dont la partie inférieure comporte par exemple 41% de silicium et 33% d'azote et 26% d'hydrogène, on peut obtenir une diminution de 50% environ du courant d'obscurité.

Claims (15)

  1. REVENDICATIONS1. Circuit intégré comprenant un capteur d'images illumination face arrière (CPT), comportant un substrat (SB) possédant une zone incorporant au moins un pixel (PX,), une partie d'interconnexion (2) située au dessus d'une face avant (FAV) du substrat, au moins une couche d'antiréflexion (4) située au-dessus d'une face arrière (FAR) de ladite zone du substrat, caractérisé en ce que la couche d'antiréflexion (4) est une couche comportant du nitrure de silicium, et en ce que le capteur comprend en outre une couche supplémentaire (7) située au dessus de la couche d'antiréflexion (4) et comportant au moins une partie inférieure (70) contenant du silicium amorphe hydrogéné ou du nitrure de silicium amorphe hydrogéné, dont le rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube est supérieur à 0,7.
  2. 2. Circuit intégré selon la revendication 1, dans lequel ledit rapport est supérieur ou égal à 1,2.
  3. 3. Circuit intégré selon la revendication 2, dans lequel ladite partie inférieure (70) de la couche supplémentaire (7) comprend environ 41% d'atomes de silicium et 33% d'atomes d'azote.
  4. 4. Circuit intégré selon l'une des revendications précédentes, dans lequel l'épaisseur (el) de ladite partie inférieure (70) de la couche supplémentaire (7) est inférieure à cent nanomètres.
  5. 5. Circuit intégré selon la revendication 4, dans lequel l'épaisseur (el) de ladite partie inférieure (70) de la couche supplémentaire (7) est inférieure dix nanomètres.
  6. 6. Circuit intégré selon l'une des revendications précédentes, dans lequel ladite partie inférieure (70) de la couche supplémentaire (7) est au contact de ladite couche d'antiréflexion (4).
  7. 7. Circuit intégré selon l'une des revendications 1 à 5, dans lequel ladite partie inférieure (70) de la couche supplémentaire (7) est séparée de ladite couche d'antiréflexion (4) par une couche de d'oxyde de silicium (40).
  8. 8. Circuit intégré selon l'une des revendications précédentes, dans lequel ladite couche supplémentaire (7) comprend une partie supérieure (71) contenant du nitrure de silicium amorphe dont le rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube est de l'ordre de 0,7.
  9. 9. Circuit intégré selon l'une des revendications précédentes, dans lequel l'épaisseur de la couche supplémentaire (7) est inférieure à 100 nm.
  10. 10. Circuit intégré selon la revendication 9, dans lequel l'épaisseur de la couche supplémentaire (7) est inférieure à 20 nm.
  11. 11. Circuit intégré selon l'une des revendications précédentes, comprenant en outre une couche de protection (6) au dessus de ladite couche supplémentaire (7).
  12. 12. Circuit intégré selon l'une des revendications précédentes, dans lequel ladite zone incorpore plusieurs pixels.
  13. 13. Procédé de formation d'un capteur d'images à illumination face arrière, comprenant une formation au-dessus d'une face arrière (FAR) d'un substrat (SB) d'une couche d'antiréflexion (4), et des traitements complémentaires à base de plasma effectués postérieurement à la formation de ladite couche d'antiréflexion (4), caractérisé en ce qu'il comprend en outre postérieurement à la formation de la couche d'antiréflexion contenant du nitrure de silicium, et antérieurement auxdits traitements à base de plasma, une formation d'une couche supplémentaire (7) située au dessus de la couche d'antiréflexion (4) et comportant au moins une partie inférieure (70) contenant du silicium amorphe hydrogéné ou du nitrure de silicium amorphe hydrogéné, dont le rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube est supérieur à 0,7.
  14. 14. Procédé selon la revendication 13, dans lequel ledit rapport est supérieur ou égal à 1,2.
  15. 15. Procédé selon la revendication 13 ou 14, dans lequel ladite partie inférieure (70) de la couche supplémentaire (7) comprend environ 41% d'atomes de silicium et 33% d'atomes d'azote.
FR1357669A 2013-08-01 2013-08-01 Capteur d'images a illumination face arriere a faible courant d'obscurite Expired - Fee Related FR3009433B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1357669A FR3009433B1 (fr) 2013-08-01 2013-08-01 Capteur d'images a illumination face arriere a faible courant d'obscurite
US14/446,804 US9224775B2 (en) 2013-08-01 2014-07-30 Back side illumination image sensor with low dark current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1357669A FR3009433B1 (fr) 2013-08-01 2013-08-01 Capteur d'images a illumination face arriere a faible courant d'obscurite

Publications (2)

Publication Number Publication Date
FR3009433A1 true FR3009433A1 (fr) 2015-02-06
FR3009433B1 FR3009433B1 (fr) 2015-09-11

Family

ID=49293762

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1357669A Expired - Fee Related FR3009433B1 (fr) 2013-08-01 2013-08-01 Capteur d'images a illumination face arriere a faible courant d'obscurite

Country Status (2)

Country Link
US (1) US9224775B2 (fr)
FR (1) FR3009433B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129074A (zh) * 2015-05-06 2016-11-16 芯视达系统公司 背照式cmos图像传感器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3011198A1 (fr) * 2013-10-02 2015-04-03 St Microelectronics Sa Procede de formation d'un empilement de materiaux differents et dispositif comprenant l'empilement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018079A1 (en) * 2006-02-16 2011-01-27 Bedabrata Pain Apparatus and method of manufacture for depositing a composite anti-reflection layer on a silicon surface
US20110175187A1 (en) * 2010-01-20 2011-07-21 Kabushiki Kaisha Toshiba Solid-state imaging device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2879025A1 (fr) * 2004-12-07 2006-06-09 Thomson Licensing Sa Diode organique electroluminescente et panneau de diodes a couche anti-reflet favorisant l'extraction de lumiere
JP2006176366A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US20080054386A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Recessed color filter array and method of forming the same
JP4137161B1 (ja) * 2007-02-23 2008-08-20 キヤノン株式会社 光電変換装置の製造方法
JP5521302B2 (ja) * 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5367459B2 (ja) * 2009-05-28 2013-12-11 株式会社東芝 半導体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018079A1 (en) * 2006-02-16 2011-01-27 Bedabrata Pain Apparatus and method of manufacture for depositing a composite anti-reflection layer on a silicon surface
US20110175187A1 (en) * 2010-01-20 2011-07-21 Kabushiki Kaisha Toshiba Solid-state imaging device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129074A (zh) * 2015-05-06 2016-11-16 芯视达系统公司 背照式cmos图像传感器
CN106129074B (zh) * 2015-05-06 2019-05-07 芯视达系统公司 背照式cmos图像传感器
US10741602B2 (en) 2015-05-06 2020-08-11 Cista System Corp. Back side illuminated CMOS image sensor arrays

Also Published As

Publication number Publication date
US9224775B2 (en) 2015-12-29
US20150035106A1 (en) 2015-02-05
FR3009433B1 (fr) 2015-09-11

Similar Documents

Publication Publication Date Title
US8415727B2 (en) Backside-illuminated (BSI) image sensor with backside diffusion doping
FR2954587A1 (fr) Procede de formation d'un capteur d'images eclaire par la face arriere
EP3660930B1 (fr) Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité
FR2933234A1 (fr) Substrat bon marche a structure double et procede de fabrication associe
EP1839341A1 (fr) Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
FR2884351A1 (fr) Procede de fabrication d'un circuit integre comprenant une photodiode et circuit integre correspondant.
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
US20140264695A1 (en) Image Sensor and Method of Manufacturing the Same
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
TW202135171A (zh) 用於光電元件信噪比的增強的結構和材料工程方法
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
FR2694134A1 (fr) Procédé de fabrication d'une diode photovoltaïque et diode à structure plane.
US9252296B2 (en) Semiconductor device with compressive layers
FR3009433A1 (fr) Capteur d'images a illumination face arriere a faible courant d'obscurite
TWI540688B (zh) 半導體裝置、背照式影像感測器裝置及其形成方法
FR3037721B1 (fr) Procede de realisation d’une cellule photovoltaique a heterojonction et cellule photovoltaique ainsi obtenue.
US20130040446A1 (en) Backside Surface Treatment of Semiconductor Chips
US9209216B2 (en) Passivation of back-illuminated image sensor
KR20180131501A (ko) 저잡음 후면 조사 이미지 센서 및 이의 제조 공정
FR2888404A1 (fr) Procede de fabrication d'un circuit integre comprenant une photodiode et circuit integre correspondant
WO2022013167A1 (fr) Fabrication de cellules solaires
EP4179579A1 (fr) Fabrication de cellules solaires
TW202306187A (zh) 集成晶片結構及其形成方法
FR3003090A1 (fr) Dispositif photovoltaique et procede de fabrication de celui-ci
FR3091000A1 (fr) Procede de fabrication d’un substrat pour un capteur d’image de type face avant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20170428