FR3001602A1 - Procede de fabrication d'un circuit imprime - Google Patents
Procede de fabrication d'un circuit imprime Download PDFInfo
- Publication number
- FR3001602A1 FR3001602A1 FR1300160A FR1300160A FR3001602A1 FR 3001602 A1 FR3001602 A1 FR 3001602A1 FR 1300160 A FR1300160 A FR 1300160A FR 1300160 A FR1300160 A FR 1300160A FR 3001602 A1 FR3001602 A1 FR 3001602A1
- Authority
- FR
- France
- Prior art keywords
- insert
- inserts
- printed circuit
- layers
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 238000001465 metallisation Methods 0.000 claims abstract description 8
- 238000003780 insertion Methods 0.000 claims abstract description 5
- 230000037431 insertion Effects 0.000 claims abstract description 5
- 238000013517 stratification Methods 0.000 claims abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 10
- 230000002787 reinforcement Effects 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 238000012423 maintenance Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000004593 Epoxy Substances 0.000 description 7
- 238000013459 approach Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
Abstract
L'invention concerne un procédé de fabrication d'un circuit imprimé comprenant un premier circuit principal (N) ayant une première structure caractérisé en ce qu'il comporte une succession d'étapes adaptées à insérer un ou plusieurs circuits imprimés secondaires (RF) présentant une structure différente de celle du circuit imprimé principal, lesdites étapes comprenant : • une étape au cours de laquelle on définit une ou plusieurs cavités (40) adaptées à recevoir le ou les inserts, • une étape de préparation du ou des inserts (20) comprenant sur au moins une face destinée à être en contact avec une paroi (40f) de la cavité des motifs gravés et une métallisation, et un ou plusieurs vias (20i), • une étape d'insertion du ou des inserts (20) dans la ou les cavités (40) dudit circuit principal, • une étape mise en place d'une résine au niveau de la ou des cavités (40) afin d'assurer le maintien de l'ensemble formé par le circuit principal et le ou les circuits secondaires, • une étape de stratification de l'ensemble formé par le ou les inserts disposés dans le circuit principal.
Description
Procédé de fabrication d'un circuit imprimé L'invention concerne un procédé de fabrication d'un circuit imprimé dit principal comprenant un ou plusieurs circuits imprimés secondaires ayant une structure différente de celle du circuit principal. Le ou les circuits imprimés secondaires sont insérés dans un circuit imprimé principal dès sa fabrication. L'invention est utilisée, par exemple, pour concevoir et réaliser des circuits imprimés mixtes hyperfréquence RF et numérique, dans un contexte de forte densité qui nécessite l'utilisation de types de perçage différents, par exemple des micro-vias laser dans le circuit principal, des perçages mécaniques traversant ou partiels dans les circuits insérés, et l'utilisation de diélectriques hétérogènes. Dans la suite de la description, on désigne par l'expression « cir- cuit imprimé principal » le circuit dans lequel on va venir insérer un ou plu- sieurs circuits secondaires ayant une structure différente. Le besoin simultané de fonctions numériques et de fonctions RF/hyperfréquences sur une même carte est complexe, voire impossible à mettre en oeuvre lorsque les composants, de part leurs fonctions numériques ou leur forte densité, imposent l'utilisation de micro-vias laser, ou encore l'utilisation de diélectriques présentant des types et des épaisseurs propres à chacune des fonctions envisagées sur un circuit. Par exemple, les micro-vias impliquent l'utilisation de diélectrique de faible épaisseur entre les couches connectées par un micro-via, épaisseur qui, de plus, va varier entre les diffé- rentes zones de la carte imprimée en fonction du nombre et du type des vias. Ces faibles épaisseurs et ces variations sont contradictoires avec les besoins diélectriques pour les fonctions radiofréquence qui nécessitent une forte épaisseur et une grande stabilité dimensionnelle dans l'axe Z tout au long des signaux adaptés selon un repère connu de l'Homme du métier. De plus, les caractéristiques des diélectriques pour les micro-vias ne sont pas ou sont peu adaptées aux signaux RF. Ces besoins contradictoires amènent à concevoir des circuits imprimés différents et séparés pour les fonctions RF/hyper et pour les fonctions numériques. Ceci conduit à augmenter de manière significative le coût de conception et de fabrication de l'ensemble et ceci limite les possibilités d'augmenter le nombre de composants et donc de fonctions (densification). Selon une première approche, les fonctions numériques et les fonctions RF/Hyper sont réalisées sur des circuits imprimés différents qui sont connectés ensuite par des procédés après assemblage des composants Io de chacun des circuits. Une autre approche consiste à définir une structure « moyenne » mieux adaptée aux fonctions RF, mais qui limite fortement la capacité d'intégration des fonctions numériques et souvent le choix des composants associés. La gestion séparée des fonctions RF/Hyper et numériques augmentent sensiblement le coût et limitent les possibilités 15 d'intégration. L'un des objectifs de la présente invention est de proposer un procédé de fabrication d'un circuit imprimé permettant notamment de résoudre les problèmes techniques de l'art antérieur, en intégrant dès l'étape de fabrication d'un circuit imprimé nu principal, des inserts ou circuits imprimés se- 20 condaires de structure différente de celle du circuit imprimé principal. Lorsque l'on parle de « structure » pour un circuit imprimé, on y associe, par exemple, une fonction numérique, radio fréquence, hyperfréquence, etc. 25 L'invention concerne un procédé de fabrication d'un circuit impri- mé comprenant un premier circuit principal N ayant une première structure caractérisé en ce qu'il comporte une succession d'étapes adaptées à insérer un ou plusieurs circuits imprimés secondaires RF présentant une structure différente de celle du circuit imprimé principal, lesdites étapes comprenant : 30 - une étape au cours de laquelle on définit une ou plusieurs cavités adaptées à recevoir le ou les inserts, - une étape de préparation du ou des inserts comprenant sur au moins une face destinée à être en contact avec une paroi de la cavité des motifs gravés et une métallisation, et un ou plusieurs vias, - une étape d'insertion du ou des inserts dans la ou les cavités dudit cir- cuit principal, - une étape mise en place d'une résine au niveau de la ou des cavités afin d'assurer le maintien de l'ensemble formé par le circuit principal et le ou les circuits secondaires, - une étape de stratification de l'ensemble formé par le ou les inserts dis- io posés dans le circuit principal avant métallisation, renfort puis gravure finale des couches externes. Selon une variante, on métallise un ou plusieurs des bords d'un insert. Selon une autre variante on métallise une ou plusieurs des parois 15 de la cavité. Selon une variante de réalisation, le premier circuit imprimé (N) comporte au moins plusieurs couches stratifiées, chaque face comportant sur chacune de ses faces une couche de cuivre, plusieurs couches de pré imprégnés disposées entre les couches stratifiées, le procédé comporte au 20 moins les étapes suivantes : a) pour le premier circuit imprimé, graver les couches de cuivre internes des couches stratifiées avec les motifs et les pistes souhaitées, b) réaliser au moins une ouverture dans le circuit principal correspondant à la taille du ou des inserts, 25 c) préparer le ou les inserts destinés à être insérés dans la ou les ou- vertures en gravant et métallisant une face de l'insert qui sera en contact avec le fond de l'ouverture et en perçant un ou plusieurs vias, d) découper au moins une couche composée d'une résine qui ne flue 30 pas ayant une taille adaptée à la taille du ou des inserts, e) assembler les couches, avec les préimprégnés en insérant une cale dans l'ouverture, puis stratifier l'ensemble, f) réaliser le perçage de l'ensemble stratifié afin de définir un ou k vias, métalliser l'ensemble et graver les motifs, pistes, prévus pour le cir- cuit imprimé et générer plusieurs micro vias, g) éliminer la ou les cales et assembler le ou les inserts dans le circuit principal, en positionnant les inserts sur la couche composée de la résine qui ne flue pas, h) réaliser la stratification de l'ensemble avant métallisation, renfort et io gravure des couches externes. L'insert est, par exemple, un insert RF. D'autres caractéristiques et avantages du dispositif selon l'invention apparaîtront mieux à la lecture de la description qui suit d'un 15 exemple de réalisation donné à titre illustratif et nullement limitatif annexé des figures qui représentent : - La figure 1, une vue d'un circuit imprimé obtenu par le procédé de fabrication selon l'invention, - Les figures 2 à 11, différentes vues en coupe, correspondant aux 20 étapes mises en oeuvre par le procédé, - Les figures 12a et 12b, une variante dans laquelle l'insert est métallisé sur les bords, - La figure 13, une autre variante dans laquelle la cavité qui reçoit l'insert a ses parois métallisées. 25 Afin de mieux faire comprendre le principe mis en oeuvre par le procédé selon l'invention, l'exemple qui suit est donné pour la fabrication d'un circuit imprimé principal ayant une première structure intégrant des fonctions numériques, dans lequel on va insérer un ou plusieurs inserts RF ou 30 circuits secondaires ayant une structure différente de la première structure du circuit principal. L'inverse est également possible sans sortir du cadre de l'invention, le circuit RF devenant le circuit principal, les inserts correspondant aux fonctions numériques. Il est aussi possible de sortir du cadre RF et réaliser des circuits imprimés présentant une première structure dans laquelle on insère un ou plusieurs circuits imprimés ayant une deuxième structure différente de la première. La figure 1 schématise une vue de dessus d'un circuit imprimé obtenu par la mise en oeuvre du procédé selon l'invention. Il comporte un circuit numérique très haute densité, dont la construction est détaillée ci-après. Le circuit numérique N est composé de multicouches, de multi plans de masse et d'alimentations internes non représentés pour des raisons de simplification, un tel schéma étant connu de l'Homme du métier. Le diélectrique utilisé est par exemple un diélectrique expoxy ou polyimides de faible épaisseur. Il comporte des petits vias traversants et des microvias. Un circuit RF/Hyper de très haute sensibilité RF est intégré dans le circuit imprimé. Le circuit RF est un circuit double face, dans cet exemple. La figure 1 schématise plusieurs pistes P montrant la continuité électrique sur la couche externe entres les zones du circuit numérique N et celles du circuit RF. Les matériaux utilisés pour la fabrication de l'insert sont des matériaux RF. Le circuit obtenu com- porte aussi des vias traversants et des pistes larges pour adapter les si- gnaux. Dans l'exemple donné aux figures suivantes, les fonctions RF/Hyper sont pré-fabriquées puis insérées dans une architecture numérique.
La figure 2 représente une première étape du procédé, dans le cas de 3 stratifiés Epoxy C4-5, 06-7 et C8-9. Chaque stratifié comporte sur sa face inférieure et sur sa face supérieure, une couche de cuivre, par exemple C4-5 qui est recouverte d'une couche de cuivre supérieure 4, et d'une couche de cuivre inférieure 5. De manière identique, 6, 7 correspond aux couches de cuivre pour le stratifié C6-7 et 8, 9 pour la couche 08-9. L'étape 1) consiste à graver ces couches de cuivre internes avec les motifs et les pistes souhaitées pour l'utilisation visée. En parallèle, étape 2 figure 3, on va préparer l'insert à insérer. On réalise un perçage mécanique de l'insert RF/Hyper 20 destiné à être inséré dans le circuit imprimé N de la figure 2. Le perçage mécanique va consister à réaliser des vias 20i. Après perçage, le procédé va métalliser ces vias et les couches 20a, 20b des faces de l'insert. La couche 20a correspond à la couche dite externe qui n'est pas en contact avec les parois internes ou externes de la cavité. Après métallisation, on va graver avec les motifs souhai- tés, la face 20b interne de l'insert, face en contact avec le fonds de la cavité dans lequel on le positionner. L'insert est mis à dimension selon une taille et une forme choisie en fonction de l'application finale. La figure 4 schématise l'étape 3 où l'on réalise une ouverture ou cavité 40 dans le circuit imprimé correspondant à la taille et à l'emplacement de l'insert 20. L'ouverture est réalisée selon une technique connue de l'Homme du métier, dans une couche externe de cuivre 1, une couche C1-2 d'époxy, la couche de stratifié Epoxy C4-5, une couche de préimprégné Epoxy C5-6 dont l'une des particularités est d'être composée d'une résine qui ne flue pas et qui ne diffuse pas dans les orifices du circuit.
Sur la figure 4, on a aussi représenté la découpe, étape 4, d'un préimprégné C5-6" à la taille de l'insert 20 qui est choisi pour avoir un taux de résine adapté à permettre le fluage de la résine et assurer le juste positionnement de l'insert dans l'axe Z. La figure 5 représente, étape 5, l'assemblage des couches C4-5, C6-7, C8-9, avec les préimprégnés C3-4, C5-6, C7-8, C9-10 en insérant une calle 50 dans l'ouverture 40, afin de conserver les dimensions de l'ouverture pratiquée. Puis on dépose sur la couche supérieure C3-4 et sur la couche inférieure C9-10 du circuit formé par l'assemblage des couches, une couche de cuivre 3, 10 et on stratifie l'ensemble.
La figure 6 schématise l'étape 6 de perçage mécanique de l'ensemble stratifié de la figure 5 afin de définir un ou plusieurs, k, vias 60i dont le nombre et les dimensions sont définis préalablement en fonction du circuit imprimé à concevoir. L'étape suivante consiste à métalliser l'ensemble avec un renfort en cuivre déposé dans les vias 60i et sur les couches de cuivre 3, 10. L'étape suivante consiste à graver les motifs, les pistes, prévus pour le circuit imprimé sur ces couches 3 et 10. Sur la figure 7, on a ajouté de part et d'autre du circuit de la figure 6, étape 7, deux couches de pré imprégné Epoxy C2-3, C10-11 et deux couches de cuivre 2 et 10 avant d'effectuer une stratification. La résine des Epoxy C2-3 et C10-11 va fluer dans les vias 60i durant le cycle de pressage. io Au cours de l'étape 8 suivante, figure 8, les couches externes C2-3, C10-11 du circuit imprimé sont percées au laser afin de créer des micro vias, 80i, puis on applique un renfort de cuivre sur les couches C2-3 et C10-11. L'application du renfort de cuivre permet notamment la métallisation des micro-vias. L'étape suivante consiste à graver les motifs, les pistes, prévus 15 pour le circuit imprimé sur les couches de cuivre 2 et 11. A la figure 9, on a représenté l'étape 9, qui consiste à enlever la cale 50 par exemple par un usinage mécanique ou par fraisage. Cette étape fait appel à des techniques connues avec repérage mécanique de la zone à éliminer. 20 L'étape 10 décrite à la figure 10 comporte une étape d'assemblage de l'insert 20 dans le circuit imprimé. Les couches ou pré imprégnés C1-2, C11-12, les couches de cuivre 1, 12, le préimprégné C5-6" de la taille de l'insert disposé sur le fond 40f de la cavité 40 sont assemblés selon une technique connue de l'Homme du métier. Puis on positionne l'insert 20 avant 25 de réaliser la stratification de l'ensemble. Au cours de cette étape 10, la ré- sine des préimprégnés va diffuser dans les vias, puis à la périphérie 20p de l'insert 20. La résine ayant remontée, le procédé va mettre en oeuvre une étape de rectification et un polissage de la surface du circuit imprimé. La figure 11 représente, étape 11, le perçage mécanique des 30 couches formant le circuit imprimé, afin de former des trous traversant 1101 puis un perçage laser des couches C1-2, Cl 1-12, afin de réaliser plusieurs microvias 111i. L'étape suivante consiste à métalliser l'ensemble par dépôt d'un renfort de cuivre, ce qui permet notamment de métalliser les trous traversants, puis de graver les motifs et pistes sur les couches de cuivre externes. Les trous traversant 110i permettent de faire la connexion entre le circuit principal et l'insert dans l'axe Z. Les figures 12a et 12b schématisent une variante de réalisation dans laquelle le procédé comprend une étape de métallisation des bords 20C ou côtés de l'insert avant son insertion dans la cavité du circuit imprimé. Cette variante permet notamment d'obtenir une continuité électrique et un io blindage des signaux sur le circuit. Ainsi, les signaux de la partie numérique du circuit sont séparés des signaux RF de l'insert et limite le rayonnement. La figure 13 représente une variante du procédé au cours de laquelle la cavité 40 est métallisée selon une technique connue de l'Homme du métier avant de réaliser les premiers micro-vias. On va par exemple métalli15 ser les bords 40b et le fond 40f de la cavité. Ceci permet de mieux isoler le circuit numérique de l'insert RF. Selon une autre variante de réalisation, il est possible d'insérer un insert à bord métallisé (figure 12a) dans une cavité dont les bords et le fond ont été métallisés. Cette variante offre un blindage performant entre les si- 20 gnaux numériques et les signaux RF/Hyper. D'autre part, une telle réalisation permet une gestion de masse performante. Les exemples décrits ci-dessus sont applicables à tout type de circuit imprimé comprenant un circuit ayant une première architecture dans lequel on vient insérer un ou plusieurs circuits présentant des architectures 25 différentes. Les inserts peuvent être réalisés sur les faces opposés d'un circuit imprimé, ce qui peut être désigné par l'expression anglo-saxonne « topbotto m ». Les inserts peuvent être situés n'importe ou sur la surface d'un cir- 30 cuit principal. Le positionnement sur un sur un bord du circuit principal per- met notamment de faciliter l'arrivée des signaux RF.
Le procédé selon l'invention en mixant dès l'étape de fabrication du circuit imprimé nu, les différentes architectures, permet notamment de limiter le nombre des circuits imprimés lors des besoins simultanés numérique-RF/Hyper. Il permet de simplifier la structure des sous-ensembles élec- troniques en diminuant le nombre des cartes. Il simplifie les technologies d'interconnexion des différentes fonctions. Le procédé selon l'invention permet, notamment, de densifier les modules mixtes numériques, RF/Hyper, par exemple. L'approche permet notamment un traitement optimisé des masses io et des alimentations numériques et/ou RF/Hyper, avec en plus, la possibilité de métalliser la tranche de ces inserts, sans remettre en cause la réalisation du circuit imprimé. 15
Claims (5)
- REVENDICATIONS1 - Procédé de fabrication d'un circuit imprimé comprenant un premier circuit principal (N) ayant une première structure caractérisé en ce qu'il comporte une succession d'étapes adaptées à insérer un ou plusieurs circuits imprimés secondaires (RF) présentant une structure différente de celle du circuit imprimé principal, lesdites étapes comprenant : - une étape au cours de laquelle on définit une ou plusieurs cavités (40) adaptées à recevoir le ou les inserts, 10 - une étape de préparation du ou des inserts (20) comprenant sur au moins une face destinée à être en contact avec une paroi (40f) de la cavité des motifs gravés et une métallisation, et un ou plusieurs vias (20i), - une étape d'insertion du ou des inserts (20) dans la ou les cavités (40) 15 dudit circuit principal, - une étape mise en place d'une résine au niveau de la ou des cavités (40) afin d'assurer le maintien de l'ensemble formé par le circuit principal et le ou les circuits secondaires, - une étape de stratification de l'ensemble formé par le ou les inserts dis- 20 posés dans le circuit principal avant métallisation, renfort puis gravure finale des couches externes.
- 2 - Procédé de fabrication selon la revendication 1 caractérisé en ce que l'on métallise un ou plusieurs des bords (20a, 20b) d'un insert (20). 25
- 3 - Procédé de fabrication selon l'une des revendications 1 ou 2 caractérisé en ce que l'on métallise une ou plusieurs des parois de la cavité (40).
- 4 - Procédé selon l'une des revendications 1 à 3 caractérisé en ce que le 30 premier circuit imprimé (N) comporte au moins plusieurs couches stratifiées (C4-5, C6-7, C8-9), chaque face comportant sur chacune de ses faces unecouche de cuivre (2, 11), plusieurs couches de pré imprégnés (C3-4, C5-6, 07-8, C9-10) disposées entre les couches stratifiées, le procédé comporte au moins les étapes suivantes : a) pour le premier circuit imprimé, graver les couches de cuivre internes des couches stratifiées avec les motifs et les pistes souhaitées, b) réaliser au moins une ouverture (40) dans le circuit principal correspondant à la taille du ou des inserts, c) préparer le ou les inserts destinés à être insérés dans la ou les ouvertures (40) en gravant et métallisant une face de l'insert qui sera Io en contact avec le fond de l'ouverture et en perçant un ou plusieurs vias (20i), d) découper au moins une couche composée d'une résine qui ne flue pas ayant une taille adaptée à la taille du ou des inserts, e) assembler les couches (04-5, C6-7, 08-9), avec les préimprégnés 15 (C3-4, 05-6, C7-8, 09-10) en insérant une cale (50) dans l'ouverture (40), puis stratifier l'ensemble, f) réaliser le perçage de l'ensemble stratifié afin de définir un ou k vias (60i), métalliser l'ensemble et graver les motifs, pistes, prévus pour le circuit imprimé et générer plusieurs micro vias, 20 g) éliminer la ou les cales et assembler le ou les inserts dans le circuit principal, en positionnant les inserts sur la couche composée de la résine qui ne flue pas, h) réaliser la stratification de l'ensemble avant métallisation, renfort et gravure des couches externes. 25
- 5 - Procédé selon l'une des revendications 1 à 4 caractérisé en ce que l'insert est un insert RF.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1300160A FR3001602B1 (fr) | 2013-01-25 | 2013-01-25 | Procede de fabrication d'un circuit imprime |
MYPI2015702437A MY189514A (en) | 2013-01-25 | 2014-01-24 | Process for manufacturing a printed circuit board |
EP14701373.4A EP2949187A1 (fr) | 2013-01-25 | 2014-01-24 | Procede de fabrication d'un circuit imprime |
US14/763,493 US9924600B2 (en) | 2013-01-25 | 2014-01-24 | Process for manufacturing a printed circuit board |
PCT/EP2014/051395 WO2014114745A1 (fr) | 2013-01-25 | 2014-01-24 | Procede de fabrication d'un circuit imprime |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1300160A FR3001602B1 (fr) | 2013-01-25 | 2013-01-25 | Procede de fabrication d'un circuit imprime |
Publications (2)
Publication Number | Publication Date |
---|---|
FR3001602A1 true FR3001602A1 (fr) | 2014-08-01 |
FR3001602B1 FR3001602B1 (fr) | 2021-05-14 |
Family
ID=48224924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1300160A Active FR3001602B1 (fr) | 2013-01-25 | 2013-01-25 | Procede de fabrication d'un circuit imprime |
Country Status (5)
Country | Link |
---|---|
US (1) | US9924600B2 (fr) |
EP (1) | EP2949187A1 (fr) |
FR (1) | FR3001602B1 (fr) |
MY (1) | MY189514A (fr) |
WO (1) | WO2014114745A1 (fr) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109246935B (zh) * | 2018-10-30 | 2021-03-19 | 生益电子股份有限公司 | 一种侧壁非金属化的阶梯槽的制作方法 |
CN111148352A (zh) * | 2019-12-25 | 2020-05-12 | 安徽中瑞通信科技股份有限公司 | 一种5g天线用pcb板制作工艺 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040145874A1 (en) * | 2003-01-23 | 2004-07-29 | Stephane Pinel | Method, system, and apparatus for embedding circuits |
US20060214278A1 (en) * | 2005-03-24 | 2006-09-28 | Nokia Corporation | Shield and semiconductor die assembly |
US20070030628A1 (en) * | 2005-08-05 | 2007-02-08 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
US20090283312A1 (en) * | 2008-05-19 | 2009-11-19 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
EP2477466A2 (fr) * | 2011-01-18 | 2012-07-18 | Sony Corporation | Procédé de fabrication d'un emballage pour intégrer un ou plusieurs composants électroniques |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880591A (en) * | 1996-04-16 | 1999-03-09 | Teradyne, Inc. | System for circuit modules having a plurality of independently positionable probes |
AT12319U1 (de) | 2009-07-10 | 2012-03-15 | Austria Tech & System Tech | Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte |
-
2013
- 2013-01-25 FR FR1300160A patent/FR3001602B1/fr active Active
-
2014
- 2014-01-24 WO PCT/EP2014/051395 patent/WO2014114745A1/fr active Application Filing
- 2014-01-24 MY MYPI2015702437A patent/MY189514A/en unknown
- 2014-01-24 EP EP14701373.4A patent/EP2949187A1/fr not_active Withdrawn
- 2014-01-24 US US14/763,493 patent/US9924600B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040145874A1 (en) * | 2003-01-23 | 2004-07-29 | Stephane Pinel | Method, system, and apparatus for embedding circuits |
US20060214278A1 (en) * | 2005-03-24 | 2006-09-28 | Nokia Corporation | Shield and semiconductor die assembly |
US20070030628A1 (en) * | 2005-08-05 | 2007-02-08 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
US20090283312A1 (en) * | 2008-05-19 | 2009-11-19 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
EP2477466A2 (fr) * | 2011-01-18 | 2012-07-18 | Sony Corporation | Procédé de fabrication d'un emballage pour intégrer un ou plusieurs composants électroniques |
Also Published As
Publication number | Publication date |
---|---|
US20150366071A1 (en) | 2015-12-17 |
MY189514A (en) | 2022-02-16 |
US9924600B2 (en) | 2018-03-20 |
EP2949187A1 (fr) | 2015-12-02 |
FR3001602B1 (fr) | 2021-05-14 |
WO2014114745A1 (fr) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2053646B1 (fr) | Procede d'interconnexion verticale au sein de modules electroniques 3D utilisant des vias | |
US7830018B2 (en) | Partitioned through-layer via and associated systems and methods | |
US7427562B2 (en) | Method for fabricating closed vias in a printed circuit board | |
JP5360494B2 (ja) | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 | |
JP5125166B2 (ja) | 多層配線基板及びその製造方法 | |
FR3033977A1 (fr) | Procede de fabrication d'un circuit imprime et circuits imprimes correspondants | |
US20150250050A1 (en) | Embedded board and method of manufacturing the same | |
US11062976B2 (en) | Functional stiffener that enables land grid array interconnections and power decoupling | |
FR3001602A1 (fr) | Procede de fabrication d'un circuit imprime | |
US10863618B2 (en) | Composite substrate structure and manufacturing method thereof | |
US7557304B2 (en) | Printed circuit board having closed vias | |
WO2014153999A1 (fr) | Unité de substrat de conditionnement et son procédé de préparation et ensemble de substrats | |
FR3062525A1 (fr) | Antenne a fentes integree dans une carte de circuit imprime et procede de fabrication de celle-ci | |
CN110933870A (zh) | 一种用于六层软硬结合板加工的定位方法 | |
TW202011786A (zh) | 線路基板及其製作方法 | |
CN107454761B (zh) | 高密度增层多层板的制造方法 | |
CN108135099B (zh) | 线路板及其制作方法 | |
CN113314425A (zh) | 具有导通柱和内埋线路的基板及其制作方法 | |
CN112911808B (zh) | 一种多层pcb盲槽加工方法和装置 | |
CN110505758A (zh) | 电路板结构及其制造方法 | |
JP2002344140A (ja) | 積層型セラミック電子部品の製造方法 | |
CN117279242A (zh) | 电路板的制作方法 | |
JP3876720B2 (ja) | キャビティ付き多層セラミック基板の製造方法 | |
KR20000041280A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20110112670A (ko) | 다층 인쇄회로기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 4 |
|
PLFP | Fee payment |
Year of fee payment: 5 |
|
PLFP | Fee payment |
Year of fee payment: 6 |
|
PLFP | Fee payment |
Year of fee payment: 8 |
|
PLFP | Fee payment |
Year of fee payment: 9 |
|
PLFP | Fee payment |
Year of fee payment: 10 |
|
PLFP | Fee payment |
Year of fee payment: 11 |
|
PLFP | Fee payment |
Year of fee payment: 12 |