FR2975813A1 - Reduction du courant de programmation des matrices memoires - Google Patents

Reduction du courant de programmation des matrices memoires Download PDF

Info

Publication number
FR2975813A1
FR2975813A1 FR1154499A FR1154499A FR2975813A1 FR 2975813 A1 FR2975813 A1 FR 2975813A1 FR 1154499 A FR1154499 A FR 1154499A FR 1154499 A FR1154499 A FR 1154499A FR 2975813 A1 FR2975813 A1 FR 2975813A1
Authority
FR
France
Prior art keywords
sector
memory
cells
equal
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1154499A
Other languages
English (en)
Other versions
FR2975813B1 (fr
Inventor
Jean-Michel Mirabel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1154499A priority Critical patent/FR2975813B1/fr
Priority to US13/480,145 priority patent/US8995190B2/en
Publication of FR2975813A1 publication Critical patent/FR2975813A1/fr
Application granted granted Critical
Publication of FR2975813B1 publication Critical patent/FR2975813B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

Procédé de programmation électrique d'au moins une partie d'un secteur d'une mémoire non volatile, caractérisé en ce qu'il comprend une étape consistant à générer un potentiel de programmation dans une ligne de bit liée à au moins deux cellules mémoires du même secteur liées à deux caissons distincts portés à deux potentiels différents.

Description

Le présent document concerne un secteur de mémoire programmable électriquement, une mémoire en tant que telle comprenant un tel secteur et un procédé de fabrication d'un tel secteur de mémoire. Il concerne aussi un procédé de programmation d'un secteur de mémoire programmable électriquement. Enfin, il concerne un dispositif électronique, comme une carte à puce sans contact par exemple, qui comprend au moins une telle mémoire programmable électriquement.
Certaines utilisations des mémoires programmable électriquement imposent des fortes contraintes en terme d'espace disponible, comme dans le cas d'une implémentation sur une carte à microprocesseur, aussi dénommée carte à puce. Dans ces utilisations, il est courant d'utiliser des mémoires FLASH, qui présentent l'avantage d'une structure très simple et d'une grande compacité, permettant d'atteindre une capacité de stockage importante sur une surface réduite. Toutefois, ces mémoires FLASH nécessitent l'application de courants importants pour leur programmation, ce qui induit des courants de fuite importants et une consommation énergétique globalement élevée. Or, pour des implémentations sur une carte à puce sans contact par exemple, l'énergie disponible est très faible puisqu'une telle carte à puce ne dispose généralement pas de source d'alimentation interne et est simplement télé-alimentée par un lecteur externe.
A titre d'illustration, la figure 1 illustre un secteur d'une mémoire non volatile électriquement programmable de type FLASH, organisée dans un plan mémoire selon une matrice de n X n cellules Cg disposées en lignes et colonnes, chacune se trouvant à l'intersection d'une ligne de mots WL; et d'une ligne de bit BLi. Chaque cellule Cg comprend un transistor à grille flottante ayant sa grille G connectée à la ligne de mot WL;, son drain D connecté à la ligne de bit BLi et sa source S connectée à une ligne de source SL. Dans une telle structure de l'état de la technique, on appelle page physique de la mémoire un ensemble des cellules mémoires
2 connectées à une même ligne de mots WL;. Le secteur d'une mémoire est un ensemble de pages dont les lignes de source LS sont interconnectées et se trouvent toujours au même potentiel électrique.
Dans une telle mémoire, chaque cellule Cij, représentée sur la figure 2 par un transistor à grille flottante, peut contenir une information binaire, qui peut être modifiée par une opération de programmation pour mettre cette valeur à « 1 », qui consiste à piéger des charges électriques dans la grille flottante du transistor, ou par une opération d'effacement pour mettre cette valeur à « 0 », par extraction des charges de la grille flottante. A titre d'exemple, la programmation d'une telle cellule d'une mémoire FLASH selon la méthode appelée CHISEL, pour la dénomination anglo-saxonne de Channel Initiated Secondary Electron, propose de fixer le potentiel VD de son drain D relié à une ligne de bit à la valeur de 3,8 V, le potentiel de sa source VS à 0 V, et le potentiel Vs de son caisson à une valeur négative, par exemple -0.5 V, pour une température de fonctionnement de 25 °C. Ces conditions induisent un courant de programmation dans chaque cellule de 24 nA, soit un courant de 12 µA circulant dans une ligne de bit pour un secteur comprenant 512 cellules sur une ligne de bits (n=512). En remarque, cette méthode de programmation CHISEL repose sur l'augmentation de la tension entre le drain et le caisson de chaque cellule, ce qui est avantageux pour l'efficacité de la programmation mais ce qui induit aussi une augmentation d'un courant de fuite par ligne de bit, qui s'élève à 25 µA dans l'exemple numérique choisi : il en résulte un courant consommé total de 37 µA sur une ligne de bit, ce qui est important, et dépasse par exemple le maximum acceptable pour une implémentation au sein d'une carte à puce sans contact.
Ainsi, il existe un besoin d'une mémoire non volatile électriquement programmable qui permette de répondre à la double contrainte d'une forte densité et d'une faible consommation énergétique.
A cet effet, l'invention repose sur un procédé de programmation électrique d'au moins une partie d'un secteur d'une mémoire non volatile, caractérisé en ce qu'il comprend une étape consistant à générer un potentiel de programmation dans une ligne de bit liée à au moins deux cellules mémoires du même secteur dont les deux caissons sont distincts et portés à deux potentiels différents.
Le potentiel du caisson associé à une cellule à programmer peut être porté à une valeur négative, alors que le potentiel du caisson associé à une autre cellule est porté à une valeur supérieure ou égale à zéro. Le secteur peut être de type FLASH et le courant induit dans une ligne de bit pour une opération de programmation peut être inférieur ou égal à 35 µA. 15 L'invention porte aussi sur un secteur pour mémoire non volatile programmable électriquement, comprenant des cellules mémoires (Cij) connectées à des lignes de mot (WL;) et à des lignes de bits (BLi), chaque cellule consistant en au moins un transistor comprenant une grille G 20 connectée à une ligne de mot, un drain D connecté à une ligne de bit et une source S connectée à une ligne de source SL, et comprenant un caisson, caractérisé en ce qu'il comprend au moins deux caissons distincts et isolés entre eux comprenant chacun plusieurs cellules du secteur, pouvant prendre des potentiels différents, et en ce que le secteur comprend au moins une 25 ligne de bit reliée électriquement au drain D d'au moins deux cellules montées sur deux caissons distincts.
Le secteur pour mémoire peut comprendre une ligne de source unique à laquelle sont reliées toutes les sources S de toutes les cellules du secteur. 30 Le secteur pour mémoire peut être partagé en plusieurs caissons d'une ou plusieurs pages chacun, les lignes de bit étant continues et reliées à une cellule de chaque page.
Le secteur pour mémoire peut comprendre deux caissons ou un nombre de caisson supérieur ou égal à 3.
L'écartement formant l'isolation entre deux caissons peut être inférieur ou égal à 10 µm, ou inférieur ou égal à 5 µm, ou inférieur ou égal à 3 µm.
La mémoire non volatile programmable électriquement peut comprendre au moins un secteur pour mémoire tel que décrit précédemment.
Cette mémoire peut être de type FLASH.
La mémoire peut comprendre un dispositif de commande qui met en oeuvre le procédé de programmation électrique décrit précédemment.
L'invention porte aussi sur un dispositif électronique caractérisé en ce qu'il 20 comprend au moins une mémoire non volatile programmable électriquement telle que décrite ci-dessus.
Ce dispositif électronique peut être une carte à puce avec ou sans contact. 25 L'invention porte aussi sur un procédé de fabrication d'un secteur, caractérisé en ce qu'il comprend une étape de fabrication du secteur à partir d'au moins deux caissons distincts, ou une étape de séparation d'au moins un caisson par des caissons enterrés.
30 Ces objets, caractéristiques et avantages de la présente invention seront exposés en détail dans la description suivante d'un mode d'exécution 15 particulier fait à titre non-limitatif en relation avec les figures jointes parmi lesquelles :
La figure 1 représente schématiquement la structure d'une mémoire FLASH selon un état de la technique.
La figure 2 représente schématiquement un transistor d'une mémoire FLASH selon un état de la technique.
La figure 3 représente schématiquement la structure d'une mémoire FLASH selon un mode de réalisation de l'invention.
La figure 4 représente schématiquement l'évolution du courant par rapport à la tension entre le drain et le caisson dans un exemple d'implémentation de l'invention.
La figure 3 représente schématiquement un secteur d'une mémoire FLASH selon un mode de réalisation. Il se compose toujours de n X n cellules Cg organisées en lignes et colonnes, chacune se trouvant à l'intersection d'une ligne de mots WL; et d'une ligne de bit BLi. Chaque cellule Cg comprend un transistor à grille flottante ayant sa grille G connectée à la ligne de mot WL;, son drain D connecté à la ligne de bit BLi. Toutes les cellules ont leur source S connectée à la même ligne de source SL. A la différence du secteur de l'état de la technique représenté sur la figure 1, les cellules de ce secteur sont associées à deux caissons distincts, isolés électriquement, de sorte qu'ils peuvent être portés à deux potentiels VB1, VB2 différents. Dans ce mode de réalisation, chaque caisson comprend la moitié des cellules du secteur, par exemple 256 x 512 cellules chacun pour un secteur de 512 x 512 cellules au total. Pour obtenir l'isolation entre les deux caissons, un faible espacement suffit, par exemple inférieur ou égal à 10 µm, voire inférieur ou égal à 5 µm, voire même inférieur égal à 3 µm, selon le compromis souhaité entre la qualité de l'isolation électrique et la compacité du secteur mémoire. Chaque caisson comprend ainsi la moitié des pages du secteur mémoire. Chaque page est disposée intégralement sur un des deux caissons. Les lignes de bit restent continues et reliées au drain de toutes les cellules d'une colonne, incluant donc 256 cellules des premier et second caissons.
L'architecture décrite ci-dessus permet la mise en oeuvre d'un procédé avantageux de programmation du secteur mémoire. En effet, si on souhaite programmer des cellules liées au premier caisson, alors le potentiel DB1 du premier caisson est porté à une valeur négative, par exemple égale à -0,5 V, alors que le potentiel du second caisson reste à une valeur plus élevée, de préférence supérieure ou égale à 0 V. Ensuite, en agissant sur la ligne de bit concernée par les cellules à programmer, le potentiel de drain VD est porté à la valeur de programmation, par exemple de 3,8 V en reprenant les valeurs numériques citées en rapport avec l'état de la technique. Ainsi, il apparaît que toutes les cellules liées au premier caisson sont positionnées dans la configuration électrique telle qu'explicitée dans l'exemple en référence avec la figure 2, qui permet leur programmation efficace, selon la méthode CHISEL. En revanche, toutes les cellules liées au second caisson mais reliées à la même ligne de bit qui participe à la programmation des cellules du premier caisson, sont dans des conditions électriques différentes.
En résumé, et pour illustrer l'effet technique obtenu par une telle approche, on reprend les valeurs numériques utilisées précédemment. Chaque cellule de la ligne de bit concernée associée au premier caisson est traversée par un courant de 24 nA. En revanche, si le potentiel VB2 du second caisson est égal à zéro, le courant traversé par ses cellules est réduit à 3 nA. En remarque, la figure 4 illustre par la courbe 1 la variation du courant en fonction de la tension au sein d'un transistor. Les cellules du premier caisson se trouvent au point P1 de cette courbe alors que les cellules du second caisson se trouvent au point P2. Il en ressort que le courant total consommé par les transistors de la ligne de bit concernée s'élève à : 256 x 24 + 256 x 3 = 7 µA. En ajoutant un courant de fuite toujours égal à 25 µA, il en résulte que le courant total consommé par cette opération de programmation dans une ligne de bit s'élève à 32 µA, ce qui est significativement inférieur aux 37 µA calculés précédemment avec la solution de l'état de la technique.
Naturellement, les valeurs numériques mentionnées ci-dessus le sont à titre d'exemple. L'effet technique de réduction de consommation d'énergie serait obtenu pour toute autre valeur, dès lors que les deux caissons sont positionnés à des potentiels différents, le caisson non concerné par l'opération prenant une valeur supérieure à l'autre caisson. De préférence, le caisson en cours de programmation prendra un potentiel négatif alors qu'un autre caisson aura un potentiel supérieur ou égal à zéro. D'autre part, d'autres implémentations que celle représentée par la figure 3 sont naturellement envisageables, par exemple en partageant le secteur en trois ou plus de trois caissons distincts. Chaque caisson peut de plus comprendre des nombres égaux ou différents de cellules et un secteur selon cette architecture peut comprendre tout autre nombre de cellules.
Finalement, il est avantageux d'utiliser plusieurs secteurs tels que présentés ci-dessus pour former une mémoire complète. De manière optimale, tous les secteurs d'une mémoire non volatile se présenteront donc selon cette architecture. De plus, une telle mémoire comprend aussi un dispositif de commande qui met en oeuvre le procédé de programmation électrique avantageux explicité ci-dessus.
Le fait d'atteindre une réduction de consommation tout en conservant une 30 compacité de mémoire très élevée, dans une mémoire FLASH telle que décrite ci-dessus, permet une implémentation très avantageuse au sein d'une carte à puce, et notamment au sein d'une carte à puce sans contact.
En remarque, l'architecture a été décrite dans le cadre d'une mémoire programmable électriquement de type flash mais elle peut naturellement être reprise dans tout autre type de mémoire programmable électriquement, particulièrement dans toute mémoire dont la consommation est importante et qu'il est intéressant de réduire, notamment les mémoires dont la programmation se fait par électrons chauds. Dans tous les cas, elle a pour effet de réduire la consommation d'énergie nécessaire à une opération de programmation.
Enfin, un procédé de fabrication d'un secteur mémoire selon l'architecture décrite précédemment comprend une étape de fabrication à partir d'au moins deux caissons distincts, ou une étape de séparation d'au moins un caisson par des caissons enterrés, selon une méthode connue par sa dénomination anglo-saxonne de « Triple well ».20

Claims (14)

  1. REVENDICATIONS: 1. Procédé de programmation électrique d'au moins une partie d'un secteur d'une mémoire non volatile, caractérisé en ce qu'il comprend une étape consistant à générer un potentiel de programmation dans une ligne de bit liée à au moins deux cellules mémoires du même secteur liées à deux caissons distincts portés à deux potentiels différents.
  2. 2. Procédé de programmation électrique selon la revendication précédente, caractérisé en ce que le potentiel du caisson associé à une cellule à programmer est porté à une valeur négative, alors que le potentiel du caisson associé à une autre cellule est porté à une valeur supérieure ou égale à zéro.
  3. 3. Procédé de programmation électrique selon l'une des revendications précédentes, caractérisé en ce que le secteur est de type FLASH et en ce que le courant induit dans une ligne de bit pour une opération de programmation est inférieur ou égal à 35 µA.
  4. 4. Secteur pour mémoire non volatile programmable électriquement, comprenant des cellules mémoires (Cij) connectées à des lignes de mot (WL;) et à des lignes de bits (BLi), chaque cellule consistant en au moins un transistor comprenant une grille G connectée à une ligne de mot, un drain D connecté à une ligne de bit et une source S connectée à une ligne de source SL, et étant formée sur un caisson, caractérisé en ce qu'il comprend au moins deux caissons distincts et isolés entre eux liés chacun à plusieurs cellules du secteur, pouvant prendre des potentiels différents, et en ce que le secteur comprend au moins une ligne de bit reliée électriquement au drain D d'au moins deux cellules liées à deux caissons distincts.
  5. 5. Secteur pour mémoire selon la revendication précédente, caractérisé en ce qu'il comprend une ligne de source unique à laquelle sont reliées toutes les sources S de toutes les cellules du secteur.
  6. 6. Secteur pour mémoire selon la revendication 4 ou 5, caractérisé en ce qu'il est partagé en plusieurs caissons d'une ou plusieurs pages chacun, les lignes de bit étant continues et reliées à une cellule de chaque page. 10
  7. 7. Secteur pour mémoire selon l'une des revendications 4 à 6, caractérisé en ce qu'il comprend deux caissons ou un nombre de caisson supérieur ou égal à 3. 15
  8. 8. Secteur pour mémoire selon l'une des revendications 4 à 7, caractérisé en ce que l'écartement formant l'isolation entre deux caissons est inférieur ou égal à 10 µm, ou inférieur ou égal à 5 µm, ou inférieur ou égal à 3 µm. 20
  9. 9. Mémoire non volatile programmable électriquement, caractérisée en ce qu'elle comprend au moins un secteur pour mémoire selon l'une des revendications 4 à 8.
  10. 10. Mémoire selon la revendication précédente, caractérisée en ce qu'elle 25 est de type FLASH.
  11. 11. Mémoire selon la revendication 9 ou 10, caractérisée en ce qu'elle comprend un dispositif de commande qui met en oeuvre le procédé de programmation électrique selon l'une des revendications 1 à 3. 30
  12. 12. Dispositif électronique caractérisé en ce qu'il comprend au moins une mémoire non volatile programmable électriquement selon l'une des revendications 9 à 11.
  13. 13. Dispositif électronique selon la revendication précédente, caractérisé en ce qu'il est une carte à puce avec ou sans contact.
  14. 14. Procédé de fabrication d'un secteur selon l'une des revendications 1 à 3, caractérisé en ce qu'il comprend une étape de fabrication du secteur à partir d'au moins deux caissons distincts, ou une étape de séparation d'au moins un caisson par des caissons enterrés.15
FR1154499A 2011-05-24 2011-05-24 Reduction du courant de programmation des matrices memoires Expired - Fee Related FR2975813B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1154499A FR2975813B1 (fr) 2011-05-24 2011-05-24 Reduction du courant de programmation des matrices memoires
US13/480,145 US8995190B2 (en) 2011-05-24 2012-05-24 Reducing the programming current for memory matrices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1154499A FR2975813B1 (fr) 2011-05-24 2011-05-24 Reduction du courant de programmation des matrices memoires

Publications (2)

Publication Number Publication Date
FR2975813A1 true FR2975813A1 (fr) 2012-11-30
FR2975813B1 FR2975813B1 (fr) 2014-04-11

Family

ID=44550981

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1154499A Expired - Fee Related FR2975813B1 (fr) 2011-05-24 2011-05-24 Reduction du courant de programmation des matrices memoires

Country Status (2)

Country Link
US (1) US8995190B2 (fr)
FR (1) FR2975813B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5853853B2 (ja) * 2012-05-09 2016-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその駆動方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801994A (en) * 1997-08-15 1998-09-01 Programmable Microelectronics Corporation Non-volatile memory array architecture
US6091632A (en) * 1997-06-13 2000-07-18 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device having a plurality of blocks of memory cell transistors formed on respective wells isolated from each other

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69428516T2 (de) * 1994-03-28 2002-05-08 St Microelectronics Srl Flash-EEPROM-Speicher-Matrix und Verfahren zur Vorspannung
JP3601612B2 (ja) * 1994-09-22 2004-12-15 富士通株式会社 半導体装置及びその製造方法
EP1105837B1 (fr) * 1998-08-10 2003-04-09 Hans-Diedrich Kreft Carte a puce a securite accrue
US20010013610A1 (en) * 1999-08-02 2001-08-16 Min-Hwa Chi Vertical bipolar transistor based on gate induced drain leakage current
US6307781B1 (en) * 1999-09-30 2001-10-23 Infineon Technologies Aktiengesellschaft Two transistor flash memory cell
JP3775963B2 (ja) * 2000-02-02 2006-05-17 シャープ株式会社 不揮発性半導体メモリ装置の消去方式
KR20040068552A (ko) * 2001-11-27 2004-07-31 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스
US6921946B2 (en) * 2002-12-16 2005-07-26 Koninklijke Philips Electronics N.V. Test structure for electrical well-to-well overlay
KR100598107B1 (ko) * 2004-09-21 2006-07-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성 방법
US7151697B2 (en) * 2004-11-30 2006-12-19 Infineon Technologies Ag Non-volatile semiconductor memory
US7940572B2 (en) * 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
KR101017757B1 (ko) * 2008-09-10 2011-02-28 한양대학교 산학협력단 공통 피웰을 이용하는 낸드 플래시 메모리 및 이의 동작방법
KR20100080244A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 플래시메모리 소자 및 그 제조방법
JP2012533140A (ja) * 2009-07-10 2012-12-20 アプルス フラッシュ テクノロジー アイエヌシー 新たな高速高密度ｎａｎｄベース２ｔ−ｎｏｒフラッシュメモリ設計
KR101604631B1 (ko) * 2009-07-21 2016-03-18 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091632A (en) * 1997-06-13 2000-07-18 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device having a plurality of blocks of memory cell transistors formed on respective wells isolated from each other
US5801994A (en) * 1997-08-15 1998-09-01 Programmable Microelectronics Corporation Non-volatile memory array architecture

Also Published As

Publication number Publication date
US20120320681A1 (en) 2012-12-20
US8995190B2 (en) 2015-03-31
FR2975813B1 (fr) 2014-04-11

Similar Documents

Publication Publication Date Title
US8559223B2 (en) Fusion memory
US11508728B2 (en) Semiconductor memory device, method of driving the same and method of fabricating the same
TWI378448B (en) A new method to improve the write speed for memory products
KR20190018548A (ko) 복수의 선택 게이트 및 상이한 바이어스 조건을 포함하는 메모리 디바이스
CN102194507B (zh) 用于存储器的纳米灵敏放大器
US9437304B2 (en) Memory devices and programming memory arrays thereof
US9007823B2 (en) Semiconductor device
TW201212168A (en) Memory architecture of 3D array with diode in memory string
FR2726935A1 (fr) Dispositif a memoire non-volatile electriquement effacable et procede de realisation d'un tel dispositif
JPH0513776A (ja) 半導体記憶装置
TW201232547A (en) Architecture for 3D memory array
TWI220254B (en) CG-WL voltage boosting scheme for twin MONOS
FR2987696A1 (fr) Procede de lecture ecriture de cellules memoire non volatiles
EP3667667A1 (fr) Memoire ram realisee sous la forme d'un circuit integre 3d
KR100786428B1 (ko) 강유전성 메모리 장치
FR3071355B1 (fr) Cellule-memoire eeprom compacte
US9177637B1 (en) Wide voltage range high performance sense amplifier
EP2365487A2 (fr) Nano-amplificateur de lecture pour une mémoire
FR2975813A1 (fr) Reduction du courant de programmation des matrices memoires
EP3373303A1 (fr) Verrou memoire tfet sans rafraichissement
FR3059458A1 (fr) Dispositif compact de memoire non volatile du type a piegeages de charge dans une interface dielectrique
EP1863035B1 (fr) Mémoire EEPROM ayant une résistance contre le claquage de transistors améliorée
FR2982700A1 (fr) Amplificateur de lecture avec transistors de precharge et de decodage a grille double
US7773425B2 (en) Nonvolatile semiconductor memory, method for reading the same, and microprocessor
FR2978294A1 (fr) Procede de fabrication d'un transistor a nanocristaux

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150130