FR2973128A1

FR2973128A1 - Source de courant de polarisation pour amplificateur operationnel utilisant des paires differentielles cmos

Info

Publication number: FR2973128A1
Application number: FR1152336A
Authority: FR
Inventors: Laurent Dulau; Raymond Ribas
Original assignee: Altis Semiconductor SNC
Current assignee: X Fab France SAS
Priority date: 2011-03-22
Filing date: 2011-03-22
Publication date: 2012-09-28
Anticipated expiration: 2031-03-22
Also published as: FR2973128B1

Abstract

L'invention concerne une source de courant de polarisation (100) pour polariser une paire différentielle de transistors CMOS (210, 211), permettant l'obtention d'un rapport g /C constant. Selon l'invention, la source de courant comprend :une première paire de transistors CMOS (110, 111) d'un premier type connectés en parallèle respectivement entre un premier point (A) et un deuxième point (D) et la masse, choisis avec des coefficients géométriques proportionnels d'un facteur K; une deuxième paire de transistors CMOS (112, 113) d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point (C) et le deuxième point (D) et une source de tension (VDD), et montés de sorte que leurs grilles soient reliées au deuxième point (D) ; un circuit à capacité commutée (114, 115, 116) connecté entre le premier point (A) et le troisième point (C). La grille du transistor de la première paire connecté entre le premier point (A) et la masse est connectée au troisième point (C), et la grille du transistor de la première paire connecté entre le deuxième point (D) et la masse est connectée au premier point (A).

Description

SOURCE DE COURANT DE POLARISATION POUR AMPLIFICATEUR OPERATIONNEL UTILISANT DES PAIRES DIFFERENTIELLES CMOS La présente invention concerne la polarisation des amplificateurs 5 opérationnels de circuits à capacité commutée, ou plus généralement de tout circuit utilisant des paires différentielles NMOS ou PMOS.

Dans ce type de circuits, l'amplificateur opérationnel ou le circuit à paires différentielles est classiquement associé à un circuit de polarisation, typiquement une source de courant à capacité commutée, délivrant un courant

10 fonction de la fréquence d'horloge commandant la commutation. Cela permet d'adapter la consommation de l'amplificateur opérationnel ou du circuit à paires différentielles au strict nécessaire : ainsi, la consommation décroît lorsque la fréquence d'horloge décroît et la consommation augmente lorsque la fréquence d'horloge augmente.

15 Le circuit de polarisation doit garantir que certaines caractéristiques de l'amplificateur opérationnel, en particulier la bande passante, restent constantes malgré les variations de température et les dispersions technologiques.

On s'intéresse dans la suite uniquement aux circuits de polarisation 20 permettant de garantir un rapport constant de la transconductance gm de l'amplificateur opérationnel et de la capacité de charge CL du circuit à capacité commutée, et par suite une bande passante également sensiblement

constante. En effet, on peut montrer que la bande passante est liée au rapport précédent par la relation

25 co =27GFT=g! CL La figure 1 illustre un premier mode de réalisation connu d'un circuit de polarisation 100 pour amplificateur opérationnel permettant d'obtenir un rapport gm/CL insensible aux variations de température et aux dispersions technologiques. Ce circuit est par exemple décrit par B. Ravazi dans le 30 document intitulé « Design of Analog CMOS integrated circuits » (Mc Graw Hill, pages 392-393, Ed. 2001). Le circuit de polarisation 100 comporte une première paire de transistors NMOS 110 et 111, connectés respectivement entre deux points A et D et une masse. Le transistor 110 est monté en transdiode, c'est-à-dire que son électrode de grille est reliée électriquement à son électrode de drain. Les grilles des transistors 110 et 111 sont interconnectées de manière à obtenir un miroir de courant. Les deux transistors NMOS 110 et 111 sont de même technologie, mais sont choisis, comme indiqué sur la figure 1, de sorte que le coefficient géométrique du transistor 111, correspondant au rapport de la largeur du canal et de la longueur du canal, soit un entier K fois plus important que le coefficient géométrique du transistor 110.

Le circuit de polarisation 100 comporte également une deuxième paire de transistors PMOS 112 et 113, connectés respectivement entre les deux points A et D et une source de tension positive VDD. Ici, c'est le transistor 113 qui est monté en diode, et les grilles des deux transistors 112 et 113 sont également interconnectées de manière à obtenir un miroir de courant. Les transistors PMOS 112 et 113 sont de même technologie et possèdent le même coefficient géométrique W/L.

Le circuit de polarisation comporte enfin un circuit à capacité commutée, ici de type série, connecté entre la source du transistor 111 et la masse. Le circuit à capacité commutée comporte un condensateur 114 de valeur Cs et deux moyens interrupteurs 115, 116 connectés en série, respectivement en parallèle, avec le condensateur 114, et commandés par deux signaux d'horloge S1, respectivement S2, sans recouvrement et de même fréquenceFs. Le circuit à capacité commutée développe ainsi une résistance équivalente Rea donnée par la relation : Req = Cs xF ( 1) s

En fonctionnement, le courant I entre le drain du transistor 111 et la masse est donné par la relation : I = VGS1 - VGS2 Rs Soit, en considérant que les deux transistors 110 et 111 ont la même 30 tension de seuil : L / Avec un tel circuit, on peut montrer que la transconductance gm est donnée par la relation : 2 ( 1 gm= x 1- (2) RS Ainsi, en combinant les relations (1) et (2) ci-dessus, on obtient un rapport transconductance sur capacité constant égal à gm = 2CsFs x " 1 l - CL CL / Néanmoins, compte tenu de l'hypothèse faite sur les tensions de seuil des transistors 110 et 111, le circuit de polarisation 100 décrit ci-dessus ne

fonctionne correctement que pour des transistors NMOS du type isolé, obtenus par exemple en technologie à triple puits (« triple-well » en terminologie anglo-saxonne). Dans les technologies CMOS standards, les transistors sont de type non isolé, et le circuit de polarisation 100 présente une imprécision dépendante de l'effet substrat.

La technologie à triple puits est cependant plus coûteuse et requiert plus d'étapes de fabrication. En outre, les transistors NMOS de type isolé ont un encombrement plus important que les transistors de type non isolé. Pour pallier au problème de l'effet substrat, le document US 6, 407,

623 propose un autre type de circuit de polarisation dans lequel le circuit à capacité commutée est placé non plus entre la source du transistor NMOS 111 et la masse, mais entre les grilles des transistors NMOS 110 et 111 et la masse.

La source de courant ainsi obtenue permet toujours d'obtenir un rapport constant de transconductance sur capacité, à ceci près qu'elle est cette fois-ci indépendante de l'effet substrat. En effet, les sources des transistors NMOS étant dans ce cas reliées au même potentiel, les variations de tension de seuil pouvant résulter de l'effet substrat se compensent. Il en I= µnCox X 2 1 w.\ X 2 Rs 1 2 f/ ( x 1 résulte que ce circuit de polarisation fonctionne aussi bien avec des transistors réalisés en technologie CMOS standard qu'avec des transistors en technologie à triple puits. Néanmoins, pour générer effectivement un courant de polarisation, le circuit de polarisation proposé dans le document US 6 407 623 doit nécessairement comporter des moyens additionnels permettant d'appliquer une tension aux bornes du circuit à capacité commutée. Ces moyens additionnels sont typiquement constitués de deux transistors NMOS parfaitement appariés, montés en miroir de courant, et de deux transistors PMOS également parfaitement appariés. Il en résulte un circuit de polarisation plus consommateur en courant, d'un facteur d'environ 2, que le circuit de polarisation présenté à la figure 1.

La présente invention a pour but de pallier les inconvénients des solutions précédentes en proposant une source de courant de polarisation permettant l'obtention d'un rapport transconductance sur capacité de charge constant, à consommation améliorée, et qui soit insensible à l'effet substrat. Pour ce faire, la présente invention a pour objet une source de courant de polarisation pour polariser une paire différentielle de transistors CMOS, caractérisée en ce qu'elle comprend - une première paire de transistors CMOS d'un premier type connectés en parallèle respectivement entre un premier point et un deuxième point et la masse, et choisis de sorte que le coefficient géométrique du transistor de la première paire connecté entre le deuxième point et la masse soit un entier K fois plus important que le coefficient géométrique du transistor de la première paire connecté entre le premier point et la masse ; - une deuxième paire de transistors CMOS d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point et le deuxième point et une source de tension, et montés de sorte que leurs grilles soient reliées au deuxième point; - un circuit à capacité commutée comprenant un condensateur et deux moyens interrupteurs commandés par deux signaux d'horloge sans recouvrement et de même fréquence Fs, ledit circuit à capacité commutée étant connecté entre le premier point et le troisième point, en ce que la grille du transistor de la première paire connecté entre le premier point et la masse est connectée au troisième point, et en ce que la 5 grille du transistor de la première paire connecté entre le deuxième point et la masse est connectée au premier point.

L'invention et les avantages qu'elle procure seront mieux compris au vu de la description suivante, faite en référence aux figures annexées, dans 10 lesquelles : - la figure 1, déjà décrite ci-avant, représente une source de courant connue adaptée pour la polarisation d'un amplificateur opérationnel utilisant une paire différentielle CMOS ; - la figure 2 illustre l'association d'un amplificateur opérationnel et 15 d'une source de courant de polarisation selon un premier mode de réalisation possible de l'invention ; - la figure 3 illustre un second mode de réalisation possible de la source de courant de polarisation selon l'invention. La figure 2 illustre un amplificateur opérationnel 200 associé à une 20 source de courant de polarisation 100 selon un premier mode de réalisation possible conforme à l'invention. L'amplificateur opérationnel 200 est ici, à titre d'exemple, à paire différentielle NMOS, mais on comprendra que l'invention peut également être appliquée pour la polarisation d'un amplificateur opérationnel à paire différentielle PMOS. 25 L'amplificateur opérationnel 200 comprend ici classiquement une paire différentielle de transistors NMOS 210 et 211, et une paire de transistors PMOS 212 et 213, en parallèle entre une source de tension positive VDD et un point F. Les grilles des transistors NMOS 210 et 211 sont connectées à deux niveaux de tension d'entrée, respectivement V1 et V2. Les transistors PMOS 30 212 et 213 sont montés en charge active. Les drains des transistors 211 et 213 sont reliés entre eux ainsi qu'à une sortie 214. L'amplificateur opérationnel 200 délivre sur la sortie 214 une valeur amplifiée de la différence entre les signaux d'entrée V1 et V2 à une charge externe de capacité équivalente CL . La source de courant de polarisation 100 délivre un courant de polarisation à l'amplificateur opérationnel 200 par l'intermédiaire du miroir de courant formé par le transistor NMOS 118 et le transistor NMOS 215 dont le drain est connecté au point F et aux sources des transistors 210 et 211 de la paire différentielle NMOS, et la source est connectée à la masse. Dans la source de courant de polarisation 100, on retrouve la première paire précédemment décrite de transistors NMOS 110 et 111, connectés en parallèle respectivement entre deux points A et D et la masse. Les deux transistors NMOS 110 et 111 sont de même type mais sont choisis de sorte que le coefficient géométrique du transistor 111 soit un entier K fois plus important que le coefficient géométrique du transistor 110. En pratique, le transistor 111 pourra être réalisé en utilisant K transistors 110 en parallèle. En conséquence, les transistors 110 et 111 sont parcourus par le même courant, mais ont des tensions grille-source différentes, reliées par la relation : (VGSI -VT)2 =K(VGS2 -VT)2 dans laquelle VGSI est la tension grille- source du transistor 110, VGS2 est la tension grille-source du transistor 111, et VT est la tension de seuil des transistors 110, 111.

A la différence du circuit de polarisation de la figure 1, et conformément à l'invention, les transistors PMOS 112 et 113 de la deuxième paire sont connectés en parallèle entre respectivement un point C et le point D et la source VDD, avec les grilles des deux transistors PMOS 112 et 113 reliées au point D. En outre, le circuit à capacité commutée comprenant le condensateur 114 et les deux moyens interrupteurs 115, 116 avec leur signaux d'horloge S1, S2 associés, est connecté entre les points A et C. Enfin, le transistor 110 n'est pas monté en transdiode comme dans le cas de la figure 1, mais connecté de sorte que sa grille soit reliée au point C, et le transistor 111 est monté de sorte que sa grille soit reliée au point A.

Chaque grille de la première paire de transistors NMOS 110 et 111 se retrouve ainsi connectée à l'une des bornes du circuit à capacité commutée.

Le courant généré est recopié grâce à une branche supplémentaire comprenant un transistor PMOS 117 monté en miroir de courant avec le transistor 113, et un transistor NMOS 118 monté en miroir de courant avec le transistor NMOS 215.

Des condensateurs de découplage (non représentés) peuvent avantageusement être prévus entre respectivement chacun des point A, C et D et la masse, pour éliminer ainsi les composantes hautes fréquences résultant de la commutation des moyens interrupteurs.

Tout comme dans les deux circuits de polarisations connus décrits en introduction, on obtient, avec la source de courant de polarisation 100 de la figure 2, un rapport transconductance sur capacité constant égal à g», = 2CsFs x(1 1 - CL CL En revanche, contrairement au circuit de polarisation de la figure 1, ce rapport est en outre insensible à l'effet substrat du fait que les sources et substrats des deux transistors NMOS 110 et 111 sont ici reliées au même potentiel, en l'occurrence la masse. Ainsi, les performances du circuit sont garanties, que les transistors utilisés soient en technologie standard (sans triple puits) ou en technologie à triple puits.

De plus, à la différence du circuit de polarisation décrit dans le document US 6, 407, 623, il n'est pas nécessaire ici de générer un courant supplémentaire circulant dans la résistance équivalente. La consommation du circuit de polarisation selon l'invention est ainsi équivalente à celle du circuit de polarisation de la figure 1.

Le circuit à capacité commutée de la figure 2 est un circuit de type série, dans lequel les deux moyens interrupteurs 115, 116 sont connectés en série entre le point C et le point A, et par conséquent entre les deux drains des transistors NMOS 110 et PMOS 112, et entre les grilles des deux transistors NMOS 110 et 111, et le condensateur 114 est connecté en parallèle sur les moyens interrupteur 116.

La figure 3 illustre une variante de l'invention dans laquelle le circuit à capacité commutée est un circuit de type parallèle. Ici, les deux moyens interrupteurs 115, 116 sont connectés en série entre le A et le point C, et le condensateur 114 est connecté entre les deux moyens interrupteurs 115, 116 et la masse. Le circuit à capacité commutée développe une résistance équivalente identique à celle du circuit de la figure 2.

Claims

REVENDICATIONS1. Source de courant de polarisation (100) pour polariser une paire différentielle de transistors CMOS (210, 211), caractérisée en ce qu'elle comprend : une première paire de transistors CMOS (110, 111) d'un premier type connectés en parallèle respectivement entre un premier point (A) et un deuxième point (D) et la masse, et choisis de sorte que le coefficient géométrique du transistor (111) de la première paire connecté entre le deuxième point (D) et la masse soit un entier K fois plus important que le coefficient géométrique du transistor (110) de la première paire connecté entre le premier point (A) et la masse ; une deuxième paire de transistors CMOS (112, 113) d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point (C) et le deuxième point (D) et une source de tension (VDD), et montés de sorte que leurs grilles soient reliées au deuxième point (D) ; un circuit à capacité commutée (114, 115, 116) comprenant un condensateur (114) et deux moyens interrupteurs (115, 116) commandés par deux signaux d'horloge (S1,S2) sans recouvrement et de même fréquence Fs, ledit circuit à capacité commutée étant connecté entre le premier point (A) et le troisième point (C), en ce que la grille du transistor de la première paire connecté entre le premier point (A) et la masse est connectée au troisième point (C), et en ce que la grille du transistor de la première paire connecté entre le deuxième point (D) et la masse est connectée au premier point (A).
2. Source de courant de polarisation (100) selon la revendication 1, caractérisée en ce que le circuit à capacité commutée (114, 115, 116) est de type série, avec les deux moyens interrupteurs (115, 116) connectés en série entre le premier point (A) et le troisième point (C),et le condensateur (114) connecté en parallèle sur l'un des deux moyens interrupteurs (115, 116).
3. Source de courant de polarisation (100) selon la revendication 1, caractérisée en ce que le circuit à capacité commutée (114, 115, 116) est de type parallèle avec les deux moyens interrupteurs (115, 116) connectés en série entre le premier point (A) et le troisième point (C), et le condensateur (114) connecté entre les deux moyens interrupteurs (115, 116) et la masse.
4. Source de courant de polarisation (100) selon l'une quelconque des revendications précédentes, caractérisée en ce que les transistors CMOS (110, 111) de la première paire sont de type NMOS, et les transistors CMOS (112, 113) de la deuxième paire sont de type PMOS.