FR2965395A1 - Procédé de fabrication d'un substrat comprenant des ilots métalliques organises - Google Patents

Procédé de fabrication d'un substrat comprenant des ilots métalliques organises Download PDF

Info

Publication number
FR2965395A1
FR2965395A1 FR1057685A FR1057685A FR2965395A1 FR 2965395 A1 FR2965395 A1 FR 2965395A1 FR 1057685 A FR1057685 A FR 1057685A FR 1057685 A FR1057685 A FR 1057685A FR 2965395 A1 FR2965395 A1 FR 2965395A1
Authority
FR
France
Prior art keywords
metal
layer
low temperature
silicide
organized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1057685A
Other languages
English (en)
Other versions
FR2965395B1 (fr
Inventor
Roland Madar
Bernard Chenevier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR1057685A priority Critical patent/FR2965395B1/fr
Priority to PCT/FR2011/052210 priority patent/WO2012038671A2/fr
Publication of FR2965395A1 publication Critical patent/FR2965395A1/fr
Application granted granted Critical
Publication of FR2965395B1 publication Critical patent/FR2965395B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/70Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of the iron group metals or copper
    • B01J23/74Iron group metals
    • B01J23/755Nickel
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/02Impregnation, coating or precipitation
    • B01J37/0215Coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/34Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation
    • B01J37/349Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation making use of flames, plasmas or lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Compounds (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un substrat comprenant des îlots organisés d'un métal tel que Ni, Pt, Ir, Pd, adaptés à la croissance contrôlée de nanofils/nanotubes, comprenant les étapes suivantes : former une couche du métal sur une face supérieure apparente de silicium ; procéder à un recuit pour transformer complètement la couche de métal en une couche de siliciure de ce métal ; soumettre la face supérieure à un plasma d'oxygène à basse température pour former un oxy-siliciure du métal ; et soumettre la face supérieure à un plasma d'hydrogène à basse température, d'où il résulte que l'on obtient des grains du métal dans une couche d'oxyde de silicium.

Description

B10393 - 03568-01 1 PROCÉDÉ DE FABRICATION D'UN SUBSTRAT COMPRENANT DES ÎLOTS MÉTALLIQUES ORGANISÉS
Domaine de l'invention La présente invention concerne un procédé de fabrication d'un substrat comprenant des îlots organisés d'un métal noble tel que le nickel, le platine, l'iridium ou le palladium, adapté à la croissance catalytique de nanostructures. Exposé de l'art antérieur Il est connu qu'il est possible de faire croître des nanostructures telles que des nanofils, des nanotubes, des grains de diamants, à partir de la surface d'un substrat comprenant des catalyseurs métalliques dispersés. Ainsi, parmi les catalyseurs de croissance de nanofils de silicium, on a proposé d'utiliser des nanograins d'or obtenus par dépôt suivi d'une étape de démouillage. Toutefois, ce procédé, bien que donnant de bons résultats, présente l'inconvénient d'être incompatible avec les techniques développées par ailleurs en microélectronique sur silicium, notamment dans ce qu'il est convenu d'appeler les technologies CMOS utilisées pour la réalisation de mémoires et de circuits logiques. En effet, l'or se diffuse très rapidement dans le silicium et perturbe tout composant qui pourrait y être formé.
B10393 - 03568-01
2 On a donc proposé d'utiliser comme catalyseurs de croissance des nanograins d'un métal tel que le nickel, le platine, l'iridium ou le palladium. Toutefois, on n'a pas développé de technique efficace pour former sur la surface d'un substrat de silicium des grains dispersés de tels métaux de façon simple, organisée et compatible avec les technologies actuellement utilisées dans la fabrication des dispositifs CMOS. Cette compatibilité est particulièrement souhaitable, d'une part, parce que de façon générale les procédés CMOS sont bien maîtrisés, d'autre part, parce qu'il peut être souhaitable de former des nanostructures à des endroits précis sur des substrats dans lesquels sont incorporés par ailleurs des composants électroniques de type CMOS.
Résumé Un objet d'un mode de réalisation de la présente invention est de prévoir un procédé de formation organisée de grains dispersés d'un métal tel que Ni, Pt, Pd, Ir sur un substrat de silicium.
Ainsi, un mode de réalisation de la présente invention prévoit un procédé de fabrication d'un substrat comprenant des îlots organisés d'un métal tel que Ni, Pt, Ir, Pd, adaptés à la croissance contrôlée de nanofils/nanotubes, comprenant les étapes suivantes : former une couche du métal sur une face supérieure apparente de silicium ; procéder à un recuit pour transformer complètement la couche de métal en une couche de siliciure de ce métal ; soumettre la face supérieure à un plasma d'oxygène à basse température pour former un oxy-siliciure du métal ; et soumettre la face supérieure à un plasma d'hydrogène à basse température, d'où il résulte que l'on obtient des grains du métal dans une couche d'oxyde de silicium. Selon un mode de réalisation de la présente invention, 35 le métal est du nickel et le siliciure est du NiSi.
B10393 - 03568-01
3 Selon un mode de réalisation de la présente invention, les températures de la face supérieure de la plaquette dans les plasmas d'oxygène et d'hydrogène sont maintenues dans une plage de 140 à 200°C.
Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1A à 1D mentionnent les principales étapes d'un exemple d'un procédé selon un mode de réalisation de la présente invention ; et les figures 2A à 2D représentent schématiquement des produits obtenus aux diverses étapes du procédé des figures 1A à 1D (comme cela est habituel dans la représentation des circuits intégrés, ces figures ne sont pas tracées à l'échelle). Description détaillée A l'étape illustrée en figures 1A et 2A, on procède à un dépôt de nickel sur une plaquette de silicium. Il s'agit là d'une étape couramment utilisée par exemple pour la formation de contacts de drain et de source de transistors MOS. A l'étape illustrée en figures 1B et 2B, on procède à un recuit pour obtenir une couche de NiSi. Ce recuit est effectué dans une plage de 500 à 600°C pour éviter la formation de Ni2Si si le recuit est effectué à une température trop basse ou la formation de NiSi2 si le recuit est effectué à une température trop élevée. Il s'agit là également d'une étape classique dans la formation de contacts de drain/source de transistors MOS.
A l'étape illustrée en figures 1C et 2C, on dispose la plaquette de silicium revêtue de NiSi dans un réacteur à plasma d'oxygène à basse température (par exemple dans une plage de températures de 140 à 200°C) pour éviter toute diffusion du silicium du substrat vers la surface. La couche de NiSi se transforme alors en une couche de Ni-Si-0 amorphe. De B10393 - 03568-01
4 préférence, avant cette étape, on aura procédé à un nettoyage de la plaquette sous un plasma d'hydrogène. De tels réacteurs RF fonctionnant à basse température sont bien connus. On pourra par exemple utiliser des réacteurs dans lesquels le plasma RF produit une auto-polarisation du substrat et dans lesquels le suscepteur sur lequel est posé le substrat est refroidi à basse température, par exemple par circulation d'eau à température ambiante (20 à 25°C). A l'étape illustrée en figures 1D et 2D, de préférence dans le même réacteur pour éviter toute pollution, on soumet la plaquette à un plasma RF d'hydrogène, à nouveau dans une plage de température basse de l'ordre de 140 à 200°C. On note alors que la couche de Ni-Si-0 se transforme en une couche de SiO2 dans laquelle sont présents des grains de nickel régulièrement dispersés. De préférence, le procédé est mis en oeuvre alors que la couche de nickel initiale a une épaisseur de 4 à 10 }gym, épaisseur qui est de l'ordre de la taille des grains de nickel qui se forment. Ainsi, au moins la partie supérieure des grains affleure à la surface de la couche de SiO2 formée. Cette structure constitue un bon point de départ pour former des nanotubes de carbone, des nanofils d'un semi-conducteur du groupe IV tel que Si ou Ge, et même des grains de diamant.
Bien entendu la présente invention est susceptible de diverses variantes en ce qui concerne les plages de température, du moment que l'on se place dans des conditions propres à obtenir les produits indiqués ci-dessus lors des étapes successives de réalisation.
La présente invention s'applique également à des métaux tels que le palladium, le platine et l'iridium. Dans ce cas, les siliciures de ces métaux formés entre 500 et 700°C sont : Pd2Si, PtSi et IrSi3. Par ailleurs, on a indiqué que le nickel à la première 35 étape du procédé est déposé sur une plaquette de silicium. Il B10393 - 03568-01
pourra être déposé sur toute la surface d'une plaquette de silicium, ou mieux encore sur des régions localisées de cette plaquette définies au préalable. Il pourra également être déposé sur toute la surface ou une région d'une couche mince de 5 silicium déposée sur un isolant. Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive.

Claims (3)

  1. REVENDICATIONS1. Procédé de fabrication d'un substrat comprenant des îlots organisés d'un métal tel que Ni, Pt, Ir, Pd, adaptés à la croissance contrôlée de nanofils/nanotubes, comprenant les étapes suivantes : former une couche du métal sur une face supérieure apparente de silicium ; procéder à un recuit pour transformer complètement la couche de métal en une couche de siliciure de ce métal ; soumettre la face supérieure à un plasma d'oxygène à basse température pour former un oxy-siliciure du métal ; et soumettre la face supérieure à un plasma d'hydrogène à basse température, d'où il résulte que l'on obtient des grains du métal dans une couche d'oxyde de silicium.
  2. 2. Procédé selon la revendication 1, dans lequel le 15 métal est du nickel et le siliciure est du NiSi.
  3. 3. Procédé selon la revendication 1, dans lequel les températures de la face supérieure de la plaquette dans les plasmas d'oxygène et d'hydrogène sont maintenues dans une plage de 140 à 200°C.
FR1057685A 2010-09-24 2010-09-24 Procédé de fabrication d'un substrat comprenant des ilots métalliques organises Expired - Fee Related FR2965395B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1057685A FR2965395B1 (fr) 2010-09-24 2010-09-24 Procédé de fabrication d'un substrat comprenant des ilots métalliques organises
PCT/FR2011/052210 WO2012038671A2 (fr) 2010-09-24 2011-09-23 Procede de fabrication d'un substrat comprenant des ilots metalliques organises

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1057685A FR2965395B1 (fr) 2010-09-24 2010-09-24 Procédé de fabrication d'un substrat comprenant des ilots métalliques organises

Publications (2)

Publication Number Publication Date
FR2965395A1 true FR2965395A1 (fr) 2012-03-30
FR2965395B1 FR2965395B1 (fr) 2012-10-12

Family

ID=43902944

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1057685A Expired - Fee Related FR2965395B1 (fr) 2010-09-24 2010-09-24 Procédé de fabrication d'un substrat comprenant des ilots métalliques organises

Country Status (2)

Country Link
FR (1) FR2965395B1 (fr)
WO (1) WO2012038671A2 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006133949A2 (fr) * 2005-06-17 2006-12-21 Interuniversitair Microelektronica Centrum Formation de nanoparticules contenant du metal et destinees etre utilisees comme catalyseurs dans la synthese de nanotubes de carbone

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754600B2 (en) * 2007-03-01 2010-07-13 Hewlett-Packard Development Company, L.P. Methods of forming nanostructures on metal-silicide crystallites, and resulting structures and devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006133949A2 (fr) * 2005-06-17 2006-12-21 Interuniversitair Microelektronica Centrum Formation de nanoparticules contenant du metal et destinees etre utilisees comme catalyseurs dans la synthese de nanotubes de carbone

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SATO HIDEKI ET AL: "Effect of catalyst oxidation on the growth of carbon nanotubes by thermal chemical vapor deposition", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 100, no. 10, 30 November 2006 (2006-11-30), pages 104321 - 104321, XP012089029, ISSN: 0021-8979, DOI: DOI:10.1063/1.2364381 *
WEN ET AL: "Carbon nanotubes grown using cobalt silicide as catalyst and hydrogen pretreatment", MICROELECTRONIC ENGINEERING, ELSEVIER PUBLISHERS BV., AMSTERDAM, NL, vol. 82, no. 3-4, 1 December 2005 (2005-12-01), pages 221 - 227, XP005183007, ISSN: 0167-9317, DOI: DOI:10.1016/J.MEE.2005.07.028 *

Also Published As

Publication number Publication date
WO2012038671A2 (fr) 2012-03-29
FR2965395B1 (fr) 2012-10-12
WO2012038671A3 (fr) 2012-09-13

Similar Documents

Publication Publication Date Title
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
EP2333820B1 (fr) Procédé de formation de matériaux métalliques comportant des semi-conducteurs
CN1649125A (zh) 半导体器件的制造方法
CN1505840A (zh) 用于制造半导体集成电路器件的方法
CN1516900A (zh) 半导体集成电路器件和用于制造半导体集成电路器件的方法
FR2898215A1 (fr) Procede de fabrication d'un substrat par condensation germanium
EP1811549B1 (fr) Procédé de retrait sélectif d'un métal non-siliciuré
US9373696B2 (en) Techniques to form uniform and stable silicide
US8435862B2 (en) Method of manufacturing semiconductor device
WO2013129572A1 (fr) Substrat composite
TW200306644A (en) Method for fabricating thin metal-containing layers having low electrical resistance
CN1787177A (zh) 半导体器件及其制造方法
FR2965395A1 (fr) Procédé de fabrication d'un substrat comprenant des ilots métalliques organises
FR2853134A1 (fr) Procede de fabrication d'un transistor a grille metallique, et transistor correspondant
FR2459551A1 (fr) Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
JP3400737B2 (ja) 半導体装置の製造方法
FR3027449A1 (fr) Procede ameliore de realisation d'interconnexions pour circuit integre 3d
JP2011181753A (ja) 半導体トランジスタの製造方法
JP2001077120A (ja) エピタキシャルシリコンウェーハの製造方法
FR3002688A1 (fr) Procede de fabrication d'un dispositif microelectronique
JP2007180416A (ja) Soiウェーハの製造方法
CN1700478A (zh) 半导体器件及其制造方法
JP2008130717A (ja) 窒化物半導体装置およびその製造方法
JP2011014567A (ja) 半導体装置の製造方法及び半導体装置
JPS59123228A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140530