FR2944137A1 - Methodes et structures epitaxiales pour reduire la densite de dislocations de surface dans des materiaux semi-conducteu rs - Google Patents

Methodes et structures epitaxiales pour reduire la densite de dislocations de surface dans des materiaux semi-conducteu rs Download PDF

Info

Publication number
FR2944137A1
FR2944137A1 FR0952241A FR0952241A FR2944137A1 FR 2944137 A1 FR2944137 A1 FR 2944137A1 FR 0952241 A FR0952241 A FR 0952241A FR 0952241 A FR0952241 A FR 0952241A FR 2944137 A1 FR2944137 A1 FR 2944137A1
Authority
FR
France
Prior art keywords
semiconductor layer
semiconductor
cavities
masking
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0952241A
Other languages
English (en)
Inventor
Chantal Arena
Laurent Clavelier
Marc Rabarot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0952241A priority Critical patent/FR2944137A1/fr
Priority to PCT/EP2010/054276 priority patent/WO2010112540A1/fr
Publication of FR2944137A1 publication Critical patent/FR2944137A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention procure des méthodes et des structures pour réduire les dislocations de surface d'une couche semi-conductrice, et peut être utilisée pendant la croissance épitaxiale de structures et de couches semi-conductrices comprenant des nitrures lll. Des modes de réalisation impliquent la formation d'une pluralité de bouchons de cavités de dislocation pour empêcher la propagation des dislocations d'une couche sous-jacente dans une couche semi-conductrice suivante.

Description

METHODES ET STRUCTURES EPITAXIALES POUR REDUIRE LA DENSITE DE DISLOCATIONS DE SURFACE DANS DES MATERIAUX SEMI-CONDUCTEURS DOMAINE DE L'INVENTION [1] La présente invention concerne des méthodes et des structures pour réduire la densité de dislocation de surfaces d'un matériau semi-conducteur. Des modes de réalisation de l'invention comprennent des méthodes pour améliorer la qualité cristalline d'une structure semi-conductrice et des structures fabriquées au moyen 1 o de ces méthodes.
ARRIERE-PLAN DE L'INVENTION [2] La qualité d'un matériau semi-conducteur peut influencer de manière considérable la performance d'un dispositif à semi-conducteurs fabriqué à partir 15 de ce matériau. Des dispositifs à semi-conducteurs peuvent souffrir d'une durée de vie plus courte et de caractéristiques opérationnelles inférieures lorsque le matériau semi-conducteur a une densité indésirable de défauts cristallins tels que, par exemple, des dislocations. [3] De tels problèmes ont entravé le développement des matériaux semi- 20 conducteurs et des dispositifs comprenant du nitrure de gallium (GaN), d'autres nitrures du groupe III (par exemple AIN, InN, GaInN) et d'autres nitrures mixtes (ci après-dénommés nitrures III ), ainsi que de certains composés du groupe III-V ; et, de manière plus générale, de certains autres composés (par exemple, des matériaux IV ou Il-VI). Pour nombre de ces matériaux, des substrats adaptés et 25 commercialement utiles présentent une disponibilité limitée et une qualité cristalline faible. Un substrat adapté correspond étroitement aux propriétés cristallines du matériau qui doit être formé sur celui-ci. Si ces qualités cristallines ne correspondent pas étroitement, le matériau résultant peut avoir une densité inacceptable de dislocations. 30 [4] Spécifiquement dans le cas du GaN, la qualité cristalline peut être améliorée par un prétraitement des substrats de croissance, par exemple par une nitruration et d'autres modifications chimiques, par croissance de fines couches tampons d'autres nitrures III (par exemple ALN ou GAN) à basse température, par traitement thermique, ou autre. Des méthodes telles que l'épitaxie latérale (ELO, 35 correspondant à l'acronyme anglo-saxon Epitaxial Lateral Overgrowth ) et ses variantes (PENDEO, FIELO, etc.) se sont montrées satisfaisantes pour réduire la densité de dislocations. Cependant, ces méthodes utilisent souvent des éléments de masquage fabriqués par lithographie qui produisent généralement des matériaux avec une distribution non uniforme des dislocations de surface, ce qui peut être indésirable dans certaines applications. Des méthodes alternatives pour réduire le nombre de dislocations et produire des densités de dislocations de surfaces homogènes utilisent des méthodes de dépôt in-situ (ou ex-situ) pour prévenir la progression des dislocations. Des exemples de telles méthodes préventives sont décrits, par exemple, dans la demande de brevet US 2007/0259504 publiée le 8 novembre 2007 et intitulée Dislocation-Specific Lateral Epitaxial Overgrowth to Reduce Dislocation Density of Nitride Films , dans les publications de Tanaka et al., Japanese Journal of Applied Physics, 39 L381 2000 et de Zang et al., Journal of Applied Physics 101 093502 2007. Dans certains cas ces méthodes peuvent être utilisées avec l'adjonction d'agents de gravure pour mettre en valeur les dimensions des dislocations de surface. [5] II reste toutefois un besoin pour des couches et des cristaux de matériau semi-conducteur (par exemple des nitrures III) de meilleure qualité et pour des méthodes pour produire de telles couches et cristaux de qualité améliorée.
BREVE DESCRIPTION DE L'INVENTION [6] La présente invention fournit des systèmes et des méthodes pour fabriquer des structures semi-conductrices et en particulier fabriquer des structures semi-conductrices comprenant des nitrures III. Les méthodes de l'invention fabriquent des couches semi-conductrices avec des qualités cristallines améliorées (par exemple avec moins de dislocation) par rapport à l'état de la technique. L'invention procure aussi des structures semi-conductrices fabriquées par ces méthodes. [7] Plus précisément, des modes de réalisation de l'invention comprennent la fourniture d'une couche semi-conductrice possédant une surface semi-conductrice primaire comprenant une pluralité de cavités de surface associées à des dislocations de surface émergentes. Les cavités de surface à la surface semi- conductrice primaire peuvent être produites par un certain nombre de méthodes. [8] Dans certains modes de réalisation, les cavités de surface sont obtenues par l'émergence de dislocations à la surface semi-conductrice primaire. Dans d'autres modes de réalisation, la pluralité de cavités de surface peuvent être produites (ou au moins élargies) par la gravure de la surface semi-conductrice primaire dans des conditions de gravure qui encouragent la gravure à ou à proximité des dislocations de surface émergentes et qui empêche la gravure loin des cavités de surface émergentes. D'autres modes de réalisation peuvent comprendre la gravure d'une surface semi-conductrice initiale dans des conditions de gravure qui encouragent la gravure à ou à proximité des dislocations de surface émergentes et qui empêchent la gravure loin des dislocations de surfaces émergentes, et la croissance d'une couche semi-conductrice comprenant la surface semi- conductrice primaire sur la surface semi-conductrice initiale dans des conditions de croissance épitaxiale choisies pour favoriser l'ouverture des cavités de surface, et peuvent aussi comprendre l'agglomération de deux ou plusieurs cavités de surface à la surface primaire. [9] D'autres modes de réalisation masquent une pluralité des dislocations émergentes avec des capuchons. Les capuchons étant fabriqués à partir d'une première couche de masquage pouvant comprendre un ou plusieurs matériaux parmi les nitrures de silicium, les oxydes de silicium ou les mélanges de ceux-ci. Chaque capuchon peut s'étendre au moins partiellement à l'intérieur d'une cavité de surface de la pluralité des cavités de surface. Le masquage des cavités de surface peut comprendre le dépôt d'un ou plusieurs matériaux amorphes sur la surface semi-conductrice primaire. Des procédés ultérieurs peuvent retirer les portions des matériaux amorphes déposés à la surface semi-conductrice primaire qui ne masquent pas les cavités de surface. Le retrait de portions des matériaux amorphes peut être réalisé au moyen de méthodes telles que le polissage mécano-chimique et la gravure plasma. [10] D'autres modes de réalisation de l'invention retirent une partie des régions non masquées de la couche semi-conductrice pour former une surface semi-conductrice secondaire. Le retrait de portions des régions non masquées de la couche semi-conductrice peut être réalisé au moyen d'une gravure plasma avec des agents de gravure à base de chlore. [Il] Des modes de réalisation de l'invention peuvent aussi former une pluralité de structures d'espacement à partir d'une deuxième couche de masquage adjacente aux capuchons. La formation de telles structures d'espacement peut comprendre le dépôt d'un ou plusieurs matériaux amorphes conformes et la gravure anisotropique du ou des matériaux amorphes sensiblement conformes jusqu'à ce que des portions de la surface semi-conductrice secondaire éloignées des dislocations soient exposées. La deuxième couche de masquage peut comprendre un ou plusieurs matériaux choisis parmi les oxydes de silicium, les nitrures de silicium et les mélanges de ceux-ci. Les structures d'espacement peuvent être adjacentes aux capuchons de telle sorte que les capuchons et les structures d'espacement forment ensemble une pluralité de bouchons des cavités de dislocation. Les bouchons des cavités de dislocation masquent une partie 4 latérale de la surface semi-conductrice secondaire, prévenant ainsi sensiblement l'émergence des dislocations sous-jacentes. [12] Une couche semi-conductrice suivante peut être formée par croissance à partir de la surface semi-conductrice secondaire au-dessus de la pluralité de bouchons des cavités de dislocations et donc au-dessus des dislocations associées. La croissance au-dessus des bouchons de dislocation peut utiliser des conditions de croissance épitaxiale qui favorisent la croissance latérale au-dessus des bouchons de dislocation, produisant ainsi une couche semi-conductrice suivante sensiblement continue avec moins de dislocations que la couche semi-conductrice primaire. Dans certains modes de réalisation de l'invention, la couche semi-conductrice et la couche semi-conductrice suivante comprennent des nitrures III. [13] D'autres modes de réalisation de l'invention fournissent des structures et des structures intermédiaires utilisées pour la réduction de la densité de dislocations 15 d'une couche semi-conductrice. Plus précisément, des modes de réalisation incluent une structure semi-conductrice comprenant une première couche semi-conductrice possédant une surface supérieure comprenant une pluralité de cavités de surface, les cavités de surface intersectant les dislocations émergentes dans la première couche semi-conductrice. Dans d'autres modes de réalisation, deux ou 20 plusieurs cavités de surface de la structure semi-conductrice peuvent s'intersecter l'une l'autre pour former une région de cavité agglomérée. [14] La structure semi-conductrice peut également comprendre une pluralité de bouchons de cavités de dislocation, chaque bouchon de cavités de dislocation masquant au moins une des dislocations émergentes. La pluralité de bouchons de 25 dislocation peut comprendre une première structure de masquage disposée au moins partiellement à l'intérieur d'une cavité de surface de la pluralité de cavités de surface et une deuxième structure de masquage adjacente à la surface supérieure de la première couche semi-conductrice et adjacente à la première structure de masquage. 30 [15] Les première et deuxième structures de masquage peuvent comprendre un ou plusieurs matériaux amorphes parmi le groupe des nitrures de silicium, des oxydes de silicium et des mélanges de ceux-ci. En outre, la première structure de masquage a une surface supérieure qui s'étend au dessus de la surface supérieure de la première couche semi-conductrice. Par ailleurs, la deuxième 35 couche de masquage s'étend latéralement à partir de la première structure de masquage. [16] La structure semi-conductrice peut en outre inclure une couche semi-conductrice suivante sur la pluralité de bouchons de dislocation, dans laquelle la couche semi-conductrice suivante a une densité de dislocations de surface inférieure à celle de la première couche semi-conductrice. Dans des modes de réalisation de l'invention, au moins une parmi la première couche semi-conductrice et la couche semi-conductrice suivante comprend un nitrure III. [17] Le terme conforme , tel que matériau conforme ou dépôt conforme , est utilisé dans le présent texte pour désigner la formation d'une couche qui a une épaisseur sensiblement identique sur toute son étendue et qui conserve sensiblement la topographie d'une couche ou structure sous-jacente sur lequel le matériau conforme est déposé. [18] Dans le présent texte, les termes supérieur et inférieur désignent une position relative par rapport à un substrat de base ou de croissance. Le terme supérieur se réfère à une position qui est éloignée du substrat tandis que le terme inférieur indique une proximité vis-à-vis du substrat. [19] Dans le présent texte, le terme gravure anisotropique se réfère à un procédé de gravure dans lequel le matériau gravé est retiré à une vitesse supérieure dans une direction et à une vitesse inférieure dans une autre direction (par exemple une gravure plus rapide dans la direction verticale et plus lente dans une direction transversale (horizontale)). [20] Dans le présent texte, le terme matériaux amorphes se réfère à un matériau sensiblement dépourvu d'ordre à longue portée dans l'arrangement des atomes. [21] Le terme nitrure III est utilisé dans le présent texte pour désigner tout matériau comprenant de manière prédominante un ou plusieurs éléments du groupe IIIA du tableau périodique des éléments (B, Al, Ga, ln, et Ti) et un ou plusieurs éléments du groupe VA du tableau périodique (N, P, As, Sb, et Bi). [22] Le terme sensiblement est utilisé dans le présent texte pour désigner un résultat qui est complet sauf en ce qui concerne les défauts normalement attendus dans le domaine. Par exemple, une couche conforme (ou une couche continue) n'est habituellement pas parfaitement conforme (ou continue) sur des dimensions macroscopiques. Cependant on peut s'attendre habituellement à ce qu'une couche conforme (ou continue) soit sensiblement conforme (ou sensiblement continue ) sur des dimensions macroscopiques lorsque que les imperfections sont celles escomptées dans le domaine pour les conditions de traitement, la qualité des matériaux, etc. [23] Des têtes de chapitre sont employées dans le présent texte pour des raisons de clarté uniquement et sans aucune intention de limitation. Un certain nombre de références sont citées dans le présent texte, le contenu entier de chacun d'eux étant incorporé ici par référence. Par ailleurs, aucune des références citées n'est admise comme art antérieur par rapport à l'invention dont le sujet est revendiqué ici. D'autres aspects, détails et combinaisons alternatives des éléments de cette invention seront évidents d'après la description détaillée qui va suivre, et sont aussi dans la portée de l'invention.
BREVE DESCRIPTION DES DESSINS
[24] La présente invention sera mieux comprise grâce à la description détaillée des modes de réalisation de l'invention qui va suivre et des exemples illustratifs de mode de réalisation spécifique en référence aux figures annexées sur lesquelles :
les figures 1A à 1J illustrent de manière schématique un mode de réalisation de l'invention ;
les figures 2A à 2J illustrent de manière schématique un autre mode de réalisation de l'invention. DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION [25] Bien que la description qui va suivre soit essentiellement dirigée vers des modes de réalisation qui incluent des méthodes et des structures pour réduire la densité de dislocations dans des couches, des surfaces et des matériaux semi-conducteurs comprenant des nitrures III, il est précisé que les modes de réalisation de l'invention ne sont pas limités à de tels matériaux. Par conséquent, sans limitation de la composition des matériaux, des modes de réalisation de l'invention peuvent être utilisées pour empêcher (et, dans certains modes de réalisation, au moins prévenir de manière sensible) des dislocations présentes à une surface primaire d'une couche semi-conductrice de résulter en (par exemple, causer) des dislocations et d'autres défauts dans une couche suivante en matériau semi-conducteur, de telle sorte que la qualité de la couche suivante en matériau semi-conducteur puisse être améliorée.
[26] Un exemple de réalisation de l'invention est décrit ci-après en référence aux figures 1A à 1J. Ces figures sont des représentations schématiques simplifiées des structures qui peuvent être formées lors de la mise en oeuvre de méthodes selon la présente invention et ne sont pas représentées à l'échelle.
[27] La figure 1A illustre une structure semi-conductrice intermédiaire 100 qui comprend une couche semi-conductrice 102 sur un substrat de base 104. La couche semi-conductrice peut comprendre un cristal de matériau semi-conducteur tel que, par exemple, un nitrure III (par exemple GaN, InGaN, AIGaN, etc.). La couche semi-conductrice 102 possède une surface primaire 106. Une pluralité de dislocations 108, 110 et 112 dans la structure cristalline de la couche semi- conductrice 102 intersectent la surface primaire 106. Des cavités de surface 114, 116 et 118 peuvent être présentes à la surface primaire 106 aux intersections avec les dislocations respectives 108, 110 et 112. La couche semi-conductrice 102 peut être formée sur le substrat de base 104 par des méthodes telles qu'un dépôt par épitaxie, un transfert de couche à partir d'un matériau donneur, etc. [28] Dans des modes de réalisation dans lesquels le nitrure III est fabriqué par croissance épitaxiale, la couche semi-conductrice 102 de nitrure III peut être déposée de manière épitaxiale sur le substrat de base 104 par des méthodes telles que l'épitaxie par jet moléculaire (EJM), l'épitaxie en phase vapeur aux organo-métalliques (EPVOM), l'épitaxie HVPE (acronyme du terme anglo-saxon Hybrid Vapour Phase Epitaxy), etc. Dans des modes de réalisation impliquant une croissance épitaxiale de nitrures III, le substrat de base peut comprendre une structure homogène (par exemple, comprenant un matériau unique tel que du saphir (AI2O3), du carbure de silicium (SiC), du silicium (Si), de l'arséniure de gallium (GaAs)), ou, de manière alternative, il peut comprendre une structure hétérogène (par exemple comprenant deux ou plusieurs matériaux, tels que GaN sur saphir, SiC sur saphir, GaAs sur Si, etc.).
[29] Lorsqu'on utilise un substrat de base 104 qui possède des propriétés cristallines moyennes qui ne correspondent pas à celles de la couche semi-conductrice 102 (par exemple, avec des différences de paramètres de maille, de coefficient de dilatation thermique, etc.), un certain nombre de défauts, tels que des dislocations, peuvent apparaître dans le matériau de la couche semi-conductrice 102. Sur la figure 1A un certain nombre de dislocations 108 sont illustrées comme s'initiant à l'interface 120 entre la couche semi-conductrice 102 et le substrat de base 104 en raison, par exemple, d'une différence de paramètres cristallins entre le substrat de base 104 et la couche semi-conductrice 102. Les dislocations 108 qui se forment à l'interface 120 peuvent se propager à travers la couche semi-conductrice 102 pour émerger à et intersecter la surface primaire 106 et peuvent résulter en la formation de cavités de surface 114.
[30] Des dislocations additionnelles, telles que les dislocations 110 et 112, peuvent se former en un point à l'intérieur de la couche semi-conductrice 102. Ces dislocations 110 et 112 peuvent aussi se propager à travers la couche semi-conductrice 102 pour émerger à et intersecter la surface primaire 106 et peuvent 8 résulter en la formation de cavités de surface 116 et 118. Comme illustré à la figure 1A, le volume des cavités 114, 116 et 118 à la surface primaire 106 de la couche semi-conductrice 102 (i.e. le volume de l'espace ouvert sous la surface primaire 106 aux intersections entre la surface primaire 106 et les dislocations 108, 110 et 112) peut être différent pour chacune des cavités 114, 116 et 118. Comme illustré à la figure 1A, le volume des cavités de surface 114 (produit par les dislocations 108) peut être plus grand que le volume de la cavité 118 (produite par la dislocation 112) et le volume de la cavité de surface 116 (produite par la dislocation 110) peut être inférieur au volume des cavités de surface 114 et 118.
Le volume de chaque cavité de surface peut dépendre au moins en partie de la nature de la dislocation (i.e. type, contrainte, vecteur de Burgers, etc.) qui résulte dans la formation de la cavité de surface respective. [31] Dans certains modes de réalisation de l'invention, il peut être avantageux d'augmenter le volume des cavités de surface 114, 116 et 118 produites par les dislocations 108, 110, 112 à la surface primaire 106. Ainsi, la figure 1B illustre de manière schématique une structure semi-conductrice intermédiaire 130 formée par traitement de la structure intermédiaire 100 de la figure 1A pour augmenter les volumes des cavités de surface 114, 116 et 118. [32] De nombreuses méthodes sont connues dans l'état de l'art pour augmenter le volume des cavités de surface 114, 116 et 118, ou la mesure dans laquelle les dislocations intersectent la surface primaire 106 de la couche semi conductrice 102. De tels procédés sont communément dénommés procédé de décoration dans la mesure où ils aident à révéler les défauts présents à la surface primaire 106 de la couche semi-conductrice 102. La surface primaire 106 peut être gravée dans des conditions de gravure telles que le matériau de la couche semi-conductrice 102 soit retiré essentiellement ou exclusivement au niveau ou à proximité des dislocations de surface, mais, le cas échéant, n'est pas enlevé de manière significative des régions de la surface primaire 106 qui sont dépourvues de dislocations. Ainsi, avec de tels procédés, les cavités de surface 114, 116, 118 à la surface primaire 106 de la structure 100 (figure 1A) sont agrandies (par exemple élargies) pour former des cavités de surface 114' 116' et 118' à la surface semi-conductrice primaire 106 de la structure intermédiaire 130 de la figure I B. [33] De nombreuses solutions (agents) de gravure de routine sont connues pour graver les surfaces de manière préférentielle dans les régions des dislocations, et des versions moins puissantes de ces solutions de gravure peuvent être utilisées pour l'étape de gravure des dislocations. Par exemple, les solutions de gravure peuvent être moins acides, moins basiques, moins oxydantes ou autre, que leurs formes usuelles. Dans le cas du silicium, des agents de gravure utiles pour graver les défauts comprennent par exemple les agents SECCO, SIRTL, WRIGHT ou SEITER. Des agents de gravure similaires ont été développés pour d'autres matériaux semi-conducteurs. [34] Dans des modes de réalisations dans lesquels la couche semi-conductrice 102 comprend un nitrure III tel que, par exemple, du GAN, la surface primaire 106 peut être décorée (i.e. gravée sélectivement) en utilisant l'un des nombreux agents de gravure tels que les halogènes (fluorure d'hydrogène, chlorure d'hydrogène, etc.), l'hydroxyde de potassium, l'hydroxyde de sodium et l'acide phosphorique. Dans certains modes de réalisation, un procédé de décoration in situ peut être employé tel que par exemple des procédés de décoration in-situ utilisant des mélanges de silane à des températures au-dessus d'environ 800°C à l'intérieur d'un réacteur d'épitaxie, tel qu'un réacteur qui peut être utilisé pour produire la couche semi-conductrice 102 et d'autres couches semi-conductrices suivantes (i.e. déposées ensuite). [35] La nature des dislocations émergentes 108, 110, 112 peut aussi affecter le degré de gravure de décoration qui a lieu à proximité des dislocations émergentes 108, 110, 112 (i.e. la mesure dans laquelle les cavités de surface 114, 116, 118 sont élargies). On pourra se référer par exemple à Physica Status Solidi (B) 228 395 (2001). Ainsi, par exemple, des cavités de surface 114' peuvent être élargies par rapport aux cavités de surface 114 d'un facteur qui est relativement plus grand qu'un facteur selon lequel les cavités de surface 118' peuvent être élargies par rapport aux cavités de surface 118. De manière similaire, les cavités de surface 118' peuvent être élargies par rapport aux cavités de surface 118 d'un facteur qui est relativement plus grand que le facteur selon lequel les cavités de surface 116' sont élargies par rapport aux cavités de surface 116. L'efficacité de la méthode de décoration dans l'augmentation du volume des cavités 114, 116, 118 peut dépendre de la nature de la cavité respective 114, 116, 118 (par exemple, type, contrainte, vecteur de Burgers, etc.). II est noté que la taille des cavités 114, 116, 118 et des cavités 114', 116', 118' par rapport à la couche semi-conductrice 102 a été exagérée sur les figures pour des raisons d'illustration. La mesure dans laquelle les cavités 114, 116, 118 sont élargies pour former les cavités 114' 116' 118' a aussi été exagérée pour les besoins de l'illustration. [36] Des modes de réalisation de la présente invention peuvent être utilisés pour masquer une pluralité de cavités de surface (par exemple, les cavités de surface 114, 116, 118 de la figure 1A ou les cavités de surface 114', 116' 118' de la figure 1B) sur la surface primaire 106 de la couche semi-conductrice 102. Le masquage (par exemple, occlusion, remplissage, bouchage, etc.) des cavités de surface peut être obtenu par un certain nombre de méthodes. [37] La figure 1C illustre une structure semi-conductrice intermédiaire 140 qui comprend une première couche de masquage 142 qui a été formée sur la surface primaire 106 de telle sorte que les cavités de surface 114' 116' et 118' ont été masquées. La première couche de masquage 142 peut comprendre un ou plusieurs matériaux. Par exemple, comme illustré dans l'insert 144 de la figure 1C, un matériau initial de masquage 142' peut être fourni (par exemple déposé) sur la surface semi-conductrice primaire 106 et un matériau suivant 142" peut être fourni (par exemple déposé) sur le matériau de masquage initial 142' pour former la première couche de masquage 142 avec une épaisseur suffisante pour masquer partiellement ou en totalité les cavités de surface 114', 116' et 118'. [38] La première couche de masquage 142 peut être formée par dépôt ou par une méthode alternative de placement (par exemple par un procédé mécanique) de la première couche de masquage 142 sur la couche semi conductrice 102 de manière à fermer et masquer la quasi-totalité des cavités de surface 114', 116', 118'. La première couche de masquage 142 peut remplir au moins sensiblement les cavités 114', 116' et 118' et procurer un capuchon de matériau de masquage (un matériau de la première couche de masquage 142) à l'intérieur des cavités de surface 114' 116' 118', à et en-dessous du plan de la surface primaire 106. Dans certains modes de réalisation, la première couche de masquage 142 peut se conformer à la surface primaire 106 de la couche semi-conductrice 102 de telle sorte que la surface de la première couche de masquage 142 opposée à la couche semi-conductrice 102 inclut des régions qui ont une forme en léger creux située au dessus des cavités 114', 116', 118'. [39] Les matériaux de masquage utilisés pour former la première couche de masquage 142 peuvent être choisis pour promouvoir la croissance d'une couche semi-conductrice suivante (i.e. déposée ensuite). Le matériau d'une telle couche semi-conductrice suivante ne devrait pas nucléer facilement, ou croître directement, sur le matériau exposé de la première couche de masquage 142 (au moins en comparaison avec le matériau de la couche semi-conductrice 102), de sorte que la couche semi-conductrice suivante croît de manière épitaxiale au moins en partie sur les dislocations masquées 108, 110, 112. Par exemple, dans les modes de réalisation dans lesquels la couche semi conductrice 102 comprend un nitrure III, la première couche de masquage 142 peut comprendre es matériaux amorphes tels que des nitrures de silicium, des oxydes de silicium et des mélanges de ceux-ci.
[40] Une portion de la première couche de masquage 142 peut être retirée pour réexposer les portions dépourvues de dislocation de la surface primaire 106 tout en laissant les portions de la première couche de masquage 142 à l'intérieur des cavités de surface 114' 116' 118' retenant ainsi une pluralité de première structures de masquage (par exemple, des capuchons) à l'intérieur des cavités de surface 114' 116' 118' masquant et recouvrant ainsi les dislocations 108, 110, 112 de la couche semi-conductrice 102 qui intersectent la surface primaire 106. [41] La figure ID illustre de manière schématique une structure semi-conductrice intermédiaire 150 qui peut être formée à partir de la structure intermédiaire 140 en retirant une portion de la première couche de masquage 142. Le retrait d'une portion de la première couche de masquage 142 peut être effectué de telle manière que des portions des matériaux amorphes de la première couche de masquage 142 ne masquant pas les cavités de surface 114', 116', 118' soient sensiblement retirées. Une majorité des cavités de surface 114', 116', 118' restent masquées (par exemple recouvertes) par le matériau de masquage après le retrait d'une portion de la première couche de masquage 142. Le matériau de masquage restant de la première couche de masquage 142 peut être au moins sensiblement disposé à l'intérieur des cavités de surface 114', 116', 118'.
[42] Dans certains modes de réalisation, un polissage mécano-chimique (CMP) peut être utilisé pour retirer des portions des matériaux de masquage amorphes déposés sur la surface primaire 106. Dans d'autres modes de réalisation, un procédé de gravure tel que, par exemple, une gravure sèche par plasma (gravure ionique réactive (RIE, acronyme du terme anglo-saxon Reactive Ion Etching ), gravure par torche à plasma (ICP, acronyme du terme anglo-saxon Inductively Coupled Plasma), etc.) ou une gravure sélective par voie humide, peut être utilisé pour retirer des portions des matériaux de masquage amorphes déposés sur la surface primaire 106. [43] Le retrait d'une portion de la première couche de masquage 142 peut être réalisé dans des conditions qui produisent une surface planarisée (i.e. au moins sensiblement plane). Comme présenté à la figure ID, la surface résultante comprend des régions 152 de matériau de la couche semi-conductrice 102 qui sont sensiblement dépourvues de dislocations ainsi que des capuchons 154 qui comprennent des portions restantes du matériau de masquage de la première couche de masquage 142. Les capuchons 154 masquent les cavités de surface 114', 116', 118' au-dessus des dislocations 108, 110, 112. [44] Une partie des régions non masquées de la couche semi-conductrice 102 peut être retirée tout en préservant sensiblement les capuchons 154 à l'intérieur de la pluralité de cavités de surface 114', 116', 118'. La figure 1E illustre ainsi de manière schématique une structure semi-conductrice intermédiaire 160 présentant en pointillés une région 162 de la couche semi-conductrice 102 qui a été retirée de la structure 150 de la figure I D. L'insert 164 dans la figure 1E montre une vue plus détaillée de la région de la surface supérieure de la structure intermédiaire 160. L'épaisseur de la région 162 retirée de la couche semi-conductrice 102 est représentée par la profondeur d1 sur la figure 1E. Dans certains modes de réalisation de l'invention, cette profondeur d1 est plus faible que la profondeur d2 des capuchons 154. En d'autres termes, la profondeur de gravure du procédé de gravure utilisé pour retirer la région 162 peut être inférieure à la profondeur d2 afin d'éviter que les capuchons 154 ne soient gravés, ce qui pourrait résulter en leur retrait non souhaité et par conséquent, en une réexposition des dislocations associées 108, 110, 112. [45] Le procédé de gravure pour retirer la région 162 de la couche semi-conductrice 102 peut être sélectif, de telle sorte que la couche semi-conductrice 102 soit retirée de manière préférée par rapport aux capuchons 154. Par conséquent, les procédés et les agents de gravure utilisés pour le retrait d'une portion de la couche semi-conductrice 102 pour obtenir une surface secondaire 166 ne devraient pas graver de manière significative les capuchons 154. De telles gravures sélectives sont bien connues dans l'état de la technique. Par exemple, à la fois les gravures sélectives par voie sèche (par exemple à base de plasma) et par voie humide (par exemple basées sur des acides ou des bases) sont connues pour procurer un haut degré de sélectivité contre le(s) matériaux) des capuchons 154 et celui de la couche semi-conductrice 102. A titre d'exemple, si le matériau semi-conducteur de la couche semi conductrice 120 comprend un nitrure III, tel que du GaN, et que le matériau de masquage de la première couche de masquage 142 (et, par conséquent, des capuchons 154) comprend du dioxyde de silicium, du nitrure de silicium ou une structure multicouche composée de ces deux matériaux, le GaN peut être retiré de manière sélective par rapport au dioxydelnitrure de silicium par gravure plasma (par exemple par RIE, ICP, etc.) avec un agent gazeux à base de chlore, tel que du chlore (Cl2), du tétrachlorure de silicium (SiCl4) ou une combinaison de ceux-ci. L'agent gazeux à base de chlore est capable de procurer un taux de gravure du GaN sensiblement supérieur à celui du dioxyde I nitrure de silicium dans des conditions de gravure appropriées. [46] Suite au retrait de la région 162 de la couche semi-conductrice 102, une surface secondaire 166 de la couche semi-conductrice 102 est révélée et les surfaces supérieures de la pluralité de capuchons 152 s'étendent au-dessus de la surface secondaire 166 de la couche semi-conductrice 102. L'extension des capuchons 154 au-dessus de la surface secondaire 166 peut avoir une hauteur approximative de di. [47] Une deuxième couche de masquage peut être déposée sur les capuchons 154 et la surface secondaire 166 de la couche semi-conductrice 102. La figure 1 F représente de manière schématique une structure semi-conductrice intermédiaire 170 qui comprend la structure intermédiaire 160 de la figure 1E avec une deuxième couche de masquage 172. Comme la première couche de masquage 142, la deuxième couche de masquage 172 peut comprendre un ou plusieurs matériaux et qui peut être fabriquée à partir de matériaux amorphes. Le matériau de la deuxième couche de masquage 172 peut favoriser une croissance latérale d'une couche semi-conductrice suivante. En d'autres termes, la deuxième couche de masquage 172 peut comprendre un matériau sur lequel la couche semi conductrice ne nuclée pas facilement. Ainsi la deuxième couche de masquage 172 peut être formée par dépôt ou par adhésion mécanique à la structure semi-conductrice intermédiaire 160. [48] Dans certains modes de réalisation, la deuxième couche de masquage 172 peut être déposée de telle manière que la deuxième couche de masquage 172 soit sensiblement conforme à la surface sous-jacente sur laquelle elle est déposée. La surface sur laquelle la deuxième couche de masquage 172 est déposée comprend la surface secondaire 166 avec la pluralité de capuchons 154 s'étendant au-dessus de la surface semi-conductrice secondaire 166, comme on peut le voir sur la structure intermédiaire 160 de la figure 1 E. Le film sensiblement conforme peut avoir une épaisseur sensiblement uniforme sur toute la surface de la deuxième couche de masquage 172, comme on peut le voir sur la figure IF, sur laquelle l'épaisseur d3 de la deuxième couche de masquage est sensiblement conservée sur toute la couche. En d'autres termes, le matériau de la deuxième couche de masquage 172 peut être déposé de sorte à préserver sensiblement la topographie de la surface sous jacente. II faut noter qu'un tel dépôt conforme peut engendrer certaines variations d'épaisseur aux extrémités, marches et autres caractéristiques de la surface sous-jacente. [49] L'illustration 174 insérée dans la figure 1 F montre une vue agrandie du revêtement conforme de la deuxième couche de masquage 172 déposée sur la surface sous-jacente, qui comprend un capuchon 154 et la deuxième surface semi-conductrice 166. La deuxième couche de masquage 172 sensiblement conforme a une épaisseur d3 et l'épaisseur de la deuxième couche de masquage 172 est préservée sur toute la couche. La partie supérieure du capuchon 154 a une largeur maximale W1. Comme la deuxième couche de masquage 172 sus- jacente est sensiblement conforme à la topographie de la surface sous-jacente, la largeur de la portion de la deuxième couche de masquage 172 recouvrant le capuchon 154 est sensiblement supérieure à celle du capuchon 154 et a une largeur maximale W2 montrée dans l'insert 174. La largeur additionnelle peut être approximativement égale à deux fois l'épaisseur de la deuxième couche de masquage 172 en raison du dépôt de la deuxième couche de masquage 172 des deux côtés du capuchon sous-jacent 154. Il doit être noté que, dans certains modes de réalisation, une portion du matériau semi-conducteur de la couche semi-conductrice 102 peut rester à proximité du capuchon 154, comme montré par les portions 176. Ces portions 154 peuvent rester en raison de la nature de la gravure utilisée pour retirer la région 162 de la couche semi-conductrice 102 et de la géométrie du capuchon 154. [50] En outre, il faut noter que les capuchons 154' et 154" illustrés à la figure IF sont suffisamment proches l'un de l'autre pour que la topographie de la deuxième couche de masquage 172 soit incapable de définir deux caractéristiques séparées, comme on peut le voir par la topographie de la deuxième couche de masquage 172 recouvrant les capuchons 154' et 154". En d'autres termes, la deuxième couche de masquage 172 s'étend au dessus des capuchons 154' et 154" comme s'ils étaient un unique capuchon 154 plus large plutôt que deux capuchons plus petits séparés et isolée 154' et 154". [51] Dans certains modes de réalisation de l'invention, la deuxième couche de masquage 172 peut comprendre des oxydes de silicium, des nitrures de silicium ou des mélanges de ceux-ci. Lorsque la couche semi-conductrice 102 comprend un nitrure III, le matériau de la deuxième couche de masquage 172 peut comprendre un nitrure de silicium, qui peut être déposé par des procédés de dépôt chimique en phase vapeur (CVD) tel qu'un dépôt chimique en phase vapeur à basse pression (LPCVD). De tels procédés sont bien connus dans l'état de la technique pour produire une couche amorphe qui est sensiblement conforme à la topographie de la surface sous-jacente. [52] La figure 1G illustre de manière schématique une structure semi-conductrice intermédiaire 180 qui peut être formée à partir de la structure semi-conductrice intermédiaire 170 de la figure 1 F par retrait de portions de la deuxième couche de masquage 172. Comme on peut le voir dans l'insert 184 de la figure 1G, des portions de la deuxième couche de masquage 172 peuvent être retirées pour former une pluralité de structures d'espacement 188 (deuxièmes structures de masquage) qui, en combinaison avec la pluralité de capuchons 154 (premières structures de masquage) forment une pluralité de bouchons des cavités de dislocations 186. Des portions de la deuxième couche de masquage 172 sont retirées, exposant ainsi des portions de la surface semi-conductrice secondaire 166 éloignées des bouchons des cavités de dislocations 188. La pluralité de structures d'espacement 188, en conjonction avec la pluralité de capuchons 154, forment une pluralité de bouchons des cavités de dislocations 186 qui peuvent être utilisés pour prévenir sensiblement la propagation des dislocations à l'intérieur des couches semi-conductrices suivantes (par exemple à l'intérieur de couches de nitrure III formées ultérieurement sur la couche semi-conductrice 102). [53] La surface en pointillés 182 désigne la surface originelle de la deuxième couche de masquage 172 avant la gravure et l'insert 184 montre une vue agrandie d'un bouchon de cavité de dislocation 186 produit par gravure de portions de la deuxième couche de masquage 172. Des portions de la deuxième couche de masquage 172 peuvent être retirées en utilisant une gravure chimique par voie humide. Dans certains modes de réalisation de l'invention, des portions de la deuxième couche de masquage 172 peuvent être retirées par des procédés de gravure plasma telles que RIE et ICP. Les paramètres du procédé de gravure plasma peuvent être choisis de telle sorte que le matériau de la deuxième couche de masquage 172 soit gravé de façon plus anisotropique. Par exemple, la gravure peut être plus favorisée dans une direction, telle que la direction verticale, par rapport à une autre direction, telle que la direction horizontale. En d'autres termes, le procédé de gravure anisotropique peut être choisi de telle sorte que le taux de gravure dans la direction verticale soit plus grand que le taux de gravure dans la direction horizontale. Dans des modes de réalisation dans lesquels un tel mode de gravure anisotropique verticale est employé, la topographie de surface originelle de la deuxième couche de masquage 172 (i.e. montrée par la surface en pointillée 182 dans la figure IF) peut être sensiblement préservée dans la structure résultant de cette gravure anisotropique. En d'autres termes, le matériau de la deuxième couche de masquage 172 peut être retiré de manière conforme. La gravure plasma anisotropique peut être produite par des méthodes incluant le choix d'agents gazeux, la diminution de la nature chimique de l'agent de gravure et l'augmentation de la nature cinétique de l'agent de gravure par, par exemple, la diminution de la pression de la chambre, l'augmentation des tensions de polarisation, etc. 16 [54] Le procédé de gravure anisotropique peut être utilisé pour produire une pluralité de structures d'espacement 188. Comme mentionné précédemment, les structures d'espacement 188 se combinent avec les capuchons 154 pour former des bouchons des cavités de dislocations 186. Chaque bouchon de cavité de dislocation 186 a une structure de masquage central comprenant le capuchon 154 (qui est une portion de la première couche de masquage 142). Une portion de la structure du capuchon 154 est située à l'intérieur d'une cavité de surface et une dislocation émergente 108 peut s'étendre au droit de la cavité. Le capuchon 154 masque et ferme la dislocation émergente 108. Cependant, en plus du capuchon 154, les bouchons des cavités de dislocations 186 comprennent également les structures d'espacement 188 qui sont des portions de la deuxième couche de masquage 172, disposées de manière adjacente à et entourant les capuchons 154. Les structures d'espacement 188 ont une largeur sensiblement égale à d3 comme montré dans l'insert 174 de la figure 1 F. Les structures d'espacement 188 s'étendent latéralement à partir des capuchons 154 et aident de manière additionnelle à masquer les dislocations 108, et peuvent par conséquent être utilisées pour empêcher les dislocations 108 de se propager dans une couche semi-conductrice suivante formée dans des procédés ultérieurs. [55] Dans des étapes suivantes de modes de réalisation de l'invention, les portions exposées de la surface secondaire 166 de la couche semi-conductrice 102, qui sont sensiblement dépourvues de dislocation, sont utilisées comme cristaux germes pour la croissance ultérieure d'une couche semi-conductrice suivante. La couche semi-conductrice suivante nucléée à partir des portions exposées et dépourvues de dislocation de la surface secondaire 166 et continue à croître verticalement et latéralement au-dessus de la pluralité de bouchons des cavités de dislocations 186 et des dislocations sous-jacentes associées 108. Par conséquent, au moins pratiquement toutes les dislocations peuvent être terminées par les bouchons des cavités de dislocations 186 et les dislocations sont empêchées de se propager à l'intérieur de la couche semi-conductrice suivante. II en résulte que la couche semi-conductrice suivante peut avoir une densité de dislocations de surface réduite par rapport à celle de la surface primaire 106 (figure 1A-1C). Les figures 1H et 1 I illustrent la croissance d'une couche semi-conductrice suivante. [56] La figure 1H illustre de manière schématique une structure semi-conductrice 35 intermédiaire 190 et présente les étapes initiales de croissance d'une couche semi-conductrice suivante. La croissance initiale a lieu dans plutôt dans une direction verticale à partir des portions de la surface secondaire 166 dépourvues de dislocations. Dans d'autres modes de réalisations, la croissance initiale peut avoir lieu plutôt dans une direction latérale ou de manière générale de façon isotropique (i.e. à la même vitesse dans toutes les directions). Des méthodes sont connues dans l'état de l'art pour contrôler le degré de croissance latérale par rapport à la croissance verticale pour différents matériaux incluant, par exemple, le GaN. On peut se référer par exemple aux brevets US 6,015,979 délivré le 12 janvier 2000 à Sugiura et al., US 6,051,849 délivré le 18 avril 2000 à Davis et aI, et US 6,153,010 délivré le 28 novembre 2000 à Kiyoku et al.
[57] Ainsi, dans certains modes de réalisation, la croissance peut être initiée à partir des portions sensiblement dépourvues de dislocations de la surface secondaire 166 de la couche semi-conductrice 102 dans un mode de croissance plus vertical et, après avoir obtenu une hauteur verticale désirée, le mode de croissance peut être modifié pour un mode de croissance plus latéral. Dans d'autres modes de réalisation, un mode de croissance latérale peut être utilisé initialement. Dans d'autres modes de réalisation, un mode de croissance initial vertical peut être utilisé pour procurer des facettes cristallines 192 à partir desquelles la croissance latérale peut ensuite être initiée. En outre, les conditions de croissance peuvent être choisies pour procurer un mode de croissance incorporant à la fois des composantes latérales et verticales. Les conditions appropriées pour obtenir les modes de croissance latérale et verticale sont bien connues dans l'état de la technique.
[58] De manière plus détaillée, la figure 1H illustre une étape précoce de la croissance latérale à partir des portions exposées dépourvues de dislocations de la surface secondaire 166. Les régions de croissance latérale 194, qui comprennent un matériau semi-conducteur (par exemple du GaN), s'initient ou nucléent à partir des portions exposées dépourvues de dislocations de la surface secondaire 166 et comprennent des facettes de croissance cristalline latérale 192. Il faut noter que peu ou pas de nucléation (i.e. initiation de la croissance cristalline) peut avoir lieu sur les bouchons de cavité de dislocation 186 puisque les matériaux des bouchons des cavités de dislocations 186 peuvent être choisis pour prévenir la nucléation à partir de ces régions.
[59] La figure 11 illustre une structure intermédiaire 195 dans laquelle le procédé de croissance latérale se trouve à une étape de coalescence dans laquelle les régions de croissance latérale 194 coalescent pour former une couche semi- conductrice suivante 196 sensiblement continue, qui peut comprendre un nitrure III tel que du GaN. Les facettes de croissance cristalline latérale 192 (figure 1H) peuvent procurer les fronts le long desquels la croissance a lieu, de telle sorte que les facettes de croissance cristalline latérale 192 convergent et fusionnent à des endroits 192' de la structure intermédiaire 195 pour former une unique couche semi-conductrice suivante coalescée 196. L'arrangement spatial, la taille et la structure des portions dépourvues de dislocations de la surface secondaire 166 sont de préférence choisis pour promouvoir un procédé de croissance latérale de haute qualité, par exemple en les répartissant et en les espaçant de sorte à prévenir la flexion et la torsion du cristal avant la coalescence, prévenant ainsi sensiblement la formation d'autres défauts. [60] Ainsi, la structure semi-conductrice 195 (de la figure 1l) procure une structure support de relativement haute qualité (par exemple, avec une densité de dislocations relativement faible) qui peut être utilisée pour la croissance ultérieure, sur celle-ci, de matériaux semi-conducteurs, tels que des matériaux de nitrure III, qui peuvent aussi être de relativement haute qualité. La région en pointillés 196' de la figure Il présente la croissance ultérieure de la couche semi-conductrice suivante. Dans certains modes de réalisation de l'invention, la couche semi-conductrice suivante peut croître dans un mode plutôt vertical qui favorise l'épaississement de la couche semi-conductrice suivante jusqu'à une épaisseur désirée. La croissance préférentielle verticale d'un matériau, comme on le sait dans l'état de la technique, peut être mise en oeuvre en faisant varier de manière sélective les paramètres de croissance épitaxiale. [61] La couche semi-conductrice suivante, dans certains modes de réalisation, comprend un nitrure III tel que du GaN. Ainsi, des modes de réalisation de l'invention sont capables de produire une couche continue de GaN de haute qualité avec une densité de dislocations améliorée. L'épaisseur de la couche semi-conductrice suivante 196' peut être inférieure à environ 1 pm, ou aller jusqu'à environ 100 pm, jusqu'à environ 500 pm ou même jusqu'à environ 1000 pm. [62] La couche semi-conductrice continue suivante 196' peut être utilisée pour la fabrication de composants électroniques, de composants photovoltaïques, de composants optiques ou de composants opto-électroniques, etc. Dans des alternatives de l'invention, soit une portion soit la totalité de la couche semi-conductrice continue peut être transférée à partir de la structure intermédiaire 195 pour produire un substrat de type autoporteur ou composite. Les procédés de transfert peuvent être mis en oeuvre avec un détachement d'une portion de la couche semi-conductrice suivante 196' et peuvent aussi inclure des techniques de collage. [63] D'autres modes de réalisation de l'invention sont maintenant décrits en référence aux schémas simplifiés des figures 2A à 2J. Beaucoup des procédés et structures impliqués dans ces modes de réalisation additionnels sont liés à ceux décrits précédemment et par conséquent la description qui va suivre se focalisera essentiellement sur les différents aspects de ces modes de réalisation additionnels. [64] En bref, les modes de réalisation additionnels de l'invention sont mis en oeuvre comme décrits précédemment avec l'addition d'étapes supplémentaires de procédés afin d'augmenter encore la taille initiale (ou l'ouverture) des cavités de surface à la surface semi-conductrice primaire de la couche de la couche semi-conductrice par des procédés de croissance supplémentaires. De tels procédés additionnels peuvent avoir lieu avant la formation et la croissance des capuchons et des structures d'espacement. Par ailleurs, des étapes additionnelles peuvent non seulement augmenter la taille initiale des cavités de surface unitaires mais peut aussi favoriser l'agglomération de deux ou plusieurs cavités de surface pour augmenter encore la taille (i.e. le volume) des cavités de surface. Les figures 2A à 2J illustrent des caractéristiques des modes de réalisation additionnels d'une manière schématique et simplifiée et ne sont pas représentées à l'échelle. [65] La figure 2A illustre de manière schématique une structure intermédiaire 200 qui est similaire à celle de la figure 1A. La structure intermédiaire 200 comprend un substrat de base 204, une couche semi-conductrice initiale 203 (par exemple en GaN) comprenant une structure semi-conductrice initiale 205. Un certain nombre de dislocations 208 et 212 intersectent la surface initiale 205, résultant en des cavités de surface associées 214 et 218 situées à la surface semi-conductrice initiale 205. La figure 2B illustre de manière schématique une structure semi-conductrice intermédiaire 230 et est similaire à la figure 1 B. La structure intermédiaire 230 peut être formée en mettant en oeuvre un traitement de gravure de décoration sélective à la structure intermédiaire 200 pour augmenter la taille (i.e. le volume) des cavités de surface 214 et 218, conduisant à des cavités de surface élargies 214' et 218' situées à la surface semi-conductrice initiale 205. Les procédés utilisés pour mettre en oeuvre la gravure de décoration ont été exposés précédemment et de tels procédés peuvent être également utilisés dans ces modes de réalisation de l'invention. [66] La figure 2C illustre une structure intermédiaire 235 et présente des modes de réalisation additionnels de la présente invention qui peuvent être utilisés non seulement pour augmenter la taille des cavités de surface unitaires mais aussi pour encourager l'agglomération des cavités de surface unitaires. En d'autres termes, pendant la croissance, deux ou plusieurs cavités de surface peuvent s'intersecter l'une l'autre pour augmenter encore la taille des cavités de surface.
Une couche semi-conductrice 207 (par exemple une couche de nitrure III) peut être formée par croissance épitaxiale sur la surface semi-conductrice initiale 205 de la couche semi-conductrice initiale 203. La couche semi-conductrice 207, dans certains modes de réalisation, possède des propriétés cristallines (par exemple, paramètre de maille et coefficient de dilatation thermique) qui sont sensiblement adaptées à ceux de la couche semi-conductrice initiale 203. L'adaptation des propriétés cristallines entre la couche semi-conductrice 207 et la couche initiale 203 peut préserver sensiblement la qualité du matériau. Puisque la couche initiale 203 peut comprendre du nitrure de gallium, la couche semi-conductrice 207 conservera sensiblement la qualité cristalline (par exemple, la densité de dislocations) de la couche initiale 203, si la couche semi-conductrice 207 comprend aussi du nitrure de gallium ou un alliage de celui-ci. [67] La couche semi-conductrice 207, qui comprend la surface primaire 206, peut être formée par croissance épitaxiale par différentes méthodes incluant l'épitaxie en phase vapeur hydride (halogénure) (HVPE), l'épitaxie en phase vapeur aux organo-métalliques (EPVOM), et l'épitaxie par jets moléculaires (EJM). La densité de dislocations à la surface initiale 205 et les conditions de croissance de la couche semi-conductrice 207 peuvent être choisies de manière à promouvoir la formation et, par la suite, l'intersection de cavités de surface interconnectées (cavités de surface agglomérées) à la surface semi-conductrice primaire 206. [68] La densité de dislocations à la surface semi-conductrice initiale 205, le temps de croissance utilisé pour former (et par conséquent l'épaisseur de) la couche semi-conductrice 207 peuvent être choisis de telle sorte que les cavités de surface à la surface semi-conductrice primaire 206 aient une taille qui facilite un masquage fiable et efficace et la croissance. En outre, les cavités de surface peuvent être formées de sorte à inclure une pluralité de dislocations dans la région de la base ou dans les régions des cavités de surface qui s'intersectent. Par exemple, une structure de cavité de surface agglomérée 214" comprend cinq dislocations séparées qui s'étendent aux régions de la base de la structure semi- conductrice agglomérée 214". [69] La couche semi-conductrice 207 comprend une surface primaire 206 qui est une surface sensiblement plane orientée au moins sensiblement parallèle au substrat de base sous-jacent 204, et est composée d'un matériau semi-conducteur de relativement haute qualité sensiblement dépourvu de dislocations, tel que du nitrure de gallium, alternant avec des cavités de surface unitaires telles que, par exemple, la cavité de surface illustrée 218", et avec des cavités de surfaces interconnectées telles que, par exemple, la cavité de surface agglomérée 214". On a trouvé que des cavités de surface convenablement ouvertes peuvent être formées dans une couche semi-conductrice présentant des épaisseurs comprises entre 0,1 pm et 1 pm.
[70] En outre, dans certains modes de réalisation, il peut être avantageux d'employer une couche initiale 203, telle qu'une couche de nitrure III, qui a un réseau significatif de dislocations de surface, afin de promouvoir la formation de cavités de surface et d'augmenter la probabilité d'intersection et d'agglomération des cavités de surface. Par conséquent, dans certains modes de réalisation de l'invention, la surface semi-conductrice initiale 205 peut comprendre une densité de dislocations de surface supérieure à 5 x 108 cm-2, une densité de dislocations de surface supérieure à 1 x 109 cm-2 ou même plus particulièrement une densité de dislocations supérieure à 1 x 1010 cm-2.
[71] La formation de cavités de surface et l'intersection de deux ou plusieurs cavités de surface formées dans la couche semi-conductrice 207 par la croissance de la couche semi-conductrice 207 peuvent produire des vides sensiblement discrets présentant une distribution sensiblement uniforme sur toute la couche semi-conductrice 207. Par conséquent, la surface primaire 206 peut comprendre une distribution sensiblement uniforme de cavités de surface entrecroisés étendues 214". Les cavités de surface à la surface primaire 206 peuvent provenir d'un certain nombre ou de presque toutes les dislocations présentes à la surface initiale 205 de la couche initiale 203. Les dislocations présentes à la surface initiale 205 peuvent avoir une distribution sensiblement uniforme. Par ailleurs, les cavités de surface à la surface primaire 206 peuvent s'étendre sur tout ou partie de la couche semi-conductrice 207. Par exemple, des dislocations 208 et 212 forment respectivement une cavité de surface agglomérée 214" et une cavité de surface unitaire 218" dans la couche semi-conductrice intermédiaire 207, qui s'étendent entièrement à travers la couche semi-conductrice 207.
[72] Les cavités de surface ne s'étendent cependant pas nécessairement à travers la totalité de la couche semi-conductrice 207. Certaines cavités de surface peuvent s'étendre à travers la totalité de la couche semi-conductrice 207 tandis que d'autres cavités de surface peuvent s'étendre seulement à travers une portion supérieure de la couche semi-conductrice 207. Ainsi, lorsque l'on dit que les cavités de surface s'initient à toutes ou à un certain nombre des dislocations à la surface initiale 205 de la couche semi-conductrice initiale 203, ceci ne doit pas être interprété comme signifiant que toutes les cavités de surface s'initient à la surface initiale 205. [73] Les cavités de surface peuvent varier en largeur en raison de la nature des dislocations (par exemple type, contrainte, vecteur de Burgers, etc.). De plus, la largeur des cavités de surface peut augmenter alors que l'épaisseur de la couche semi-conductrice 207 augmente. [74] Comme on l'a noté, l'extension latérale des cavités de surface peut être encore augmentée par l'intersection de deux ou plusieurs structures de cavités de surface. Par exemple, la cavité de surface unitaire 218" associée à une unique dislocation 212 a une largeur d'ouverture W2 à la surface primaire 206. En comparaison, l'agglomération de cavités de surface 214", qui représente l'intersection de cinq cavités de surface unitaires, a une largeur d'ouverture W, à la surface primaire 206, où W1 est supérieur à W. Les régions vides unitaires des cinq cavités de surface de l'agglomération 214" se combinent pour former un volume sensiblement augmenté d'espace vide, avec les cinq dislocations unitaires situées à la base de cette région combinée vide. [75] Les cavités de surface (unitaires et agglomérées) de la couche semi-conductrice 207 peuvent être produites dans certains modes de réalisation au moyen d'une sélection des paramètres de croissance. Dans certains modes de réalisation, une basse température de croissance de la couche semi-conductrice 207 a été identifiée comme favorisant la formation des cavités de surface. Dans ce contexte, une basse température de croissance est définie comme une température de croissance inférieure à celle qui est généralement utilisée pour le dépôt de matériaux semi-conducteurs de haute qualité, qui, pour du nitrure de gallium, est d'environ 1000 à 1150°C. Par exemple, la basse température de croissance pour la formation de cavités de surface de nitrure de gallium selon les modes de réalisations de la présente invention peut être inférieure à environ 950°C, inférieure à environ 800°C ou même inférieure à environ 700°C. Dans d'autres modes de réalisation, la température de croissance peut être maintenue dans des plages utilisées généralement pour la croissance de films de haute qualité (par exemple, autour de 1000 à 1150°C pour le nitrure de gallium), et la pression dans le réacteur de croissance peut être augmentée au-delà de la pression généralement utilisée pour le dépôt de nitrure III de haute qualité. Par exemple, pour des films de nitrure de gallium, les pressions de croissance dans les modes de réalisation de la présente invention peuvent être supérieures à environ 100 mbar, supérieures à environ 200 mbar ou même supérieures à environ 300 mbar. Dans d'autres modes de réalisation, le niveau de dopage du film de nitrure III peut être modifié pour promouvoir la formation de cavités. Par exemple, il a été observé dans l'état de la technique que la densité de cavités peut décroître avec le dopage en silicium des nitrures III. Les paramètres de croissance pour promouvoir la formation de cavités de surface peuvent ne pas être indépendants les uns des autres, et les conditions et paramètres de croissance peuvent être modifiés pour améliorer la formation des cavités de surface. [76] L'arrangement et la densité des cavités de surface (à la fois unitaires et agglomérées) doivent être tels que, après masquage des portions des cavités de surface, il reste une surface loin des cavités de surface masquées suffisante pour une nucléation épitaxiale ultérieure et le support d'une couche épitaxiale suivante. Généralement, au moins environ 25 % ou plus de la surface originelle de la surface 205 peut rester intacte et dépourvue de cavités de surface. Plus particulièrement, au moins environ 50% ou plus de la surface originelle de la surface 205 peut rester intacte et dépourvue de cavités de surface. De manière encore préférée, au moins environ 75% de la surface originelle de la surface 205 peut rester intacte et dépourvue de cavités de surface. [77] La figure 2D illustre une structure semi-conductrice intermédiaire 240 qui est similaire à la structure semi-conductrice intermédiaire 140 de la figure 1C. La structure semi-conductrice intermédiaire 240 illustre le dépôt d'une première couche de masquage 242 sur une surface semi-conductrice primaire 206 et dans les cavités de surface de celle-ci. La première couche de masquage 242 masque et occulte à la fois la cavité de surface unitaire 218" et la cavité de surface agglomérée 214". Comme dans les modes de réalisation précédents, la première couche de masquage 242 peut comprendre un ou plusieurs matériaux amorphes, tels que des oxydes de silicium, des nitrures de silicium ou des mélanges de ceux-ci et les méthodes utilisées pour la formation de la première couche de masquage 242 peuvent être similaires à celles décrites précédemment. [78] La figure 2E illustre une structure semi-conductrice intermédiaire 250 qui est similaire à la structure semi-conductrice intermédiaire 150 de la figure 1 D. La structure semi-conductrice intermédiaire 250 illustre le retrait de portions de la première couche de masquage 242, dans laquelle des portions de la première couche de masquage 242 qui ferment les cavités de surface ont été sensiblement maintenues à l'intérieur des cavités de surface, et les portions qui ne masquent pas les cavités de surface ont été sensiblement retirées. Les portions restantes de la première couche de masquage 242 situées à l'intérieur des cavités de surface forment une pluralité de capuchons 254 (première structure de masquage), les capuchons 254 masquent et ainsi occultent les dislocations associées 208 et 212. Des méthodes pour le retrait sélectif de la première couche de masquage 242 (par exemple, tel que le polissage mécano-chimique) ont été décrites précédemment et de telles méthodes peuvent être utilisées dans ces modes de réalisation additionnels de l'invention. [79] La figure 2F illustre une structure semi-conductrice intermédiaire 260 qui est similaire à la structure semi-conductrice intermédiaire 160 de la figure 1E. La structure semi-conductrice intermédiaire 260 illustre le retrait de portions de la couche semi-conductrice 207 tout en préservant la pluralité de capuchons 254 à l'intérieur des cavités de surface. La région en pointillés 262 illustre la portion de la couche semi-conductrice 207 qui est retirée pour révéler une surface semi-conductrice secondaire 266. Des méthodes pour le retrait sélectif d'une portion de la couche semi-conductrice ont déjà été précédemment évoquées et de telles méthodes peuvent être employées dans ces modes de réalisation additionnels de l'invention. [80] La figure 2G illustre une structure semi-conductrice intermédiaire 270 qui est similaire à la structure semi-conductrice intermédiaire 170 de la figure IF. La structure semi-conductrice intermédiaire 270 illustre la formation de la deuxième couche de masquage 272 sur la structure semi-conductrice intermédiaire 260 (de la figure 2F). Comme indiqué précédemment, la deuxième couche de masquage 272 peut être déposée de manière sensiblement conforme et peut comprendre des matériaux amorphes tels que de l'oxyde de silicium, des nitrures de silicium et des mélanges de ceux-ci. En outre, les méthodes précédemment évoquées pour former une deuxième couche de masquage peuvent être utilisées dans ces modes de réalisation additionnels. [81] La figure 2H illustre une structure semi-conductrice intermédiaire 280 qui est similaire à la structure intermédiaire 180 de la figure 1G. La structure semi- conductrice intermédiaire 280 illustre le retrait de portions de la deuxième couche de masquage 272 pour former une pluralité de structures d'espacement 288 (deuxièmes structures de masquage) et aussi pour révéler des portions dépourvues de dislocations de la surface semi-conductrice secondaire 266. Les structures d'espacement 288 peuvent être formées par le retrait anisotroprique de portions de la deuxième couche de masquage 272, comme précédemment exposé. La formation de la pluralité de structures d'espacement 288, adjacentes à et encerclant les capuchons 154, produit une pluralité de bouchons de cavités de dislocation 286 qui peuvent être capables de prévenir sensiblement la propagation ultérieure des dislocations associées 208 et 212 (ou d'autres défauts). [82] La figure 21 illustre une structure semi-conductrice intermédiaire 290 qui est similaire à la structure intermédiaire 190 de la figure 1H. La structure semi-conductrice intermédiaire 290 illustre les étapes initiales d'une reprise de la croissance à partir des portions sensiblement dépourvues de dislocations de la surface secondaire 266. Les méthodes pour produire la croissance latérale sur la pluralité de bouchons de cavités de dislocation 286 ont été décrites précédemment et de telles méthodes peuvent être utilisées dans ces modes de réalisation additionnels pour produire des régions de croissance 294 avec des facettes latérales 292.
[83] La figure 2J illustre une structure semi-conductrice intermédiaire 295 qui est similaire à la structure semi-conductrice intermédiaire 195 de la figure 11. La structure semi-conductrice intermédiaire 295 illustre la coalescence du matériau à croissance latérale pour former une couche semi-conductrice suivante sensiblement continue 296. La couche semi-conductrice suivante 296 a une densité de dislocation de surface réduite par rapport à la surface semi-conductrice primaire 206 (par exemple de la figure 2C) en raison de la formation d'une pluralité de bouchons de cavités de dislocation 286, qui peuvent prévenir sensiblement la propagation des dislocations 208 et 212 dans la couche semi-conductrice suivante 296. L'épaisseur de la couche semi-conductrice suivante 296 peut être augmentée pour procurer une épaisseur souhaitée d'un matériau semi-conducteur suivant 296'. De telles méthodes ont déjà été décrites précédemment. La couche semi-conductrice suivante 296 produite dans les modes de réalisation ci-dessus peut être utilisée pour la fabrication de dispositifs et de structures, comme indiqué précédemment.
[84] Des modes de réalisation de l'invention peuvent aussi inclure des structures semi-conductrices intermédiaires et finales fabriquées pendant des modes de réalisations des méthodes de la présente invention, comme décrit ici. [85] Les structures semi-conductrices peuvent comprendre une première couche semi-conductrice 102, 207 ayant une surface supérieure 166, 266 comprenant une pluralité de cavités de surface 114', 116', 118', 214", 218", les cavités interceptant une ou plusieurs dislocations 108, 110, 112, 208, 212 à l'intérieur de la première couche semi-conductrice. Dans d'autres modes de réalisation, la structure peut comprendre deux ou plusieurs cavités de surface qui se sont interceptées pour former des régions d'agglomération 214".
[86] La structure semi-conductrice peut aussi comprendre une pluralité de premières structures de masquage 154, 254, les premières structures de masquage masquant (ou occultant) une pluralité des cavités de surface. La structure semi-conductrice peut aussi comprendre une pluralité de deuxièmes structures de masquage (des structures d'espacement) 188, 288, les deuxièmes structures de masquage étant adjacentes à et encerclant les premières structures de masquage (i.e. encerclant les capuchons). La pluralité de premières structures de masquage ont une surface supérieure qui s'étend au-dessus de la surface supérieure de la première couche semi-conductrice et les deuxièmes structures de masquage s'étendent latéralement à partir des premières structures de masquage. A la fois les premières et les deuxièmes structures de masquage peuvent comprendre un ou plusieurs matériaux amorphes choisis parmi les nitrures de silicium, les oxydes de silicium ou les mélanges de ceux-ci. La combinaison des premières et des deuxièmes structures de masquage forme une pluralité de bouchons de cavités de dislocations 186,286. [87] La structure semi-conductrice peut en outre inclure une couche semi-conductrice suivante 196, 296 couvrant la pluralité de bouchons de dislocation 186,286, la couche semi-conductrice suivante 196, 296 présentant une densité de dislocations de surface sensiblement réduite en comparaison avec la première couche semi-conductrice 102, 207. [88] La structure semi-conductrice, dans certains modes de réalisation de l'invention, peut comprendre un nitrure III, tel que du nitrure de gallium, du nitrure d'indium, du nitrure d'aluminium et des alliages de ceux-ci. [89] Des exemples non limitatifs sont maintenant décrits pour illustrer d'autres modes de réalisations de l'invention. Il faut souligner que dans les exemples qui vont suivre les paramètres de procédé (par exemple, les durées, températures, etc.) sont indiqués à des fins illustratives uniquement et ne limitent pas les modes de réalisation de la présente invention. Exemple [90] En référence à la figure 2A, un substrat de base 204 en saphir d'orientation (0001) est utilisé. (On note qu'un certain nombre d'étapes de procédé peuvent être réalisés avant la croissance, incluant un cycle de nettoyage de substrat pour retirer des contaminants non désirés (par exemple une cuisson à haute température sous hydrogène), une nitruration de la surface supérieure du substrat de base, ou d'autres prétraitements de surface en fonction de la nature à la fois du matériau de croissance et du substrat de base). Une couche semi-conductrice 203 de nitrure de gallium est formée par croissance sur le substrat de base de saphir. La croissance commence avec le dépôt d'une couche de nucléation à une température d'environ 400 à 500°C pendant une durée de 20 minutes. La température du réacteur est ensuite augmentée pour un traitement thermique de la couche de nucléation et la croissance d'un nitrure de gallium de haute qualité. Dans cet exemple, la température dans le réacteur est augmentée à une température de 1000 à 1100°C pendant une durée de 20 minutes et la croissance a lieu pendant 90 minutes pour produire une couche semi-conductrice d'une épaisseur d'environ 1 à 2,5 pm. [91] La couche semi-conductrice 203 est ensuite gravée par décoration pour augmenter la taille des cavités de surface (i.e. pour produire les cavités de surface 214' et 218' de la figure 2B). Le procédé de gravure sélective des défauts est maintenant décrit plus en détail. Après réalisation de la croissance de la couche de nitrure de gallium 203, la source de précurseur de gallium (par exemple du triméthylgallium) est fermée et la température du réacteur est réduite. La diminution de température dans le réacteur est d'environ 50°C par minute jusqu'à ce qu'une température d'environ 800 à 900°C soit atteinte et stabilisée. Un mélange de silane (SiH4), d'ammoniac (NH3) et d'hydrogène (H2) est introduit dans la chambre de réaction. Dans cet exemple, le flux de SiH4 est d'environ 3 sccm et le flux de NH3/H2 (1 :1) est de 8 slm. Dans cet exemple particulier, la surface du support du nitrure de gallium est exposée à l'environnement de gravure pendant environ 100 à 200 secondes. [92] La température du réacteur est ensuite amenée à environ 800 à 900°C pour la croissance de la couche semi-conductrice de nitrure de gallium 207. Dans cet exemple, la température de croissance réduite a été poursuivie pendant 90 minutes jusqu'à ce qu'une couche d'épaisseur d'environ 500 nanomètres soit atteinte. Une pluralité de cavités de surface, à la fois unitaires et agglomérées (respectivement 218" et 214"), sont formées comme illustré à la figure 2C. [93] Une première couche de masquage peut être ensuite déposée (Fig.
2D). Une couche de nitrure de silicium peut être déposée par un procédé de CVD (par exemple à partir de silane gazeux (SiH4) et d'ammoniac (NH3) dans des conditions connues dans l'état de la technique) pour couvrir sensiblement la surface 206. Les réacteurs de CVD pour produire des nitrures III-V emploient fréquemment du NH3 comme source pour le précurseur contenant l'élément du groupe V. Ainsi, pour le dépôt de nitrure de silicium, le seul impératif est un apport de SiH4 dans la chambre de réaction accompagné d'éventuelles installations auxiliaires additionnelles. Ensuite des portions de la première couche de masquage sont retirées (Fig.
2E) en utilisant des méthodes de polissage mécano-chimique avec des solutions de slurry appropriées pour maintenir les capuchons dans la structure semi-conductrice. [94] La gravure du nitrure de gallium semi-conducteur est réalisée tout en maintenant sensiblement les capuchons à l'intérieur des cavités de surface (figure 2F). Le nitrure de gallium est gravé au moyen d'une gravure ionique réactive (RIE). Le procédé RIE utilise un agent gazeux chloré de Cl2 + SiCl4. De tels procédés gravent le nitrure de gallium tout en conservant sensiblement les capuchons. [95] La formation de la deuxième structure de masquage (figure 2G) peut être réalisée au moyen d'un dépôt chimique en phase vapeur à base pression de nitrure de silicium à une température d'environ 700 à 800°C. Un procédé ultérieur pour retirer de façon anisotropique des portions de la deuxième couche de masquage (figure 2H) et pour former des structures d'espacement pour fabriquer des bouchons de dislocation peut être mis en oeuvre en utilisant une gravure ionique réactive. L'agent gazeux est toutefois modifié pour passer des gaz à base de chlore à des gaz à base de fluor tels que CF4, SF6 et CHF3. [96] Des procédés ultérieurs impliquent la formation d'une couche semi-conductrice suivante (figures 21, 2J). La croissance latérale de nitrure de gallium au dessus des bouchons de dislocation peut être réalisée en utilisant une température de réacteur d'environ 1050 à 1100°C à une pression d'environ 100 à 400 Torr avec un ratio des précurseurs V/III compris entre 3000 et 7000. Des procédés ultérieurs pour épaissir la couche semi-conductrice de nitrure de gallium suivante jusqu'à une épaisseur désirée peut utiliser un mode de croissance plus verticale. Par exemple, la croissance peut être réalisée dans un réacteur avec une température de réacteur de 850 à 1000°C, à une pression de 50 à 200 Torr et un ratio des précurseurs V/III de 1000 à 2000. [97] Les modes de réalisation de l'invention décrits plus haut ne limitent pas la portée de l'invention puisque ces modes de réalisation sont simplement des exemples de réalisation de l'invention, laquelle est définie par la portée des revendications en annexe et de leurs équivalents légaux. Tous les modes de réalisations équivalents sont donc compris dans la portée de cette invention. Ainsi, différentes modifications de l'invention, en plus de celles présentées et décrites ici, telles que des combinaisons alternatives utiles des éléments décrits, seront évidentes pour l'homme du métier à partir de la description. De telles modifications sont aussi dans la portée des revendications annexées. Les têtes de chapitre et les légendes sont utilisées ici uniquement pour des raisons de clarté et de praticité.

Claims (15)

  1. REVENDICATIONS1. Procédé de formation d'une structure semi-conductrice, comprenant : - la fourniture d'une couche semi-conductrice possédant une surface semi- conductrice primaire comprenant une pluralité de cavités de surface associées à des dislocations émergentes, - le masquage d'une pluralité de dislocations émergentes avec des capuchons fabriqués à partir d'une première couche de masquage, chaque capuchon s'étendant au moins en partie dans une cavité de surface de la pluralité de cavités de surface, - le retrait d'une partie de la couche semi-conductrice pour former une surface semi-conductrice secondaire, - la formation d'une pluralité de structures d'espacement adjacentes aux capuchons à partir d'une deuxième couche de masquage, les capuchons et les structures d'espacement formant ensemble une pluralité de bouchons de cavités de dislocations, et - la croissance d'une couche semi-conductrice suivante sur la surface semi-conductrice secondaire au-dessus de la pluralité de bouchons de cavités de dislocations et la formation d'une couche semi-conductrice suivante sensiblement continue comprenant moins de dislocations que la couche semi-conductrice primaire.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que la pluralité de cavités de surface à la surface semi-conductrice primaire sont produites par gravure de la surface semi-conductrice primaire dans des conditions de gravure qui favorisent la gravure au niveau de ou à proximité des dislocations émergentes et qui évitent la gravure à distance des dislocations émergentes.
  3. 3. Procédé selon la revendication 1, caractérisé en ce que la pluralité de cavités de surface de la couche semi-conductrice primaire sont produites par gravure d'une surface semi-conductrice initiale dans les conditions de gravure qui favorisent la gravure à ou à proximité des dislocations émergentes et qui évitent la gravure à distance des dislocations émergentes, et en ce qu'il comprend la croissance d'une couche semi-conductrice comprenant la surface semi- conductrice primaire sur la surface semi-conductrice initiale dans des conditions de croissance épitaxiale choisies de sorte à favoriser l'ouverture des cavités desurface et l'agglomération de deux ou plusieurs cavités de surface à la surface primaire.
  4. 4. Procédé selon la revendication 1, caractérisé en ce que le masquage d'une pluralité des cavités de surface avec des capuchons comprend en outre : - le dépôt d'un ou plusieurs matériaux amorphes sur la surface semi-conductrice primaire, et - le retrait de portions des matériaux amorphes déposés sur la surface semi-conductrice primaire qui ne masquent pas les cavités de surface.
  5. 5. Procédé selon la revendication 4, caractérisé en ce que le retrait de portions des matériaux amorphes est réalisé au moins par un polissage mécano-chimique ou par une gravure plasma.
  6. 6. Procédé selon la revendication 1, caractérisé en ce que le retrait de régions non masquées de la couche semi-conductrice est réalisé par gravure plasma avec une solution de gravure à base de chlore.
  7. 7. Procédé selon la revendication 1, caractérisé en ce que la formation 20 d'une pluralité de structures d'espacement comprend en outre : - le dépôt d'un ou plusieurs matériaux amorphes sensiblement conformes, - la gravure anisotropique du ou des matériaux amorphes sensiblement conformes jusqu'à ce que les portions de la surface semi-conductrice secondaire éloignées des bouchons de cavités de dislocations soient exposées. 25
  8. 8. Procédé selon la revendication 1, caractérisé en ce que la couche semi-conductrice et la couche semi-conductrice suivante comprennent un nitrure III. 30
  9. 9. Procédé selon la revendication 1, caractérisé en ce que les première et deuxième couches de masquage comprennent des oxydes de silicium, des nitrures de silicium ou un mélange de ceux-ci.
  10. 10. Structure semi-conductrice comprenant : 35 - une première couche semi-conductrice possédant une surface supérieure comprenant une pluralité de cavités de surface, les cavités de surface intersectant des dislocations émergentes dans la première couche semi-conductrice,- une pluralité de bouchons de cavités de dislocations, chaque bouchon de cavité de dislocation masquant au moins une des dislocations émergentes, chacun des bouchons de cavité de dislocation comprenant : - une première structure de masquage disposée au moins en partie à l'intérieur d'une cavité de surface de la pluralité de cavités de surface, - une deuxième structure de masquage adjacente à la surface supérieure de la première couche semi-conductrice et adjacente à la première structure de masquage, et - une couche semi-conductrice suivante couvrant la pluralité de bouchons de cavités de dislocations, dans laquelle la couche semi-conductrice suivante présente une densité de dislocations de surface inférieure à celle de la première couche semi-conductrice.
  11. 11. Structure selon la revendication 10, caractérisée en ce que deux ou plusieurs des cavités de surface s'interceptent pour former une région de cavité agglomérée.
  12. 12. Structure selon la revendication 10, caractérisée en ce qu'au moins une de la première couche semi-conductrice et de la couche semi-conductrice suivante comprend un nitrure III.
  13. 13. Structure selon la revendication 10, caractérisée en ce que les première et deuxième structures de masquage comprennent un ou plusieurs matériaux amorphes choisis parmi le groupe des nitrures de silicium, des oxydes de silicium et des mélanges de ceux-ci.
  14. 14. Structure selon la revendication 10, caractérisée en ce que la première structure de masquage a une surface supérieure qui s'étend au-dessus de la surface supérieure de la première couche semi-conductrice.
  15. 15. Structure selon la revendication 10, caractérisée en ce que la deuxième structure de masquage s'étend latéralement à partir de la première couche de masquage.30
FR0952241A 2009-03-31 2009-04-06 Methodes et structures epitaxiales pour reduire la densite de dislocations de surface dans des materiaux semi-conducteu rs Withdrawn FR2944137A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0952241A FR2944137A1 (fr) 2009-04-06 2009-04-06 Methodes et structures epitaxiales pour reduire la densite de dislocations de surface dans des materiaux semi-conducteu rs
PCT/EP2010/054276 WO2010112540A1 (fr) 2009-03-31 2010-03-31 Procédés et structures épitaxiaux pour réduire la densité de dislocation superficielle dans les matériaux à semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0952241A FR2944137A1 (fr) 2009-04-06 2009-04-06 Methodes et structures epitaxiales pour reduire la densite de dislocations de surface dans des materiaux semi-conducteu rs

Publications (1)

Publication Number Publication Date
FR2944137A1 true FR2944137A1 (fr) 2010-10-08

Family

ID=41132955

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0952241A Withdrawn FR2944137A1 (fr) 2009-03-31 2009-04-06 Methodes et structures epitaxiales pour reduire la densite de dislocations de surface dans des materiaux semi-conducteu rs

Country Status (1)

Country Link
FR (1) FR2944137A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149079A1 (fr) * 2016-03-04 2017-09-08 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
US20070259504A1 (en) * 2006-05-05 2007-11-08 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20080099781A1 (en) * 2006-10-31 2008-05-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing III group nitride semiconductor thin film and method of manufacturing III group nitride semiconductor device using the same
WO2008141324A2 (fr) * 2007-05-14 2008-11-20 S.O.I.Tec Silicon On Insulator Technologies Procédés pour améliorer la qualité de matériaux semi-conducteurs à croissance épitaxiale

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
US20070259504A1 (en) * 2006-05-05 2007-11-08 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20080099781A1 (en) * 2006-10-31 2008-05-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing III group nitride semiconductor thin film and method of manufacturing III group nitride semiconductor device using the same
WO2008141324A2 (fr) * 2007-05-14 2008-11-20 S.O.I.Tec Silicon On Insulator Technologies Procédés pour améliorer la qualité de matériaux semi-conducteurs à croissance épitaxiale

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149079A1 (fr) * 2016-03-04 2017-09-08 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
FR3048547A1 (fr) * 2016-03-04 2017-09-08 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur

Similar Documents

Publication Publication Date Title
US8178427B2 (en) Epitaxial methods for reducing surface dislocation density in semiconductor materials
EP1791170B1 (fr) Procédé de fabrication d'un substrat notamment pour l'optique, l'électronique ou l'optoélectronique et substrat obtenu par ce procédé
EP1290721B1 (fr) Procede de preparation d'une couche de nitrure de gallium
US6403451B1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US20030207551A1 (en) Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby
FR2860248A1 (fr) Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
EP1514297A2 (fr) Procede de realisation par epitaxie d un film de nitrure de gallium separe de son substrat
FR2977260A1 (fr) Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
FR2629637A1 (fr) Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
EP1629526A1 (fr) Substrat pour systemes contraints et procede de croissance cristalline sur un tel substrat
EP3311394B1 (fr) Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure de groupe iii
FR2908925A1 (fr) PROCEDE D'INTEGRATION D'UN COMPOSANT DE TYPE III-N, TEL QUE DU GaN, SUR UN SUBSTRAT DE SILICIUM (001) NOMINAL
EP3248213A1 (fr) Fabrication d'un support semi-conducteur à base de nitrures d'éléments iii
JP2012517114A (ja) 半導体材料を形成するためのエピタキシャル方法および構造
EP3809450A1 (fr) Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium
EP0480804B1 (fr) Procédé de croissance de couches hétéroépitaxiales
EP3248212B1 (fr) Procédé de fabrication d'une structure semi-conductrice à base de nitrures d'éléments iii passivée et une telle structure
FR2944137A1 (fr) Methodes et structures epitaxiales pour reduire la densite de dislocations de surface dans des materiaux semi-conducteu rs
WO2010112540A1 (fr) Procédés et structures épitaxiaux pour réduire la densité de dislocation superficielle dans les matériaux à semi-conducteurs
EP2064374A1 (fr) Procede pour la croissance de nitrure d' indium
WO2014114730A1 (fr) Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane
FR2936904A1 (fr) Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
WO2017144429A1 (fr) Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
FR2972731A1 (fr) Procédés de formation de matériaux semi-conducteurs iii/iv et structures semi-conductrices formées en utilisant ces procédés

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

Owner name: COMMISSARIAT A L ENERGIE ATOMIQUE, FR

Effective date: 20120423

ST Notification of lapse

Effective date: 20131231