FR2941302A1 - Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant". - Google Patents

Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant". Download PDF

Info

Publication number
FR2941302A1
FR2941302A1 FR0950296A FR0950296A FR2941302A1 FR 2941302 A1 FR2941302 A1 FR 2941302A1 FR 0950296 A FR0950296 A FR 0950296A FR 0950296 A FR0950296 A FR 0950296A FR 2941302 A1 FR2941302 A1 FR 2941302A1
Authority
FR
France
Prior art keywords
substrate
insulator
support substrate
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0950296A
Other languages
English (en)
Other versions
FR2941302B1 (fr
Inventor
Blanchard Chrystelle Lagahe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0950296A priority Critical patent/FR2941302B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to KR1020117016726A priority patent/KR20110099320A/ko
Priority to TW099100902A priority patent/TW201041060A/zh
Priority to EP10700411A priority patent/EP2382655A1/fr
Priority to CN2010800042254A priority patent/CN102272912A/zh
Priority to PCT/EP2010/050408 priority patent/WO2010081852A1/fr
Priority to SG2011041779A priority patent/SG172762A1/en
Priority to US13/133,118 priority patent/US20110233719A1/en
Priority to JP2011545731A priority patent/JP2012515447A/ja
Publication of FR2941302A1 publication Critical patent/FR2941302A1/fr
Application granted granted Critical
Publication of FR2941302B1 publication Critical patent/FR2941302B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)

Abstract

L'invention concerne un procédé de test comprenant une prise de contact électrique sur le support (2) d'un substrat de type "semi-conducteur sur isolant" (1). Ce procédé est remarquable en ce qu'il comprend les étapes consistant à : - a) prendre un substrat (1) de type "semi-conducteur sur isolant" comprenant un substrat support (2) intégralement recouvert d'une couche d'isolant (3) et une couche active (4), une partie (31) de ladite couche d'isolant (3) étant enterrée entre la couche active et la face avant (21) du substrat support (2), - b) retirer une partie de ladite couche d'isolant (3) qui s'étend à la périphérie de la face avant (21) du substrat support (2) et/ou qui s'étend sur sa face arrière (22), de façon à délimiter au moins une zone accessible (210) du substrat support (2), exempte d'isolant, tout en conservant au moins une partie (321) de la couche d'isolant sur la face arrière, - c) appliquer une tension électrique à ladite zone accessible (210), de façon à effectuer ladite prise de contact électrique.

Description

i L'invention se situe dans le domaine de la fabrication de composants électroniques, sur un substrat connu sous l'acronyme "SeOI", d'après l'expression anglaise de "Semiconductor On Insulator", qui signifie "Semi-conducteur sur isolant".
La présente invention concerne plus particulièrement un procédé de test qui comprend une prise de contact électrique effectuée sur le substrat support d'un substrat de type SeOl. Dans la suite de la description et des revendications, on entend par substrat de type "SeOI", un substrat qui comprend successivement un substrat support en matériau semi-conducteur intégralement recouvert d'une couche d'isolant, notamment d'oxyde ou de nitrure, et une autre couche de matériau semi-conducteur, dite " couche active", dans ou sur laquelle sont ou seront formés des composants électroniques. Une partie de cette couche d'isolant est ainsi enterrée entre ladite couche active et l'une des faces du substrat support, dite "face avant".
Un tel substrat 1 est représenté sur la figure 1 jointe. Il comprend un substrat support 2 en matériau semi-conducteur, intégralement recouvert d'une couche d'isolant 3 et une couche active 4 de matériau semi-conducteur. La portion de la couche d'isolant 3 située en regard de l'une des faces du substrat support 2, dite "face avant 21" est référencée 31. Comme on peut le voir sur la figure, une partie de la portion 31 de la couche d'isolant 3 est enterrée entre la couche active 4 et la face avant 21 du substrat support 2. La face opposée du substrat support 2, dénommée "face arrière", porte la référence 22. La portion de la couche d'isolant 3 située en regard de la face arrière 22 porte la référence numérique 32, tandis que celle située à la périphérie du substrat support 2 est référencée 33. L'isolant 3 peut être constitué par exemple par un oxyde, un nitrure ou un oxynitrure. Dans le cas où le matériau semi-conducteur constituant le substrat support 2 et/ou la couche active 4 est du silicium, l'isolant est avantageusement de l'oxyde de silicium (SiO2) ou du nitrure de silicium (Si3N4). A titre d'information, on notera que tous les substrats SeOI ne présentent pas une couche d'isolant sur toute la surface du substrat support. Cela concerne notamment les SeOI épais , c'est à dire les SeOI pour lesquels on souhaite avoir une épaisseur d'isolant enterré relativement épaisse (de 1 micron à quelques micromètres). Pour ce type de substrat SeOl, il est d'usage de former un isolant (par exemple par oxydation) à la fois sur le substrat "support" et sur le substrat "donneur" avant leur assemblage par collage, si bien qu'après amincissement du substrat donneur, le support du SeOI est intégralement recouvert d'isolant. Ce type de substrat vise des applications de puissance, par exemple la formation de composants traitant des signaux de fortes puissance. L'invention s'applique aux substrats SeOI dont le substrat support est recouvert intégralement d'une couche d'isolant.
Au cours des procédés de fabrication des composants électroniques, il est parfois utile d'avoir accès à la face arrière 22 du substrat support 2, pour effectuer par exemple des tests électriques des composants élaborés en face avant 21 ; ces tests peuvent notamment requérir d'appliquer une tension électrique au niveau de la face arrière 22. Pour ce faire, il est alors nécessaire de retirer la couche d'isolant 32 présente sur la face arrière du substrat support. Or, la demanderesse a constaté que lorsque l'on retire la couche d'isolant 32 en face arrière, le substrat SeOI se déforme pour prendre une forme légèrement bombée. Cette déformation ou "bombé" est connue sous la dénomination 20 anglaise de "warp" ou "warpage" et elle croît avec l'accroissement de l'épaisseur de l'isolant enterré 31. En d'autres termes, les forces ou contraintes en présence, à l'intérieur du substrat SeOl, ne sont plus compensées lorsque l'isolant 32 de la face arrière est retiré. 25 La figure 2 jointe représente le substrat de la figure 1 après retrait d'une partie de la couche d'isolant par attaque chimique humide, ce substrat présentant le phénomène de "bombé". Les contraintes exercées par la couche d'isolant 31 ne sont plus compensées par la présence de la couche 32 et le substrat SeOI 1 a tendance à se déformer en se creusant, avec une concavité orientée vers la 30 face arrière 22 du substrat support 2, notamment dans le cas d'une structure BSOI (support et couche active en silicium et isolant en oxyde de silicium). Le "bombé" se mesure au niveau de la partie concave du support 2. Il correspond à la distance a entre un plan P passant par les bords de la concavité, c'est-à-dire les bords du substrat support 2 et le point le plus profond de la 35 concavité, généralement situé au centre du substrat support 2.
Le "bombé" a se mesure par différentes techniques bien connues de l'homme du métier, à savoir la profilométrie optique ou mécanique ou des techniques de mesures capacitives d'épaisseur. A titre d'exemple, on peut citer les mesures capacitives utilisant un équipement connu sous le nom de "Wafersight" du fabricant ADE (désormais dénommé KLA Tencor) qui permettent de mesurer l'épaisseur et la déformation d'un substrat. Le bombé peut également se mesurer par mesure optique, par exemple avec un équipement connu sous le nom de FLEXUS, produit par le même fabricant, qui permet de scanner la surface du substrat support.
A titre d'exemple, on peut se référer à un substrat connu de l'homme du métier sous l'acronyme "BSOI", qui signifie "Bonded Silicon On Insulator" et désigne un substrat du type "Silicium sur isolant" obtenu par collage de deux substrats en silicium dont au moins l'un (le support) présente une surface oxydée, puis par amincissement de l'un des deux substrats pour former la couche active. On a pu mesurer qu'un tel substrat, comprenant par exemple un oxyde enterré 31 d'une épaisseur de 2,5 m, peut atteindre un bombé a de l'ordre de 150 m lorsque l'oxyde 32 de la face arrière est retiré, alors qu'il présente un bombé a inférieur à 30 m dans le cas où cet oxyde demeure en place. Or, un bombé important induit des problèmes de préhension de ces substrats par des robots, ainsi que des problèmes de positionnement de ces substrats sur des organes de retenue ou supports plans, lors de leur utilisation ultérieure. Ce phénomène d'apparition de bombé est décrit dans le document US 5 780 311, dans le cas d'un substrat de type SOI après disparition de la couche d'oxyde présente sur la face arrière du substrat support. Toutefois, la solution préconisée consiste uniquement à protéger cette couche d'oxyde par le dépôt d'une couche protectrice réalisée en silicium polycristallin ou amorphe, en nitrure ou en résine photosensible. Or, cette solution ne peut pas être mise en oeuvre dans un procédé de test qui a justement pour but de former des zones de prise de contact électrique, 30 exemptes d'isolant. L'invention a donc pour but de fournir un procédé de test permettant de réaliser une prise de contact électrique sur un substrat SeOl, et notamment d'appliquer une tension électrique au substrat support, tout en limitant au maximum le phénomène de bombé de ce substrat. 35 De préférence, l'invention a pour but de limiter le phénomène de bombé à une valeur inférieure à 100 m, de préférence encore inférieure à 50 m.
Ce but est atteint par un procédé de test comprenant une prise de contact électrique sur le substrat support d'un substrat de type "semi-conducteur sur isolant". Conformément à l'invention, ce procédé comprend les étapes 5 consistant à : - a) prendre un substrat de type "semi-conducteur sur isolant" comprenant un substrat support en matériau semi-conducteur intégralement recouvert d'une couche d'isolant et une couche, dite "active", de matériau semi-conducteur, disposée sur ledit substrat support de façon qu'une partie de ladite 10 couche d'isolant soit enterrée entre ladite couche active et l'une des faces, dite "avant", du substrat support, - b) retirer une partie de ladite couche d'isolant qui s'étend à la périphérie de la face avant du substrat support et/ou qui s'étend sur sa face opposée dite "arrière", de façon à délimiter au moins une zone du substrat support exempte 15 d'isolant, dite "zone accessible", tout en conservant au moins une partie de la couche d'isolant sur la face arrière, - c) appliquer une tension électrique à la ou à au moins certaines desdites zones accessibles (210, 220), de façon à effectuer ladite prise de contact électrique sur le substrat support du substrat "semi-conducteur sur isolant". 20 Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : - la partie de la couche d'isolant qui est retirée dans l'étape b) est prélevée au niveau de la zone annulaire d'isolant s'étendant à la périphérie de la face arrière du support, et/ou au niveau de la zone annulaire d'isolant qui s'étend à la 25 périphérie de la face avant du support autour de la couche active ; - l'on conserve au moins 50% de l'aire de la couche d'isolant de la face arrière, lors de la mise en oeuvre de l'étape b) ; - l'étape b) consiste à effectuer un détourage de la région annulaire de ladite couche d'isolant s'étendant à la périphérie de la face avant du substrat 30 support, ce détourage étant effectué sur une largeur comprise entre 0,5mm et 5 mm et/ou à effectuer un détourage de la région annulaire de ladite couche d'isolant s'étendant à la périphérie de la face arrière du substrat support, ce détourage étant effectué sur une largeur comprise entre 0,5 mm et 15 mm ; - le retrait de l'isolant est effectué par meulage et/ou polissage ; 35 - le retrait de l'isolant est effectué par lithographie et/ou gravure chimique ; - le retrait de l'isolant est effectué pendant la fabrication de composants électroniques sur et/ou dans ladite couche active ; - le retrait de l'isolant est effectué après la fabrication du substrat semi-conducteur sur isolant et avant la fabrication de composants électroniques sur 5 et/ou dans ladite couche active ; - le substrat semi-conducteur sur isolant est obtenu par collage du substrat support recouvert de la couche d'isolant et d'un substrat source duquel est issue ladite couche active et en ce que le retrait de l'isolant est effectué pendant la fabrication dudit substrat semi-conducteur sur isolant, après le traitement thermique 10 de stabilisation du collage des deux substrats ; - l'isolant est un oxyde, un nitrure ou un oxynitrure. L'invention concerne également un substrat de test de type "semi-conducteur sur isolant" comprenant un substrat support en matériau semi-conducteur recouvert d'une couche d'isolant et une couche, dite "active", de 15 matériau semi-conducteur, disposée sur ledit substrat support de façon qu'une partie de ladite couche d'isolant soit enterrée entre ladite couche active et l'une des faces, dite "avant", du substrat support. Conformément à l'invention, une partie dudit substrat support est exempte d'isolant de sorte qu'elle est exposée et ledit substrat présente un bombé (a) 20 inférieur ou égal à 50 m. En outre, de façon avantageuse, la couche d'isolant enterrée de ce substrat de test présente une épaisseur supérieure ou égale à 0,2 m, de préférence encore supérieure ou égale à 1 m. D'autres caractéristiques et avantages de l'invention apparaîtront de la 25 description qui va maintenant en être faite, en référence aux dessins annexés, qui en représentent, à titre indicatif mais non limitatif, plusieurs modes de réalisation possibles. Sur ces dessins : - la figure 1 précitée est un schéma représentant un substrat de type 30 SeOl, vu en coupe, - la figure 2 précitée est un schéma représentant le phénomène de bombé observé sur le substrat de la figure 1, après retrait d'une partie de la couche d'isolant, par une attaque chimique humide, - les figures 3 à 5 sont des schémas représentant des substrats de type 35 SeOl, vus en coupe, après la formation des zones permettant une prise de contact électrique sur le substrat support, conformément à trois modes de réalisation différents du procédé conforme à l'invention, - la figure 6 est une vue de dessus du substrat SeOI de la figure 3, à une échelle inférieure, - la figure 7 est une vue de dessous du substrat de la figure 5, à une échelle inférieure, et - la figure 8 est une vue de dessous d'un substrat de type SeOI représentant une variante de la figure 7. Les figures précitées sont schématiques et les dimensions et 10 épaisseurs des différentes couches ne sont pas représentées à leurs valeurs relatives réelles. Le procédé de test conforme à l'invention peut s'appliquer à tout type de substrat SeOl, que celui-ci ait été obtenu par le procédé de type BSOI précité ou par un procédé autre, par exemple l'un des procédés connus sous la dénomination 15 SMART CUT ou SIMOX, à condition que le substrat support soit bien entouré au départ d'une couche d'isolant. Le procédé de test conforme à l'invention comprend les étapes consistant à : - a) prendre un substrat 1 de type SeOl, 20 - b) retirer au moins une partie de la région annulaire de la couche d'isolant 3 située à la périphérie de la face avant 21 ou retirer une partie seulement de la couche d'isolant 3 s'étendant sur la face arrière 22 du substrat support 2, afin d'éviter l'apparition du phénomène de bombé, - c) appliquer une tension électrique à ladite zone du substrat 25 support dégagée au cours de l'étape b) (ou à au moins à certaines d'entre elles s'il y en a plusieurs), de façon à effectuer une prise de contact électrique sur le substrat support 2 du substrat SeOI 1. Un premier mode de réalisation de l'étape b) du procédé conforme à l'invention va maintenant être décrit en faisant référence aux figures 1, 3 et 6. 30 Sur la figure 1, la couche active 4 est d'un diamètre légèrement inférieur à celui du support 2, typiquement inférieur de 2 à 5 mm. Ceci est dû à l'utilisation de plaques chanfreinées pour la fabrication d'un substrat SeOl, qui ne permettent pas le collage des deux substrats initiaux jusqu'à l'extrême bord. Une zone dite "d'exclusion", située en face avant ne comporte donc pas de couche active. 35 En conséquence, la face avant 21 du substrat support 2 est recouverte d'une couche d'isolant qui s'étend au-delà des bords de la couche active 4, et qui présente une forme annulaire. Cette région annulaire est référencée 310. L'étape b) consiste à retirer au moins une partie de la région annulaire 310 de ladite couche d'isolant, de façon à délimiter au moins une zone du substrat support 2 qui se trouve exempte d'isolant. Cette zone, dite "accessible" porte la référence numérique 210. Bien évidement, ce retrait n'est pas possible si le diamètre de la couche active 4 est identique à celui du substrat support 2 recouvert de la couche d'isolant.
Sa surface doit être suffisamment grande pour permettre une prise de contact électrique, par exemple être d'au moins quelques millimètres carrés. Cette opération de détourage permet de retirer soit la totalité de la zone annulaire 310 d'isolant, comme représenté sur la figure 6, soit seulement une partie, selon une variante non représentée sur les figures. Dans ce dernier cas, on obtient au moins une zone accessible 210, éventuellement plusieurs, disposées sur la périphérie du substrat. La figure 8 représente un résultat similaire obtenu sur la région annulaire périphérique de l'isolant 32 de face arrière. Comme représenté sur la figure 3, il est possible, en fonction des technique utilisées pour retirer la couche annulaire d'isolant 310, qu'une petite épaisseur du substrat support 2 située immédiatement en-dessous de cette région annulaire 310 soit également retirée. La région annulaire 310 s'étend de préférence sur une largeur L1 comprise entre 0,5 et 5 mm à compter du bord du substrat 1. A titre d'exemple, cette largeur L1 est généralement comprise entre 1 et 3 millimètres pour un substrat de 6 pouces (environ 15 centimètres) de diamètre et entre 1 et 4 millimètres pour un substrat de 8 pouces (environ 20 centimètres). La profondeur de la zone retirée et est d'au moins l'épaisseur de l'isolant 310 soit de l'ordre de quelques micromètres, par exemple 2 m, et peut atteindre 15 m si une partie du substrat support 2 est également retirée, voire même quelques dizaines de micromètres. Une première technique de retrait de l'isolant consiste à effectuer un meulage et/ou un polissage de celui-ci. Ce meulage ou ce polissage peut être mécanique et/ou chimique. Dans le cas d'un meulage mécanique, le substrat 1 peut, par exemple, être maintenu sur un support entraîné en rotation et un outil également en rotation est amené au contact de la région annulaire pour meuler celle-ci. Dans le cas d'un polissage, on peut utiliser un patin de polissage combiné à une solution chimique appropriée. La technique du meulage aboutit généralement au retrait de la couche d'isolant et d'une partie du substrat support 2, tandis que le polissage permet de retirer plus spécifiquement uniquement la couche d'isolant. Une seconde technique consiste à utiliser des étapes de lithographie suivies d'étapes de gravure chimique sèche ou humide. Cette technique, plus sélective, permet de retirer uniquement la couche d'isolant annulaire 310, sans attaquer la portion du substrat support 2 située immédiatement en-dessous.
Enfin, on notera que la couche d'isolant 32 est de préférence conservée en face arrière, ce qui évite le phénomène de bombé ou bien si une partie en est retirée, elle l'est comme expliqué ci-après. Un second mode de réalisation de l'étape b) va maintenant être décrit en faisant référence aux figures 4 et 7.
Dans ce cas, l'étape b) consiste à retirer une partie de la couche d'isolant 32 de la face arrière du substrat support 2, tout en conservant au moins une partie de cette couche d'isolant sur la face arrière. De préférence, la partie conservée correspond à au moins 50 % de l'aire totale de la couche d'isolant 32 recouvrant la face arrière 22 du substrat support 2.
Préférentiellement, l'étape b) consiste à retirer la totalité (voir figure 7) ou une partie (voir figure 8) d'une région annulaire de la couche d'isolant 32, cette région annulaire s'étendant à la périphérie de la face arrière du support 2. Cette région annulaire, visible avant son retrait sur la figure 1 porte la référence numérique 320. Ce retrait de la zone annulaire 320 d'isolant a pour effet de dégager une zone accessible 220 s'étendant sur la face arrière du substrat support 2. Ce retrait est mis en oeuvre en conservant au moins la partie centrale de la couche d'isolant sur la face arrière. Cette portion centrale porte la référence numérique 321. La largeur L2 de la région annulaire retirée est de préférence comprise entre 0,5 mm et 15 mm à compter du bord du substrat 1. A titre d'exemple, L2 est comprise entre 2 et 10 mm pour un substrat de 6 pouces (environ 15 cm) de diamètre et entre 2 et 15 mm pour un substrat de 8 pouces (environ 20 cm). L'épaisseur e2 de la zone retirée correspond à celle de la couche d'isolant 32, soit de l'ordre de quelques micromètres, par exemple 21um.
35 La figure 5 illustre une variante dans laquelle une partie de la face arrière 22 du substrat support 2, située sous la portion annulaire 320 d'isolant est également retirée. Dans ce cas, l'épaisseur e3 peut atteindre 151um. Les techniques utilisées pour retirer une partie de la zone annulaire 5 d'isolant 320 et éventuellement du substrat support 2 sont les mêmes que celles décrites précédemment pour le premier mode de réalisation. Dans le mode de réalisation illustré sur la figure 8, seule une partie de la région annulaire 320 de l'isolant situé sur la face arrière du substrat support 2 a été retirée. On a délimité deux zones accessibles ponctuelles référencées 221.
10 Le nombre de ces zones dégagées est fonction des tests ultérieurs à effectuer, il est lié par exemple aux contraintes des équipements utilisés ou aux configurations de prises de contact. La forme des zones dégagées est quelconque et peut être ronde, carrée ou autre.
15 Les zones accessibles ponctuelles 221 sont de préférence obtenues par gravure chimique au travers d'un masque comprenant des ouvertures qui correspondent à la forme des zones 221 à obtenir. Un quatrième mode de réalisation non représenté sur les figures peut consister à dégager les bords du substrat support en périphérie, (zone 33).
20 Dans tous les modes de réalisation qui viennent d'être décrits, l'étape de retrait d'au moins une partie de la région annulaire d'isolant 310, 320 peut être effectuée et intercalée à différents stades du procédé. Ainsi, ce retrait peut être effectué après la fabrication du substrat semi-conducteur sur isolant 1, mais avant la fabrication des composants 25 électroniques sur et/ou dans la couche active 4. Ce retrait peut également être effectué pendant la fabrication des composants électroniques sur et/ou dans la couche active 4. Enfin, ce retrait peut également être effectué pendant la fabrication du substrat semi conducteur sur isolant 1, après que le substrat 2 support recouvert 30 de la couche d'isolant 3 ait été collé sur un substrat source et après le traitement thermique de stabilisation du collage de ces deux substrats, mais avant l'amincissement du substrat source permettant d'obtenir la couche active 4. On peut même envisager de préparer le substrat support 2 pour former les zones exposées, avant son collage sur le substrat source.
35 La dernière étape du procédé consiste à appliquer une tension électrique à ladite zone accessible ou à au moins certaines desdites zones Io accessibles, par exemple à l'aide d'une électrode 5, comme représenté sur la figure 8, et ce, dans le but d'effectuer une prise de contact électrique. Les principaux avantages du procédé conforme à l'invention sont : - de permettre un accès facilité à des zones de contact 210, 220 ménagées sur le substrat support 2, tout en évitant le phénomène de bombé du substrat SeOl, les substrats SeOI obtenus conformément au procédé de l'invention présentent en effet un bombé a inférieur ou égal à 50 m ; - que l'ajout d'une étape supplémentaire de formation des zones accessibles 210, 220 se fasse sans modification des procédés de fabrication existants, que ce soit les procédés de fabrication du substrat SeOI ou ceux des composants électroniques.

Claims (13)

  1. REVENDICATIONS1. Procédé de test comprenant une prise de contact électrique sur le substrat support (2) d'un substrat de type "semi-conducteur sur isolant" (1), caractérisé en ce qu'il comprend les étapes consistant à : - a) prendre un substrat (1) de type "semi-conducteur sur isolant" comprenant un substrat support (2) en matériau semi-conducteur intégralement recouvert d'une couche d'isolant (3) et une couche (4), dite "active", de matériau semi-conducteur, disposée sur ledit substrat support de façon qu'une partie (31) de ladite couche d'isolant (3) soit enterrée entre ladite couche active (4) et l'une des faces (21), dite "avant", du substrat support (2), - b) retirer une partie de ladite couche d'isolant (3, 31, 32) qui s'étend à la périphérie de la face avant (21) du substrat support (2) et/ou qui s'étend sur sa face opposée (22) dite "arrière", de façon à délimiter au moins une zone (210, 220) du substrat support (2) exempte d'isolant, dite "zone accessible", tout en conservant au moins une partie (321) de la couche d'isolant (3) sur la face arrière, - c) appliquer une tension électrique à la ou à au moins certaines desdites zones accessibles (210, 220), de façon à effectuer ladite prise de contact électrique sur le substrat support (2) du substrat "semi-conducteur sur isolant" (1).
  2. 2. Procédé selon la revendication 1, caractérisé en ce que la partie de la couche d'isolant (3, 31, 32) qui est retirée dans l'étape b) est prélevée au niveau de la zone annulaire d'isolant (320) s'étendant à la périphérie de la face arrière (22) du support (2), et/ou au niveau de la zone annulaire d'isolant (310) qui s'étend à la périphérie de la face avant (21) du support (2) autour de la couche active (4).
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'on 25 conserve au moins 50% de l'aire de la couche d'isolant (32) de la face arrière, lors de la mise en oeuvre de l'étape b).
  4. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'étape b) consiste à effectuer un détourage de la région annulaire (310) de ladite couche d'isolant (3) s'étendant à la périphérie de la face avant (21) du substrat 30 support (2), ce détourage étant effectué sur une largeur (Ll) comprise entre 0,5 mm et 5 mm et/ou à effectuer un détourage de la région annulaire (320) de ladite couche d'isolant (3) s'étendant à la périphérie de la face arrière (22) du substrat support (2), ce détourage étant effectué sur une largeur (L2) comprise entre 0,5 mm et 15 mm.
  5. 5. Procédé selon l'une des revendications précédentes, caractérisé en ce que le retrait de l'isolant (310, 320) est effectué par meulage et/ou polissage.
  6. 6. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que le retrait de l'isolant (310, 320) est effectué par lithographie et/ou gravure chimique.
  7. 7. Procédé selon l'une des revendications précédentes, caractérisé en ce que le retrait de l'isolant (310, 320) est effectué pendant la fabrication de composants électroniques sur et/ou dans ladite couche active (4).
  8. 8. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que le retrait de l'isolant (310, 320) est effectué après la fabrication du substrat semi-conducteur sur isolant (1) et avant la fabrication de composants électroniques sur et/ou dans ladite couche active (4).
  9. 9. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que le substrat semi-conducteur sur isolant est obtenu par collage du substrat support (2) recouvert de la couche d'isolant (3) et d'un substrat source duquel est issue ladite couche active (4) et en ce que le retrait de l'isolant (310, 320) est effectué pendant la fabrication dudit substrat semi-conducteur sur isolant, après le traitement thermique de stabilisation du collage des deux substrats.
  10. 10. Procédé selon l'une des revendications précédentes, caractérisé 20 en ce que l'isolant (3) est un oxyde, un nitrure ou un oxynitrure.
  11. 11. Substrat de test (1) de type "semi-conducteur sur isolant" comprenant un substrat support (2) en matériau semi-conducteur recouvert d'une couche d'isolant (3) et une couche (4), dite "active", de matériau semi-conducteur, disposée sur ledit substrat support de façon qu'une partie (31) de ladite couche 25 d'isolant (3) soit enterrée entre ladite couche active (4) et l'une des faces (21), dite "avant", du substrat support (2), caractérisé en ce qu'une partie dudit substrat support (2) est exempte d'isolant de sorte qu'elle est exposée et en ce que ledit substrat présente un bombé (a) inférieur ou égal à 50 m.
  12. 12. Substrat de test (1) selon la revendication 11, caractérisé en ce 30 que la couche d'isolant enterrée (3) présente une épaisseur supérieure ou égale à 0,2 m.
  13. 13. Substrat de test (1) selon la revendication 12, caractérisé en ce que la couche d'isolant enterrée (3) présente une épaisseur supérieure ou égale à 1 m.
FR0950296A 2009-01-19 2009-01-19 Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant". Expired - Fee Related FR2941302B1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR0950296A FR2941302B1 (fr) 2009-01-19 2009-01-19 Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
TW099100902A TW201041060A (en) 2009-01-19 2010-01-14 A test method on the support substrate of a substrate of the "semiconductor on insulator" type
EP10700411A EP2382655A1 (fr) 2009-01-19 2010-01-14 Procédé de test sur le substrat de support d'un substrat du type « semi-conducteur sur isolant »
CN2010800042254A CN102272912A (zh) 2009-01-19 2010-01-14 “绝缘体上半导体”型衬底的支撑衬底的测试方法
KR1020117016726A KR20110099320A (ko) 2009-01-19 2010-01-14 “반도체 온 절연물”형 기판의 지지 기판에 대한 테스트 방법
PCT/EP2010/050408 WO2010081852A1 (fr) 2009-01-19 2010-01-14 Procédé de test sur le substrat de support d'un substrat du type « semi-conducteur sur isolant »
SG2011041779A SG172762A1 (en) 2009-01-19 2010-01-14 A test method on the support substrate of a substrate of the "semiconductor on insulator" type
US13/133,118 US20110233719A1 (en) 2009-01-19 2010-01-14 Test method on the support substrate of a substrate of the "semiconductor on insulator" type
JP2011545731A JP2012515447A (ja) 2009-01-19 2010-01-14 半導体・オン・インシュレータ型基板の支持基板に対する検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0950296A FR2941302B1 (fr) 2009-01-19 2009-01-19 Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".

Publications (2)

Publication Number Publication Date
FR2941302A1 true FR2941302A1 (fr) 2010-07-23
FR2941302B1 FR2941302B1 (fr) 2011-04-15

Family

ID=41057317

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0950296A Expired - Fee Related FR2941302B1 (fr) 2009-01-19 2009-01-19 Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".

Country Status (9)

Country Link
US (1) US20110233719A1 (fr)
EP (1) EP2382655A1 (fr)
JP (1) JP2012515447A (fr)
KR (1) KR20110099320A (fr)
CN (1) CN102272912A (fr)
FR (1) FR2941302B1 (fr)
SG (1) SG172762A1 (fr)
TW (1) TW201041060A (fr)
WO (1) WO2010081852A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
US9048245B2 (en) 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
JP2014093420A (ja) * 2012-11-02 2014-05-19 Toyota Motor Corp ウェハを支持ディスクに接着する治具、および、それを用いた半導体装置の製造方法
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519336A (en) * 1992-03-03 1996-05-21 Honeywell Inc. Method for electrically characterizing the insulator in SOI devices
EP1189266A1 (fr) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
US20060189008A1 (en) * 2005-02-21 2006-08-24 Koichi Kishiro Method for monitoring implantation depth of impurity
US7103484B1 (en) * 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08501900A (ja) 1992-06-17 1996-02-27 ハリス・コーポレーション 結合ウェーハの製法
JPH10242439A (ja) * 1997-02-27 1998-09-11 Mitsubishi Materials Shilicon Corp 張り合わせシリコンウェーハおよびその製造方法
JP2001060676A (ja) * 1999-08-20 2001-03-06 Mitsubishi Materials Silicon Corp 界面準位密度の算出方法
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Sumco 張り合わせ誘電体分離ウェーハの製造方法
JP4419710B2 (ja) * 2004-06-25 2010-02-24 信越半導体株式会社 Soiウエーハの評価方法
JP2006093597A (ja) * 2004-09-27 2006-04-06 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
JP5003322B2 (ja) * 2007-07-09 2012-08-15 信越半導体株式会社 Soiウェーハの評価方法
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519336A (en) * 1992-03-03 1996-05-21 Honeywell Inc. Method for electrically characterizing the insulator in SOI devices
EP1189266A1 (fr) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
US7103484B1 (en) * 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
US20060189008A1 (en) * 2005-02-21 2006-08-24 Koichi Kishiro Method for monitoring implantation depth of impurity

Also Published As

Publication number Publication date
KR20110099320A (ko) 2011-09-07
CN102272912A (zh) 2011-12-07
EP2382655A1 (fr) 2011-11-02
JP2012515447A (ja) 2012-07-05
WO2010081852A1 (fr) 2010-07-22
US20110233719A1 (en) 2011-09-29
SG172762A1 (en) 2011-08-29
FR2941302B1 (fr) 2011-04-15
TW201041060A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
FR2880184A1 (fr) Procede de detourage d'une structure obtenue par assemblage de deux plaques
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
FR2957190A1 (fr) Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189A1 (fr) Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
EP1759411A1 (fr) Procede de transfert de plaques
EP2572374B1 (fr) Procédé de réalisation d'un support de substrat
EP2333815A1 (fr) Procédé de détourage d'un substrat chanfreiné.
EP2302671A1 (fr) Procédé de collage et de transfert d'une couche
FR2941302A1 (fr) Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP2612352B1 (fr) Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère
EP1890958A1 (fr) Composant micromécanique avec des éléments actifs, et procédé de réalisation d'un tel composant
FR2858875A1 (fr) Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
FR3061802A1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
EP2676288B1 (fr) Procede de realisation d'un support de substrat
EP4309216A1 (fr) Procédé de transfert d'une couche d'une hétérostructure
FR3061803A1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
EP3159916B1 (fr) Procédé d amincissement d échantillons
FR2842646A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842649A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2959596A1 (fr) Amincissement detourant
EP4199109A1 (fr) Grille arriere pour dispositif quantique
WO2023144495A1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant
EP4305664A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120926

ST Notification of lapse

Effective date: 20140930