FR2907967A1 - Composant electrique a contacts exterieurs - Google Patents
Composant electrique a contacts exterieurs Download PDFInfo
- Publication number
- FR2907967A1 FR2907967A1 FR0758590A FR0758590A FR2907967A1 FR 2907967 A1 FR2907967 A1 FR 2907967A1 FR 0758590 A FR0758590 A FR 0758590A FR 0758590 A FR0758590 A FR 0758590A FR 2907967 A1 FR2907967 A1 FR 2907967A1
- Authority
- FR
- France
- Prior art keywords
- unit
- contact
- cavity
- electrical component
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Micromachines (AREA)
Abstract
Composant électrique (10) ayant un premier substrat semi-conducteur (20) avec un moyen de contact (40) pour la mise en contact vers l'extérieur et un fil de liaison (50). Le moyen de contact (40) a un premier côté (41) et en face de celui-ci un second côté (42). Le substrat (20) est prévu sur le premier côté (41) du moyen de contact (40). Le substrat semi-conducteur (20) et le moyen de contact (40) sont reliés électriquement par le fil de liaison (50). Le second côté (42) du fil de liaison (50) est relié au moyen de contact (40).Selon l'invention, le moyen de contact (40) présente sur son second coté (42) une cavité (43) et le fil de liaison (50) est relié au niveau de la cavité (43) au moyen de contact (40).
Description
1 Domaine de l'invention La présente invention concerne un composant
électrique ayant au moins un premier substrat semi-conducteur, au moins un moyen de contact pour le contact vers l'extérieur et au moins un fil de liaison, le moyen de contact ayant un premier côté et un second côté, opposé, le substrat semi-conducteur étant prévu sur un premier côté du moyen de contact, le substrat semi-conducteur et le moyen de contact étant reliés électriquement par le fil de liaison, le second côté du fil de liaison est relié au moyen de contact.
Etat de la technique Les composants électriques habituels avec des composants semi-conducteurs tels que par exemple des micro-puces encapsulées par injection ont une bande de support avec des broches de contact qui dépassent de l'enveloppe ou capsule. La micro-puce s'installe par sa face inférieure sur la face supérieure de la bande de support. Des fils de liaison relient le côté supérieur de la micro-puce au côté supérieur des broches de contact et ces fils de liaison relient électriquement la micro-puce aux broches de contact. Les capteurs inertiels tels que les capteurs d'accélération et les capteurs de vitesse de rotation sont habituellement encapsulés pour protéger les structures mobiles. Pour avoir des boîtiers plus min-ces, il existe des formes de réalisation dont la moitié inférieure du boîtier est en quelque sorte supprimée ; il s'agit des boîtiers QFN. Pour des composants de mémoire, on connaît les formes de réalisation dans les- quelles les broches de contact sont collées à la surface de la puce et les liaisons se font à l'intérieur de la surface de la puce en silicium (il s'agit des puces LOC). Cela permet une économie de hauteur. Il existe égale-ment d'autres formes de réalisation utilisant la technique dite flip-chip pour fixer la micropuce sur la bande de support (il s'agit des flip-chips sur conducteurs FCOL). Comme les fils de liaison dépassent la hauteur de la bande de support, il n'est pas possible d'envisager pour le boîtier QFN une forme de construction LOC. Cette forme n'est connue selon l'état de la technique qu'avec des formes de boîtier SOIC.
2907967 2 Exposé et avantages de l'invention La présente invention concerne un composant du type défini ci-dessus caractérisé en ce que le moyen de contact présente sur le second côté une cavité et le fil de liaison est relié au moyen de contact 5 au niveau de la cavité. Cela minimise avantageusement la hauteur de l'ensemble du composant électrique. Selon un développement particulièrement avantageux du composant électrique selon l'invention, le moyen de contact présente sur son second côté, une surface de contact pour la mise en contact 10 électrique vers l'extérieur. Il est également avantageux que le composant électrique comporte au moins un second substrat semi-conducteur et que le premier substrat semi-conducteur soit relié électriquement au second substrat conducteur par au moins un autre fil de liaison.
15 Il est avantageux que le composant électrique comporte une enveloppe et de façon particulièrement avantageuse, cette enveloppe entoure le moyen de contact sur le second côté dans la zone de la cavité et n'enveloppe pas le moyen de contact dans la zone du second coté restant en particulier au niveau de la surface de contact.
20 La présente invention permet ainsi de réaliser avantageusement un boîtier LOC QFN en ce que les broches de raccordement sont amincies dans les zones partielles. Si la micro-puce est collée en position renversée sur les broches de raccordement (puce sur conducteur), il est possible de lier la zone amincie et de l'envelopper par injection 25 sans augmenter ainsi l'épaisseur du boîtier. Cette hauteur minimale possible du composant n'est finalement définie que par la hauteur de la micro-puce et de la bande de support ou de la broche de raccordement. Cela permet également pour un boîtier QFN, une forme de construction puce sur conducteur sans nécessiter la technique flip-chip.
30 Dessins La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'un mode de réalisation représenté dans les dessins annexés dans lesquels : 2907967 3 - la figure 1 montre schématiquement un premier exemple de réalisation d'un composant électrique selon l'invention présenté en vue latérale coupée, et - la figure 2 est une vue schématique d'un second exemple de réalisa- 5 tion du composant électrique selon l'invention en vue de dessus. Description d'exemples de réalisation La figure 1 montre schématiquement un premier exemple de réalisation d'un composant électrique selon l'invention représenté en vue coupée de côté. La figure montre un composant 10 et un premier 10 substrat semi-conducteur 20 dont la face inférieure est munie de premiers moyens de contact 40 pour la mise en contact avec l'extérieur ; il s'agit ici de broches de raccordement pour la mise en contact électrique. Les moyens de contact 40 ont un premier côté 41 et en regard de celui-ci un second côté 42. Le substrat semi-conducteur 20 est appliqué par 15 sa face inférieure contre le premier côté 41 du moyen de contact 40. Le substrat semi-conducteur peut être fixé à l'aide d'un ruban adhésif double face ou autre moyen de fixation habituel, connu, sur le moyen de contact 40 ; cela n'est pas représenté de manière détaillée ici. Le substrat semi-conducteur 20 et le moyen de contact 40 sont reliés élec- 20 triquement par des fils de liaison 50. Le fil de liaison 50 de chaque face inférieure du premier composant semi-conducteur 20 est relié à celui-ci et sur la seconde face 42 il est relié au moyen de contact 40. On réalise ainsi une liaison électrique entre le substrat semi-conducteur et la broche de raccordement.
25 Selon l'invention, le moyen de contact 40 comporte au ni-veau de la seconde face 42 une cavité 43 et le fil de liaison 50 est relié au second moyen de contact 40 au niveau de la cavité 43. Les broches de raccordement font partie d'une bande de support et sont fabriquées en cuivre par gravure. L'opération de gravure se fait sur les deux faces.
30 Cela permet de réaliser des gradins dans les bandes de support ou les broches de raccordement qui forment les cavités 43. En variante, on peut également réaliser de tels gradins par d'autres procédés de fabrication connus tels que par exemple l'emboutissage d'une bande de support emboutie (grille emboutie). La cavité 43 n'est représentée que schématiquement à la figure sous la forme d'un rectangle. La cavité 43 2907967 4 peut également avoir n'importe quelle autre forme envisageable. Il suffit que le fil de liaison 50 soit mis en contact au niveau de la cavité 43 et que celle-ci soit conçue pour minimiser la hauteur nécessaire au fil de liaison 50.
5 La figure 2 montre schématiquement un second exemple de réalisation d'un composant électrique selon l'invention en vue de dessus. Cette figure montre également un composant 10 selon l'invention. En plus des éléments déjà décrits à l'aide de la figure 1, il est pré-vu ici un second composant semi-conducteur 30 installé à côté du 10 premier substrat semi-conducteur 20 sur la bande de support. Le premier et le second substrat semi-conducteur 20, 30 sont reliés électriquement par leur face inférieure à l'aide d'un fil de liaison 55. Un conducteur 57 est représenté schématiquement sur le premier substrat semi-conducteur 20 ; ce conducteur est relié par un fil de liaison 50 à 15 une broche de contact 40 à proximité du premier substrat semi-conducteur 20. Le conducteur 57 est en outre relié par un second fil de liaison 55 au second substrat semi-conducteur 30. Cela permet une mise en contact électrique du second substrat semi-conducteur 30 avec une broche de contact 40 relativement éloignée dans la zone du premier 20 substrat semi-conducteur 20. Un mode de réalisation préférentiel de l'invention selon la figure 2 est celui des capteurs micromécaniques en particulier des capteurs inertiels comme par exemple des capteurs d'accélération ou des capteurs de vitesse de rotation. Mais il peut également s'agir notam- 25 ment de capteurs de pression. Le capteur micromécanique est en forme de module à deux puces ; le substrat semi-conducteur porte un circuit de commande et d'exploitation (ASIC) et l'autre substrat semi-conducteur comporte les éléments fonctionnels micromécaniques proprement dits. Les substrats ou puces sont installés l'un à côté de l'autre 30 dans un boîtier commun. Cela permet même d'utiliser la surface de la puce micromécanique pour une disposition intéressante des surfaces de contact des liaisons par fil ou pour le dégagement de chemin conducteur. 35
Claims (5)
1 ) Composant électrique (10) ayant au moins un premier substrat semi-conducteur (20), au moins un moyen de contact (40) pour le contact vers l'extérieur et au moins un fil de liaison (50), le moyen de contact (40) ayant un premier côté (41) et un second côté (42), opposé, le substrat semi-conducteur (20) étant prévu sur un premier côté du moyen de contact (40), le substrat semi-conducteur (20) et le moyen de contact (40) étant reliés électriquement par le fil de liaison (50), le second côté (42) du fil de liaison (50) est relié au moyen de contact (40), caractérisé en ce que le moyen de contact (40) présente sur le second côté (42) une cavité (43) et le fil de liaison (50) est relié au moyen de contact (40) au niveau de la cavité (43).
2 ) Composant électrique (10) selon la revendication 1, caractérisé en ce que le moyen de contact (40) présente sur son second côté (42) une surface de contact (44) pour un contact électrique extérieur.
3 ) Composant électrique (10) selon la revendication 1, caractérisé en ce que le composant électrique (10) comporte au moins un second substrat semi-conducteur (30) et le premier substrat semi-conducteur (20) est relié électriquement au second substrat semi-conducteur (30) par au moins un autre fil de liaison (55).
4 ) Composant électrique (10) selon la revendication 1, caractérisé en ce que le composant électrique comporte une enveloppe (60).
5 ) Composant électrique (10) selon la revendication 4, caractérisé en ce que 2907967 6 l'enveloppe (60) entoure le moyen de contact (40) sur le second côté (42) au niveau de la cavité (43) et il n'entoure pas le moyen de contact (40) au moins dans une zone de la partie restante du second côté (42) notamment au niveau de la surface de contact (44). 5
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006051199A DE102006051199A1 (de) | 2006-10-30 | 2006-10-30 | Elektrisches Bauelement mit äußerer Kontaktierung |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2907967A1 true FR2907967A1 (fr) | 2008-05-02 |
Family
ID=39264662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0758590A Pending FR2907967A1 (fr) | 2006-10-30 | 2007-10-26 | Composant electrique a contacts exterieurs |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080105988A1 (fr) |
JP (1) | JP2008113009A (fr) |
DE (1) | DE102006051199A1 (fr) |
FR (1) | FR2907967A1 (fr) |
IT (1) | ITMI20072049A1 (fr) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008064046A1 (de) * | 2008-10-02 | 2010-04-08 | Continental Teves Ag & Co. Ohg | Verfahren zur Herstellung eines Geschwindigkeits-Sensorelementes |
DE102008064047A1 (de) * | 2008-10-02 | 2010-04-08 | Continental Teves Ag & Co. Ohg | Sensorelement und Trägerelement zur Herstellung eines Sensors |
MY169839A (en) * | 2011-12-29 | 2019-05-16 | Semiconductor Components Ind Llc | Chip-on-lead package and method of forming |
TWI550823B (zh) * | 2014-04-10 | 2016-09-21 | 南茂科技股份有限公司 | 晶片封裝結構 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151685A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | Mcp半導体装置 |
US5291062A (en) * | 1993-03-01 | 1994-03-01 | Motorola, Inc. | Area array semiconductor device having a lid with functional contacts |
US5834831A (en) * | 1994-08-16 | 1998-11-10 | Fujitsu Limited | Semiconductor device with improved heat dissipation efficiency |
DE19808193B4 (de) * | 1998-02-27 | 2007-11-08 | Robert Bosch Gmbh | Leadframevorrichtung und entsprechendes Herstellungsverfahren |
US6906414B2 (en) * | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
US20060091516A1 (en) * | 2004-11-01 | 2006-05-04 | Akira Matsunami | Flexible leaded stacked semiconductor package |
US7489026B2 (en) * | 2006-10-31 | 2009-02-10 | Freescale Semiconductor, Inc. | Methods and apparatus for a Quad Flat No-Lead (QFN) package |
-
2006
- 2006-10-30 DE DE102006051199A patent/DE102006051199A1/de not_active Withdrawn
-
2007
- 2007-10-23 IT IT002049A patent/ITMI20072049A1/it unknown
- 2007-10-26 FR FR0758590A patent/FR2907967A1/fr active Pending
- 2007-10-29 US US11/980,151 patent/US20080105988A1/en not_active Abandoned
- 2007-10-30 JP JP2007281275A patent/JP2008113009A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20080105988A1 (en) | 2008-05-08 |
JP2008113009A (ja) | 2008-05-15 |
ITMI20072049A1 (it) | 2008-04-30 |
DE102006051199A1 (de) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050194685A1 (en) | Method for mounting semiconductor chips and corresponding semiconductor chip system | |
FR2943175A1 (fr) | Procede de fabrication d'une unite electronique et l'unite electronique obtenue | |
FR2865575A1 (fr) | Procede pour emballer des pastilles semi-conductrices et structure de pastille semi-conductrice ainsi obtenue | |
FR2890469A1 (fr) | Module de puce et carte a puce | |
US20160013112A1 (en) | Sensor System Comprising a Ceramic Housing | |
WO2002095837A1 (fr) | Boîtier blinde pour un composant semi-conducteur optique | |
FR2550661A1 (fr) | Procede de mise a la masse d'un support de pastille et dispositif obtenu par ce procede | |
JP2010531435A (ja) | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 | |
FR2907967A1 (fr) | Composant electrique a contacts exterieurs | |
US20060071351A1 (en) | Mold compound interlocking feature to improve semiconductor package strength | |
US20070272993A1 (en) | Optical Sensor Assemblage and Corresponding Manufacturing Method | |
FR2720190A1 (fr) | Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu. | |
US8237256B2 (en) | Integrated package | |
US8207020B2 (en) | Semiconductor device | |
EP0593330A1 (fr) | Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant | |
EP0226480A1 (fr) | Procédé de fabrication d'un microboîtier, microboîtier à contacts effleurants, et application aux cartes contenant des composants | |
KR20060126636A (ko) | 구성요소들의 패키징 방법 및 패키징된 구성요소들 | |
EP1955374B1 (fr) | Module electronique 3d | |
FR2967006A1 (fr) | Procede de fabrication d'un circuit electrique et circuit obtenu | |
JPH04307769A (ja) | 電子デバイス及びその形成方法 | |
FR2860779A1 (fr) | Procede de fabrication d'un capteur micromecanique et capteur obtenu | |
EP1724712A1 (fr) | Micromodule, notamment pour carte à puce | |
FR2893413A1 (fr) | Dispositif de capteur comportant un substrat et un boitier ainsi que procede de fabrication de celui-ci. | |
FR2516311A1 (fr) | Socle pour le montage d'une pastille semi-conductrice sur l'embase d'un boitier d'encapsulation, et procede de realisation de ce socle | |
EP2371760B1 (fr) | Boitier d'encapsulation sous vide de microsysteme éléctromécanique, ensemble associe, et procéde de détéction d'un probleme de brasure dans un tel ensemble |