FR2870944A1 - Dispositif d'affichage a cristaux liquides et procede de fabrication de celui-ci - Google Patents
Dispositif d'affichage a cristaux liquides et procede de fabrication de celui-ci Download PDFInfo
- Publication number
- FR2870944A1 FR2870944A1 FR0505367A FR0505367A FR2870944A1 FR 2870944 A1 FR2870944 A1 FR 2870944A1 FR 0505367 A FR0505367 A FR 0505367A FR 0505367 A FR0505367 A FR 0505367A FR 2870944 A1 FR2870944 A1 FR 2870944A1
- Authority
- FR
- France
- Prior art keywords
- film transistor
- electrode
- passivation layer
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000011810 insulating material Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000011159 matrix material Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
Le dispositif d'affichage à cristaux liquides comprend des premier et second substrats (100) et (200) ; un matériau de cristaux liquides (300) entre les premier et second substrats (100) et (200) ; des lignes de grille et de données (102) et (118) se croisant l'une l'autre sur le premier substrat (100) pour définir une région de pixel P ; un transistor à couches minces T adjacent au croisement des lignes de grille et de données.Il comprend en outre un motif de filtre chromatique (128) dans la région de pixel P ; une première couche de passivation (124) sur le motif de filtre chromatique (128), la première couche de passivation (124) étant constituée d'un matériau isolant inorganique ; et une électrode de pixel (138) sur la première couche de passivation (124) et connectée au transistor à couches minces T.Application à des dispositifs d'affichage à cristaux liquides présentant un rapport d'ouverture amélioré.
Description
DISPOSITIF D'AFFICHAGE A CRISTAUX LIQUIDES ET
PROCEDE DE FABRICATION DE CELUI-CI
La présente invention concerne un dispositif d'affichage à cristaux liquides (LCD) et un procédé de fabrication de celui-ci.
Jusqu'à récemment, les dispositifs d'affichage ont typiquement utilisé des tubes cathodiques (CRT). Présentement, de nombreux efforts sont faits pour étudier et développer divers types d'écrans plats, tels que les dispositifs d'affichage à cristaux liquides (LCD), les écrans à plasma (PDP), les écrans à micropointes (FED) et les écrans électroluminescents (ELD), comme produits de remplacement des CRT. Parmi ces types d'écrans plats, les dispositifs LCD ont de nombreux avantages, tels qu'une haute résolution, un poids léger, un profil fin, une taille compacte et des exigences en matière d'alimentation électrique de basse tension.
En général, un dispositif LCD comprend deux substrats qui sont espacés et en regard l'un de l'autre, un matériau de cristaux liquides étant interposé entre les deux substrats. Les deux substrats comprennent des électrodes qui sont en regard l'une de l'autre de sorte qu'une tension appliquée entre les électrodes induit un champ électrique à travers le matériau de cristaux liquides. Un alignement des molécules de cristaux liquides dans le matériau de cristaux liquides change selon l'intensité du champ électrique induit dans la direction du champ électrique induit, changeant ainsi la transmissivité de la lumière du dispositif LCD. Ainsi, le dispositif LCD affiche des images en faisant varier l'intensité du champ électrique induit.
La figure 1 est une vue en perspective d'un dispositif LCD selon l'art connexe.
Comme montré sur la figure 1, le dispositif LCD 11 comprend un premier substrat 22, un second substrat 5 et un matériau de cristaux liquides 14. Le second substrat 5 est désigné comme substrat de filtre chromatique qui comprend un motif de filtre chromatique 8, une matrice noire 6 entre les motifs de filtre chromatique 8, et une électrode commune 18 tant sur le motif de filtre chromatique 8 que sur la matrice noire 6. Le premier substrat 22 est désigné comme substrat de réseau qui comprend une ligne de données 15 et une ligne de grille 13 qui se croisent l'une l'autre pour définir une région de pixel P. Une électrode de pixel 17 et un transistor à couches minces T, en tant qu'élément de commutation, sont positionnés dans chaque région de pixel P. Les transistors à couches minces T, qui sont disposés adjacents à l'endroit où les lignes de données 15 et les lignes de grille 13 se croisent, sont disposés dans une forme de matrice sur le premier substrat 22. La ligne de grille 13 et une électrode mémoire 30 chevauchent la ligne de grille 13 pour définir un condensateur mémoire C. RHIRSCH6113REVETS\Brevets\23900A23908 doc - 23 mai 2005 - 1/14 Les premier et second substrats 22 et 5 comportent des motifs qui bloquent la lumière. Les premier et second substrats 22 sont alignés l'un à l'autre puis attachés. Il existe une possibilité de fuite de lumière du dispositif LCD due à un désalignement entre les premier et second substrats 22 et 5.
La figure 2 est une vue en coupe prise suivant la ligne II-II de la figure 1. Comme montré sur la figure 2, un transistor à couches minces T dans une région de commutation S comprend une électrode de grille 32, un motif de semi-conducteur 34, une électrode de source 36 et une électrode de drain 38 disposés sur le premier substrat. Une couche de passivation 40 est disposée sur le transistor à couches minces T. Une électrode de pixel 17 est disposée sur la couche de passivation 40 dans chaque région de pixel P. Un condensateur mémoire C comprend une ligne de grille 13 et une électrode mémoire 30 chevauchant la ligne de grille 13. Une matrice noire 6 correspondant à une ligne de grille 13, une ligne de données 15 et un transis-tor à couches minces T est disposée sur le second substrat 5. Des motifs de filtre chromatique rouge, vert et bleu 7a, 7b et 7c correspondant aux régions de pixel respectives P sont également disposés sur le second substrat 5. Un matériau de cristaux liquides 14 est interposé entre le premier et second substrats 22 et 5.
Pour empêcher une diaphonie, la ligne de données 15 et la ligne de grille 13 sont espacées de l'électrode de pixel 17 d'une première distance Al et d'une seconde distance A2, respectivement. Puisqu'une fuite de lumière peut se produire à travers les zones définies par les première et seconde distances Al et A2, la matrice noire 6 couvre les zones définies par les première et seconde distances A et B. En outre, la matrice noire 6 empêche la lumière incidente d'affecter le motif de semi-conducteur 34. En raison de la possibilité de désalignement pendant l'attache des premier et second substrats 22 et 5, la matrice noire 6 comporte une marge d'erreur pour compenser le désalignement. Ainsi, un rapport d'ouverture du LCD est réduit par la marge d'erreur pour la matrice noire 6. Lorsqu'un désalignement pendant l'attache des premier et second substrats 22 et 5 est plus grand que la marge d'erreur, certaines des zones définies par les première et secondes distances Al et A2 ne sont pas couvertes par la matrice noire 6 de sorte qu'une fuite de lumière se produit.
En conséquence, la présente invention concerne un dispositif d'affichage à cristaux liquides et un procédé de fabrication d'un dispositif d'affichage à cristaux liquides qui pare sensiblement à un ou plusieurs des problèmes dus aux limitations et aux désavantages de l'art connexe.
Un objet de la présente invention consiste à proposer un dispositif d'affichage à cristaux liquides qui peut améliorer un rapport d'ouverture et réduire la fuite de lumière.
\\HIRSCH6\BREVETS\Brevets\ 23900123908. doc - 23 mai 2005 - 2/14 Un autre objet de la présente invention consiste à proposer un procédé de fabrication d'un dispositif d'affichage à cristaux liquides qui peut améliorer un rapport d'ouverture et réduire la fuite de lumière.
Des particularités et avantages additionnels de l'invention seront indiqués dans la description qui suit, et ressortiront en partie de la description ou peuvent être appris par la pratique de l'invention. Les objectifs et autres avantages de l'invention seront réalisés et atteints par la structure particulièrement soulignée dans la description décrite et les revendications de celle-ci de même que les dessins annexés.
Pour atteindre ces objectifs et autres selon le but de la présente invention, telle que réalisée et largement décrite, un dispositif d'affichage à cristaux liquides comprend: des premier et second substrats en regard l'un de l'autre; un matériau de cristaux liquides entre les premier et second substrats et; des lignes de grille et de données se croisant l'une l'autre sur le premier substrat pour définir une région de pixel P; un transistor à couches minces T adjacent au croisement des lignes de grille et de données; un motif de filtre chromatique dans la région de pixel P; une première couche de passivation sur le motif de filtre chromatique, la première couche de passivation étant constitué d'un matériau isolant inorganique; et une électrode de pixel sur la première couche de passivation et connectée au transistor à couches minces T. Selon un mode de réalisation, il comprend en outre une matrice noire sur le transistor à couches minces T. Selon un autre mode de réalisation, la matrice noire couvre le transistor à couches minces T et la ligne de données.
Selon un autre mode de réalisation, la matrice noire chevauche la ligne de grille.
Selon un mode de réalisation, il comprend en outre une électrode mémoire chevauchant la ligne de grille et venant en contact avec l'électrode de pixel.
Selon un mode de réalisation, il comprend en outre une ligne de connexion connectant le transistor à couches minces T et l'électrode mémoire.
Selon un autre mode de réalisation, le transistor à couches minces T comprend une électrode de grille, un premier motif de semi-conducteur et des électrodes de source et de drain.
Selon un mode de réalisation, il comprend en outre un second motif de semi-conducteur disposé sous la ligne de données et s'étendant le long de la ligne de 35 données.
Selon un mode de réalisation, il comprend en outre une seconde couche de passivation entre l'électrode mémoire et le motif de filtre chromatique.
\\HIRSCH6IHREVETS\Brevets\23900\23908. doc - 23 mai 2005 - 3/14 Selon un autre mode de réalisation, la première couche de passivation, le motif de filtre chromatique et la seconde couche de passivation comportent un trou de contact.
Selon un autre mode de réalisation, le trou de contact expose au moins une partie de l'électrode mémoire.
L'invention propose également un procédé de fabrication d'un dispositif d'affichage à cristaux liquides qui comprend: la formation de lignes de grille et de données se croisant l'une l'autre sur un premier substrat pour définir une région de pixel P; la formation d'un transistor à couches minces T adjacent au croisement des lignes de grille et d'électrode; la formation d'un motif de filtre chromatique dans la région de pixel P; la formation d'une première couche de passivation sur le motif de filtre chromatique, la première couche de passivation étant constituée d'un matériau isolant inorganique; la formation d'une électrode de pixel sur la première couche de passivation et connectée au transistor à couches minces T; l'attache du premier substrat et d'un second substrat; et l'injection d'un matériau de cristaux liquides entre les premier et second substrats.
Selon un mode de réalisation, il comprend en outre la formation d'une matrice noire sur le transistor à couches minces T. Le procédé peut comprendre en outre la formation de la matrice noire qui couvre le transistor à couches minces T et la ligne de données. Selon un mode de réalisation, il comprend en outre la formation de la matrice noire pour chevaucher la ligne de grille.
Selon un mode de réalisation, le procédé comprend en outre la formation d'une électrode mémoire chevauchant la ligne de grille et venant en contact avec l'électrode de pixel.
Selon un mode de réalisation, il comprend en outre la formation d'une ligne de connexion connectant le transistor à couches minces T et l'électrode mémoire.
Selon un autre mode de réalisation, la formation du transistor à couches minces T comprend la formation d'une électrode de grille, d'un premier motif de semi- conducteur et d'électrodes de source et de drain.
Selon un mode de réalisation, le procédé comprend en outre la formation d'un second motif semi-conducteur sous la ligne de données et s'étendant le long de la ligne de données. Selon un mode de réalisation, il comprend en outre la formation d'une seconde couche de passivation entre l'électrode mémoire et le motif de filtre chromatique, et/ou la formation d'un trou de contact dans la première couche de passivation et le motif de filtre chromatique et la seconde couche de passivation Selon un autre mode de réalisation, le trou de contact expose au moins une partie de l'électrode mémoire.
RHIRSCH6\BREVETS\Brevets\23900\23908.doc - 23 mai 2005 - 4714 Il doit être compris que tant la description générale précédente que la description détaillée suivante sont données à titre d'exemple et sont explicatives et sont censées fournir une explication supplémentaire de l'invention telle que revendiquée.
Les dessins annexés, qui sont inclus pour fournir une compréhension supplé- mentaire de l'invention et sont incorporés dans et constituent une partie de ce mémoire, illustrent des modes de réalisation de l'invention et, conjointement avec la description, servent à expliquer les principes de l'invention.
La figure 1 est une vue en perspective étendue d'un dispositif LCD selon l'art connexe.
La figure 2 est une vue en coupe prise suivant la ligne II-II de la figure 1.
La figure 3 est une vue en plan d'un substrat pour un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 4 est une vue en plan de premier et deuxième procédés au masque destinés à former un substrat pour un dispositif LCD selon un mode de réalisation 15 donné à titre d'exemple de la présente invention.
Les figures 5A A 5C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 4, respectivement.
La figure 6 est une vue en plan d'un troisième procédé au masque destiné à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre 20 d'exemple de la présente invention.
Les figures 7A A 7C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 6, respectivement.
La figure 8 est une vue en plan de quatrième et cinquième procédés au masque destiné à former un substrat pour un dispositif LCD selon un mode de réalisation 25 donné à titre d'exemple de la présente invention.
Les figures 9A A 9C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 8, respectivement.
La figure 10 est une vue en plan d'un sixième procédé au masque destiné à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre 30 d'exemple de la présente invention.
Les figures 11A à Il c sont des vues en coupe prises suivant les lignes DD, E-E et F-F de la figure 10, respectivement.
La figure 12 est une vue en plan d'un septième procédé au masque destiné à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre 35 d'exemple de la présente invention.
Les figures 13A à 13 C sont des vues en coupe prises suivant les lignes DD, E-E et F-F de la figure 12, respectivement.
\\HIRSCH6\BREVETS\Brevets\23900\23908 doc - 23 rmi 2005 - 5/14 La figure 14 est une vue en coupe d'un dispositif LCD selon un mode de réalisation exemplaire de la présente invention.
On fera à présent référence en détail aux modes de réalisation illustrés de la présente invention, qui sont illustrés dans les dessins annexés.
La figure 3 est une vue en plan d'un substrat pour un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention. Comme montré sur la figure 3, une ligne de grille 102 et une ligne de données 118 sont disposées sur un substrat 100 et se croisent l'une l'autre pour définir une région de pixel P. Une électrode tampon de grille 106 est disposée sur une extrémité de la ligne de grille 102, et une électrode tampon de données 120 est disposée sur une extrémité de la ligne de données 118. Une borne d'électrode tampon de grille 140 et une borne d'électrode tampon de données 142 sont disposées sur les électrodes tampon de grille et de données 106 et 120.
Un transistor à couches minces T est disposé adjacent au croisement des lignes de grille et de données 102 et 118. Le transistor à couches minces T comprend une électrode de grille 104, un premier motif de semiconducteur 112, et des électrodes de source et de drain 114 et 116. Un second motif de semi-conducteur 110 est disposé sous la ligne de données 118 et s'étend le long de la ligne de données 102.
Les motifs de filtre chromatique rouge (R), vert (V) et bleu (B) 128a, 128b et 128c sont disposés dans des régions de pixel respectives P. Une matrice noire 126 couvre le transistor à couches minces T et la ligne de données 118, et chevauche la ligne de grille 102. En variante, la matrice noire 126 peut couvrir la ligne de grille 102.
Une électrode mémoire 122 est disposée sur la ligne de grille 102 pour définir un condensateur mémoire C. L'électrode mémoire 122 est connectée à l'électrode de drain 116 à travers une ligne de connexion 121 dans la région de pixel P. Une électrode de pixel 138 est disposée dans chaque région de pixel P. L'électrode de pixel 138 est connectée à l'électrode de drain 116 à travers la ligne de connexion 121 et l'électrode mémoire 122. L'électrode de pixel 138 vient en contact avec l'électrode mémoire 122 à travers un premier trou de contact 132.
Comme expliqué ci-dessus, les motifs de filtre chromatique sont formés sur le substrat où le transistor à couches minces, les lignes de grille et de données et d'autres couches sont également formées.
En conséquence, un désalignement dans l'attache des deux substrats pour le 35 LCD n'est plus un problème. Ainsi, le rapport d'ouverture du LCD peut augmenter et la fuite de lumière peut être réduite dans des modes de réalisation donnés à titre d'exemple de la présente invention.
\11IRSCH6\BREVETS\Brevets\23900\23908 doc - 23 mai 2005 - 6/14 La figure 4 est une vue en plan de premier et deuxième procédés au masque destinés à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention, et les figures 5A A 5C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 4, respectivement.
Comme montré sur les figures 4 et 5A à 5C, un premier métal est déposé sur un substrat 100 ayant une région de pixel P, une région de commutation S, une région mémoire ST, une région tampon de grille Gp et une région tampon de données DP. Le premier métal est formé en motif avec un premier procédé au masque pour former une ligne de grille 102, une électrode de grille 104 et une électrode tampon de grille 106. L'électrode tampon de grille 106 est formée dans la région tampon de grille Gp. Le premier métal peut être au moins l'un parmi l'aluminium (Al) , un alliage d'aluminium (AINd), le cuivre (Cu), le tungstène (W), le chrome (Cr) et le molybdène (Mo).
Un isolateur de grille 108 est formé sur la surface entière du substrat 100 comportant la ligne de grille 102, comme montré sur la figure 5A. L'isolateur de grille 108 peut avoir un profil à paliers sur l'électrode tampon de grille 106, comme montré sur la figure 5B. L'isolateur de grille 108 peut être constitué d'un matériau isolant inorganique, tel que le nitrure de silicium (SiNx) ou l'oxyde de silicium (SiO2).
Un silicium amorphe intrinsèque (a-Si: H) et un silicium amorphe dopé par impureté (n+a-Si: H) sont séquentiellement déposés sur l'isolateur de grille 108, et sont formés en motif avec un deuxième procédé au masque pour former des premier et second motifs de semi-conducteur 112 et 110. Le premier motif de semi-conducteur 112 est formé dans une première direction à l'intérieur de la région de commu- tation S, et le second motif de semi-conducteur 110 s'étend le long d'une seconde direction perpendiculaire à la première direction. Chacun des premier et deuxième motifs semi-conducteurs 112 et 110 comprend une couche inférieure du silicium amorphe intrinsèque et une couche supérieure du silicium amorphe dopé par impuretés OCL. En particulier, les couches supérieure et inférieure du premier motif semi- conducteur 112 sont désignées par couche active AL et couche de contact ohmique OCL, respectivement.
La figure 6 est une vue en plan d'un troisième procédé au masque destiné à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention, et les figures 7A à 7C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 6, respectivement. Comme montré sur les figures 6 et 7A A 7C, un second métal est déposé sur le substrat 100 comportant des motifs de semiconducteur 110 et 112. Le second métal est formé en motif avec un troisième procédé au masque pour former une ligne de données 118, \\HIRSCH6\BREVETS\Brevets\23900\23908 doc - 23 mai 2005 - 7/t4 les électrodes de source et de drain 114 et 116, une électrode tampon de données 120, une ligne de connexion 121 et une électrode mémoire 123. La ligne de données 118 s'étend le long d'une direction d'extension du second motif de semi-conducteur 110 et couvre le second motif de semi- conducteur 110. L'électrode tampon de données 120 est formé dans la région tampon de données Gp. Le second métal peut être au moins l'un parmi l'aluminium (Al), un alliage d'aluminium (AINd), le cuivre (Cu), le tungstène (W), le titane (Ti), le chrome (Cr) et le molybdène (Mo).
La couche de contact ohmique OCL du premier motif de semi-conducteur 112 est gravée avec les électrodes de source et de drain 114 et 116 espacées l'une de l'autre comme masque de gravure, et ainsi la couche active AL du premier motif de semi-conducteur 112 est exposée à travers les électrodes de source et de drain 114 et 116.
La figure 8 est une vue en plan de quatrième et cinquième procédés au masque destinés à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention, et les figures 9A à 9C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 8, respectivement. Comme montré sur les figures 8 et 9A A 9C, une première couche de passivation 124 est formée sur la surface entière du substrat 100 comportant la ligne de grille 118. La première couche de passivation 124 est constituée d'un matériau isolant inorganique comprenant le nitrure de silicium (SiNx) et l'oxyde de silicium (SiO2).
Une résine noire photosensible est déposée sur la première couche de passivation 124, et est formée en motif avec un quatrième procédé au masque pour former une matrice noire 126. La matrice noire 126 peut couvrir un transistor à couches minces T et la ligne de données 118, et peut chevaucher la ligne de grille 102. La matrice noire 126 comporte une ouverture 127 correspondant à chaque région de pixel P. Des résines chromatiques rouge (R), verte (V) et bleue (B) sont séquentiellement déposées, et sont formées en motif avec un cinquième procédé au masque pour former des motifs de filtre chromatique rouge (R), vert (V) et bleu (B) 128a, 128b et 128c qui sont formés dans les ouvertures respectives 127.
La figure 10 est une vue en plan d'un sixième procédé au masque destiné à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention, et les figures 11A à 11C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 10, respectivement. Comme montré sur les figures 10 et 11A à 11C, une seconde couche de passivation 130 est formée sur le substrat 100 comportant les motifs de filtre chromatique 128a, 128b et 128c. La seconde couche de passivation 130 aplanit le substrat 100 comportant les motifs de filtre chromatique 128a, 128b et 128c. La seconde couche de passivation \\11IRSCH6\BREVETS\Brevels\23900\23908. doc - 23 mai 2005 - 8/14 peut être constituée d'un matériau isolant inorganique, tel que le nitrure de silicium (SiNx) ou l'oxyde de silicium (SiO2).
Avec un sixième procédé au masque, des premier, deuxième et troisième premiers trous de contact 132, 134 et 136 sont formés. Le premier trou de contact 132 est formé par gravure de la seconde couche de passivation 130, chaque motif de filtre chromatique 128a, 128b et 128c, et la première couche de passivation 124, et ainsi le premier trou de contact 132 expose l'électrode mémoire 122 dans la région mémoire ST. Le deuxième trou de contact 134 est formé en gravant la seconde couche de passivation 130, la première couche de passivation 124 et l'isolateur de grille 108, et ainsi le deuxième trou de contact 134 expose l'électrode tampon de grille 106 dans la région tampon de grille GP. Le troisième trou de contact 136 est formé en gravant la seconde couche de passivation 130 et la première couche de passivation 124, et ainsi le troisième trou de contact expose l'électrode tampon de données 120 dans la région tampon de données DP.
La figure 12 est une vue en plan d'un septième procédé au masque destiné à former un substrat pour un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention, et les figures 13A à 13C sont des vues en coupe prises suivant les lignes D-D, E-E et F-F de la figure 12, respectivement. Comme montré sur les figures 12 et 13A à 13C, un matériau conducteur transparent est déposé sur la seconde couche de passivation 130, et est formé en motif avec un septième procédé au masque pour former une électrode de pixel 138, une borne d'électrode tampon de grill 140 et une borne d'électrode tampon de données 142. L'électrode de pixel 138 vient en contact avec l'électrode mémoire 122 à travers le premier trou de contact 132, la borne d'électrode tampon de grille 140 vient en contact avec l'électrode tampon de grille 106 à travers le deuxième trou de contact 134, et la borne d'électrode tampon de données 142 vient en contact avec l'électrode tampon de données 120 à travers le troisième trou de contact 136. Le matériau conducteur transparent peut comprendre de l'oxyde d'indium étain (ITO) et de l'oxyde d'indium zinc (IZO).
Par les procédés expliqués ci-dessus, le substrat pour le dispositif LCD de la présente invention est fabriqué. Dans le substrat pour le LCD, un matériau isolant inorganique est utilisé en tant que seconde couche de passivation sur les motifs de filtre chromatique. Si un matériau isolant organique est utilisé en tant que seconde couche de passivation, les caractéristiques de contact du matériau isolant organique et du motif de filtre chromatique sont détériorées, et ainsi une sur- gravure est générée. De plus, si l'on utilise le matériau isolant organique, le substrat pour le dispositif LCD requiert une couche d'aplanissement séparée pour aplanir le substrat. En consé\\HIRSCH6\BREVETS\Brevets\23900\23908. doc - 23 mai 2005 - 9/14 quence, pour résoudre ces problèmes, le matériau isolant inorganique est utilisé en tant que seconde couche de passivation.
Selon les procédés expliqués ci-dessus, les motifs de filtre chromatique et le transistor à couches minces sont formés sur le même substrat. Un tel substrat est atta-5 ché au substrat opposé ayant une électrode commune.
La figure 14 est une vue en coupe d'un dispositif LCD selon un mode de réalisation donné à titre d'exemple de la présente invention. Comme montré sur la figure 14, un dispositif LCD comprend des premier et second substrats 100 et 200 en regard l'un de l'autre, et un matériau de cristaux liquides 300 interposé entre les premier et second substrats 100 et 200. Le premier substrat 100 est le même que le substrat montré sur la figure 3. En conséquence, un transistor à couches minces T est disposé dans la région de commutation S, et un motif de filtre chromatique 128b est disposé dans la région de pixel P. Une matrice noire 126 couvre un transistor à couches minces T, et une seconde couche d'aplanissement 130 d'un matériau isolant inorga- nique est disposée sur le motif de filtre chromatique 128b et la matrice noire 126. Une électrode de pixel 138 est disposée sur la seconde couche de passivation 130. Un condensateur mémoire C est disposé dans la région de stockage ST. Une électrode commune 202 est disposée sur le substrat 200. L'électrode commune 202 induit un champ électrique sur le matériau de cristaux liquides 300 avec l'électrode de pixel 138. L'électrode commune 202 peut être constituée d'un matériau conducteur transparent comprenant l'oxyde d'indium étain (ITO) et l'oxyde d'indium zinc (IZO).
Il ressortira à l'homme du métier que diverses modifications et variations peuvent être réalisées dans le dispositif LCD et le procédé de fabrication du dispositif LCD de la présente invention sans sortir de l'esprit et de la portée de l'invention. Ainsi, il est prévu que la présente invention couvre les modifications et variations de cette invention à condition qu'elles se trouvent dans la portée des revendications annexées et de leurs équivalents. \1HIRSCH6\BREVETS\Brevets\23900\23908 dot - 23 mai 2005 - I0î14
Claims (22)
1. Un dispositif d'affichage à cristaux liquides, caractérisé en ce qu'il comprend: des premier et second substrats (100) et (200) en regard l'un de l'autre; - un matériau de cristaux liquides (300) entre les premier et second substrats (100) et (200) ; - des lignes de grille et de données (102) et (118) se croisant l'une l'autre sur le premier substrat (100) pour définir une région de pixel P; un transistor à couches minces T adjacent au croisement des lignes de grille et de données (102) et (118) ; - un motif de filtre chromatique (128) dans la région de pixel P; - une première couche de passivation (124) sur le motif de filtre chromati- que, la première couche de passivation (124) étant constitué d'un matériau isolant inorganique; et - une électrode de pixel (138) sur la première couche de passivation 124 et connectée au transistor à couches minces T.
2. Le dispositif selon la revendication 1, caractérisé en ce qu'il comprend en outre une matrice noire (126) sur le transistor à couches minces T.
3. Le dispositif selon la revendication 2, caractérisé en ce que la matrice noire (126) couvre le transistor à couches minces T et la ligne de données (118).
4. Le dispositif selon la revendication 3, caractérisé en ce que la matrice noire (126) chevauche la ligne de grille (102).
5. Le dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comprend en outre une électrode mémoire (122) chevauchant la ligne 30 de grille (102) et venant en contact avec l'électrode de pixel (138).
6. Le dispositif selon la revendication 5, caractérisé en ce qu'il comprend en outre une ligne de connexion (121) connectant le transistor à couches minces T et l'électrode mémoire (122).
7. Le dispositif selon la revendication 6, caractérisé en ce que le transis-tor à couches minces T comprend une électrode de grille (104), un premier motif de semi-conducteur 112 et des électrodes de source et de drain (114) et (116).
\\HIRSCH6\BREVETS\Brevets\23900\23908. doc - 23 mai 2005 - 11/14
8. Le dispositif selon la revendication 7, caractérisé en ce qu'il comprend en outre un second motif de semi-conducteur (110) disposé sous la ligne de données (118) et s'étendant le long de la ligne de données (118).
9. Le dispositif selon l'une quelconque des revendications 5 à 8, caractérisé en ce qu'il comprend en outre une seconde couche de passivation (130) entre l'électrode mémoire (122) et le motif de filtre chromatique (128).
10. Le dispositif selon la revendication 9, caractérisé en ce que la première couche de passivation (124), le motif de filtre chromatique (128) et la seconde couche de passivation (130) comportent un trou de contact (132).
11. Le dispositif selon la revendication 10, caractérisé en ce que le trou de contact (132) expose au moins une partie de l'électrode mémoire (122).
12. Un procédé de fabrication d'un dispositif d'affichage à cristaux liquides, caractérisé en ce qu'il comprend: - la formation de lignes de grille et de données (102) et (118) se croisant l'une l'autre sur un premier substrat (100) pour définir une région de pixel 20 P; - la formation d'un transistor à couches minces T adjacent au croisement des lignes de grille et d'électrode (102) et (118) ; - la formation d'un motif de filtre chromatique (128) dans la région de pixel P; - la formation d'une première couche de passivation (124) sur le motif de filtre chromatique (128), la première couche de passivation (124) étant constituée d'un matériau isolant inorganique; - la formation d'une électrode de pixel (138) sur la première couche de passivation (124) et connectée au transistor à couches minces T; - l'attache du premier substrat (100) et d'un second substrat (200) ; et - l'injection d'un matériau de cristaux liquides (300) entre les premier et second substrats (100) et (200).
13. Le procédé selon la revendication 12, caractérisé en ce qu'il comprend en outre la formation d'une matrice noire (126) sur le transistor à couches minces T. \\HIRSCH6\BREVETS\Brevets\ 23900\23908_doc - 23 mai 2005 - 12/14
14. Le procédé selon la revendication 13, caractérisé en ce qu'il comprend en outre la formation de la matrice noire (126) qui couvre le transistor à couches minces T et la ligne de données (118).
15. Le procédé selon la revendication 14, caractérisé en ce qu'il comprend en outre la formation de la matrice noire (126) pour chevaucher la ligne de grille (102).
16. Le procédé selon l'une quelconque des revendications 12 à 15, caractérisé en ce qu'il comprend en outre la formation d'une électrode mémoire (122) chevauchant la ligne de grille (102) et venant en contact avec l'électrode de pixel (138).
17. Le procédé selon la revendication 16, caractérisé en ce qu'il comprend en outre la formation d'une ligne de connexion (121) connectant le transistor à couches minces T et l'électrode mémoire (122).
18. Le procédé selon la revendication 17, caractérisé en ce que la formation du transistor à couches minces T comprend la formation d'une électrode de grille (104), d'un premier motif de semi-conducteur (112) et d'électrodes de source et de drain (114) et (116).
19. Le procédé selon la revendication 18, caractérisé en ce qu'il comprend en outre la formation d'un second motif semi-conducteur (110) sous la ligne de 25 données (118) et s'étendant le long de la ligne de données (118).
20. Le procédé selon l'une quelconque des revendications 16 à 19, caractérisé en ce qu'il comprend en outre la formation d'une seconde couche de passivation (130) entre l'électrode mémoire (122) et le motif de filtre chromatique (128).
21. Le procédé selon la revendication 20, caractérisé en ce qu'il comprend la formation d'un trou de contact (132) dans la première couche de passivation (124) et le motif de filtre chromatique (128) et la seconde couche de passivation (130).
22. Le procédé selon la revendication 21, caractérisé en ce que le trou de contact (132) expose au moins une partie de l'électrode mémoire (122).
\\HIRSCH6\BREVETS\Brevets\23900\23908doc - 23 mai 2005 - 13/14
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040038974A KR100942265B1 (ko) | 2004-05-31 | 2004-05-31 | 씨오티 구조 액정표시장치 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2870944A1 true FR2870944A1 (fr) | 2005-12-02 |
| FR2870944B1 FR2870944B1 (fr) | 2007-01-26 |
Family
ID=35414475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0505367A Active FR2870944B1 (fr) | 2004-05-31 | 2005-05-27 | Dispositif d'affichage a cristaux liquides et procede de fabrication de celui-ci |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7525624B2 (fr) |
| KR (1) | KR100942265B1 (fr) |
| CN (1) | CN100374947C (fr) |
| FR (1) | FR2870944B1 (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108181A1 (fr) * | 2006-03-15 | 2007-09-27 | Sharp Kabushiki Kaisha | Substrat a matrice active, dispositif d'affichage et televiseur |
| KR20070117079A (ko) * | 2006-06-07 | 2007-12-12 | 삼성전자주식회사 | 액정 표시 패널 및 그 제조 방법 |
| CN100418181C (zh) * | 2006-07-07 | 2008-09-10 | 清华大学 | 栅控薄膜场发射显示器件 |
| KR101335276B1 (ko) * | 2006-09-20 | 2013-11-29 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법 |
| TWI343496B (en) * | 2008-07-07 | 2011-06-11 | Au Optronics Corp | Method for fabricating pixel structure |
| KR101499226B1 (ko) * | 2008-07-25 | 2015-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101682092B1 (ko) | 2009-11-12 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| CN103268046B (zh) * | 2012-12-24 | 2016-01-06 | 上海中航光电子有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制作方法 |
| KR102460642B1 (ko) * | 2016-02-03 | 2022-10-31 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20210108537A (ko) * | 2020-02-25 | 2021-09-03 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010048490A1 (en) * | 2000-05-25 | 2001-12-06 | Lim Byoung Ho | Liquid crystal display device and method for manufacturing the same |
| US20020118318A1 (en) * | 2001-02-23 | 2002-08-29 | Nec Corporation | Liquid crystal display device and its manufacturing method |
| US20040001170A1 (en) * | 2002-06-28 | 2004-01-01 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof |
| WO2004011999A1 (fr) * | 2002-07-30 | 2004-02-05 | Samsung Electronics Co., Ltd. | Panneau de transistors a couches minces |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6038006A (en) * | 1996-09-02 | 2000-03-14 | Casio Computer Co., Ltd. | Liquid crystal display device with light shield and color filter overlapping two edges of pixel electrode |
| KR100262402B1 (ko) * | 1997-04-18 | 2000-08-01 | 김영환 | 박막 트랜지스터 액정표시소자 및 그의 제조방법 |
| JP3512665B2 (ja) * | 1999-03-03 | 2004-03-31 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶パネル及びその製造方法 |
| JP2001066617A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 液晶表示装置およびその製造方法 |
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| KR100643561B1 (ko) * | 2000-12-08 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 어레이기판의 제조방법 |
| KR100762175B1 (ko) * | 2001-09-18 | 2007-10-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| GB2396244B (en) * | 2002-12-09 | 2006-03-22 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same |
| US7227607B2 (en) * | 2003-12-11 | 2007-06-05 | Lg.Philips Lcd Co., Ltd | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same |
-
2004
- 2004-05-31 KR KR1020040038974A patent/KR100942265B1/ko active IP Right Grant
-
2005
- 2005-05-26 CN CNB2005100720200A patent/CN100374947C/zh active Active
- 2005-05-26 US US11/137,433 patent/US7525624B2/en active Active
- 2005-05-27 FR FR0505367A patent/FR2870944B1/fr active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010048490A1 (en) * | 2000-05-25 | 2001-12-06 | Lim Byoung Ho | Liquid crystal display device and method for manufacturing the same |
| US20020118318A1 (en) * | 2001-02-23 | 2002-08-29 | Nec Corporation | Liquid crystal display device and its manufacturing method |
| US20040001170A1 (en) * | 2002-06-28 | 2004-01-01 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof |
| WO2004011999A1 (fr) * | 2002-07-30 | 2004-02-05 | Samsung Electronics Co., Ltd. | Panneau de transistors a couches minces |
Also Published As
| Publication number | Publication date |
|---|---|
| US7525624B2 (en) | 2009-04-28 |
| CN1704825A (zh) | 2005-12-07 |
| FR2870944B1 (fr) | 2007-01-26 |
| US20050264741A1 (en) | 2005-12-01 |
| KR20050113850A (ko) | 2005-12-05 |
| CN100374947C (zh) | 2008-03-12 |
| KR100942265B1 (ko) | 2010-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2870944A1 (fr) | Dispositif d'affichage a cristaux liquides et procede de fabrication de celui-ci | |
| US7646023B2 (en) | TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US6683666B1 (en) | Reflective-transmission type thin film transistor liquid crystal display | |
| US6407782B1 (en) | Array substrate having color filter for liquid crystal display device and method of manufacturing the same | |
| US20070109458A1 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| US20050078264A1 (en) | Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof | |
| FR2754917A1 (fr) | Afficheur a cristal liquide et son procede de fabrication | |
| FR2909194A1 (fr) | Substrat formant reseau pour un dispositif d'affichage a cristaux liquides et son procede de fabrication. | |
| KR20010081250A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US7804092B2 (en) | Active-matrix-drive display unit including TFT | |
| US6509940B2 (en) | Liquid crystal display and fabricating method thereof | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6864928B2 (en) | Liquid crystal display having a drain electrode with a plurality of protrusions and a fabrication method thereof | |
| US20020041347A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US20050094046A1 (en) | Liquid crystal display device and method for fabricating the same | |
| US6549251B2 (en) | LCD having barrier layer in same plane as gate electrode and method of fabricating | |
| US7053408B2 (en) | Liquid crystal display device having enlarged channel region and fabricating method thereof | |
| KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| KR100696263B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100741895B1 (ko) | Ｔｆｔ액정패널의 제조방법 | |
| KR100778837B1 (ko) | Ｔｆｔ액정패널의 제조방법 | |
| KR100876587B1 (ko) | 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |