FR2868181A1 - Procede de simulation d'un circuit a l'etat stationnaire - Google Patents

Abstract

Procédé pour simuler une réponse d'un circuit électronique contenant des transistors (220) SOI et se trouvant à un état stationnaire, caractérisé par les étapes suivantes :• créer une liste de transistors (220),• mémoriser des signaux au niveau de noeuds de (200, 201, 202) chaque transistor (220) de la liste, lorsque des entrées (201) dudit circuit sont excitées durant un temps déterminé,• pour chaque transistor (220), indépendamment des autres, analyser une variation d'une caractéristique électrique commune lorsqu'on applique, au niveau de leurs noeuds (200, 201, 202), lesdits signaux mémorisés correspondants, en relation avec un critère prédéterminé de cette variation,• si le critère n'est pas respecté, modifier une fois un environnement électrique initial de chaque transistor et revenir à l'étape précédente,• exciter le circuit, contenant lesdits transistors (220) avec le nouvel environnement électrique, durant ledit temps et vérifier au niveau de chaque dit transistor le respect dudit critère.

Description

La présente invention concerne la simulation de circuits de composants

électroniques.

Plus particulièrement la présente invention propose un procédé pour simuler une réponse d'un circuit électronique lorsqu'il a atteint un état stationnaire, ledit circuit comportant des composants tels que des transistors de type SOI.

II est connu. que la simulation de transistors d'un tel type pose de nouveaux problèmes comparés à celle de transistors sur substrat massif.

Par exemple, dans un circuit CMOS (acronyme de l'expression anglo-saxonne Complementary Metal Oxide Semiconductor ) sur substrat massif, le potentiel de chaque noeud à un instant donné est indépendant des instants précédents de fonctionnement.

Tel n'est pas le cas lorsque ledit circuit comprend des transistors SOI partiellement désertés.

On sait que ces transistors sont constitués d'une zone interne, couramment désignée par substrat flottant, dont le potentiel est flottant et dont la valeur influe sur les performances dudit transistor, donc sur les potentiels aux noeuds dudit circuit et sur ses performances.

Ce potentiel flottant n'est pas directement fixé par les polarisations aux bornes dudit transistor mais il en dépend.

Par ailleurs, il évolue vers une valeur déterminée par les conditions de polarisation avec une certaine inertie due aux phénomènes physiques présents dans cette zone flottante (couplages capacitifs, recombinaisons de porteurs etc..).

Dans le cas où lesdits potentiels aux bornes dudit transistor varient périodiquement, la variation du potentiel de son substrat flottant ne devient, elle, périodique qu'au bout d'un certain nombre de périodes correspondant à un état dit stationnaire du transistor.

A titre d'exemple, les figures 1A à 1C illustrent une variation au cours du temps du substrat flottant d'un transistor SOI partiellement déserté de 2868181 2 type P, ce transistor étant connecté à un autre transistor de type N pour former un inverseur SOI 100 (voir figure 2).

Un premier signal 10 de fréquence 100MHz est appliqué à l'entrée dudit inverseur à l'aide d'une source de tension périodique 101 (figure 2).

On peut voir sur la figure 1-A l'évolution du potentiel de substrat flottant 102 du transistor P sur une grande échelle de temps.

Les figures 1-B et 1-C représentent chacune une vue plus détaillée du signal à un instant respectivement proche du début et de la fin de la simulation.

En début de simulation le transistor ne se trouve pas à l'état stationnaire.

La figure 1-B montre que ledit potentiel de substrat est périodique et qu'en accord avec la figure 1-A, il croit régulièrement en moyenne.

Au cours du temps, le transistor s'approche dudit état stationnaire et ledit potentiel finit par ne plus croître (voir figure 1-C).

Il a atteint une valeur d'équilibre qui correspond à l'état stationnaire du transistor.

On comprend maintenant que la simulation d'un circuit à l'état stationnaire est nécessaire puisque les potentiels à ses noeuds internes et ses performances vont varier tant que ledit état stationnaire ne sera pas atteint au niveau de chaque transistor.

Toutefois, comme on peut le remarquer, un inconvénient réside en ce que le temps simulé du circuit peut être long puisqu'au préalable il faut un temps suffisant avant d'atteindre ledit état stationnaire et de commencer alors l'analyse recherchée.

Or le temps dédié à la dite simulation, c'est-à-dire le temps requis par un matériel de simulation (un ordinateur et un logiciel de simulation par exemple) pour fournir un résultat de simulation, est notamment dépendant du temps simulé.

Le processus de conception du circuit est donc inéluctablement ralenti.

2868181 3 On connaît également d'autres facteurs qui aggravent le temps dédié à une simulation, donc le processus de conception.

Un premier facteur concerne le nombre de transistors dans le circuit qui, croissant, rendent ce dernier relativement complexe et long à simuler.

Un deuxième facteur est la présence du noeud supplémentaire, le substrat flottant, dans un transistor SOI partiellement déserté.

En effet, un calcul particulier doit être mis en oeuvre pour déterminer le potentiel de ce noeud, ce qui ralentit chaque pas de calcul d'une simulation.

On notera ici que, dans la suite du texte, une durée de simulation désignera un temps dédié à une simulation.

Une solution générale connue pour pallier les inconvénients décrits cidessus consiste à accélérer la détermination de l'état stationnaire d'un circuit en utilisant le principe de la conservation de charge du substrat flottant des transistors SOI partiellement désertés.

On sait en effet que pendant un cycle, à l'état stationnaire, la variation de la charge QB du substrat flottant d'un tel transistor est nulle.

Cette remarque vaut également en ce qui concerne la variation du potentiel Vb du substrat flottant.

Ainsi, à l'état stationnaire et pendant un cycle notamment, l'équation suivante connue est vérifiée: AQb = AVb = 0 (1) Il existe donc, au début d'un cycle, une unique valeur pour le potentiel Vb et la charge Qb correspondant à l'état stationnaire.

Cette paire de valeurs, qui sera notée Vbstat et Qbstat dans la suite du texte, correspond à une variation de potentiel et de charge nulle sur tous les cycles suivants.

Les méthodes de détermination de l'état stationnaire reposent sur l'utilisation de simulations électriques temporelles.

2868181 4 De telles simulations consistent en une succession d'étapes suivante et illustrée sur la figure 3.

Une première simulation statique 105 permet le calcul d'un point de polarisation initial.

Une simulation temporelle 106 démarre alors en utilisant comme point de polarisation initial celui déterminé précédemment.

Cette simulation se décompose souvent en deux phases disctinctes.

Une première phase désignée par phase transitoire 107 correspond aux états transitoires du circuit avant de se trouver à l'état stationnaire.

Dans cette phase, les caractéristiques électriques du circuit évoluent et tendent finalement vers un équilibre.

Une deuxième phase dite phase stationnaire 108 correspond à la simulation dudit circuit à l'état stationnaire sur un voire plusieurs cycles.

On notera que, selon des conditions particulières, une simulation temporelle 106 pourra ne contenir que ladite phase transitoire 107.

Nous verrons qu'une telle particularité est utilisée avantageusement pour étudier un circuit dans la phase transitoire 107 uniquement sans simuler la phase à l'état stationnaire 108.

En ce qui concerne les transistors SOI partiellement désertés, il est possible de fixer leur potentiel de substrat flottant dans la simulation 105 de sorte que ces derniers soient imposés pendant cette analyse et constituent ensuite, lors de la phase transitoire 107 de la simulation temporelle 106, la valeur flottante initiale dudit substrat.

Dans la suite du texte, cette valeur initiale sera désignée par Vb;n;t, et Vbin;tstat correspondra à la valeur de Vb;n;t lorsqu'il a atteint la valeur Vbstat.

En d'autres termes, Vb;nit_stat est ladite unique valeur du potentiel de substrat flottant à l'état stationnaire.

Ladite accélération de la détermination de l'état stationnaire repose alors sur deux buts distincts.

Un premier but consiste à disposer du potentiel Vbinit stat en une durée de simulation aussi faible que possible.

Un deuxième but consiste à limiter autant que possible le temps de simulation tstat, tstat étant le temps requis pour atteindre l'état stationnaire ( voir figure 3).

Afin d'atteindre ces buts, un procédé connu consiste à mettre en 5 oeuvre les étapes suivantes: É initialiser Vbinit, É effectuer une simulation 106 sur un cycle, celui-ci correspondant à la durée entre les temps 0 et t1 sur la figure 3 (la longueur du cycle est inférieure à celle de la phase transitoire 107), É déterminer si Vbinit correspond à Vbinit stat et revenir le cas échéant à l'étape précédente, É une fois Vbinit_stat déterminé, effectuer une simulation statique 105 en imposant Vbinit à Vbinit_stat, puis une simulation 106 comportant les deux phases transitoires 107 puis stationnaire 108.

La figure 4 illustre les phases de la simulation du circuit lorsque la valeur Vbinit stat a été déterminée.

On remarque que la simulation de la phase transitoire 107 n'existe plus, ce qui diminue le temps de la simulation globale du circuit à l'état 20 stationnaire.

Le brevet US 6442735 propose un exemple d'application d'une telle solution générale..

Le procédé qui y est décrit comporte différentes étapes dont celles de: 1. créer une liste des transistors d'un circuit dont le substrat est flottant, 2. initialiser les potentiels Vbinit, 3. mettre en oeuvre une simulation statique initiale 105, 4. mettre en oeuvre une simulation 106 du circuit sur un cycle 30 prédéfini correspondant à une partie de la phase transitoire 107, 2868181 6 5. évaluer la variation de charge AQb des transistors entre le début et la fin de ce cycle, 6. si cette variation est supérieure à une valeur seuil prédéfinie, revenir à l'étape (3) en ajustant le potentiel Vbinit à l'aide d'une extrapolation mathématique, 7. sinon, la valeur Vbinit correspond à la valeur Vbinit stat et sert de valeur initiale du substrat flottant dans une dernière simulation statique 105 puis temporelle 106 du circuit.

Afin de converger vers la valeur de potentiel de substrat flottant Vbinit_stat, le calcul d'extrapolation suivant est mis en oeuvre dans l'étape (6).

On connaît tout d'abord une loi mathématique de la variation de charge du substrat flottant AQb en fonction de la variation du potentiel de ce substrat: OQbn = A (Exp (B (Vbn Y Un+l)) -1) (2) où Vbn et Vbn+1 correspondent respectivement au potentiel de substrat flottant à l'itération n et n+1, et où A et B sont des coefficients.

On notera ici qu'une itération correspond à la simulation temporelle complète du circuit, c'est-à-dire la succession des deux simulations 105 et 106, cette dernière comprenant la phase 107 uniquement.

On notera également d'après cette équation, que ladite variation de charge AQb est bien déterminée comme nulle lorsque l'état stationnaire est atteint, ou de manière équivalente, lorsque Vbn+1 est égale à Vbn.

Les coefficients A et B sont évalués à partir de trois premières simulations transitoires 106 dans lesquelles les potentiels Vb1, Vb2, et Vb3 sont imposés à une valeur initiale définie à l'avance.

Ces simulations sont mises en oeuvre sur un cycle correspondant à 30 une partie seulement de la phase transitoire 107.

A l'issue des trois dites simulations, on dispose de trois variations de charge AQb1, AQb2 et AQb3, et les coefficients A et B sont calculés par les équations respectives: A = (AQb1 * AQb3 AQb2 * AQb2) (24Qb2 OQb1 AQb3) (3) r o.Qb2 +24 aQb, +A B = (b1 Vb2) Ln (4) Le potentiel Vbn+1, qui annule l'équation (2) et qui correspond au potentiel de substrat flottant initial de l'itération suivante est déduit à partir de 10 l'expression (5) : Y Un+ = B-1 * Ln / aQbn * Exp (B * Un * Exp(B * Vbn) i5) AQbn AQbn1 Ce procédé performant en terme de gain en vitesse de simulation permet donc une simulation à l'état stationnaire relativement rapide de 15 circuits incluant des transistors SOI partiellement désertés.

Toutefois, un tel procédé comporte un certain nombre d'inconvénients notamment lorsque la taille des circuits à simuler augmente.

En effet, en présence d'un circuit contenant des noeuds, le simulateur résout en chaque dit noeud la loi de Kirshov.

Plus le nombre de noeuds augmente et plus cette résolution consomme du temps, car le nombre d'équations et de dépendances augmente.

Or dans le procédé de la demande US 6442735 un tel processus de résolution est mis en oeuvre à chaque itération dans les simulations 105 et 106 et, de surcroît, sur le circuit incluant tous les transistors connectés.

Ainsi, lorsque le nombre de noeuds est grand, le procédé de la demande US 6442735, comparée à une simulation standard, constitue certes une solution avantageuse au problème de la simulation à l'état stationnaire d'un circuit.

Mais les durées de simulation peuvent demeurer importantes et préjudiciables à une conception de circuit efficace en terme de productivité.

Un but de la présente invention est de permettre de s'affranchir au moins dans une certaine mesure de ces inconvénients.

On propose à cet effet un procédé pour simuler une réponse d'un circuit électronique se trouvant à un état stationnaire, ledit circuit comportant des composants tels que des transistors de type SOI, caractérisé en ce qu'il comporte les étapes suivantes: (a) créer une liste de transistors, (b) mémoriser des signaux au niveau de noeuds de chaque transistor de la liste, lorsque des signaux d'excitation de simulation sont appliqués à des entrées dudit circuit durant un intervalle de temps déterminé, (c) pour chaque transistor de la liste, indépendamment des autres, analyser une variation d'une caractéristique électrique commune à chacun d'eux lorsqu'on applique, au niveau de leurs noeuds, lesdits signaux mémorisés correspondants, en relation avec un critère prédéterminé de cette variation.

(d) si le critère n'est pas respecté : i. modifier une fois un environnement électrique initial de chaque dit transistor, en vue de converger vers ledit critère, ii. et revenir à l'étape (c).

(e) appliquer de nouveau lesdits signaux d'excitation de simulation à l'étape (b) aux dites entrées du circuit durant ledit intervalle de temps, le circuit contenant lesdits transistors dont ledit environnement électrique initial a été modifié, et vérifier au niveau de chaque dit transistor que ledit critère est respecté.

Ainsi, dans la présente invention on traite avantageusement l'état stationnaire de chaque transistor isolément et on vérifie que ces états 30 stationnaires individuels correspondent à ceux de chaque transistor correspondant dans le circuit.

Certains aspects préférés, mais non limitatifs, de ce procédé sont les suivants: à l'étape (b), on met tout d'abord en oeuvre une analyse statique, - à l'étape (a), on crée une liste des transistors SOI ayant un substrat flottant, aux étapes (b) et (e), les noeuds correspondants aux substrats flottants sont libres, et aux étapes (c) et (d), on initialise leur potentiel respectif au moyen d'une source électrique de simulation distincte, - les signaux d'excitation appliqués à l'étape (b) sont des signaux temporels périodiques, l'étape (b) comprend au préalable une étape de 15 détermination dudit intervalle de temps, - ladite étape de détermination consiste à évaluer une propriété commune auxdits signaux d'excitation à l'étape (b), ladite propriété commune est la période, ladite étape de détermination, à l'étape (b), consiste à 20 évaluer la plus petite période multiple des périodes desdits signaux d'excitation, à l'étape (b), on mémorise les signaux d'au moins trois noeuds de chaque transistor, l'étape (c), comprend la déconnexion des noeuds des 25 transistors de ladite liste dudit circuit, - à l'étape (c), ladite application des signaux est mise en oeuvre en connectant des sources électriques de simulation distinctes auxdits noeuds de chaque dit transistor indépendant, - chaque source électrique reproduit le signal mémorisé 30 correspondant au noeud auquel elle est connectée, 2868181 10 aux étapes (b) et (c), lesdits noeuds de chaque transistor sont: É la grille, É le drain, É la source, - aux étapes (d) et (e), on détermine et vérifie respectivement si ledit critère est respecté en comparant la variation de ladite caractéristique électrique à une valeur seuil prédéfinie durant ledit intervalle de temps, - ladite caractéristique est la charge du substrat flottant, - on met en oeuvre une nouvelle série des étapes (b) à (e) tant que, à la fin de l'étape (e), ledit critère n'est pas respecté, - à l'étape (b) de la nouvelle série, ledit environnement électrique initial de chaque transistor correspond à celui de la dernière modification effectuée à l'étape (d) de la série précédente, - à l'étape (d), on modifie ledit un environnement électrique initial des transistors en modifiant leur potentiel initial de substrat flottant, - ladite mémorisation à l'étape (b) consiste à stocker des données représentatives desdits signaux dans un fichier, à l'étape (c), lesdites données stockées dans le fichier sont lues pour appliquer lesdits signaux correspondants.

D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante d'une forme de réalisation préférée de celle-ci, donnée à titre d'exemple non limitatif et faite en référence au dessin annexé, sur lequel: - la figure 1A illustre l'évolution sur une grande échelle de temps du potentiel de substrat flottant d'un transistor SOI partiellement déserté de type P d'un inverseur CMOS-SOI, - la figure 1B illustre une vue agrandie de la figure 1A en début de simulation lors d'une phase transitoire, - la figure 1C illustre une vue agrandie de la figure 1A en fin de simulation de simulation à l'état stationnaire, 2868181 11 - la figure 2 représente schématiquement l'inverseur CMOSSOI utilisé dans la simulation dont les résultats sont illustrés sur les figures 1A à I C, la figure 3 illustre de manière générale trois phases d'une simulation à l'état stationnaire d'un circuit, - la figure 4 illustre une simulation à l'état stationnaire d'un circuit lorsque les potentiels de substrats flottants sont initialisés à Vbinit scat , - la figure 5 illustre un exemple de détermination d'un cycle dans la simulation d'un circuit, - les figures 6A et 6B illustrent une déconnexion d'un transistor d'un circuit selon le procédé en vue de l'analyser indépendamment, - la figure 7 illustre une variation de charge de substrat flottant d'un transistor SOI partiellement déserté de type N utilisé dans un inverseur CMOS-SOI.

La présente invention repose, elle aussi, sur le principe de la conservation de charge du substrat flottant d'un transistor SOI partiellement déserté lorsque celui-ci se trouve dans un état stationnaire et le procédé qu'elle propose est le suivant.

Une première étape consiste à examiner des transistors qui composent un circuit à simuler.

Plus précisément, un recensement des transistors SOI dont le substrat est flottant est mis en oeuvre et une liste de ceux-ci constituée.

Une deuxième étape consiste à déterminer le cycle minimal sur lequel les simulations ultérieures seront effectuées.

Cette détermination consiste à évaluer par exemple la plus petite période multiple des périodes de toutes les entrées dudit circuit.

Une illustration est donnée sur la figure 5 où cinq signaux correspondant à cinq entrées d'un circuit sont représentés.

Dans cet exemple, tous les signaux sont périodiques, mais les périodes sont différentes.

2868181 12 Et ladite plus petite période multiple des entrées du circuit est celle du signal 203.

Elle servira donc de définition du cycle minimal sur lequel seront basées les prochaines simulations.

De manière plus générale, pour des signaux d'entrée de périodes Ti, un cycle minimal est déterminé par l'équation suivante: cycle = PPCM(Ti) où PPCM désigne le plus petit commun multiple.

Une troisième étape consiste ensuite à mettre en oeuvre une première simulation temporelle sur ledit cycle, ladite simulation comportant bien entendu une simulation statique 105 d'initialisation.

A la fin du cycle ou encore de la simulation, le circuit est donc, a priori, en phase transitoire 107, l'état stationnaire n'ayant pas eu le temps de s'installer.

Au cours de la simulation statique, on laisse libre le potentiel des substrats flottants des transistors repérés dans ladite liste, c'est-àdire que ces potentiels ne sont pas imposés par un quelconque moyen durant cette simulation.

Au cours de la simulation temporelle, les potentiels des grilles, drains et sources de tous les transistors sont enregistrés.

On dispose ainsi d'une mémoire de l'évolution au cours du temps desdits potentiels mentionnés ci-dessus.

Une quatrième étape consiste alors à créer des moyens qui vont permettre de reproduire dans des simulations électriques ultérieures les signaux ainsi mémorisés.

On notera ici que tous les signaux internes du circuit étant périodiques, il est aisé, si cela s'avère nécessaire, de les reconstruire sur un temps supérieur à un cycle.

Concernant lesdits moyens de reproduction des signaux, on pourra utiliser des sources de tension paramétrables.

Ces sources peuvent générer un signal dont, par exemple, chaque point est lu dans un fichier.

Ce fichier est constitué lors de ladite troisième étape, c'est-à-dire dans l'étape de mémorisation des potentiels aux noeuds dudit circuit.

L'information contenue dans le fichier peut aussi renseigner sur les caractéristiques du signal: la période, les niveaux hauts et bas et tout autre paramètre encore dont dispose l'homme du métier pour définir la forme d'un signal électrique.

L'Homme du métier comprendra ainsi, que de nombreuses alternatives sont envisageables et que l'exemple présenté ci-dessus ne saurait en aucun cas être limitatif.

Dans une cinquième étape, chaque transistor recensé est simulé séparément, en appliquant sur sa grille son drain et sa source, les trois signaux mémorisés au niveau de ces noeuds à l'étape 3, lors de la simulation du circuit complet, et à l'aide des moyens créés à l'étape 4.

Ainsi, dans cette cinquième étape, on déconnecte chaque transistor du reste dudit circuit pour connecter les moyens de reproduction des signaux adaptés.

Ce genre de manipulation est illustré à titre d'exemple non limitatif sur les figures 6A et 6B.

Sur la figure 6A, les signaux 200, 201 et 202, aux bornes du transistor 220, ont été enregistrés sur un cycle au cours de l'étape 3.

Sur la figure 6B, trois sources de tension périodiques 201', 202' et 203' sont créées pour reproduire à l'identique lesdits trois signaux 200 à 202.

Par ailleurs, on déconnecte le transistor 220 afin de l'isoler du reste dudit circuit et on contacte à ses bornes lesdites trois sources de tension périodiques prévues à cet effet.

Le noeud 206 correspond au substrat flottant du transistor 220.

Son potentiel est initialisé en début de simulation au moyen d'une source de tension non représentée ici.

2868181 14 Une simulation du sous-circuit 300 ainsi constitué peut alors être mise en oeuvre.

On notera ici, qu'un mode de réalisation préféré de la présente invention consiste à effectuer une seule simulation pour tous les transistors isolés.

Dans ce cas, l'ensemble de tous les transistors isolés ainsi que les sources de tension périodiques auxquelles ils sont connectés sont rassemblés au sein d'une même simulation (éventuellement dans un même fichier).

La mise en oeuvre d'une simulation permet alors d'obtenir en une fois des résultats sur tous les transistors.

Le but de cette simulation temporelle est de trouver, ou au moins de s'approcher le plus rapidement possible de la valeur stationnaire du potentiel de substrat flottant Vb;n;t scat de chaque transistor.

Lors de la première itération, une première valeur de la tension initiale Vb;n;t est choisie et une simulation temporelle des transistors nouvellement connectés auxdits moyens de mémorisation est mise en oeuvre.

Au cours de la simulation, la charge du substrat flottant de chaque transistor évolue et atteint une valeur finale qui est comparée à la valeur initiale du début de la simulation.

Si la variation de charge, sur un cycle, du substrat flottant d'un des transistors, est supérieure à une valeur seuil prédéfinie, son potentiel Vbn,;t est modifié et sert de valeur initiale lors d'une nouvelle itération.

Bien entendu, un tel processus concerne tous les transistors et lesdites modifications sont toutes mises en oeuvre de manière indépendante les unes des autres.

Ce processus est reproduit tant que, durant le cycle, ladite variation de charge de chaque transistor dépasse ladite valeur seuil fixée.

A titre d'exemple non limitatif, la figure 7 illustre ce processus.

2868181 15 Quatre itérations successives sont représentées respectivement par les points 1, 2, 3, 4 auxquels correspondent, pour chacun, un potentiel Vbinit et une variation de charge AQb (ex: (Vbinitl; AQb1), etc.

) (voir courbe 400 sur la figure 7)...DTD: On rappelle qu'on entend par itération une simulation statique 105 suivie d'une simulation temporelle 106 sur le cycle choisi.

A la fin de la première itération, AQb1 est supérieure au seuil prédéfini.

Le procédé modifie donc la valeur du potentiel Vbinitl qui devient VbinitlÉ La deuxième itération commence alors et, une fois terminée, une nouvelle comparaison est mise en oeuvre pour AQb2.

Quatre itérations, donc quatre modifications de Vbinit, seront nécessaires dans cet exemple pour atteindre l'état stationnaire caractérisé 15 par une variation AQb nulle.

Cette situation est représentée schématiquement par le point 4, intersection de la courbe 400 avec l'axe d'ordonnées nulles.

La convergence du potentiel du substrat flottant vers la valeur Vbinit_stat peut être mise en oeuvre au moyen de différentes solutions.

Notamment, dans le cas présenté ci-dessus, une simple incrémentation de Vbinit permet d'aboutir avec succès à un résultat.

Bien entendu, il faut définir un pas d'incrémentation que l'utilisateur fixe lui-même ou laisse le procédé mettre en oeuvre une détermination optimale de celui-ci.

Dans tous les cas, il est préférable que ce pas ait une valeur telle que l'on ait une garantie de convergence et qu'un compromis idéal soit respecté entre la vitesse de convergence et la précision du résultat.

Une autre solution consiste à mettre en oeuvre un processus de dichotomie avec comme discriminant le signe de la variation de charge AQb au cours de l'itération et comme critère de convergence la précision désirée sur AQb.

2868181 16 On peut par exemple commencer par réaliser trois itérations.

Dans la première (point 1), le potentiel Vbinitl prend la valeur la plus petite envisageable; dans la seconde, au contraire, le potentiel Vbinit1 prend la valeur maximale envisageable (point 2) ; et dans la troisième Vbinit3 se situe à une valeur médiane des deux précédentes.

Une première analyse de AQb3 peut alors être effectuée à la fin de ladite troisième itération et, selon son signe, augmenter ou diminuer Vbinit4É D'autres solutions sont par ailleurs envisagées comme notamment l'utilisation d'algorithmes auto-adaptatifs.

II est évident que l'Homme du métier saura reconnaître les nombreuses adaptations possibles à ce niveau entre autres.

La cinquième' étape se termine lorsque que la variation de charge au cours du cycle de la dernière itération est inférieure au seuil prédéfini.

Une sixième étape consiste alors à simuler une nouvelle fois le circuit complet incluant les transistors connectés.

Ici, contrairement à la simulation à l'étape 3, les potentiels de substrat flottant sont initialisés à leur valeur respective Vbinit stat lors des simulations statique 105 et temporelle 106, de sorte que, comme prévu, la phase transitoire 107 ne dure qu'un court instant et que la phasestationnaire 108 soit rapidement atteinte.

On vérifiera cette fois-ci, que la phase transitoire 107 est simulée entièrement, c'est-à-dire que tstat est inférieur ou égal à t1 ou encore que la variation de charge de chaque transistor est toujours inférieure au seuil fixé.

En ce qui concerne la phase stationnaire 108 qui suit, elle est simulée sur une durée quelconque choisie par l'utilisateur, l'ensemble des potentiels Vbinit stat pouvant être réutilisable à loisir.

Une variante du procédé présenté ci-dessus et qui permet d'atteindre une précision accrue sur l'estimation des potentiels Vbinit stat est maintenant proposée.

Cette variante est basée sur l'observation que les signaux mémorisés à l'étape (3) sont légèrement biaisés et que toute les étapes suivantes du procédé sont basées sur l'utilisation répétitive de ces signaux biaisés.

Une origine d'un tel biais vient du fait que l'étape de mémorisation des signaux a lieu au cours de la phase transitoire du circuit.

Ces signaux n'ont donc pas eu le temps d'évoluer vers une forme stable qui correspond à celle de l'état d'équilibre, encore désigné par l'état stationnaire du circuit.

En particulier, les niveaux de tension ainsi que les temps de montée et de descente des signaux sur certains noeuds (par exemple le noeud 200) diffèrent sensiblement entre la phase transitoire et la phase stationnaire.

Afin de corriger cet écart, qui se reporte sur l'estimation des tensions Vbinit_stat, on met une nouvelle fois en oeuvre le procédé après l'étape (5) ou l'étape (6).

Plus précisément, le procédé est repris au niveau de l'étape (3) de simulation du circuit.

On initialise cette fois-ci les potentiels de substrat flottant aux valeurs Vbinit stat qui viennent d'être déterminées.

De cette manière, lors de la phase transitoire de la simulation, le circuit se trouve déjà très proche de l'état stationnaire et les signaux mémorisés ressemblent plus à leur forme finale.

Le biais est ainsi diminué et l'estimation des potentiels de substrat flottant Vbinit_stat de chaque transistor s'en trouve améliorée lors des étapes ultérieures du procédé.

Bien entendu, la présente invention n'est nullement limitée à la forme de réalisation décrite ci-dessus et représentée sur les dessins.

Il est évident, en particulier, que le principe de la variation de charge qui s'annule au cours d'un cycle à l'état stationnaire peut être sondée de différentes manières.

Par exemple, dans le texte ci-dessus, le procédé analyse directement la variation AQb, mais on peut choisir d'autres variables.

2868181 18 Il suffit en effet que ces dernières permettent, directement ou non, de déduire si l'état stationnaire est atteint.

Tel est le cas notamment du potentiel de substrat Vb lui-même qui devient stable à l'état stationnaire.

Claims (19)

REVENDICATIONS

1. Procédé pour simuler une réponse d'un circuit électronique se. trouvant à un état stationnaire, ledit circuit comportant des composants tels que des transistors (220) de type SOI, caractérisé en ce qu'il comporte les étapes suivantes: (a) créer une liste de transistors (220), (b) mémoriser des signaux (220) au niveau de noeuds (200, 201, 202) de chaque transistor de la liste, lorsque des signaux d'excitation de simulation sont appliqués à des entrées (201) dudit circuit durant un intervalle de temps déterminé, (c) pour chaque transistor (220) de la liste, indépendamment des autres, analyser une variation d'une caractéristique électrique commune à chacun d'eux lorsqu'on applique, au niveau de leurs noeuds (200, 201, 202), lesdits signaux mémorisés correspondants, en relation avec un critère prédéterminé de cette variation.

(d) si le critère n'est pas respecté : modifier une fois un environnement électrique initial de chaque dit transistor, en vue de converger vers ledit critère, ii. et revenir à l'étape (c).

(e) appliquer de nouveau lesdits signaux d'excitation de simulation à l'étape (b) aux dites entrées du circuit durant ledit intervalle de temps, le circuit contenant lesdits transistors (220) dont ledit environnement électrique initial a été modifié, et vérifier au niveau de chaque dit transistor que ledit critère est respecté.

2. Procédé selon la revendication précédente, caractérisé en ce que, à l'étape (b), on met tout d'abord en ceuvre une analyse statique.

2868181 20.

3. Procédé selon l'une des revendications précédentes, caractérisé en ce que, à l'étape (a), on crée une liste des transistors SOI ayant un substrat flottant (206).

4. Procédé selon la revendication précédente, caractérisé en ce que, aux étapes (b) et (e), les noeuds correspondants aux substrats flottants (206) sont libres, et en ce que, aux étapes (c) et (d), on initialise leur potentiel respectif au moyen d'une source électrique de simulation distincte.

5. Procédé selon l'une des revendications précédentes, caractérisé en ce que les signaux d'excitation appliqués à l'étape (b) sont des signaux temporels périodiques (200).

6. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'étape (b) comprend au préalable une étape de détermination dudit intervalle de temps.

7. Procédé selon la revendication précédente, caractérisé en ce que ladite étape de détermination consiste à évaluer une propriété commune 20 auxdits signaux d'excitation à l'étape (b).

8. Procédé selon la revendication précédente, caractérisé en ce que ladite propriété commune est la période.

9. Procédé selon la revendication 6, caractérisé en ce que ladite étape de détermination, à l'étape (b), consiste à évaluer la plus petite période multiple des périodes desdits signaux d'excitation.

10. Procédé selon l'une des revendications précédentes, 30 caractérisé en ce que, à l'étape (b), on mémorise les signaux d'au moins trois noeuds (200, 201, 202) de chaque transistor. 10

2868181 21 11. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'étape (c) comprend la déconnexion des noeuds des transistors (220) de ladite liste dudit circuit.

12. Procédé selon l'une des revendications précédentes, caractérisé en ce que, à l'étape (c), ladite application des signaux est mise en oeuvre en connectant des sources électriques de simulation distinctes (200', 201', 202') auxdits noeuds (200, 201, 202) de chaque dit transistor (220) indépendant.

13. Procédé selon la revendication précédente, caractérisé en ce que chaque source électrique (200') reproduit le signal mémorisé correspondant au noeud (200) auquel elle est connectée.

14. Procédé selon l'une des revendications précédentes, caractérisé en ce que, aux étapes (b) et (c), lesdits noeuds (200, 201, 202) de chaque transistor sont: É la grille, É le drain, É la source.

18. Procédé selon l'une des revendications précédentes, caractérisé en ce que, aux étapes (d) et (e), on détermine et vérifie respectivement si ledit critère est respecté en comparant la variation (400) de ladite caractéristique électrique à une valeur seuil prédéfinie durant ledit intervalle de temps.

19. Procédé selon la revendication précédente, caractérisé en ce 30 que, ladite caractéristique est la charge du substrat flottant (206).

2868181 22 17. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'on met en oeuvre une nouvelle série des étapes (b) à (e) tant que, à la fin de l'étape (e), ledit critère n'est pas respecté.

18. Procédé selon la revendication précédente, caractérisé en ce que, à l'étape (b) de la nouvelle série, ledit environnement électrique initial de chaque transistor correspond à celui de la dernière modification effectuée à l'étape (d) de la série précédente.

19. Procédé selon l'une des revendications 3 à 18, caractérisé en ce que, à l'étape (d), on modifie ledit un environnement électrique initial des transistors (220) en modifiant leur potentiel initial de substrat flottant (206).

20. Procédé selon l'une des revendications précédentes, 15 caractérisé en ce que ladite mémorisation à l'étape (b) consiste à stocker des données représentatives desdits signaux dans un fichier.

21. Procédé selon la revendication précédente, caractérisé en ce que, à l'étape (c), lesdites données stockées dans le fichier sont lues pour 20 appliquer lesdits signaux correspondants.