FR2834822A1 - Interface monolithique d'interconnexion pour l'empilage de composants electroniques - Google Patents

Interface monolithique d'interconnexion pour l'empilage de composants electroniques Download PDF

Info

Publication number
FR2834822A1
FR2834822A1 FR0200282A FR0200282A FR2834822A1 FR 2834822 A1 FR2834822 A1 FR 2834822A1 FR 0200282 A FR0200282 A FR 0200282A FR 0200282 A FR0200282 A FR 0200282A FR 2834822 A1 FR2834822 A1 FR 2834822A1
Authority
FR
France
Prior art keywords
interface
interconnection
components
allowing
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0200282A
Other languages
English (en)
Other versions
FR2834822B1 (fr
Inventor
Francis Bourrieres
Clement Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatec SA
Original Assignee
Novatec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatec SA filed Critical Novatec SA
Priority to FR0200282A priority Critical patent/FR2834822B1/fr
Priority to AU2002361336A priority patent/AU2002361336A1/en
Priority to PCT/FR2002/004009 priority patent/WO2003058719A1/fr
Publication of FR2834822A1 publication Critical patent/FR2834822A1/fr
Application granted granted Critical
Publication of FR2834822B1 publication Critical patent/FR2834822B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Interface monolithique (1) permettant la création d'au moins un niveau de surface d'interconnexion additionnelle pour la réalisation d'assemblage électronique en trois dimensions, ladite interface prenant appui et se connectant électriquement sur des pattes de connexions (2) de boîtiers électroniques (3) pour montage en surface du type de ceux dont les connexions sont en aile de mouette et s'étalent à l'extérieur du corps des boîtiers appelés SO, TSOP, QFP, etc, caractérisé en ce que ladite interface est un circuit imprimé monobloc au moins double face à traversées métallisées assurant simultanément les fonctions d'intercalaire mécanique et de liaison électrique, dont sa face supérieure (4) :- est plane,- forme un circuit de réception et d'interconnexion de composants additionnels, - développe une surface d'interconnexion au moins égale à celle occupée par (le) ou (les) composants sur (lequel) ou (lesquels) l'interface se connecte.La face inférieure de ladite interface se décompose en au moins deux niveaux : - le premier niveau (5) forme un circuit permettant simultanément l'interconnexion électrique et l'appui mécanique sur les pattes (du) ou (des) boîtiers et la liaison par traversées métallisées (6) avec la face supérieure (4),- le deuxième niveau (7) forme le sommet d'un évidement permettant le passage (du) ou (des) corps (du) ou (des) boîtiers à éviter.

Description

SR 16921.DIV/JP/J
INTERFACE MONOLITHIQUE D'INTERCONNEXION POUR L'EMPILAGE DE
COMPOSANTS ELECTRONIQUES
CHAMP D'APPLICATION DE L'INVENTION
Les exigences de miniaturisation continue de l'électronique associées à des performances toujours plus grandes conduisent à un nombre d'interconnexions toujours plus important mais surtout de plus en plus denses. De ce fait, les circuits intégrés de type microprocesseur, microcontrôleur, mémoire, possèdent un nombre d'entrées/sorties de plus en plus élevé. Le placement sur les cartes électroniques des résistances séries et des condensateurs de découplage devient un réel problème avec les 0 boîtiers à sorties périmétriques type QFP ou TSOP dont le pas d'interconnexion devient de plus en plus fin. En effet, ces résistances et condensateurs doivent normalement être placés au plus près du bo^itier, or le nombre de connexions est tel qu'il entrâîne des pistes de plus en plus fines et rapprochées, et, par conséquent, un éloignement de plus en grand, ce qui va à l'encontre de certains buts recherchés sur le plan électronique au fur et
s à mesure que les fréquences de fonctionnement augmentent.
De même les systèmes électroniques exigent des capacités mémoires de plus en plus importantes au fur et à mesure que leurs performances croissent. En général les composants mémoires se présentent sous la forme de boîtiers à sorties latérales type TSOP. Pour accroître une capacité mémoire, il existe deux possibilités: soit multiplier le o nombre de boîtiers mais à ce moment là, on augmente la surface occupée, soit utiliser des bo^tiers analogues en surface avec une capacité double ou quadruple, ce qui entrâîne une diminution de surface totale occupée mais une augmentation de coût parfois inacceptable du fait que ces bo^itiers à grande capacité intègrent des puces de technologie de dernière génération. Le but de l'invention est de proposer un moyen permettant d'aménager des surfaces additionnelles d'interconnexion de composant au-dessus des circuits intégrés, dont le montage se fait en surface en se connectant sur le dessus des broches des dits circuits intégrés dont les dites broches s'étalent à l'extérieur du corps des bo^tiers appelés SO, TSOP, QFP, etc....., cette forme de connexion est couramment appelée " aile de mouette ". Cette forme de réalisation d' assemblage en trois dimensions permet d'améliorer soit les performances électroniques, soit de baisser les coûts, soit les deux à la fois tout en permettant d'accéder à une miniaturisation plus poussée. La création d'une telle surface additionnelle d'interconnexion ne peut étre réalisée que par superposition de composants en aménageant des étages interconnectés entre eux selon la
trosème dmenson.
DESCRIPTION DE L'ART ANTERIEUR
Les bo^tiers électroniques pour montage en surface du type SO, TSOP, QFP n'ont jamais été conçus pour étre interconnectés par empilage, mais pour étre utilisés individuellement sur un circuit imprimé et répartis côte à côte. De ce fait, toutes les solutions d'interconnexion par empilage qui ont été développées présentent soit un coût élevé car la complexité de fabrication est grande et ne peut étre faite que par des 0 ateliers très spécialisés n'ayant pas beaucoup de chose en commun avec les ateliers d' assemblage électronique, soit la solution d'interconnexion implique l'utilisation
d'éléments d'assemblages spéciaux engendrant elle aussi des coûts élevés.
Le brevet EP 0682 365 décrit un procédé dans lequel les bo^tiers sont montés sur circuit imprimé, ils sont ensuite empilés et rendus solidaires les uns des autres par enrobage dans une résine puis ils sont découpés en tranches verticales laissant appara^tre la tranche de connexions. Ces connexions sont enfin reliées entre elles par une métallisation. Les barreaux ainsi obtenus sont ensuite découpés de façon à obtenir des blocs unitaires de bo^tiers empilés. Cette solution ne peut pas étre mise en _uvre dans les ateliers d'assemblage électroniques car elle demande des moyens spéciaux tels que le moulage, le sciage et la métallisation et de ce fait c' est une solution chère réservée à des
applications haut de gamme, ce qui en limite la généralisation.
Une autre solution consiste à utiliser un circuit mère sur chaque face duquel est monté un composant. Ce circuit est ensuite équipé de pattes soudables qui
permettent de reporter l' ensemble des deux composants sur une carte électronique.
L'inconvénient d'un tel dispositif est son coût élevé mais aussi une nécessité d'implantation différente des plages d'accueil sur la carte, du fait que les pattes soudables doivent enjamber les composants empilés comme ceci est représenté en figure 7. De plus
cette solution n'offre pas la possibilité de placer plus de deux niveaux de composants.
Une autre solution consiste à modifier la cambrure des connexions du composant placé au niveau supérieur pour établir le contact avec les connexions du composant placé au niveau inférieur et de braser les connexions entre elles tel que ceci est représenté en figure 8. L'inconvénient de ce procédé est son coût très élevé du fait
d'une mise en _uvre difficilement mécanisable.
Une autre solution consiste à placer des entretoises longitudinales de liaison des connexions du composant inférieur, avec celles du composant supérieur. Sur chaque rangée de pattes deux connexions sont soudées comme le montre la figure 9. Ce procédé est aussi coûteux car difficile à mettre en _uvre. De plus il est très difficile de
réaliser des empilages supérieurs à deux composants.
Le brevet US5,612,570 décrit un procédé permettant 1'empilage de bo^tiers TSOP. Il s'agit d'un cadre comportant une ouverture centrale de façon à laisser
0 passer le corps du TSOP. Les connexions du TSOP reposent sur le bord du cadre.
Chaque cadre support de TSOP est ensuite interconnecté à un autre cadre au moyen de
crème à braser déposée sur des plages d'accueil placées sur tout le périmètre du cadre.
L' inconvénient de ce procédé est qu ' il utilise la surface centrale du cadre pour laisser passer le corps du composant, de ce fait la surface additionnelle d'interconnexion est créée à l'extérieur du corps du composant, ce qui agrandit la surface globale occupée et va donc en partie à l'opposé du but recherché. De plus, le report automatique de ces cadre est délicat et nécessite des équipements spécifiques. En particulier, on ne peut pas utiliser les moyens standards de report de composants montés en surface qui utilisent le
principe de préhension par dépression à l'aide d'une pipette.
Le brevet US 5, 869,3 53 décrit un procédé permettant d' interconnecter collectivement par empilement des bo^tiers du type TSOP. Les composants sont placés collectivement dans les multiples ouvertures adiacentes d'un panneau. Les panneaux sont ensuite empilés et soudés avec de la crème à braser. Chaque module empilé est ensuite découpé longitudinalement et transversalement. Cette méthode ne crée pas de surface 2s additionnelle comprise dans la surface occupée par le composant, de plus, après découpe, chaque rangée de connexion est équipée de son propre intercalaire indépendamment, ce qui rend les éventuelles réparations très délicates. De plus, l'empilage des panneaux nécessitent également des outillages spécifiques pour assurer un alignement et un report satisfaisant. Il est d' autre part extrémement diffcile de braser un panneau sur l' autre car
so le moindre déLaut de planéité génère un déLaut.
Le brevet US6,313,998 décrit une interface d'interconnexion qui enjambe le bo^tier en venant se connecter sur les mêmes plages d'accueil que le bo^tier mais dans le prolongement des connexions, ce qui entrâîne non seulement un encombrement plus important mais surtout exige des modifications de longueurs de plages d'accueil sur le circuit mère, ce qui n' est pas toujours possible. De plus, cette technologie d' interface est particulièrement chère, car elle comporte trois éléments à assembler qui sont un circuit
s imprimé et deux rangées de connexions latérales.
De l'ensemble des procédés décrits, il ressort un inconvénient commun qui est le coût élevé de mise en _uvre. De plus ces assemblages ne peuvent être réalisés qu'avec des équipements spéciaux totalement dédiés à ces travaux. La conséquence est
la non vulgarisation possible pour les productions de masse.
DES CRI1PTION DE L' INVENTION
Aucun des procédés existants n'a été pensé pour que sa mise en _uvre soit possible par les ateliers d'assemblage électronique avec les méthodes utilisées pour
traiter les très grands volumes afin de diminuer les coûts.
La présente invention vise à créer une interface d'interconnexion évolutive et adaptable en fonction du type de boîtiers pour montage en surface appartenant aux familles SO, TSOP, QFP dont les points communs sont des connexions couramment appelées " en aile de mouette " qui s'étalent à l'extérieur des boîtiers. Cette
invention permet de porter une solution globale aux problèmes majeurs rencontrés, c'est-
à-dire de réduire les coûts de mise en _uvre et accéder à une production de masse en o permettant d'utiliser un procédé faisant appel à des équipements standards déjà en place dans tous les ateliers d'assemblage électronique, de permettre un empilage facile à réaliser par l'assembleur quelque soit le nombre de composants et le type de bo^itier de la famille considérée, de ne pas avoir à modifier les cambrures des composants ni les implantations standard sur le circuit mère. L'invention se caractérise essentiellement en ce que 1'interface d'interconnexion pour 1'empilage de composants électroniques est constituée d'un circuit imprimé monobloc assurant simultanément les fonctions d'intercalaire mécanique et de liaison électrique comportant: - une face inférieure formant un circuit plan de raccordement électrique aux connexions du bo^itier de base et sur laquelle est aménagé un ou des dégagements formant une cavité ou des cavités non débouchante(s) permettant de laisser le passage aux corps du ou des
composants électroniques à éviter.
s - une face supérieure formant un circuit plan additionnel pour le raccordement électrique du ou des composants à empiler, ladite face supérieure est interconnectée à la face inférieure par des traversées métallisées et à d'autres couches internes si nécessaire pouvant assurer des fonctions d'alimentation, de plan de masse ou d'évacuateur de calories. Ainsi, l' ensemble constitué du composant et de l' interface se présente comme un module manipulable pour être monté directement sur une carte électronique mais qui peut recevoir lui-même sur son dos soit un ou plusieurs autres modules identiques, soit simplement un ou d'autres composants identiques ou non aux 0 composants du niveau inférieur. A titre d'exemple, cette disposition permet d'empiler plusieurs niveaux de modules. Cette disposition peut aussi permettre de réaliser des boîtiers à faible pollution électromagnétique. Il est ainsi possible d'intégrer des composants électroniques, type condensateur de découplage au plus près de la puce en utilisant la surface additionnelle procurée par l' interface. Avec la généralisation des circuits à logiques rapides, le filtrage des alimentations et des entrées / sorties des circuits intégrés, de grandes dimensions pose un problème mal résolu jusqu'à aujourd'hui. En effet, les nombreuses connexions convergeant vers le bo^tier ne laissent que peu de place à l'implantation des éléments de filtrage. Ces derniers sont alors implantés loin du botier et les problèmes de compatibilité électromagnétique apparaissent alors: o - rayonnements électromagnétiques des horloges et des signaux rapides,
- susceptibilité aux rayonnements extérieurs, avec disfonctionnements du système.
Devant l'exigence des normes CE, ces problèmes ne sont plus admissibles aujourd'hui et sont résolus par la mise en place de blindages Cependant, la mise en place de blindages est une opération coûteuse qui exige des compétences pas toujours 2' disponibles. L'expérience montre que dans de nombreux cas, il suffirait de réduire les rayonnements de dix ou quinze décibels pour atteindre la conformité aux normes. Cette solution apporte une amélioration de cet ordre, et permet ainsi très souvent au concepteur de se passer de blindage. Ce nouveau système apporte une solution optimisée aux problèmes de compatibilité électromagnétique en permettant
so l' implantation des composants à proximité de la puce du circuit intégré.
On comprendra aisément l'intérêt de placer par exemple le condensateur de découplage d'alimentation entre du plus alimentation et la masse: les impulsions de courant restent localisées sur un circuit très court, ce qui réduit fortement les
rayonnements électromagnétiques et la pollution de la carte.
Le problème du rayonnement des horloges est également résolu, en implantant les condensateurs d'adaptation du quartz au plus près de la puce, entre les connexions de s sortie et une masse locale située par exemple dans une couche intermédiaire de l ' interface. Le rayonnement pourra encore être réduit en implantant une rési stance directement sur l' interface, en série avec la sortie de la porte oscillatrice. Le rayonnement en très haute fréquence se trouve considérablement réduit car la sortie de la porte n'est plus chargée par les capacités de la carte. D'une façon générale, toutes les o sorties à fronts raides peuvent être ainsi chargées par une petite résistance série placée
sur l'interface au plus près des connexions du boîtier.
Certaines entrées sont susceptibles d'être perturbées par des signaux R.F. et exigent de ce fait un filtrage de ces signaux. Il s'agit par exemple des entrées analogiques des convertisseurs digitaux analogiques ou bien des entrées analogiques bas niveaux. Avec 1'avènement des circuits logiques à basse tension, les perturbations R.F. peuvent même affecter les entrées logiques. Cette interface permet d'implanter une cellule de filtrage directement au dessus du bo^tier. Les dimensions réduites de ce circuit le protégeront contre les rayonnements perturbateurs, notamment ceux des tests des essais
compatibilité à la norme CE.
Selon le design du composant de base sur lequel s'effectue le raccordement électromécanique, plusieurs configurations d'interface, dont le caractère sera toujours monolithique, c'est-à-dire d'un seul bloc, peuvent appara^tre. Ces
configurations appara^tront plus clairement ci-après au travers d'exemples d'utilisation.
Le point commun de l' interface utilisée dans toutes ces configurations est la caractère s monobloc d'un circuit imprimé au moins double face à traversées métallisées assurant simultanément les fonctions d'intercalaire mécanique et de liaison électrique dont sa face . superleure: - est plane, - forme un circuit de réception et d'interconnexion de composants additionnels, so - développe une surface d'interconnexion au moins égale à celle occupée par (le) ou (les)
composants sur (lequel) ou (lesquels) I'interface se connecte.
La face inférieure de ladite interface se décompose en au moins deux niveaux: - le premier niveau forme un circuit permettant simultanément l'interconnexion électrique et l'appui mécanique sur les pattes (du) ou (des) bo^tiers et la liaison par traversées métallisées avec la face supérieure, - le deuxième niveau forme le sommet d'un évidement permettant le passage (du) ou
s (des) corps (du) ou (des) bo^tiers à éviter.
Deux types d' interfaces sont nécessaires selon la nature du composant de base. Si celui-ci est un composant de type QFP dont la particularité est de posséder des connexions sur la totalité du périmètre, I'interface correspondante sera fermée sur les quatre côtés de façon à ce que la totalité de son périmètre de la face inférieure forme un 0 circuit qui vient prendre appui et se connecter électriquement sur la totalité du dessus des
connexions dudit composant.
Si le composant de base est un bo^tier du type SO ou TSOP dont la particularité est de posséder des connexions uniquement sur deux des quatre côtés, I'interface correspondante sera de façon générale ouverte sur les deux côtés opposés ne disposant pas de connexion, bien que dans ce cas, il soit aussi possible de rendre l'interface fermée sur les quatre côtés malgré la nécessité de rendre seulement deux côtés
actifs sur le plan électromécanique.
Dans ces deux types d'interfaces, fermées sur les quatre côtés ou ouvertes sur deux côtés, la caractéristique commune est la formation d'une cavité fermée sur le dessus ou d'un dégagement permettant de laisser la place au corps du composant sans le toucher, le seul appui mécanique étant effectué sur la partie horizontale supérieure des
connexions du composant.
La figure 1 représente une vue en perspective d'une interface pouvant s'embo^ter et s'interconnecter sur un bo^tier de type SO ou TSOP à sorties sur deux côtés opposés La figure 2 représente une vue en perspective d'une interface pouvant
s'embo^ter et s'interconnecter sur un bo^tier type QFP à sorties sur les quatre côtés.
Les figures 3A, 3B et 3C représentent une interface ouverte sur deux côtés avec recherche de surface additionnelle maximum pour une surface
d'encombrement minimum.
Les figures 4A et 4B représentent une interface ouverte sur deux côtés avec recherche de surface additionnelle beaucoup plus importante que la surface
développée par le composant de base.
La figure 5 représente une interface s'interconnectant simultanément sur plusieurs composants de base.
La figure 6 représente une coupe d'une interface.
La figure 1 représente une interface monolithique (1) ouverte sur deux côtés devant s'embo^ter sur le corps (3) d'un composant de type SO en s'appuyant et en s'interconnectant sur les connexions (2). L'évidement (7) autorise le passage du corps o (3) en permettant à la face inférieure () formant un circuit, de prendre appui en réalisant ainsi un intercalaire et de s'interconnecter sur le dessus des broches (2) L'interconnexion
électrique peut être réalisée soit par de la crème à braser, soit par de la colle conductrice.
La face supérieure (4) de l'interface (1) est totalement disponible pour former un circuit de réception et d'interconnexion additionnel de composant similaires ou différents à celui de base. De plus, la surface (4) permet la préhension et le report de 1'ensemble composant de base (3) plus interface (1), à 1'aide d'une machine de report standard utilisant des pipettes de préhension par aspiration. Ainsi, l'ensemble composant de base (3) et interface (1) est un module manipulable par des machines de report standard,
comme n'importe quel composant monté en surface.
La figure 2 représente une interface monolithique (1) fermée sur les quatre côtés pour un appui et une interconnexion sur les broches situées sur les quatre côtés d'un composant de la famille des QFP, c'est-à-dire les composants qui possèdent des connexions sur les quatre côtés. Dans ce cas, l'évidement (7) forme une cavité dont la
fonction est toujours d'éviter le corps du composant de base (3).
La figure 3A représente un empilage de 3 composants identiques de la famille des SO, c'est-à-dire les composants qui possèdent des connexions sur deux côtés
opposés, sachant que le nombre de composants empilables est illimité.
La figure 3B représente une interface (1) prenant appui et s'interconnectant sur un bo^tier (3) de la famille des SO. Sur la face supérieure de l'interface, sont interconnectés des composants (10) de familles différentes, par exemple
des condensateurs de découplage ou des résistances série.
La figure 3C représente une interface (1) comportant elle-méme sur sa face supérieure un boîtier (3), la dite interface prenant appui et s'interconnectant sur un
botier identique (3).
La figure 4A représente une interface (1) dont la surface additionnelle développée est beaucoup plus importante que celle occupée par le composant de base (3). Sur la face supérieure de l'interface (1) sont connectées des composants (10) de type condensateurs et résistances ou tout autre type. L' interface (2) contourne le corps du composant (3) et prend appui et s'interconnecte sur la face supérieure des connexions (2). o La figure 4B représente deux interfaces (1) dont la première prend appui et s'interconnecte sur un bo^tier de base (3). La surface additionnelle procurée par cette première interface est beaucoup plus importante que celle occupée par le composant de base (3); elle permet de recevoir sur sa face supérieure (4), deux composants (3) analogues au composant de base. Une deuxième interface de surface additionnelle identique à la première mais de profil différent permet d'englober et de prendre appui en s'interconnectant sur deux botiers (3). Cette deuxième interface reçoit sur sa face
supérieure (4) d'autres types de composants (10).
La figure 5 représente une interface (1) prenant appui et s'interconnectant simultanément sur quatre composants de base (3). Cette interface reçoit à son tour sur sa
face supérieure (4) d'autres composants.
La figure 6 représente une interface (1) vue en coupe. La face inférieure (5) et supérieure (4) forment un circuit imprimé, elles sont interconnectées entre elles par des traversées métallisées (6). Cette interface comporte une couche interne (8) pouvant étre soit un plan de masse, soit une alimentation, soit encore un drain thermique connecté
à la face supérieure par un trou métallisé borgne (9).

Claims (3)

Revendications
1) Interface monolithique (1) permettant la création d'au moins un niveau de surface d'interconnexion additionnelle pour la réalisation d' assemblage électronique en trois dimensions, ladite interface prenant appui et se connectant électriquement sur des pattes de connexions (2) de bo^tiers électroniques (3) pour montage en surface du type de ceux dont les connexions sont en aile de mouette et s'étalent à l'extérieur du corps des bo^tiers appelés SO, TSOP, QfP, etc. caractérisé en ce que ladite interface est un circuit imprimé monobloc au moins double face à traversées métallisées assurant simultanément les fonctions d'intercalaire mécanique et de liaison électrique, dont sa face 0 supérieure (4): - est plane, - forme un circuit de réception et d'interconnexion de composants additionnels, - développe une surface d'interconnexion au moins égale à celle occupée par (le) ou (les)
composants sur (lequel) ou (lesquels) I'interface se connecte.
La face inférieure de ladite interface se décompose en au moins deux niveaux: - le premier niveau (5) forme un circuit permettant simultanément 1'interconnexion électrique et l'appui mécanique sur les pattes (du) ou (des) bo^tiers et la liaison par traversées métallisées (6) avec la face supérieure (4), - le deuxième niveau (7) forme le sommet d'un évidement permettant le passage (du) ou
^0 (des) corps (du) ou (des) bo^tiers à éviter.
2)Interface selon la revendication 1, caractérisée en que le circuit imprimé comporte des couches internes (8) planes et parallèles à la face supérieure (4) interconnectées aux faces supérieures et/ou inférieures par des traversées métalliques (6)
et/ou borgnes (9).
3)Interface selon la revendication 1, caractérisé en ce que 1'ensemble composant de base (3) plus interface (1) constitue un module manipulable à 1'aide de pipettes de préhension par aspiration sur machine de report de composants montés en
FR0200282A 2002-01-11 2002-01-11 Interface monolithique d'interconnexion pour l'empilage de composants electroniques Expired - Fee Related FR2834822B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0200282A FR2834822B1 (fr) 2002-01-11 2002-01-11 Interface monolithique d'interconnexion pour l'empilage de composants electroniques
AU2002361336A AU2002361336A1 (en) 2002-01-11 2002-11-22 Monolithic interconnection interface for the stacking of electronic components and the production method thereof
PCT/FR2002/004009 WO2003058719A1 (fr) 2002-01-11 2002-11-22 Interface monolithique d'interconnexion pour l'empilage de composants electroniques et procede de realisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0200282A FR2834822B1 (fr) 2002-01-11 2002-01-11 Interface monolithique d'interconnexion pour l'empilage de composants electroniques

Publications (2)

Publication Number Publication Date
FR2834822A1 true FR2834822A1 (fr) 2003-07-18
FR2834822B1 FR2834822B1 (fr) 2005-01-07

Family

ID=8871236

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0200282A Expired - Fee Related FR2834822B1 (fr) 2002-01-11 2002-01-11 Interface monolithique d'interconnexion pour l'empilage de composants electroniques

Country Status (3)

Country Link
AU (1) AU2002361336A1 (fr)
FR (1) FR2834822B1 (fr)
WO (1) WO2003058719A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
US6236565B1 (en) * 2000-06-15 2001-05-22 Mark G. Gordon Chip stack with active cooling system
EP1111676A2 (fr) * 1999-12-22 2001-06-27 Shinko Electric Industries Co. Ltd. Substrat à interconnexion pour unité d'un dispositif electronique
US6313998B1 (en) * 1999-04-02 2001-11-06 Legacy Electronics, Inc. Circuit board assembly having a three dimensional array of integrated circuit packages

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
US6313998B1 (en) * 1999-04-02 2001-11-06 Legacy Electronics, Inc. Circuit board assembly having a three dimensional array of integrated circuit packages
EP1111676A2 (fr) * 1999-12-22 2001-06-27 Shinko Electric Industries Co. Ltd. Substrat à interconnexion pour unité d'un dispositif electronique
US6236565B1 (en) * 2000-06-15 2001-05-22 Mark G. Gordon Chip stack with active cooling system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISAAK H ET AL: "DEVELOPMENT OF FLEX STACKABLE CARRIERS", 2000 PROCEEDINGS 50TH. ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE. ECTC 2000. LAS VEGAS, NV, MAY 21-24, 2000, PROCEEDINGS OF THE ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, NEW YORK, NY: IEEE, US, VOL. CONF. 50, PAGE(S) 378-384, ISBN: 0-7803-5909-7, XP001054594 *

Also Published As

Publication number Publication date
WO2003058719A1 (fr) 2003-07-17
AU2002361336A1 (en) 2003-07-24
WO2003058719B1 (fr) 2004-05-27
FR2834822B1 (fr) 2005-01-07

Similar Documents

Publication Publication Date Title
BE1001747A4 (fr) Condensateur de decouplage pour module a reseau d'ergots en grille.
EP0583201B1 (fr) Module multi-puces à trois dimensions
FR2731869A1 (fr) Carte de circuit et procede de fabrication de cette carte de circuit
FR2773301A1 (fr) Module plan adaptable destine a loger des dispositifs a semiconducteur
FR2482818A1 (fr) Circuit integre ceramique multicouche et son procede de fabrication
FR2792803A1 (fr) Dispositif a semiconducteur monte sur une carte
FR2878118A1 (fr) Module de circuit, procede pour son assemblage, systeme pour l'extraction d'energie thermique a partir d'un module de circuit et systeme de gestion thermique
EP0718911A1 (fr) Réseau conformateur de faisceaux pour antenne radiofréquence mettant en oeuvre la Transformée de Fourier Rapide et structure matérielle implantant un tel réseau, notamment pour les applications spatiales
FR2834822A1 (fr) Interface monolithique d'interconnexion pour l'empilage de composants electroniques
CA2352138C (fr) Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
FR2499768A1 (fr) Dispositif a circuit integre et son sous-ensemble de montage
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
EP0216699A1 (fr) Circuit hyperfréquence à faibles capacités parasites
WO2022058682A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités
WO2001056347A1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
EP3907751A1 (fr) Carte mere comprenant un transformateur planaire equipe de composants et procede d'assemblage d'une telle carte mere
EP3417481B1 (fr) Procede d'interconnexion dans un module electronique 3d
EP0282396A1 (fr) Structure de circuit hybride complexe et procédé de fabrication
EP3232471A1 (fr) Système électronique pourvu d'une pluralité de fonctions électroniques interconnectées
EP3665719A1 (fr) Système électronique et procédé de fabrication d'un système électronique par utilisation d'un élément sacrificiel
EP4256911A1 (fr) Module électronique et procédé de fabrication associé
EP0795907A1 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés
CH689502A5 (fr) Module électronique miniaturisé
EP0629000A1 (fr) Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation
FR3114214A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités

Legal Events

Date Code Title Description
CL Concession to grant licences
ST Notification of lapse

Effective date: 20130930