FR2829616A1 - Diode verticale de faible capacite - Google Patents

Diode verticale de faible capacite Download PDF

Info

Publication number
FR2829616A1
FR2829616A1 FR0111680A FR0111680A FR2829616A1 FR 2829616 A1 FR2829616 A1 FR 2829616A1 FR 0111680 A FR0111680 A FR 0111680A FR 0111680 A FR0111680 A FR 0111680A FR 2829616 A1 FR2829616 A1 FR 2829616A1
Authority
FR
France
Prior art keywords
substrate
diode
semiconductor layer
metallization
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0111680A
Other languages
English (en)
Other versions
FR2829616B1 (fr
Inventor
Emmanuel Collard
Patrick Poveda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0111680A priority Critical patent/FR2829616B1/fr
Priority to US10/489,153 priority patent/US6924546B2/en
Priority to EP02783155A priority patent/EP1428264A1/fr
Priority to PCT/FR2002/003080 priority patent/WO2003026020A1/fr
Publication of FR2829616A1 publication Critical patent/FR2829616A1/fr
Application granted granted Critical
Publication of FR2829616B1 publication Critical patent/FR2829616B1/fr
Priority to US11/159,991 priority patent/US7507620B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'invention concerne une diode verticale à montage par une face avant et de faible capacité réalisée dans un substrat semiconducteur (1), comprenant une première zone en saillie par rapport à la surface du substrat comportant au moins une couche semiconductrice (3) dopée d'un type de conductivité opposé à celui du substrat, la surface supérieure de la couche semi-conductrice portant une première bille de soudure (23). La diode comprend une seconde zone comportant sur le substrat une piste conductrice épaisse (16) portant au moins deux secondes billes de soudure (24), lesdites première et seconde billes de soudure définissant un plan parallèle au plan du substrat.

Description

<Desc/Clms Page number 1>
DIODE VERTICALE DE FAIBLE CAPACITÉ
La présente invention concerne, de façon générale, la réalisation de diodes à faible capacité et à faible résistance série dans des tranches semiconductrices. Plus particulièrement, la présente invention concerne la réalisation de diodes dont tous les contacts se trouvent en face avant. De telles diodes sont utiles dans certaines applications à fréquence élevée (radiofréquences).
Un procédé de fabrication d'une diode de capacité réduite est décrit ci-après en relation avec la figure 1 dans le cas d'une diode de type PIN.
On part d'un substrat semiconducteur 1, généralement de silicium monocristallin, fortement dopé d'un premier type de conductivité, par exemple N. Le procédé commence par la croissance par épitaxie, sur le substrat 1, d'une couche 2 de même type de conductivité N que le substrat 1 mais plus faiblement dopée. On forme ensuite une couche 3 fortement dopée du type de conductivité opposé, par exemple P. Afin de présenter une capacité réduite, la diode doit présenter une surface réduite. On limite la surface de la diode en creusant un sillon périphérique 4. Le sillon 4 est creusé de façon à au moins atteindre le substrat 1. Le sillon 4 a généralement une profondeur au moins égale à la hauteur des couches 2 et 3. L'ensemble de la structure est
<Desc/Clms Page number 2>
ensuite revêtu d'une couche isolante 5, typiquement d'oxyde de silicium. On ouvre ensuite, dans la région de la diode délimitée par le sillon 4, la couche isolante 5. On dépose et on grave un matériau conducteur, typiquement de l'aluminium, de façon à former un contact d'anode 6 avec la couche 3. On forme ultérieurement un contact de cathode (non représenté) par une métallisation sur la face arrière du substrat 1.
Pour obtenir une diode à montage en face avant, on pourrait penser former directement un contact de cathode en ouvrant, comme l'illustre la figure 1, la couche isolante 5 en dehors de la région délimitée par le sillon 4 de façon à découvrir partiellement la couche 3. La couche 5 serait alors utilisée comme masque d'implantation afin de former une région 7 fortement dopée du même type de conductivité N que le substrat 1. La région 7 serait formée suffisamment profondément pour atteindre le substrat 1 et constituer une prise de contact de cathode. On formerait ensuite en face avant, sur la région 7, un contact de cathode 8, en même temps que le contact d'anode 6.
Toutefois, la formation de la région 7 profonde et fortement dopée impose un recuit supplémentaire. Or, pour obtenir une diode PIN de bonne qualité, il faut que la transition entre le substrat 1 et la couche 2 et la jonction entre les couches 2 et 3 soient particulièrement raides. Le recuit de diffusion dégraderait les caractéristiques de la diode (capacité, résistance série, tenue en tension).
La présente invention vise à proposer une diode verticale de faible capacité à montage en face avant.
La présente invention vise également à proposer un procédé de fabrication d'une telle diode qui évite les inconvénients susmentionnés.
Pour atteindre ces objets, la présente invention prévoit une diode verticale à montage par une face avant et de faible capacité réalisée dans un substrat semiconducteur, comprenant une première zone en saillie par rapport à la surface du substrat comportant au moins une couche semiconductrice dopée
<Desc/Clms Page number 3>
d'un type de conductivité opposé à celui du substrat, la surface supérieure de la couche semiconductrice portant une première bille de soudure, et une seconde zone comportant sur le substrat une piste conductrice épaisse portant au moins deux secondes billes de soudure, lesdites première et seconde billes de soudure définissant un plan parallèle au plan du substrat.
Selon un mode de réalisation de la présente invention, la seconde zone comporte une couche semiconductrice intermédiaire entre le substrat et la couche semiconductrice.
Selon un mode de réalisation de la présente invention, les billes de soudure reposent sur une surface d'accrochage.
Selon un mode de réalisation de la présente invention, la première zone comporte une métallisation entre la couche semiconductrice et la surface d'accrochage de la première bille de soudure.
La présente invention, prévoit aussi un procédé de formation d'une diode verticale à montage par une face avant et de faible capacité dans un substrat semiconducteur d'un premier type de conductivité constituant une première électrode de la diode, comprend les étapes consistant à former une couche semiconductrice du second type de conductivité ; creuser, en dehors de la région de formation de la diode, au moins jusqu'à dégager le substrat ; former sur le substrat une piste conductrice d'une épaisseur sensiblement supérieure à la profondeur de creusement ; former une métallisation sur une partie de la couche semiconductrice constituant une seconde électrode de la diode ; et former simultanément une bille de soudure sur ladite métallisation et au moins deux billes de soudure sur la piste, lesdites billes de soudure définissant un plan parallèle au plan du substrat.
Selon un mode de réalisation de la présente invention, l'étape de creusement consiste à éliminer l'empilement de la couche semiconductrice et du substrat partout en dehors de la région de formation de la diode.
Selon un mode de réalisation de la présente invention, l'étape de creusement consiste à éliminer l'empilement de la
<Desc/Clms Page number 4>
couche semiconductrice et du substrat d'une part en périphérie de la diode et d'autre part en un emplacement distant dans lequel est ultérieurement formée la piste conductrice.
Selon un mode de réalisation de la présente invention, l'étape de formation d'une couche semiconductrice du second type de conductivité est précédée de la formation, sur le substrat, d'une couche semiconductrice plus faiblement dopée du premier type de conductivité que le substrat.
Selon un mode de réalisation de la présente invention, l'étape de formation de la métallisation consiste à ouvrir une fenêtre dans une structure isolante recouvrant la seconde élec- trode et à déposer un matériau conducteur dans et autour de ladite fenêtre.
Selon un mode de réalisation de la présente invention, l'étape de formation simultanée des première et seconde billes de soudure comporte les étapes consistant à ouvrir une structure isolante recouvrant la piste épaisse ainsi qu'une structure isolante recouvrant la métallisation ; déposer et graver un matériau conducteur de façon à former sur la métallisation une première surface d'accrochage et sur la piste au moins deux secondes surfaces d'accrochage, les première et seconde surfaces d'accrochage étant coplanaires ; et déposer simultanément sur chacune des surfaces d'accrochage un matériau conducteur de façon à former une bille de soudure.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 illustre, en vue en coupe schématique et partielle, une diode PIN verticale ; les figures 2A à 2D illustrent, en vue en coupe schématique et partielle, différentes étapes de formation d'une diode verticale de faible capacité à montage en face avant selon un mode de réalisation de la présente invention ; et
<Desc/Clms Page number 5>
la figure 3 est une vue de dessus, schématique et partielle, de la diode de la figure 2D.
Par souci de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. De plus, comme cela est habituel dans la représentation des circuits semiconducteurs, les différentes figures ne sont pas à l'échelle.
Un mode de réalisation d'une diode verticale de faible capacité à montage en face avant selon la présente invention sera exposé ci-après en relation avec les figures 2A à 2D et 3.
On veut former une diode verticale à faible capacité, donc de faible surface, dans un substrat semiconducteur 1, par exemple de silicium monocristallin, fortement dopé d'un premier type de conductivité, par exemple N. On considère ci-après à titre d'exemple non limitatif que la diode est de type PIN.
Comme l'illustre la figure 2A, on commence par former, par exemple par croissance épitaxiale, une couche 2 de silicium monocristallin faiblement dopée du même type de conductivité N que le substrat 1. On forme ensuite une couche 3 de silicium monocristallin fortement dopée de type P. La surface de la diode est définie en creusant l'empilement des couches 3 et 2 et du substrat 1. Ce creusement peut être effectué sur une surface relativement importante comme l'illustre la figure 2A.
Par conséquent, on a formé, à droite de la figure, un empilement de la couche 3, de la couche 2 et du substrat 1 qui émerge de la surface sensiblement plane du substrat 1. On a ainsi délimité une diode verticale PIN dont la partie restante de la couche 3 constitue l'anode et dont le substrat 1 constitue la cathode. L'ensemble de la structure est ensuite revêtu d'une couche isolante 15.
Comme l'illustre la figure 2B, la couche 15 est ouverte sélectivement, de façon à découvrir une partie du substrat 1. On dépose et on grave alors un matériau conducteur de façon à former une piste conductrice épaisse 16. La surface supérieure de la piste 16 dépasse légèrement la surface supérieure de l'anode 3 de
<Desc/Clms Page number 6>
la diode. Ensuite, l'ensemble de la structure est revêtu d'une couche isolante 17.
Comme l'illustre la figure 2C, on ouvre ensuite sélectivement les couches 15 et 17 de façon à découvrir partiellement la surface supérieure de l'anode 3. On dépose et on grave sur l'anode 3 une couche conductrice de façon à former une métallisation 18. L'épaisseur de la métallisation 18 est telle que sa surface supérieure est coplanaire à la surface supérieure de la piste 16. Ensuite, l'ensemble de la structure est recouvert d'une couche isolante 19.
De préférence, comme cela est représenté, avant le dépôt de la couche isolante 19, la couche 17 est ouverte sélectivement de façon à découvrir la surface supérieure de la piste 16. Ainsi, l'épaisseur d'isolant recouvrant la piste 16 est égale à l'épaisseur d'isolant recouvrant la métallisation 18.
Aux étapes suivantes, illustrées en figure 2D, la couche 19 est ouverte sélectivement de façon à ouvrir une fenêtre au-dessus de la métallisation 18 et des fenêtres au-dessus de la piste 16. Les dimensions des fenêtres ainsi ouvertes sont sensiblement égales. Ensuite, on dépose et on grave une couche d'accrochage. On forme ainsi des surfaces d'accrochage 20 et 21 avec respectivement l'anode 3-18 et la piste 16. Les surfaces d'accrochage 20 et 21 sont sensiblement coplanaires. Enfin, le procédé s'achève par la formation de billes de soudure 23 et 24 respectivement sur les surfaces d'accrochage 20 et 21. Les billes de soudure 23 et 24 ont sensiblement les mêmes dimensions et sont en un matériau propre à permettre une soudure avec des plots de contact d'un circuit imprimé ou analogue.
On a ainsi formé, à droite de la figure 2D, une diode comportant un contact 23 d'anode 20-18-3 et, à gauche de la figure 2D, des contacts 24 de cathode 21-16-1 sur une même face avant que le contact d'anode 23.
Bien qu'un seul contact 24 soit visible dans la vue en coupe de la figure 2D, en pratique, on formera au moins deux contacts de cathode sur la piste 16. Par exemple, comme
<Desc/Clms Page number 7>
l'illustre la vue de dessus de la figure 3, la piste 16 pourra avoir une forme en équerre et trois contacts de cathode 24 sont formés sur cette piste.
Par conséquent, comme cela ressort de la description précédente, on a avantageusement obtenu une diode verticale dont la surface (la capacité) peut être contrôlée et minimisée. En outre, aucune des opérations décrites en relation avec les figures 2B à 2D n'implique de traitement thermique susceptible de dégrader les performances de la diode.
À titre d'exemple non limitatif, les natures et dimensions des différents éléments d'une diode PIN selon un mode de réalisation de la présente invention sont les suivantes : - substrat 1 : silicium monocristallin, fortement dopé de type N ; - couches 2 et 3 : silicium monocristallin obtenu par épitaxie, d'une épaisseur totale de 6 à 8 m ; - creusement du substrat 1 sur une profondeur de, par exemple, 7 à 9 gm ; - couche isolante 15 : multicouche constituée d'une sous-couche d'oxyde de silicium thermique et d'une sous-couche supérieure d'un verre à base de phosphosilicate (PSG) ; - piste conductrice 16 : aluminium d'une épaisseur de 8
Figure img00070001

à 10 m ; - fenêtres de dépôt de la métallisation 18 et/ou de formation des surfaces d'accrochage 20 et 21 : 70 gm x 70 Mm ; - métallisation d'anode 18 : aluminium d'une épaisseur de l'ordre de 1 à 2 gm ; - surfaces d'accrochage 20 et 21 : alliage de titane, nickel et or (TiNiAu) ; - billes de soudure 23 et 24 : alliage tel que PbSn, d'un diamètre de 50 à 100 gm.
Les natures et dimensions des différents éléments décrits dans l'exemple précédent n'ont aucune portée limitative. L'homme du métier saura les modifier de façon appropriée en fonction de la filière technologique, par exemple en fonction des
<Desc/Clms Page number 8>
dimensions voulues pour les billes de soudure d'anode 23 et de cathode 24.
Selon un mode de réalisation non représenté, lors de l'étape de creusement décrite en relation avec la figure 2A, on creuse les couches épitaxiales 3 et 2 et le substrat 1 d'une part selon un sillon délimitant la surface de la diode et, d'autre part, en un emplacement éloigné où on souhaite former la piste de cathode. Entre cet emplacement et le sillon, l'empilement des couches épitaxiales 3,2 et du substrat 1 reste en place.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la présente invention n'est pas limitée à la réalisation décrite précédemment à titre d'exemple non limitatif, d'une diode de type PIN, mais s'applique à la réalisation de tout type de diode verticale à contacts par la face supérieure. En outre, le substrat semiconducteur pourrait correspondre à l'anode et non à la cathode de la diode.
De plus, on notera que la nature exacte des matériaux utilisés peut être modifiée de toute façon appropriée, sous réserve de leur conserver leur propriété isolante ou conductrice telle que décrite précédemment. Ainsi, par substrat, on entend tout type de matériau semiconducteur monocristallin. Le substrat peut être un substrat massif ou une couche semiconductrice obtenue, par exemple par croissance épitaxiale, à la surface d'un substrat massif. Il peut également s'agir d'une région spécifiquement dopée d'un tel substrat massif ou d'une telle couche épitaxiale. On peut également substituer à toute couche conductrice ou isolante un multicouche de même nature. En outre, le dépôt de toute couche peut être précédé du dépôt d'une couche d'adhérence et/ou d'arrêt de gravure.
Par ailleurs, on a supposé précédemment que la piste de cathode présentait, en vue de dessus, une forme non-rectiligne.
Toutefois, elle peut présenter toute forme, même rectiligne, pour former deux billes de soudure de cathode non alignées avec la bille de soudure d'anode.

Claims (10)

REVENDICATIONS
1. Diode verticale à montage par une face avant et de faible capacité réalisée dans un substrat semiconducteur (1), caractérisée en ce qu'elle comprend une première zone en saillie par rapport à la surface du substrat comportant au moins une couche semiconductrice (3) dopée d'un type de conductivité opposé à celui du substrat, la surface supérieure de la couche semiconductrice portant une première bille de soudure (23) ; et une seconde zone comportant sur le substrat une piste conductrice épaisse (16) portant au moins deux secondes billes de soudure (24), lesdites première et seconde billes de soudure définissant un plan parallèle au plan du substrat.
2. Diode selon la revendication 1, caractérisée en ce que la seconde zone comporte une couche semiconductrice intermédiaire (2) entre le substrat (1) et la couche semiconductrice (3).
3. Diode selon la revendication 1, caractérisée en ce que les billes de soudure (23 ; 24) reposent sur une surface d'accrochage (20 ; 21).
4. Diode selon la revendication 3, caractérisée en ce que la première zone comporte une métallisation (18) entre la couche semiconductrice (3) et la surface d'accrochage (20) de la première bille de soudure (23).
5. Procédé de formation d'une diode verticale à montage par une face avant et de faible capacité dans un substrat semiconducteur (1) d'un premier type de conductivité constituant une première électrode de la diode, caractérisé en ce qu'il comprend les étapes suivantes : former une couche semiconductrice (3) du second type de conductivité ; creuser, en dehors de la région de formation de la diode, au moins jusqu'à dégager le substrat ; former sur le substrat une piste conductrice (16) d'une épaisseur sensiblement supérieure à la profondeur de creusement ;
<Desc/Clms Page number 10>
former une métallisation (18) sur une partie de la couche semiconductrice constituant une seconde électrode de la diode ; et former simultanément une bille de soudure (23) sur ladite métallisation et au moins deux billes de soudure (24) sur la piste, lesdites billes de soudure définissant un plan parallèle au plan du substrat.
6. Procédé selon la revendication 5, caractérisé en ce que l'étape de creusement consiste à éliminer l'empilement de la couche semiconductrice (3) et du substrat (1) partout en dehors de la région de formation de la diode.
7. Procédé selon la revendication 5, caractérisé en ce que l'étape de creusement consiste à éliminer l'empilement de la couche semiconductrice (3) et du substrat (1) d'une part en périphérie de la diode et d'autre part en un emplacement distant dans lequel est ultérieurement formée la piste conductrice (16).
8. Procédé selon la revendication 5, caractérisé en ce que l'étape de formation d'une couche semiconductrice du second type de conductivité (3) est précédée de la formation, sur le substrat (1), d'une couche semiconductrice (2) plus faiblement dopée du premier type de conductivité que le substrat.
9. Procédé selon la revendication 5, caractérisé en ce que l'étape de formation de la métallisation (18) consiste à ouvrir une fenêtre dans une structure isolante (15,17) recouvrant la seconde électrode (3) et à déposer un matériau conducteur dans et autour de ladite fenêtre.
10. Procédé selon la revendication 5, caractérisé en ce que l'étape de formation simultanée des première (24) et seconde (23) billes de soudure comporte les étapes suivantes : ouvrir une structure isolante (17,19) recouvrant la piste épaisse (16) ainsi qu'une structure isolante (19) recouvrant la métallisation (18) ; déposer et graver un matériau conducteur de façon à former sur la métallisation une première surface d'accrochage (20) et sur la piste au moins deux secondes surfaces
<Desc/Clms Page number 11>
d'accrochage (21), les première et seconde surfaces d'accrochage étant coplanaires ; et déposer simultanément sur chacune des surfaces d'accrochage un matériau conducteur de façon à former une bille de soudure.
FR0111680A 2001-09-10 2001-09-10 Diode verticale de faible capacite Expired - Fee Related FR2829616B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0111680A FR2829616B1 (fr) 2001-09-10 2001-09-10 Diode verticale de faible capacite
US10/489,153 US6924546B2 (en) 2001-09-10 2002-09-10 Low-capacity vertical diode
EP02783155A EP1428264A1 (fr) 2001-09-10 2002-09-10 Diode verticale de faible capacite
PCT/FR2002/003080 WO2003026020A1 (fr) 2001-09-10 2002-09-10 Diode verticale de faible capacite
US11/159,991 US7507620B2 (en) 2001-09-10 2005-06-23 Low-capacity vertical diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0111680A FR2829616B1 (fr) 2001-09-10 2001-09-10 Diode verticale de faible capacite

Publications (2)

Publication Number Publication Date
FR2829616A1 true FR2829616A1 (fr) 2003-03-14
FR2829616B1 FR2829616B1 (fr) 2004-03-12

Family

ID=8867126

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0111680A Expired - Fee Related FR2829616B1 (fr) 2001-09-10 2001-09-10 Diode verticale de faible capacite

Country Status (4)

Country Link
US (2) US6924546B2 (fr)
EP (1) EP1428264A1 (fr)
FR (1) FR2829616B1 (fr)
WO (1) WO2003026020A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559959A1 (fr) * 1984-02-21 1985-08-23 Thomson Csf Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation
US4811080A (en) * 1985-08-27 1989-03-07 Fei Microwave, Inc. Monolithic pin diode and method for its manufacture
US6251501B1 (en) * 1999-03-29 2001-06-26 Delphi Technologies, Inc. Surface mount circuit device and solder bumping method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1485015A (en) * 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
US4639756A (en) * 1986-05-05 1987-01-27 Santa Barbara Research Center Graded gap inversion layer photodiode array
US5119148A (en) * 1989-11-29 1992-06-02 Motorola, Inc. Fast damper diode and method
US5559336A (en) * 1994-07-05 1996-09-24 Santa Barbara Research Center Integrated LPE-grown structure for simultaneous detection of infrared radiation in two bands
US5646426A (en) * 1995-12-12 1997-07-08 Santa Barbara Research Center Contact metal diffusion barrier for semiconductor devices
JPH10256574A (ja) * 1997-03-14 1998-09-25 Toko Inc ダイオード装置
DE19737360C1 (de) * 1997-08-27 1999-01-21 Siemens Ag Hochfrequenzdiode und Verfahren zu deren Herstellung
JP3662402B2 (ja) * 1997-11-07 2005-06-22 三菱電機株式会社 光半導体モジュール
US6465860B2 (en) * 1998-09-01 2002-10-15 Kabushiki Kaisha Toshiba Multi-wavelength semiconductor image sensor and method of manufacturing the same
DE10037103A1 (de) * 2000-07-27 2002-02-14 Aeg Infrarot Module Gmbh Multispektrale Photodiode
US6888420B2 (en) * 2002-11-14 2005-05-03 Hrl Laboratories, Llc RF MEMS switch matrix

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559959A1 (fr) * 1984-02-21 1985-08-23 Thomson Csf Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation
US4811080A (en) * 1985-08-27 1989-03-07 Fei Microwave, Inc. Monolithic pin diode and method for its manufacture
US6251501B1 (en) * 1999-03-29 2001-06-26 Delphi Technologies, Inc. Surface mount circuit device and solder bumping method therefor

Also Published As

Publication number Publication date
WO2003026020A1 (fr) 2003-03-27
FR2829616B1 (fr) 2004-03-12
US7507620B2 (en) 2009-03-24
US6924546B2 (en) 2005-08-02
EP1428264A1 (fr) 2004-06-16
US20050242363A1 (en) 2005-11-03
US20040207050A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
EP0165085A1 (fr) Procédé de réalisation de contacts d&#39;aluminium à travers une couche isolante épaisse dans un circuit intégré
FR2810448A1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
FR3003403A1 (fr) Procede de formation de diodes electroluminescentes
EP1365444A1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
EP3127142B1 (fr) Procédé de fabrication d&#39;une plaque de semi-conducteur adaptée pour la fabrication d&#39;un substrat soi, et plaque de substrat soi ainsi obtenue
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d&#39;une telle plaquette
FR3091035A1 (fr) PROCEDE DE FABRICATION D’UN PIXEL D’UN MICRO-ECRAN A OLEDs
EP0327412B1 (fr) Procédé de passivation d&#39;un circuit intégré
EP0818825B1 (fr) Assemblage monolithique de thyristors à cathode commune
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
EP0892442B1 (fr) Procédé de fabrication d&#39;une capacité métal-métal au sein d&#39;un circuit intégré, et circuit intégré correspondant
EP0203012B1 (fr) Dispositif semi-conducteur photosensible, et procédé de fabrication d&#39;un tel dispositif
FR2850791A1 (fr) Composant unipolaire vertical
EP1239515B1 (fr) Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
FR2731841A1 (fr) Transistors a effet de champ du type a grille isolee et son procede de fabrication
FR2829616A1 (fr) Diode verticale de faible capacite
FR2864345A1 (fr) Realisation de la peripherie d&#39;une diode schottky a tranchees mos
EP0949667A1 (fr) Cellule mémoire électriquement programmable
EP0413645B1 (fr) Procédé de fabrication de transistor MOS mésa de type silicium sur isolant
EP0109331B1 (fr) Thyristor asymétrique à forte tenue en tension inverse
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre
EP0387143B1 (fr) Procédé de dépôt électrolytique sur un substrat semiconducteur
FR2559959A1 (fr) Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation
EP4135007A1 (fr) Procédé de fabrication de composants radiofréquence

Legal Events

Date Code Title Description
ST Notification of lapse