FR2812963A1 - Procede et circuit de commande de cellules d'un ecran a plasma - Google Patents

Procede et circuit de commande de cellules d'un ecran a plasma Download PDF

Info

Publication number
FR2812963A1
FR2812963A1 FR0010609A FR0010609A FR2812963A1 FR 2812963 A1 FR2812963 A1 FR 2812963A1 FR 0010609 A FR0010609 A FR 0010609A FR 0010609 A FR0010609 A FR 0010609A FR 2812963 A1 FR2812963 A1 FR 2812963A1
Authority
FR
France
Prior art keywords
column
columns
activated
activation
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0010609A
Other languages
English (en)
Other versions
FR2812963B1 (fr
Inventor
Gilles Troussel
Celine Mas
Eric Benoit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0010609A priority Critical patent/FR2812963B1/fr
Priority to US10/110,449 priority patent/US6853146B2/en
Priority to EP01963085A priority patent/EP1307874B1/fr
Priority to DE60144478T priority patent/DE60144478D1/de
Priority to PCT/FR2001/002590 priority patent/WO2002015163A1/fr
Publication of FR2812963A1 publication Critical patent/FR2812963A1/fr
Application granted granted Critical
Publication of FR2812963B1 publication Critical patent/FR2812963B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Pulse Circuits (AREA)

Abstract

L'invention concerne un procédé de commande de cellules d'un écran à plasma de type matriciel, formé de cellules (4) disposées aux intersections de lignes (6) et de colonnes (8), comprenant l'étape consistant à appliquer séquentiellement à chaque ligne un potentiel d'activation et, pendant l'activation d'une ligne, à appliquer un potentiel d'activation à des colonnes sélectionnées, dans lequel tandis qu'une ligne est activée, les colonnes sélectionnées sont activées de manière non simultanée.

Description

<Desc/Clms Page number 1>
PROCÉDÉ ET CIRCUIT DE COE DE CELLULES D'UN ÉCRAN Â PLASMA La présente invention concerne les écrans à plasma et plus particulièrement la commande des cellules d'un écran à plasma.
Un écran à plasma est un écran de type matriciel, formé de cellules disposées aux intersections de lignes et de colonnes. Une cellule comprend une cavité remplie d'un gaz rare, et au moins deux électrodes de commande. Pour créer un point lumineux sur l'écran, en utilisant une cellule donnée, on sélectionne la cellule en appliquant une différence de potentiel entre ses électrodes de commande, puis on déclenche une ionisation du gaz de la cellule, généralement au moyen d'une troisième électrode de commande. Cette ionisation s'accompagne d'une émission de rayons ultraviolets. La création du point lumineux est obtenue par excitation d'un matériau luminescent rouge, vert ou bleu par les rayons émis.
La figure 1 représente une structure classique d'écran à plasma formé de cellules 4. Chaque cellule 4 a deux électrodes de commande respectivement reliées à une ligne 6 et à une colonne 8.
La sélection des cellules, en vue de créer des images, est réalisée, classiquement, par des circuits logiques produisant des signaux de commande. Les états logiques de ces signaux déter-
<Desc/Clms Page number 2>
minent les cellules qui sont commandées pour produire un point lumineux et celles qui sont commandées pour ne pas en produire. L'ionisation du gaz d'une cellule nécessite que des potentiels de l'ordre d'une centaine de volts soient appliqués entre les deux électrodes de commande pendant une durée prédéterminée, de l'ordre de 2 microsecondes. Chaque cellule a une capacité équivalente de l'ordre de plusieurs dizaines de picofarads.
La figure 2 représente un écran à plasma dont les cellules 4 sont représentées par une capacité équivalente. Un circuit de commande de ligne 10 comprend pour chaque ligne 6 un bloc de commande de ligne 14 dont une sortie est reliée à la ligne 6. Un circuit de commande de colonne 12 comprend pour chaque colonne 8 un bloc de commande de colonne 18 dont une sortie 20 est reliée à la colonne 8. Les circuits 10 et 12 sont généralement intégrés sur une même puce de semiconducteur.
Classiquement, les cellules d'un écran à plasma sont activées ligne par ligne. Les lignes non activées sont mises à un potentiel VDD1 de repos (par exemple 150 V). La ligne activée est amenée à un potentiel GND d'activation (0 V). Pour allumer des points choisis de la ligne activée, les colonnes correspondantes sont amenées à un potentiel VDD2 (80 V). Les colonnes correspondant aux autres points de la ligne activée, sont amenées au potentiel GND (0 V). Ainsi, les cellules allumées de la ligne activée voient un potentiel colonne-ligne égal à VDD2 - GND (80 V) et les cellules non allumées de la ligne activée voient un potentiel colonne-ligne égal à (MD - (MD (0 V). Pour toutes les lignes non-activées, le potentiel de ligne est VDD1 (150 V) et le potentiel de colonne est de 0 ou 80 V. Dans les deux cas, les cellules des lignes non-activées sont polarisées en inverse.
Chaque bloc de commande de ligne 14 comporte un couple de transistors de puissance 22 et 24 complémentaires. Le transistor 24 reçoit le potentiel VDD1 sur sa source. Son drain est relié à une ligne 6 et sa grille reçoit un signal de commande LSN d'inactivation de ligne. La source du transistor 22 est liée au potentiel GND. Son drain est relié à la ligne 6 et sa grille
<Desc/Clms Page number 3>
reçoit un signal de commande LS complémentaire du signal LSN. Les signaux LS et LSN sont produits, par exemple, par un microprocesseur non représenté.
Chaque bloc de commande de colonne 18 comprend un étage de sortie 26 comportant un couple de transistors de puissance (non représentés) permettant d'amener la sortie 20 aux potentiels VDD2 ou GND en fonction d'un signal logique de sélection de colonne LCS fourni à l'étage 26. Chaque bloc de commande 18 comprend également un élément mémoire 28 connecté, par exemple à un microprocesseur non représenté, pour recevoir et mémoriser la valeur du signal logique LCS destiné à l'étage de sortie 26. Chaque bloc de commande 18 comprend en outre un commutateur logique 30 commandé par un signal de validation VAL, connecté entre l'élément mémoire 28 et l'étage de sortie 26. Le commuta- teur logique 30 est prévu pour fournir un signal inactif à l'étage de sortie 26 tant que le signal de validation VAL est inactif, par exemple à un niveau logique bas. Le commutateur 3 0 est également prévu pour, lorsque le signal VAL est actif, fournir à l'étage de sortie 26 le signal LCS mémorisé dans l'élément mémoire 28. Le signal VAL est classiquement activé une durée prédéterminée après chaque activation d'une ligne de l'écran.
La figure 3 est un chronogramme illustrant la tension V6 d'une ligne 6, le signal de validation VAL, la tension V8 d'une colonne 8, et le courant 122 dans le transistor 22 du circuit de commande de ligne 14. A un instant t0, la ligne est sélectionnée et la tension V6 passe du potentiel VDD1 au potentiel GND. La tension V8 est alors au potentiel GND. A un instant t1, le signal VAL est activé et la colonne 8 est reliée au potentiel VDD2, pour un point à allumer. La cellule sélectionnée se charge entre l'instant t1 et un instant t2 et la tension V8 passe de GND à VDD2. Pendant cette charge, le transistor 22 est traversé par un premier pic de courant P1. Pour des raisons physiques liées à la structure de la cellule, peu après ce premier pic de courant, il survient entre des instants t3 et t4 un second pic de courant P2 plus intense que le premier. A titre
<Desc/Clms Page number 4>
d'exemple, l'instant t1 peut être situé 10 à 20 ns après l'instant t0, l'instant t2 peut être situé 50 à 100 ns après l'instant t1, et les instants t3 et t4 peuvent être situés 150 à 200 ns après les instants t1 et t2 respectivement. La charge d'une cellule peut correspondre à des pics de courant P1 et P2 respectivement de 0,1 et 0,3 mA. Un circuit de commande est classiquement utilisé pour commander plus de 3000 colonnes. Ainsi, si toutes les colonnes 8 d'une ligne sélectionnée doivent être allumées, le second pic de courant traversant le transistor 22 peut atteindre 1 A. Les transistors 22 doivent avoir une taille importante pour pouvoir être traversés par un tel courant.
Un objet de la présente invention est de prévoir un circuit de commande des cellules d'un écran à plasma, qui soit de taille réduite et peu coûteux.
Pour atteindre cet objet, la présente invention prévoit de retarder la sélection des différentes colonnes pour que la charge des capacités équivalentes des cellules d'une même ligne de l'écran ne soit pas simultanée.
Plus particulièrement, la présente invention prévoit un procédé de commande de cellules d'un écran à plasma de type matriciel, formé de cellules disposées aux intersections de lignes et de colonnes, comprenant l'étape consistant à appliquer séquentiellement à chaque ligne un potentiel d'activation et, pendant l'activation d'une ligne, à appliquer un potentiel d'activation à des colonnes sélectionnées, dans lequel tandis qu'une ligne est activée, les colonnes sélectionnées sont activées de manière non simultanée.
Selon un mode de réalisation de la présente invention, l'activation des colonnes sélectionnées est commandée par un signal unique activant plusieurs blocs de commande dont chacun commande avec un retard qui lui est propre, l'application du potentiel d'activation à la colonne.
La présente invention vise également un circuit de commande des cellules d'un écran à plasma de type matriciel, formé de cellules disposées aux intersections de lignes et de
<Desc/Clms Page number 5>
colonnes, comprenant des blocs de commande de ligne pour appliquer séquentiellement à chaque ligne un potentiel d'activation, et comprenant des blocs de commande de colonne pour, tandis que chaque ligne est activée, appliquer un potentiel d'activation à des colonnes sélectionnées, chaque bloc de commande de colonne comprenant un moyen à retard prédéterminé pour retarder l'application du potentiel d'activation aux colonnes sélectionnées.
Selon un mode de réalisation de la présente invention, le moyen à retard prédéterminé de chaque bloc de commande de colonne est connecté pour être activé par un même signal de validation.
Selon un mode de réalisation de la présente invention, chaque moyen à retard prédéterminé retarde l'application du potentiel d'activation à une colonne sélectionnée avec un retard prédéterminé à partir de son activation.
Selon un mode de réalisation de la présente invention, chaque bloc de commande de colonne comporte un étage de sortie couplé à la colonne activée par le bloc de commande, et recevant un signal d'entrée, un élément mémoire pour recevoir et mémoriser un signal de sélection de colonne, et un moyen à retard prédéterminé comprenant une porte NON-ET ayant une première entrée connectée en sortie de l'élément mémoire, une deuxième entrée qui reçoit ledit signal de validation et une sortie reliée à l'entrée de l'étage de sortie par l'intermédiaire d'un inverseur comportant un transistor MOS de type P dont les dimensions sont telles que ledit inverseur commute à une vitesse prédéterminée.
Selon un mode de réalisation de la présente invention, les blocs de commande de colonne forment plusieurs groupes, les blocs de commande de colonne d'un même groupe activant chacun une colonne avec un même retard prédéterminé et chaque bloc de commande de colonne comportant un étage de sortie couplé à la colonne activée par le bloc de commande, et recevant un signal d'entrée,
<Desc/Clms Page number 6>
un élément mémoire pour recevoir et mémoriser un signal de sélection de colonne, et un moyen à retard prédéterminé comprenant une porte NON-ET ayant une première entrée connectée en sortie de l'élément mémoire, une deuxième entrée qui reçoit ledit signal de validation et une sortie reliée à l'entrée de l'étage de sortie par l'intermédiaire d'un inverseur alimenté entre une masse et un noeud d'alimentation, les noeuds d'alimentation des blocs de commande de colonne d'un même groupe étant reliés ensemble et séparés des noeuds d'alimentation des autres blocs de commande de colonne par une résistance, les noeuds d'alimentation d'un premier groupe de blocs de commande de colonne étant reliés à une tension d'alimentation.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1, précédemment décrite, représente schématiquement une structure classique d'écran à plasma ; la figure 2, précédemment décrite, représente schémati- quement un écran à plasma relié à un circuit de commande classique ; la figure 3, précédemment décrite, illustre la charge d'une cellule d'une ligne de l'écran de la figure 2 ; la figure 4 représente schématiquement des blocs de commande de colonne selon la présente invention ; la figure 5 illustre la charge de cellules d'une ligne d'un écran à plasma commandée par un circuit de commande selon la présente invention ; la figure 6 représente schématiquement un mode de réalisation d'un commutateur logique d'un bloc de commande de colonne selon la présente invention ; et
<Desc/Clms Page number 7>
la figure 7 représente schématiquement un autre mode de réalisation du commutateur logique d'un bloc de commande de colonne selon la présente invention.
Dans les figures, seuls les éléments nécessaires à la compréhension de la présente invention ont été représentés. De mêmes références représentent de mêmes éléments aux différentes figures. La figure 4 représente schématiquement un circuit 121 de commande des colonnes d'un écran à plasma (non représenté) selon la présente invention. Le circuit 121 comprend, pour chaque colonne 8 de l'écran à plasma, un bloc de commande de colonne 181 dont une sortie 20 est reliée à la colonne 8. Chaque bloc de commande 181 comprend un étage de sortie 26 commandé par un signal logique d'activation de colonne LCS, et un élément mémoire 28 connecté pour recevoir et mémoriser la valeur du signal logi- que à fournir à l'étage 26. Chaque bloc de commande 18, comprend en outre un commutateur logique 30' commandé par un signal de validation VAL et connecté entre l'élément mémoire 28 et l'étage de sortie 26. Selon la présente invention, le commutateur logique 301 de chaque bloc de commande 181 est prévu pour, lorsque le signal VAL est activé, fournir le signal LCS mémorisé dans l'élément mémoire 28 à l@étage de sortie 26 avec un retard prédé- terminé. Les commutateurs logiques 301 des différents blocs 181 peuvent chacun introduire un retard différent par rapport au signal VAL ou bien ils peuvent être répartis en plusieurs groupes de commutateurs introduisant un même retard. Plus le nombre de blocs 18' introduisant un retard différent est grand, plus le nombre de cellules dont les capacités équivalentes peuvent être chargées simultanément est réduit, et plus le courant maximum susceptible de traverser le transistor 22 est réduit.
La figure 5 représente diverses tensions et courants apparaissant lors du fonctionnement du circuit de la figure 4. V8a, V8b, V8c représentent les tensions de trois colonnes reliées à trois blocs 18' selon la présente invention dont les commutateurs logiques introduisent respectivement des retards Da, Db,
<Desc/Clms Page number 8>
Dc. A un instant t0, une ligne 6 est sélectionnée et sa tension V6 passe du potentiel VDD1 au potentiel GND. Les tensions V8a, V8b et V8c sont alors au potentiel GND. Le signal VAL est activé à un instant t1. Les commutateurs logiques 30' des trois blocs 18' produisent respectivement des signaux d'activation LCSa, LCSb, LCSc à des instants tla, tlb, tic retardés de Da, Db et Dc par rapport à l'instant t1. Les colonnes 8a, 8b et 8c sont reliées au potentiel VDD2 sensiblement aux instants tia, t1b et tic. Les capacités des cellules reliées aux colonnes 8a, 8b et 8c se chargent respectivement entre des instants tla et t2a, tib et t2b, tic et t2c. Le transistor 22 est traversé par des premiers pics de courant Pla, P1b, Pic de l'ordre de 0,1 mA chacun pendant la charge de chacune des trois capacités. Comme on l'a vu précédemment, chaque charge est suivie d'un second pic de courant. Le transistor 22 est traversé par trois seconds pics de courant P2a, P2b, P2c de l'ordre de 0,3 mA chacun entre des instants t3a et t4a, t3b et t4b, tac et toc. Lorsque toutes les colonnes 8 d'une ligne doivent être allumées par un circuit de commande de colonne selon la présente invention, le courant maximal qui traverse le transistor 22 est égal seulement à la somme des pics de courant produits par les blocs 18' introduisant un même retard. Si par exemple les blocs 18' sont répartis en trois groupes a, b ,c introduisant respectivement un retard Da, Db, Dc, la présente invention permet de diviser par trois le courant maximal dans le transistor 22. On notera qu'en figure 5, les durées de charge illustrées, c'est-à-dire la largeur des pics de courant, et les retards Da, Db, Dc sont tels que les pics de courant correspondant aux différents retards sont distincts. En pratique cependant, les durées de charge et les retards pourront être tels que les différents pics se chevauchent.
La figure 6 représente schématiquement un mode de réalisation d'un commutateur logique 30'. Le commutateur 30' comprend une porte NON-ET 34 classique. Les deux bornes d'entrée de la porte 34 sont les deux bornes d'entrée du commutateur
<Desc/Clms Page number 9>
logique 30'. La sortie de la porte 34 est reliée à la sortie S du commutateur 30' par l'intermédiaire d'un inverseur 36. L'inverseur 36 comprend un transistor MOS de type N relié entre la masse et la sortie S et un transistor MOS de type P relié entre la sortie S et une ligne d'alimentation VDD, par exemple 3 ou 5 V. Selon la présente invention, le rapport largeur/ longueur (W/L) spécifique pour le transistor MOS de type P de l'inverseur 36 est utilisé pour obtenir un retard spécifique. Le rapport W/L du transistor de type P détermine notamment le courant qui peut traverser ce transistor, et par là, la vitesse avec laquelle le commutateur 30' peut amener une charge (l'étage 26) reliée à sa sortie S à une tension correspondant à un état logique haut. Ainsi, le rapport W/L du transistor MOS de type P de l'inverseur 36 permet d'ajuster le retard introduit par le commutateur logi- que 30'.
La figure 7 représente des commutateurs logiques 30" d'un circuit de commande selon un autre mode de réalisation de la présente invention. Chaque commutateur logique 30" comprend une porte NON-ET 34 dont les entrées constituent les entrées du commutateur logique, et dont la sortie est reliée à la sortie S du commutateur logique 30" par l'intermédiaire d'un inverseur 38. Chaque inverseur 38 est alimenté entre un noeud d'alimentation A et la masse. Selon la présente invention, les commutateurs logiques 30" sont répartis en n groupes G1, G2, ...Gn (où n est entier), introduisant des retards différents. La figure 7 représente des groupes de deux commutateurs 30". Les noeuds A des commutateurs 30" appartenant à un même groupe sont reliés ensemble. Les noeuds A des commutateurs du groupe G1 sont reliés à une tension d'alimentation VDD. Les noeuds A des commutateurs du groupe G2 sont reliés aux noeuds A des commutateurs du groupe G1 par l'intermédiaire d'une résistance 40. De même, les noeuds A des commutateurs d'un groupe Gi (où i est compris entre 2 et n) sont reliés aux noeuds A des commutateurs du groupe Gi-1 par l'intermédiaire d'une résistance 40.
<Desc/Clms Page number 10>
Selon ce mode de réalisation, les inverseurs 38 des commutateurs 30" d'un même groupe ont la même tension d'alimentation, et les inverseurs de deux groupes différents ont des tensions d'alimentation différentes. La vitesse à laquelle chaque inverseur peut amener une charge (l'étage 26) reliée à sa sortie S à une tension correspondant à un état logique haut dépend de la tension d'alimentation de cet inverseur. Ainsi, les retards introduits par les commutateurs 30" des groupes G1, G2, ...Gn, dépendent de la tension d'alimentation des inverseurs 38 respectifs de ces commutateurs. La tension d'alimentation des inverseurs 38 dépend des chutes de tension dans les résistances 40 et ces chutes de tension dépendent du nombre d'inverseurs 38 dont l'état change. Lorsque le nombre de cellules activées est grand, ce qui dans l'art antérieur entraînait des pics de courant importants dans le transistor 22, le nombre d'inverseurs 38 dont l'état change est grand et les chutes de tension dans les résistances 40 sont importantes. Cela entraîne que les retards introduits par les commutateurs 30" des groupes G1, G2, ...Gn sont importants, et cela réduit les pics de courant dans le transistor 22. Lorsque le nombre de cellules activées est faible, le nombre d'inverseurs 38 dont l'état change est faible et les chutes de tension dans les résistances 40 sont faibles. Les retards introduits par les commutateurs 30" des groupes G1, G2, ...Gn sont alors peu importants et le temps de sélection de ligne est ainsi peu important. Un tel circuit de commande fonctionne ainsi à une vitesse optimale tout en ayant des transistors 22 de taille réduite.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme du métier. En particulier, on a décrit des modes de réalisation de la présente invention dans lesquels on retarde le signal d'activation des colonnes à partir d'un signal de validation VAL unique, mais l'homme du métier adaptera sans difficultés la présente invention à un mode de réalisation dans lequel on uti-
<Desc/Clms Page number 11>
lise plusieurs signaux de validation VAL retardés produits à partir d'un signal VAL initial.
La présente invention a été décrite en relation avec des commutateurs logiques (30', 30") prévus pour recevoir et fournir des signaux logiques actifs à un niveau haut, mais l'homme du métier adaptera sans difficultés la présente invention à des commutateurs logiques prévus pour recevoir et fournir des signaux logiques actifs à un niveau bas.
En outre, la présente invention a été décrite en relation avec un commutateur logique (30', 30") dont la sortie est fournie par un inverseur (36, 38) prévu pour introduire un retard prédéterminé, mais l'homme du métier adaptera sans difficultés la présente invention à un commutateur logique comprenant également d'autres éléments (tels qu'une porte logique NON-ET) prévus pour introduire un retard prédéterminé.
<Desc/Clms Page number 12>

Claims (7)

REVENDICATIONS
1. Procédé de commande de cellules d'un écran à plasma de type matriciel, formé de cellules (4) disposées aux intersections de lignes (6) et de colonnes (8), comprenant l'étape consistant à appliquer séquentiellement à chaque ligne un potentiel d'activation et, pendant l'activation d'une ligne, à appliquer un potentiel d'activation à des colonnes sélectionnées, caractérisé en ce que, tandis qu'une ligne est activée, les colonnes sélectionnées sont activées de manière non simultanée.
2. Procédé selon la revendication 1, dans lequel l'activation des colonnes sélectionnées est commandée par un signal (VAL) unique activant plusieurs blocs de commande (18) dont chacun commande avec un retard qui lui est propre (Da, Db, Dc) l'application du potentiel d'activation à la colonne.
3. Circuit de commande des cellules d'un écran à plasma de type matriciel, formé de cellules (4) disposées aux intersections de lignes (6) et de colonnes (8), comprenant des blocs de commande de ligne (14) pour appliquer séquentiellement à chaque ligne un potentiel d'activation, et comprenant des blocs de commande de colonne (18) pour, tandis que chaque ligne est activée, appliquer un potentiel d'activation à des colonnes sélectionnées, caractérisé en ce que chaque bloc de commande de colonne comprend un moyen à retard prédéterminé (30') pour retarder l'application du potentiel d'activation aux colonnes sélectionnées.
4. Circuit selon la revendication 3, dans lequel le moyen à retard prédéterminé de chaque bloc de commande de colonne est connecté pour être activé par un même signal de validation (VAL).
5. Circuit selon la revendication 4, dans lequel chaque moyen à retard prédéterminé retarde l'application du potentiel d'activation à une colonne sélectionnée avec un retard prédéterminé (Da, Db, Dc) à partir de son activation.
<Desc/Clms Page number 13>
6. Circuit selon la revendication 5, dans lequel chaque bloc de commande de colonne (18) comporte un étage de sortie (26) couplé à la colonne activée par le bloc de commande, et recevant un signal d'entrée, un élément mémoire (28) pour recevoir et mémoriser un signal de sélection de colonne (LCS), et un moyen à retard prédéterminé comprenant une porte NON-ET (34) ayant une première entrée connectée en sortie de l'élément mémoire, une deuxième entrée qui reçoit ledit signal de validation et une sortie reliée à l'entrée de l'étage de sortie (26) par l'intermédiaire d'un inverseur (36) comportant un transistor MOS de type P dont les dimensions sont telles que ledit inverseur commute à une vitesse prédéterminée.
7. Circuit selon la revendication 4, dans lequel les blocs de commande de colonne forment plusieurs groupes (a, b, c), les blocs de commande de colonne d'un même groupe activant chacun une colonne avec un même retard prédéterminé (Da, Db, DC) et chaque bloc de commande de colonne (18) comportant un étage de sortie (26) couplé à la colonne activée par le bloc de commande, et recevant un signal d'entrée, un élément mémoire (28) pour recevoir et mémoriser un signal de sélection de colonne (LCS), et un moyen à retard prédéterminé comprenant une porte NON-ET (34) ayant une première entrée connectée en sortie de l'élément mémoire, une deuxième entrée qui reçoit ledit signal de validation (VAL) et une sortie reliée à l'entrée de l'étage de sortie (26) par l'intermédiaire d'un inverseur (38) alimenté entre une masse et un noeud d'alimentation (A), les noeuds d'alimentation des blocs de commande de colonne d'un même groupe étant reliés ensemble et séparés des noeuds d'alimentation des autres blocs de commande de colonne par une résistance (40), les noeuds d'alimentation d'un premier groupe de blocs de commande de colonne étant reliés à une tension d'alimentation (VDD).
FR0010609A 2000-08-11 2000-08-11 Procede et circuit de commande de cellules d'un ecran a plasma Expired - Fee Related FR2812963B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0010609A FR2812963B1 (fr) 2000-08-11 2000-08-11 Procede et circuit de commande de cellules d'un ecran a plasma
US10/110,449 US6853146B2 (en) 2000-08-11 2001-08-09 Method and circuit for controlling a plasma panel
EP01963085A EP1307874B1 (fr) 2000-08-11 2001-08-09 Procede et circuit de commande d'un ecran a plasma
DE60144478T DE60144478D1 (de) 2000-08-11 2001-08-09 Verfahren und steuerschaltung für eine plasmaanzeigetafel
PCT/FR2001/002590 WO2002015163A1 (fr) 2000-08-11 2001-08-09 Procede et circuit de commande d'un ecran a plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0010609A FR2812963B1 (fr) 2000-08-11 2000-08-11 Procede et circuit de commande de cellules d'un ecran a plasma

Publications (2)

Publication Number Publication Date
FR2812963A1 true FR2812963A1 (fr) 2002-02-15
FR2812963B1 FR2812963B1 (fr) 2003-07-25

Family

ID=8853523

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0010609A Expired - Fee Related FR2812963B1 (fr) 2000-08-11 2000-08-11 Procede et circuit de commande de cellules d'un ecran a plasma

Country Status (5)

Country Link
US (1) US6853146B2 (fr)
EP (1) EP1307874B1 (fr)
DE (1) DE60144478D1 (fr)
FR (1) FR2812963B1 (fr)
WO (1) WO2002015163A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880175A1 (fr) 2004-12-23 2006-06-30 St Microelectronics Sa Procede et dispositif de commande d'un ecran a plasma matriciel
KR20070087706A (ko) * 2005-05-10 2007-08-29 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
FR2896610A1 (fr) 2006-01-20 2007-07-27 St Microelectronics Sa Procede et dispositif de commande d'un ecran a plasma matriciel
FR2900266A1 (fr) 2006-04-19 2007-10-26 St Microelectronics Sa Procede de commande d'un ecran, en particulier d'un ecran a plasma, et dispositif correspondant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316123A (en) * 1980-01-08 1982-02-16 International Business Machines Corporation Staggered sustain voltage generator and technique
EP0837443A1 (fr) * 1996-10-15 1998-04-22 Fujitsu Limited Dispositif d'affichage avec un panneau d'affichage plat

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2662292B1 (fr) * 1990-05-15 1992-07-24 Thomson Tubes Electroniques Procede de reglage de la luminosite d'ecrans de visualisation.
US5732024A (en) * 1995-04-19 1998-03-24 Cirrus Logic, Inc. Circuits, systems and methods for modifying data stored in a memory using logic operations
FR2741468B1 (fr) * 1995-11-17 1997-12-12 Thomson Tubes Electroniques Procede de commande d'un ecran de visualisation et dispositif de visualisation mettant en oeuvre ce procede
FR2750525B1 (fr) * 1996-06-28 1998-09-18 Thomson Csf Procede d'activation des cellules d'un ecran de visualisation d'image, et dispositif de visualisation d'image mettant en oeuvre le procede
FR2763735B1 (fr) * 1997-05-22 1999-08-13 Sgs Thomson Microelectronics Etage de sortie de puissance pour la commande de cellules d'ecran a plasma
FR2769743B1 (fr) * 1997-10-09 2000-01-07 Thomson Multimedia Sa Procede et dispositif de balayage d'un panneau a plasma
US6275070B1 (en) * 1999-09-21 2001-08-14 Motorola, Inc. Integrated circuit having a high speed clock input buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316123A (en) * 1980-01-08 1982-02-16 International Business Machines Corporation Staggered sustain voltage generator and technique
EP0837443A1 (fr) * 1996-10-15 1998-04-22 Fujitsu Limited Dispositif d'affichage avec un panneau d'affichage plat

Also Published As

Publication number Publication date
EP1307874B1 (fr) 2011-04-20
WO2002015163A1 (fr) 2002-02-21
DE60144478D1 (de) 2011-06-01
US20030057852A1 (en) 2003-03-27
EP1307874A1 (fr) 2003-05-07
US6853146B2 (en) 2005-02-08
FR2812963B1 (fr) 2003-07-25

Similar Documents

Publication Publication Date Title
EP0562904B1 (fr) Procédé et dispositif de réglage de retard à plusieurs gammes
FR2787913A1 (fr) Registre a decalage
EP0880124B1 (fr) Etage de sortie de puissance pour la commande de cellules d&#39;écran à plasma
FR2729499A1 (fr) Generateur de tension de survoltage d&#39;un dispositif de memoire a semi-conducteurs
WO2005086130A1 (fr) Dispositif ameliore d&#39;adressage de pixels
EP0275752B1 (fr) Circuit intégré comportant des éléments d&#39;aiguillage vers des éléments de redondance dans une mémoire
EP1073202B1 (fr) Dispositif de commande d&#39;un commutateur haute tension de type translateur
EP1307874B1 (fr) Procede et circuit de commande d&#39;un ecran a plasma
FR2581811A1 (fr) Module multiplexeur numerique a n entrees et multiplexeur a n2 entrees incorporant de tels modules
EP1073203B1 (fr) Dispositif de commande d&#39;un commutateur haute tension de type translateur
GB2072419A (en) Mos integrated circuit device
WO2002041292A1 (fr) Circuit de commande d&#39;un ecran a plasma
EP0951711B1 (fr) Procede de commande d&#39;adressage d&#39;un panneau a plasma de type alternatif
EP1862999A2 (fr) Commande d&#39;un écran plasma
FR2641143A1 (en) Output buffer amplifier in bipolar technology
FR3113796A1 (fr) Dispositif et procédé de décalage de niveau
FR3140470A1 (fr) Dispositif optoélectronique
US5299167A (en) Bipolar ram apparatus
EP0669622B1 (fr) Circuit de polarisation pour transistor dans une cellule de mémorisation
EP0187584A1 (fr) Porte logique à coîncidence, et circuits logiques séquentiels mettant en oeuvre cette porte à coîncidence
FR2846464A1 (fr) Point memoire, son procede de programmation et son procede de lecture, et circuit integre incorporant de tels points memoire
FR3140471A1 (fr) Dispositif optoélectronique
FR2783927A1 (fr) Circuit de puissance pour la commande d&#39;un ecran a plasma, module de puissance l&#39;incorporant et procede de test d&#39;un tel module
FR2896610A1 (fr) Procede et dispositif de commande d&#39;un ecran a plasma matriciel
JP3725117B2 (ja) 差動増幅装置

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20060428