FR2811475A1 - Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu - Google Patents
Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu Download PDFInfo
- Publication number
- FR2811475A1 FR2811475A1 FR0008931A FR0008931A FR2811475A1 FR 2811475 A1 FR2811475 A1 FR 2811475A1 FR 0008931 A FR0008931 A FR 0008931A FR 0008931 A FR0008931 A FR 0008931A FR 2811475 A1 FR2811475 A1 FR 2811475A1
- Authority
- FR
- France
- Prior art keywords
- welding element
- film
- circuit
- welding
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1712—Layout
- H01L2224/1713—Square or rectangular array
- H01L2224/17133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
Selon ce procédé, on dispose successivement sur un substrat (18) au moins une couche conductrice (20) et au moins un circuit semi-conducteur de puissance (2), et on rapporte, sur la face du circuit semi-conducteur (2) opposée à la couche conductrice (20), des plots métalliques (14) de connexion, par dépôt, par métallisation, d'un film métallique (12). On dispose ensuite au moins un élément de soudage (16) sur le ou chaque film (12) ainsi obtenu, on rapporte au moins un organe conducteur (26) sur le ou chaque élément de soudage (16), à l'opposé du film métallique (12), et on réalise une fusion du ou de chaque élément de soudage, de façon à assujettir le ou chaque organe conducteur (26) avec le ou chaque film métallique (12).
Description
La présente invention concerne un procédé de fabrication d'un composant
électronique de puissance, et un composant
électronique de puissance ainsi obtenu.
De manière habituelle, un composant électronique de puissance, qui est en particulier utilisé dans le domaine technique de la traction ferroviaire, comprend un substrat sur lequel sont rapportées plusieurs couches conductrices. Au moins un circuit semi-conducteur de puissance est disposé sur chacune de ces dernières, à savoir par exemple un transistor
bipolaire à grille isolée, dit IGBT, ou bien encore une diode.
Chaque circuit semi-conducteur est pourvu, sur sa face opposée à la couche conductrice précitée, de plots métalliques de connexion, sur lesquels sont soudés des fils d'aluminium
présentant typiquement un diamètre de 380 à 500 microns.
Chacun de ces fils est par ailleurs soudé sur une des couches
conductrices recouvrant le substrat.
Ce composant électronique de puissance, de type connu, présente cependant certains inconvénients. En effet, les fils d'aluminium précités sont à l'origine de nombreux problèmes de fiabilité, liés aux contraintes mécaniques s'exerçant au niveau de la soudure entre ces fils et les plots de connexion correspondants. Par ailleurs, ces fils sont à l'origine d'une inductance parasite susceptible de limiter les performances de l'ensemble du composant électronique de puissance. Enfin, ce dernier ne permet pas une évacuation optimale de la chaleur, puisque cette évacuation est réalisée sur une unique face de ce composant. Afin de résoudre, dans une certaine mesure, les problèmes précités, on a proposé des connexions de puissance ne faisant pas appel aux fils d'aluminium précités. A cet effet, il est mis en oeuvre un procédé de fabrication par contacts pressés,
tel que celui décrit par exemple dans EP-A-0 784 342.
Quand bien même ce procédé de réalisation apporte une solution satisfaisante en termes d'évacuation de la chaleur, il présente d'autres inconvénients, à savoir qu'il implique l'utilisation de mécanismes de pressage compliqués. Par ailleurs, il est peu commode à mettre en oeuvre, dans la
mesure o il nécessite des circuits semi-conducteurs spécifi-
ques. Afin de pallier l'ensemble de ces inconvénients, l'invention vise à proposer un procédé de fabrication d'un composant électronique de puissance, qui est simple et rapide à mettre en oeuvre et permet l'obtention d'un composant
électronique robuste et garantissant une évacuation satisfai-
sante de la chaleur.
A cet effet, elle a pour objet un procédé de fabrication d'un composant électronique de puissance, dans lequel on dispose successivement sur un substrat, au moins une couche conductrice et au moins un circuit semiconducteur de puissance, et dans lequel on rapporte, sur la face du circuit semi-conducteur opposée à la couche conductrice, des plots métalliques de connexion, caractérisé en ce que l'étape consistant à rapporter lesdits plots de connexion sur ladite face opposée du circuit semi-conducteur comprend une étape de dépôt, par métallisation, d'un film métallique, en ce qu'on dispose au moins un élément de soudage sur le ou chaque film ainsi obtenu, on rapporte au moins un organe conducteur sur
le ou chaque élément de soudage, à l'opposé du film métalli-
que, et en ce qu'on réalise une fusion du ou de chaque élément de soudage, de façon à assujettir le ou chaque organe
conducteur avec le ou chaque film métallique.
L'invention permet de réaliser les objectifs précédemment mentionnés. En effet, le procédé de l'invention fait appel à des
étapes de réalisation simples et aisées à mettre en oeuvre.
Par ailleurs, le composant ainsi obtenu possède une fiabilité améliorée, dans la mesure o l'assujettissement par soudure permet de réduire, dans une mesure importante, les dilatations différentielles inhérentes à l'emploi antérieur
des fils métalliques de connexion.
En outre, le procédé de l'invention assure une évacuation satisfaisante de la chaleur, depuis les deux faces opposées
de chaque circuit semi-conducteur.
Enfin, ce procédé est d'une flexibilité notable, dans la mesure o il permet la fabrication de composants électroniques de puissance à partir de circuits semi-conducteurs de natures différentes, sans modification substantielle des étapes de ce procédé. Selon une première variante de l'invention, on réalise l'étape de dépôt du film métallique directement sur une plaquette semi-conductrice vierge appartenant audit circuit
semi-conducteur de puissance.
Selon une seconde variante de l'invention, on réalise l'étape de dépôt dudit film métallique sur un organe de
connexion préexistant dudit circuit semi-conducteur.
Un tel organe de connexion est par exemple constitué par une pellicule en aluminium, recouverte d'une couche d'oxyde d'aluminium. Ce mode de réalisation est avantageux, étant donné qu'il permet le traitement de composants classiques de
l'art antérieur, voire une valorisation de composants usages.
Selon une autre caractéristique de l'invention, le film
métallique est constitué d'un alliage de titane-nickel.
Selon une autre caractéristique de l'invention, on réalise l'étape de dépôt du film métallique, par métallisation au travers des ouvertures d'un masque. Ceci est avantageux en termes de commodité de fabrication, dans la mesure o ce
masque peut être posé directement sur le circuit semi-
conducteur que l'on désire revêtir.
Selon une autre caractéristique de l'invention, chaque élément de soudage possède une dimension transversale supérieure à 0,5 mm et, de préférence, supérieure à 1 mm. On entend par dimension transversale, soit le diamètre de cet
élément de soudage, soit sa plus grande largeur.
Selon une première variante de l'invention, chaque élément de soudage est constitué par un élément préformé, notamment une bille. Ceci est avantageux, étant donné qu'il peut être aisément procédé à un stockage de ces éléments préformés. Par ailleurs, lors de la fabrication du composant de puissance, ces éléments préformés stockés peuvent être acheminés en direction de chaque film métallique, au travers
des ouvertures du masque dont il est fait mention ci-dessus.
Selon une seconde variante de l'invention, chaque élément
de soudage est constitué par une dose de matière de soudage.
Selon une autre caractéristique de l'invention, chaque
élément de soudage est réalisé en un alliage d'étain-plomb-ar-
gent. Selon un premier mode de réalisation de l'invention, l'étape de fusion du ou de chaque élément de soudage comporte une phase primaire de fusion, permettant d'assujettir chaque élément de soudage sur le film métallique, on rapporte ensuite le ou chaque organe conducteur sur le ou chaque élément de soudage après ladite phase primaire, et il est prévu une phase secondaire de fusion, permettant d'assujettir chaque élément de soudage avec un organe conducteur correspondant. Ce mode de réalisation permet, une fois la phase de fusion primaire mise en oeuvre, de positionner de façon stable chaque élément
de soudage sur le plot métallique qu'il recouvre.
Selon un second mode de réalisation de l'invention, on rapporte chaque organe conducteur sur chaque élément de soudage, puis on réalise ladite fusion de cet élément de soudage en une seule étape. Ce mode de réalisation est
avantageux en termes de rapidité et de simplicité.
Selon une autre caractéristique avantageuse de l'inven-
tion, on assujettit chaque circuit semi-conducteur de puissance sur une couche conductrice correspondante en intercalant, entre ce circuit et cette couche, un film de soudage, puis en opérant une fusion dudit film, ce film et chaque élément de soudage étant réalisés dans le même matériau. Cette mesure garantit une grande commodité de
réalisation, et induit de faibles coûts de fabrication.
Selon une caractéristique particulièrement avantageuse de l'invention, on réalise la fusion, d'une part dudit film de soudage et, d'autre part, de chaque élément de soudage, en une unique étape. Cette fusion est par exemple réalisée dans
un four, dont la température est comprise en 180 et 300 C.
Cette mesure assure une diminution substantielle du temps de fabrication du composant électronique. En effet, on assujettit en une unique étape, d'une part, chaque circuit semi-conducteur sur une couche conductrice correspondante et, d'autre part, chaque organe conducteur sur le film métallique
dont est pourvu ce circuit semi-conducteur.
L'invention a également pour objet un composant électro-
nique de puissance, comprenant un substrat, au moins une couche conductrice supportée par ce substrat, et au moins un premier circuit semi-conducteur de puissance disposé sur ladite couche conductrice et comportant des plots métalliques de connexion assujettis, par leur face opposée au substrat, à au moins un organe conducteur, ledit composant étant réalisé
selon le procédé tel que défini ci-dessus.
Selon d'autres caractéristiques de l'invention: - ce composant comporte au moins deux organes conducteurs isolés entre eux; - ces deux organes conducteurs comprennent un émetteur et une grille, dont l'un au moins est commun à plusieurs circuits semi-conducteurs disposés sur ledit substrat; - ce composant comporte en outre au moins un circuit semi-conducteur supplémentaire, rapporté sur le ou chaque
organe conducteur à l'opposé dudit premier circuit semi-
conducteur. L'invention va être décrite ci-dessous, en référence aux dessins annexés, donnés uniquement à titre d'exemples non limitatifs et dans lesquels: - les figures 1 à 3 sont des vues, respectivement de côté et de dessus, illustrant trois phases successives de dépôt d'un film métallique, par métallisation, sur un circuit semi-conducteur de puissance; - les figures 4 à 6 sont des vues de côté illustrant trois phases successives de l'assujettissement d'un organe conducteur sur le circuit semi-conducteur de puissance des figures 1 à 3; - les figures 7 et 8 sont des vues, respectivement
de côté et de dessus, illustrant un premier mode de réalisa-
tion d'un composant électronique de puissance obtenu selon l'invention; et
- les figures 9 à 11 sont des vues de côté illus-
trant trois variantes de réalisation d'un composant électroni-
que de puissance obtenu selon l'invention.
Les figures 1 à 3 illustrent une étape de métallisation d'un circuit semiconducteur de puissance. Ce dernier, désigné dans son ensemble par la référence 2, comprend une plaquette semi-conductrice 4 surmontée par plusieurs organes de connexion préexistants, à savoir des pellicules 6 visibles à la figure 1. Ces pellicules, réalisées par exemple en aluminium, sont recouvertes d'une couche d'oxyde non représentée, sur leur face opposée à la plaquette 4. Cette couche est formée lors de l'oxydation des pellicules en aluminium, dans
l'air ambiant.
L'étape de métallisation consiste tout d'abord à rapporter un masque 8, pourvu d'ouvertures 10, à proximité des pellicules 6. Puis, on procède au revêtement de ces pellicules 6, au travers des ouvertures 10 précitées. Cette métallisation est effectuée de façon connue, par exemple par évaporation thermique, ou bien encore par évaporation par faisceaux d'électrons ou analogue. Le métal mis en oeuvre est par
exemple un alliage titane-nickel.
Cette étape de revêtement conduit à la formation d'un film métallique 12, s'étendant au-dessus de la couche d'oxyde recouvrant chaque pellicule. Cette pellicule 6 et ce film 12 forment un plot métallique de connexion, désigné dans son
ensemble par la référence 14.
A titre de variante, on peut déposer le masque 8 directement à la surface de la plaquette 4, de sorte que les
ouvertures 10 débouchent à la surface libre des pellicules 6.
On peut également effectuer l'étape de métallisation directe-
ment sur une plaquette semi-conductrice vierge, analogue à
celle 4 des figures 1 à 3.
Les figures 4 à 6 illustrent des phases de soudage, permettant d'assujettir le circuit semi-conducteur 2 avec un
organe conducteur rapporté.
Dans un premier temps, comme l'illustre la figure 4, on rapporte un élément de soudage 16, qui est une bille, sur chaque plot 14 formé selon l'étape illustrée aux figures 2 et 3. Ces billes 16 sont avantageusement acheminées en direction des plots 14, au travers des ouvertures 10 du masque 8, non
représenté sur cette figure 4.
On procède ensuite à une fusion primaire de chaque bille
16, qui est par exemple réalisée en un alliage d'étain-plomb-
argent, de façon à l'assujettir au plot 14.
Puis, comme l'illustre la figure 5, il s'agit de rapporter ce circuit semi-conducteur 2 sur un substrat 18. Ce dernier reçoit, de façon connue, une couche conductrice 20 et une piste conductrice 22, cette couche et cette piste étant
isolées entre elles.
On recouvre alors les faces, opposées au substrat 18, de la couche 20 et de la piste 22 au moyen de films de soudage 24, 24' réalisés dans le même alliage que les billes 16. On dispose alors le circuit 2, surmonté des billes 16, sur le film de soudage 24, ainsi qu'un organe conducteur 26 sur la face des billes 16 opposée au circuit 2. Cet organe 26 possède une seconde extrémité que l'on place au-dessus du film de
soudage 24' recouvrant la piste 22.
Puis, comme le montre la figure 6, on procède à un chauffage des différents éléments illustrés à la figure 5, de manière à induire la fusion simultanée des billes 16, ainsi que des films 24, 24'. Ceci conduit à la formation d'une première série de soudures 28, de forme à peu près tubulaire, permettant d'assujettir les plots 14 avec l'organe conducteur 26. Le chauffage précité provoque également la formation de
soudures planes 30, 30' reliant, d'une part, la couche conduc-
trice 20 au circuit semi-conducteur 2 et, d'autre part, la piste conductrice 22 à la seconde extrémité de l'organe
conducteur 26.
A titre de variante, les phases de fusions primaire et secondaire, illustrées respectivement aux figures 5 et 6, peuvent être mises en oeuvre au cours d'une unique étape de fusion. Par ailleurs, les billes de soudage 16 peuvent être remplacées par des doses d'une matière pâteuse de soudage, que
l'on délivre au-dessus de chaque plot 14.
Les figures 7 et 8 illustrent un composant électronique de puissance obtenu selon le procédé décrit en référence aux
figures 1 à 6.
Ce composant comprend un substrat 68 sur lequel sont disposées une couche conductrice 70, ainsi que deux pistes conductrices 72, cette couche 70 et ces pistes 72 étant isolées entre elles. Un circuit semi-conducteur de puissance 52 est rapporté au-dessus de la couche 70, avec interposition
d'une soudure plane 80.
Des plots 64, qui recouvrent la face du circuit 52 opposée au substrat 68, sont assujettis à trois organes conducteurs 76, 76', 76'' par l'intermédiaire de bossages de soudure 78, 78', 78''. Par ailleurs, les extrémités opposées des organes conducteurs 76 et 76' sont assujetties à la piste conductrice 72, avec interposition de soudures planes 80', alors que l'organe 76'' est assujetti à la piste 72' par une soudure plane 80'' A titre de variante, les deux organes conducteurs 76 et 76' peuvent être réunis en un unique organe, creusé d'une échancrure de passage de l'organe conducteur 76'', destiné à
être isolé de l'organe conducteur unique ainsi formé.
A titre de variante, il est également possible de rapporter un élément de refroidissement sur au moins l'une des faces du composant électronique de puissance. Ainsi, la face
libre du substrat 68 et/ou la face libre des organes conduc-
teurs 76, 76', 76'' peut être mise en contact avec un tel
élément de refroidissement, de type connu en soi.
La figure 9 illustre une première variante du composant électronique de puissance de l'invention. Sur cette figure, les éléments mécaniques analogues à ceux des figures 7 et 8 ont été affectés des mêmes numéros de référence, augmentés de 50. Le composant de la figure 9 comprend un substrat
inférieur 118, une couche conductrice 120, une piste conduc-
trice 122, ainsi qu'un circuit semi-conducteur de puissance 102, dont les plots 114 sont reliés à deux organes conducteurs 126, 126'. L'un 126 de ceux-ci est surmonté, à l'opposé du circuit 102, par un substrat supérieur 118', alors que l'autre 126' est relié à la piste conductrice 122, avec interposition
d'une soudure plane 130.
La figure 10 illustre une variante supplémentaire de réalisation d'un composant électronique de puissance selon l'invention. Sur cette figure, les éléments analogues à ceux des figures 7 et 8 ont été affectés des mêmes numéros de
référence, augmentés de 100.
Le composant de la figure 10 comprend un substrat 168, une couche conductrice 170, deux pistes conductrices 172, 172' ainsi que deux circuits semi-conducteurs de puissance 152, 152'. Un premier organe conducteur 176 est relié à plusieurs des plots des deux circuits semiconducteur 152, 152' et se trouve également rapporté au-dessus de la piste conductrice 172. Par ailleurs, un second organe conducteur 176' est relié à un plot 164' du second circuit 152', ainsi qu'à la piste
conductrice 172'.
Ce composant électronique de puissance permet d'associer un transistor bipolaire à grille isolée, ou IGBT, avec une diode, montés en antiparallèle. La couche 170 forme un collecteur, ou cathode, l'organe 176 constitue un émetteur,
ou anode, alors que l'organe conducteur 176' forme une grille.
A titre de variante, l'organe 176' peut s'étendre plus loin que sur la figure 9, en ce sens qu'il peut être mis en
relation avec au moins un plot du premier circuit semi-
conducteur 152. Cet agencement permet de former deux IGBT,
placés en parallèle.
La figure 11 illustre une variante supplémentaire de réalisation de l'invention, figure sur laquelle les éléments mécaniques analogues à ceux des figures 7 et 8 ont été
affectés des mêmes numéros de référence, augmentés de 150.
Le substrat inférieur 218 supporte une couche conductrice 220, ainsi que quatre pistes conductrices 222, 222', 223 et
223'. La couche 220 supporte un premier circuit semi-conduc-
teur 202, dont les plots sont mis en relation avec deux organes conducteurs 226, 226'. L'un 226 de ces organes est assujetti à la piste conductrice 222, alors que l'autre 226'
est assujetti à la piste 222'.
Un circuit semi-conducteur supplémentaire 232 est disposé sur l'organe conducteur 226', avec interposition d'une soudure plane 230, analogue à celle 80 décrite ci-dessus. Les plots 234 du circuit 232 sont mis en relation avec deux organes conducteurs supplémentaires 236, 236', dont l'un 236 est assujetti à la piste 223, alors que l'autre 236' est assujetti à la piste 223'. Un substrat supérieur 218' est enfin rapporté
sur la face de l'organe 236' opposée au circuit 232.
L'agencement de la figure 11 permet de constituer deux IGBT en série, dont tous les contacts sont situés sur le substrat inférieur 218. Ainsi, l'organe conducteur 226', l'organe conducteur 236' et l'organe conducteur 236 consti- tuent respectivement le collecteur, l'émetteur et la grille de ce premier IGBT. Par ailleurs, la couche conductrice 220,
l'organe conducteur 226' et l'organe conducteur 226 consti-
tuent respectivement le collecteur, l'émetteur et la grille
du second IGBT.
A titre de variante, on peut prévoir que les organes conducteurs 236, 236' soient mis en contact avec des pistes conductrices placées sur le substrat supérieur 218', et non
pas sur le substrat inférieur 218.
Claims (17)
1. Procédé de fabrication d'un composant électronique de puissance, dans lequel on dispose successivement sur un substrat (18), au moins une couche conductrice (20) et au moins un circuit semi-conducteur de puissance (2), et dans lequel on rapporte, sur la face du circuit semi- conducteur (2) opposée à la couche conductrice (20), des plots métalliques (14) de connexion, caractérisé en ce que l'étape consistant à rapporter lesdits plots de connexion (14) sur ladite face opposée du circuit semi-conducteur (2) comprend une étape de dépôt, par métallisation, d'un film métallique (12), en ce qu'on dispose au moins un élément de soudage (16) sur le ou chaque film (12) ainsi obtenu, on rapporte au moins un organe conducteur (26) sur le ou chaque élément de soudage (16), à l'opposé du film métallique (12), et en ce qu'on réalise une fusion du ou de chaque élément de soudage, de façon à assujettir le ou chaque organe conducteur (26) avec le ou
chaque film métallique (12).
2. Procédé selon la revendication 1, caractérisé en ce qu'on réalise l'étape de dépôt du film métallique directement sur une plaquette semiconductrice vierge appartenant audit
circuit semi-conducteur de puissance.
3. Procédé selon la revendication 1, caractérisé en ce qu'on réalise l'étape de dépôt dudit film métallique (12) sur
un organe de connexion préexistant (6) dudit circuit semi-
conducteur (2).
4. Procédé selon l'une des revendications précédentes,
caractérisé en ce que le film métallique (12) est constitué
d'un alliage de titane-nickel.
5. Procédé selon l'une des revendications précédentes,
caractérisé en ce qu'on réalise l'étape de dépôt du film métallique (12), par métallisation au travers des ouvertures
(10) d'un masque (8).
6. Procédé selon l'une des revendications précédentes,
caractérisé en ce que chaque élément de soudage (16) possède une dimension transversale supérieure à 0,5 mm et, de
préférence, supérieure à 1 mm.
7. Procédé selon l'une des revendications précédentes,
caractérisé en ce que chaque élément de soudage est constitué
par un élément préformé, notamment une bille (16).
8. Procédé selon l'une des revendications 1 à 6,
caractérisé en ce que chaque élément de soudage est constitué
par une dose de matière de soudage.
9. Procédé selon l'une des revendications précédentes,
caractérisé en ce que chaque élément de soudage (16) est
réalisé en un alliage d'étain-plomb-argent.
10. Procédé selon l'une des revendications 1 à 9,
caractérisé en ce que l'étape de fusion du ou de chaque élément de soudage (16) comporte une phase primaire de fusion, permettant d'assujettir chaque élément de soudage (16) sur le film métallique (12), en ce qu'on rapporte ensuite le ou chaque organe conducteur (26) sur le ou chaque élément de soudage après ladite phase primaire, et en ce qu'il est prévu une phase secondaire de fusion, permettant d'assujettir chaque élément de soudage (16) avec un organe conducteur (26)
correspondant.
11. Procédé selon l'une des revendications 1 à 9,
caractérisé en ce qu'on rapporte chaque organe conducteur sur chaque élément de soudage, puis on réalise ladite fusion de
cet élément de soudage en une seule étape.
12. Procédé selon l'une des revendications précédentes,
caractérisé en ce qu'on assujettit chaque circuit semi-
conducteur de puissance (2) sur une couche conductrice (20) correspondante en intercalant, entre ce circuit (2) et cette couche (20), un film de soudage (24) puis, en opérant une fusion dudit film, ce film (24) et chaque élément de soudage
(16) étant réalisés dans le même matériau.
13. Procédé selon la revendication 12, caractérisé en ce qu'on réalise la fusion, d'une part dudit film de soudage (24) et, d'autre part, de chaque élément de soudage (16), en une
unique étape.
14. Composant électronique de puissance, comprenant un
substrat (68; 118; 168; 218), au moins une couche conduc-
trice (70; 120; 170; 220) supportée par ce substrat, et au moins un premier circuit semi-conducteur de puissance (52 102; 152, 152'; 202) disposé sur ladite couche conductrice et comportant des plots métalliques (64; 114; 164, 164'; 214) de connexion assujettis, par leur face opposée au substrat, à au moins un organe conducteur (76, 76', 76''; 126, 126'; 176, 176'; 226, 226'), ledit composant étant réalisé selon le procédé conforme à l'une quelconque des
revendications précédentes.
15. Composant selon la revendication 14, caractérisé en ce qu'il comporte au moins deux organes conducteurs (76, 76',
76''; 126, 126'; 176, 176'; 226, 226') isolés entre eux.
16. Composant selon la revendication 15, caractérisé en ce que ces deux organes conducteurs comprennent un émetteur (176) et une grille (176'), dont l'un (176) au moins est commun à plusieurs circuits semi-conducteurs (152, 152')
disposés sur ledit substrat (168).
17. Composant selon la revendication 14 ou 15, caracté-
risé en ce qu'il comporte en outre au moins un circuit semi-
conducteur supplémentaire (232), rapporté sur le ou chaque organe conducteur (226') à l'opposé dudit premier circuit
semi-conducteur (202).
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0008931A FR2811475B1 (fr) | 2000-07-07 | 2000-07-07 | Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu |
EP01401764A EP1170794A1 (fr) | 2000-07-07 | 2001-07-02 | Procédé de fabrication d'un composant électronique de puissance, et composant électronique de puissance ainsi obtenu |
JP2001204556A JP2002093977A (ja) | 2000-07-07 | 2001-07-05 | 電子パワー素子の製造方法、及びそれにより得られる電子パワー素子 |
CA002352513A CA2352513A1 (fr) | 2000-07-07 | 2001-07-06 | Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu |
US09/899,078 US6589859B2 (en) | 2000-07-07 | 2001-07-06 | Method of manufacturing an electronic power component, and an electronic power component obtained thereby |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0008931A FR2811475B1 (fr) | 2000-07-07 | 2000-07-07 | Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2811475A1 true FR2811475A1 (fr) | 2002-01-11 |
FR2811475B1 FR2811475B1 (fr) | 2002-08-23 |
Family
ID=8852273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0008931A Expired - Lifetime FR2811475B1 (fr) | 2000-07-07 | 2000-07-07 | Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu |
Country Status (5)
Country | Link |
---|---|
US (1) | US6589859B2 (fr) |
EP (1) | EP1170794A1 (fr) |
JP (1) | JP2002093977A (fr) |
CA (1) | CA2352513A1 (fr) |
FR (1) | FR2811475B1 (fr) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005086218A1 (fr) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | Procédé de fabrication de module semi-conducteur |
JP4136845B2 (ja) * | 2002-08-30 | 2008-08-20 | 富士電機ホールディングス株式会社 | 半導体モジュールの製造方法 |
US7614998B2 (en) * | 2003-02-24 | 2009-11-10 | Yossi Gross | Fully-implantable cardiac recovery system |
JP4491244B2 (ja) * | 2004-01-07 | 2010-06-30 | 三菱電機株式会社 | 電力半導体装置 |
EP1734570A4 (fr) * | 2004-03-02 | 2008-03-05 | Fuji Electric Holdings | Procédé d'emballage de composant électronique |
DE102004019443B3 (de) | 2004-04-19 | 2005-08-11 | Siemens Ag | Leistungsmodul |
JP4378239B2 (ja) * | 2004-07-29 | 2009-12-02 | 株式会社日立製作所 | 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。 |
JP4566678B2 (ja) * | 2004-10-04 | 2010-10-20 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
JP4478049B2 (ja) * | 2005-03-15 | 2010-06-09 | 三菱電機株式会社 | 半導体装置 |
US7915081B2 (en) | 2006-03-31 | 2011-03-29 | Intel Corporation | Flexible interconnect pattern on semiconductor package |
JP4564937B2 (ja) | 2006-04-27 | 2010-10-20 | 日立オートモティブシステムズ株式会社 | 電気回路装置及び電気回路モジュール並びに電力変換装置 |
GB2452594B (en) * | 2007-08-20 | 2012-04-25 | Champion Aerospace Inc | Switching assembly for an aircraft ignition system |
ES2769265T3 (es) * | 2008-01-25 | 2020-06-25 | Consejo Superior Investigacion | Conjunto de máscaras metálicas auto alineadas para depositar, de modo selectivo, capas finas sobre dispositivos y substratos microelectrónicos y método de empleo |
FR2959350B1 (fr) * | 2010-04-26 | 2012-08-31 | Commissariat Energie Atomique | Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique |
JP6509429B2 (ja) * | 2017-05-19 | 2019-05-08 | 新電元工業株式会社 | 電子モジュール |
US11276663B2 (en) | 2017-05-19 | 2022-03-15 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
JP7222998B2 (ja) * | 2018-07-04 | 2023-02-15 | 新電元工業株式会社 | 電子モジュール |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
US4811081A (en) * | 1987-03-23 | 1989-03-07 | Motorola, Inc. | Semiconductor die bonding with conductive adhesive |
US4967261A (en) * | 1987-07-30 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Tape carrier for assembling an IC chip on a substrate |
US4977441A (en) * | 1985-12-25 | 1990-12-11 | Hitachi, Ltd. | Semiconductor device and tape carrier |
US5277756A (en) * | 1990-07-02 | 1994-01-11 | Digital Equipment Corporation | Post fabrication processing of semiconductor chips |
EP0966038A2 (fr) * | 1998-06-15 | 1999-12-22 | Ford Motor Company | La liaison de dispositifs semiconducteurs de puissance |
FR2787920A1 (fr) * | 1998-12-28 | 2000-06-30 | Alstom | Procede d'assemblage d'une puce a un element de circuit par brasage |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5264285A (en) * | 1975-11-21 | 1977-05-27 | Hitachi Ltd | Production of compositemetal layer of integrated circuit device |
US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
US5016082A (en) * | 1988-09-16 | 1991-05-14 | Delco Electronics Corporation | Integrated circuit interconnect design |
JPH06104374A (ja) * | 1991-01-04 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 電子回路パッケージ並びにその導体の成形加工装置及び成形加工方法 |
JP3540864B2 (ja) * | 1995-04-27 | 2004-07-07 | 新日本製鐵株式会社 | 微細バンプの形成方法 |
JPH0936186A (ja) * | 1995-07-24 | 1997-02-07 | Hitachi Ltd | パワー半導体モジュール及びその実装方法 |
JP3387282B2 (ja) * | 1995-08-03 | 2003-03-17 | 日産自動車株式会社 | 半導体装置の構造及びその製造方法 |
JPH09129647A (ja) * | 1995-10-27 | 1997-05-16 | Toshiba Corp | 半導体素子 |
US6171888B1 (en) * | 1996-03-08 | 2001-01-09 | Lsi Logic Corp. | Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same |
US5994222A (en) * | 1996-06-24 | 1999-11-30 | Tessera, Inc | Method of making chip mountings and assemblies |
US5872403A (en) * | 1997-01-02 | 1999-02-16 | Lucent Technologies, Inc. | Package for a power semiconductor die and power supply employing the same |
JPH10223683A (ja) * | 1997-02-04 | 1998-08-21 | Hitachi Ltd | 半導体モジュール |
US6396127B1 (en) * | 1998-09-25 | 2002-05-28 | International Rectifier Corporation | Semiconductor package |
US6221750B1 (en) * | 1998-10-28 | 2001-04-24 | Tessera, Inc. | Fabrication of deformable leads of microelectronic elements |
US6319755B1 (en) * | 1999-12-01 | 2001-11-20 | Amkor Technology, Inc. | Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe |
DE202012103424U1 (de) * | 2011-12-09 | 2013-03-11 | Epiphanostics GmbH | Enossales Einzelzahnimplantat |
-
2000
- 2000-07-07 FR FR0008931A patent/FR2811475B1/fr not_active Expired - Lifetime
-
2001
- 2001-07-02 EP EP01401764A patent/EP1170794A1/fr not_active Ceased
- 2001-07-05 JP JP2001204556A patent/JP2002093977A/ja active Pending
- 2001-07-06 US US09/899,078 patent/US6589859B2/en not_active Expired - Lifetime
- 2001-07-06 CA CA002352513A patent/CA2352513A1/fr not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
US4977441A (en) * | 1985-12-25 | 1990-12-11 | Hitachi, Ltd. | Semiconductor device and tape carrier |
US4811081A (en) * | 1987-03-23 | 1989-03-07 | Motorola, Inc. | Semiconductor die bonding with conductive adhesive |
US4967261A (en) * | 1987-07-30 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Tape carrier for assembling an IC chip on a substrate |
US5277756A (en) * | 1990-07-02 | 1994-01-11 | Digital Equipment Corporation | Post fabrication processing of semiconductor chips |
EP0966038A2 (fr) * | 1998-06-15 | 1999-12-22 | Ford Motor Company | La liaison de dispositifs semiconducteurs de puissance |
FR2787920A1 (fr) * | 1998-12-28 | 2000-06-30 | Alstom | Procede d'assemblage d'une puce a un element de circuit par brasage |
Also Published As
Publication number | Publication date |
---|---|
US20020006685A1 (en) | 2002-01-17 |
JP2002093977A (ja) | 2002-03-29 |
US6589859B2 (en) | 2003-07-08 |
EP1170794A1 (fr) | 2002-01-09 |
CA2352513A1 (fr) | 2002-01-07 |
FR2811475B1 (fr) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2811475A1 (fr) | Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu | |
EP1005089B1 (fr) | Dispositif électronique de puissance | |
EP0030186B1 (fr) | Shunt de mesure à compensation de tension d'erreur induite | |
EP0221616B1 (fr) | Composant opto-électronique pour montage en surface et son procédé de fabrication | |
FR2700416A1 (fr) | Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. | |
EP1005083B1 (fr) | Composant électronique de puissance comportant des moyens de refroidissement | |
FR2641646A1 (fr) | Cellule solaire et son procede de fabrication | |
FR3018953A1 (fr) | Puce de circuit integre montee sur un interposeur | |
EP0217471B1 (fr) | Dispositif semi-conducteur de puissance pour montage en surface | |
FR2541824A1 (fr) | Dispositif de puissance a semi-conducteur constitue par une multiplicite d'elements semblables montes en parallele | |
FR2657196A1 (fr) | Monture intermediaire de dispositif laser a semi-conducteur. | |
EP0446125B1 (fr) | Composant semi-conducteur de puissance | |
EP0083265B1 (fr) | Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support | |
EP0734066B1 (fr) | Module électronique de puissance | |
EP0110768B1 (fr) | Condensateur multi-couches de puissance | |
FR2790905A1 (fr) | Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant | |
FR2786658A1 (fr) | Structure composite pour composant electronique de puissance procede de fabrication de cette structure et composant electronique de puissance pourvu d'une telle structure | |
WO2006122692A2 (fr) | Dispositif laser forme par un empilement de diodes laser | |
EP0863389A1 (fr) | Capteur thermoélectrique | |
FR2747866A1 (fr) | Ensemble electronique comprenant une unite electronique reliee a une bobine | |
CA2120581A1 (fr) | Dispositif a effet peltier, notamment pour la detection d'un risque de condensation sur une surface se trouvant au contact d'un volume d'air humide | |
FR2517471A1 (fr) | Montage en boitier presse de composants de puissance a structure d'electrodes ramifiee | |
FR2787920A1 (fr) | Procede d'assemblage d'une puce a un element de circuit par brasage | |
CA1315415C (fr) | Procede de montage d'un pave semi-conducteur sur un support de dissipation thermique et de connexion electrique | |
FR2673043A1 (fr) | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
CA | Change of address | ||
TP | Transmission of property |
Owner name: ALSTOM TRANSPORT TECHNOLOGIES SAS, FR Effective date: 20150818 |
|
PLFP | Fee payment |
Year of fee payment: 17 |
|
PLFP | Fee payment |
Year of fee payment: 18 |
|
CA | Change of address |
Effective date: 20180103 |
|
PLFP | Fee payment |
Year of fee payment: 19 |
|
PLFP | Fee payment |
Year of fee payment: 20 |