FR2805650A1 - Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels - Google Patents

Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels Download PDF

Info

Publication number
FR2805650A1
FR2805650A1 FR0002410A FR0002410A FR2805650A1 FR 2805650 A1 FR2805650 A1 FR 2805650A1 FR 0002410 A FR0002410 A FR 0002410A FR 0002410 A FR0002410 A FR 0002410A FR 2805650 A1 FR2805650 A1 FR 2805650A1
Authority
FR
France
Prior art keywords
operational amplifier
conductor
impedance
bus
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0002410A
Other languages
English (en)
Other versions
FR2805650B1 (fr
Inventor
Jean Marc Bayot
Hugues Lebrun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson-LCD
Original Assignee
Thomson-LCD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0002410A priority Critical patent/FR2805650B1/fr
Application filed by Thomson-LCD filed Critical Thomson-LCD
Priority to KR1020027011186A priority patent/KR100784747B1/ko
Priority to JP2001564141A priority patent/JP4789385B2/ja
Priority to EP01909889A priority patent/EP1257995B1/fr
Priority to PCT/FR2001/000539 priority patent/WO2001065532A1/fr
Priority to AU2001237487A priority patent/AU2001237487A1/en
Priority to DE60141888T priority patent/DE60141888D1/de
Priority to US10/204,313 priority patent/US6972747B2/en
Publication of FR2805650A1 publication Critical patent/FR2805650A1/fr
Application granted granted Critical
Publication of FR2805650B1 publication Critical patent/FR2805650B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Amplifiers (AREA)

Abstract

La présente invention concerne un procédé de compensation d'un circuit comportant au moins un premier conducteur (Ij) à un potentiel déterminé, au moins un second conducteur (ci) générant des perturbations sur le premier conducteur par couplage capacitif, un premier bus (CE) à une tension de référence couplé capacitivement au premier conducteur. Le procédé comporte les étapes suivantes : - mesure du courant circulant sur le premier bus (CE) lors de l'application d'une tension sur le second conducteur, - intégration d'un courant mesuré de manière à obtenir une tension de compensation à appliquer sur le premier conducteur. Applications aux écrans à cristaux liquides du type AM-LCD.

Description

La présente invention concerne un perfectionnement au procédé de compensation d'un circuit capacitif perturbé, plus particulièrement un procédé de compensation d'un circuit comportant au moins un premier conducteur à un potentiel déterminé, au moins un second conducteur générant, par coupage capacitif, des perturbations sur le premier conducteur, un premier bus à une tension de référence couplé capacitivement au second conducteur et un second bus de compensation des perturbations couplé capacitivement au premier conducteur.
présente invention concerne aussi l'application de ce procédé aux écrans visualisation matriciels, plus particulièrement aux écrans visualisation type matrice active. Elle concerne donc un dispositif compensation de potentiel pour écran de visualisation commandé par réseau d'électrodes disposé en lignes et en colonnes. Il s'agit plus particulièrement d'écrans à cristaux liquides à matrice active, mais d'autres écrans du même type peuvent aussi être utilisés tels que des écrans à diodes électroluminescentes ou LED ou des écrans à diodes électroluminescentes organiques ou OLED.
Pour faciliter la description, la présente invention sera décrite se référant à un écran de visualisation du type écran à cristaux liquides LCD à matrice active. Mais elle peut aussi s'appliquer à tout système capacitif perturbé qui nécessite une compensation, celle-ci étant réalisée sans rajouter de ligne de mesure spécifique.
Dans le cas d'un écran de visualisation du type écran à cristaux liquides à matrice active, celui-ci est constitué, de manière connue, d'un ensemble de lignes parallèles et d'un ensemble de colonnes parallèles disposées perpendiculairement les unes aux autres. Ce type d'écran peut fonctionner manière séquentielle, les lignes étant activées les unes après les autres tandis que les données sont affichées sur les colonnes ou vice- versa. Dans cas d'un fonctionnement séquentiel ligne par ligne, le circuit de commande des lignes impose un premier potentiel de sélection sur la ligne choisie, les autres lignes étant rapportées à un potentiel de référence. Pendant une partie de la durée correspondant à la commande- lignes, les circuits de commande-colonnes imposent sur toutes les colonnes un potentiel fonction des données à afficher. De ce fait, tous les circuits de commande-colonnes changent simultanément d'état. Ces changements simultanés d'état produisent donc un couplage capacitif entre lignes et colonnes d'autant plus important que la différence entre l'impédance de commande et l'impédance de charge est grande au profit de cette derniere. Or, couplage appelé couplage colonne-ligne-colonne ou CLC entraine des variations de contraste d'une colonne à l'autre de l'écran, si il n'est compensé.
Ainsi, différentes solutions ont été proposées pour compenser les couplages capacitifs existant entre les lignes et les colonnes d'un écran matriciel utilisant des dispositifs de commande-lignes ou colonnes, plus particulièrement ceux présentant une impédance de sortie haute ou moyenne. Un circuit de compensation de ce type est décrit par exemple dans demande de brevet français n 94 05987 déposée le 17 mai 1994 au THOMSON-LCD et publiée sous le n 2 720 185. Dans ce cas, on utilise une électrode supplémentaire couplée capacitivement par capacités à chacune des lignes de l'écran pour réaliser la compensation ainsi qu'une ligne supplémentaire couplée aussi capacitivement colonnes de l'écran qu'elle croise pour détecter le niveau de compensation à apporter. Dans ce cas, deux électrodes supplémentaires sont nécessaires pour réaliser la mesure du déséquilibre dû au couplage capacitif et la compensation de ce déséquilibre.
Pour remédier à cet inconvénient, on a proposé dans la demande brevet français n 97 06940 déposée le 5 juin 1997 et publiée sous le n 764 424 au nom de THOMSON-LCD, de n'utiliser qu'un seul bus ou électrode supplémentaire pour réaliser à la fois la mesure du déséquilibre et la compensation de ce déséquilibre. Dans ce cas, l'on utilise un circuit de compensation des déséquilibres dus couplage capacitif lignes/colonnes pendant les phases de commande, dont l'entrée et la sortie sont couplées audit bus supplémentaire. Comme représenté sur la figure 1, le circuit de compensation utilisé est constitué un amplificateur opérationnel 2 dont une entrée, à savoir l'entrée négative 3, est reliée par l'intermédiaire d'une impédance, à savoir la résistance R1 dans le mode de réalisation représenté, à une tension de référence Vréf. Cette entrée 3 est aussi reliée par l'intermédiaire d'une seconde impedance, à savoir la résistance R2, à la sortie 5 de l'amplificateur opérationnel. De plus, la seconde entrée, à savoir l'entrée positive 4, est reliée au point B de connexion au bus supplémentaire de compensation et elle est aussi connectée à travers une première capacité C2 à la sortie 5 de l'amplificateur opérationnel. D'autre part, le point B est connecté au bus de compensation à travers la capacité de compensation C1 dont la valeur est égale à la somme des capacités reliant le ou les bus supplémentaires à chaque ligne du réseau matriciel. Pour détecter les pertes Vpert avec le montage ci-dessus, lorsque les lignes sont perturbées capacitivement par les colonnes, la sortie 5 de l'amplificateur opérationnel 2 est modifiée de manière à ramener la tension ligne à une valeur égale à la tension de référence permettant donc de compenser le déséquilibre avec le même bus.
Le circuit ci-dessus est un compensateur à impédance négative. II convertit tout courant dans la capacité de compensation C1 en une variation de tension inverse dans cette même capacité. Ce type de circuit est très sensible aux courants de fuite dans les circuits de commande-lignes et aux courants issus des capacités du bus de compensation lors de l'application d'autres signaux de commande de l'écran. De ce fait, le circuit décrit ci- dessus entre en oscillations lorsque tension de compensation devient trop importante.
La présente invention a pour but de remédier aux inconvénients mentionnés ci-dessus en proposant nouveau procédé de compensation d'un circuit capacitivement perturbé ainsi qu'un nouveau circuit pour la mise en oeuvre du procédé.
Ainsi, la présente invention a pour objet un procédé de compensation d'un circuit comportant au moins un premier conducteur à un potentiel déterminé, au moins un second conducteur générant des perturbations sur le premier conducteur par couplage capacitif, un premier bus à une tension de référence couplé capacitivement au second conducteur et un second bus de compensation des perturbations couplé capacitivement audit premier conducteur, ledit procédé étant caractérisé par les étapes suivantes - mesure du courant circulant sur le premier lors de l'application d'une tension sur le second conducteur, - intégration du courant mesuré de manière à obtenir tension de compensation à appliquer sur le premier conducteur.
Selon un mode de réalisation préférentiel, la mesure du courant est réalisée une première impédance en série avec le premier bus et l'intégration courant est réalisée par un circuit intégrateur monté en parallèle sur première impédance. De préférence, le circuit intégrateur est constitué un amplificateur opérationnel et un circuit de contre-réaction constitué une capacité montée entre la borne de sortie et une des bornes d'entrée de l'amplificateur opérationnel. Selon une variante, le circuit de contre-réaction peut être constitué par une capacité et une impédance parallèle, ce qui limite le gain de l'intégrateur aux hautes fréquences.
Selon une autre caractéristique, une seconde impédance est montée en serie entre ladite borne d'entrée de l'amplificateur opérationnel et une borne la première impédance, cette seconde impédance pouvant être variable. Une troisième impédance peut être connectée entre l'autre borne de première impédance et la seconde borne d'entrée de l'amplificateur opérationnel. Cette troisième impédance peut aussi être variable.
La présente invention concerne aussi un écran de visualisation comportant un réseau d'électrodes disposé matriciellement en lignes (j variant de 1 à m) et en colonnes Ci (i variant de 1 à m), une capacité couplage étant associée à chaque croisement lignes I colonnes, un plan conducteur à une tension de référence formant des éléments capacitifs avec l'ensemble colonnes, de circuits de commande-lignes et colonnes et moins un conducteur de compensation croisant l'ensemble des lignes, le plan conducteur et le bus conducteur étant connectés à un circuit de compensation des perturbations dues au couplage capacitif lignes I colonnes mettant oeuvre le procédé ci-dessus.
De préférence, l'écran de visualisation est un écran à cristaux liquides à matrice active, un écran à diodes électroluminescentes à matrice active, un écran à diodes électroluminescentes organiques à matrice active ou tout écran visualisation de type semblable. De plus, le plan conducteur à une tension référence est constitué par un plan de masse ou la contre-électrode.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description d'un mode de réalisation préférentiel, cette description étant faite avec référence aux dessins ci- annexés dans lesquels la figure 1 déjà décrite représente un circuit de compensation selon l'art antérieur, la figure 2 représente schématiquement un écran de visualisation à cristaux liquides du type matrice active auquel peut s'appliquer la presente invention, la figure 3 représente un circuit de compensation conforme à la présente invention, figure 4 représente une variante du circuit compensation conforme à présente invention, et figure 5 représente des mesures de tension bornes de la résistance mesure et sur le bus de compensation effectuées sur un écran XGA.
On décrira avec référence à la figure 2, un écran de visualisation à réseau matriciel, plus particulièrement un écran à cristaux liquides muni d'un bus compensation permettant la mise en oeuvre de la présente invention. écran de visualisation est constitué par un réseau matriciel de lignes Ij (j variant de 1 à m) et de colonnes ci (i variant de 1 à n) disposé perpendiculairement. Au croisement de chaque ligne et de chaque colonne est prévu transistor de commande T, en général un transistor en couches minces ou qui commande un pixel symbolisé par une capacité C. Dans le cas ecran à cristaux liquides, une des électrodes de la capacité C est constituee l'électrode de pixel tandis que l'autre électrode est constituée par une contre-électrode CE commune à tous les pixels. De manière connue, lignes sont connectées à des circuits de commande-lignes non représentes tandis que les colonnes sont connectées à des circuits de commande-colonnes non représentés. Comme expliqué dans l'introduction, lorsque les sorties des circuits de commande-lignes ne sont pas à basse impédance, il existe des couplages capacitifs non-négligeables représentés par les capacités Cij entre les lignes et les colonnes. Aussi pour remédier à cet inconvénient et comme représenté sur la figure 2, on prévoit au moins un bus supplementaire ou bus de compensation e. Ce bus compensation e est réalise parallèlement aux colonnes ci et est couplé capacitivement par des capacités référencées Ccomp à chacune des lignes Ij de l'écran.
Dans le circuit décrit ci-dessus, la contre-électrode qui constitue l'électrode de référence pour la capacité à cristal liquide peut être considérée comme référence de tension pour l'écran de visualisation. Or, chaque colonne a capacité non-nulle avec la contre-électrode et la colonne charge ou décharge cette capacité à chaque commutation. Conformément à la présente invention, la variation de tension des colonnes peut donc être déduite de la mesure du courant dans le plan de référence tension, à savoir dans la contre-électrode. En effet, la commutation tension au niveau des colonnes génère des appels de courant dans la contre-électrode et l'intégrale du courant mesuré dans la contre-électrode est proportionnelle à la variation de tension de la colonne lors de la commutation. Cette valeur peut donc être utilisée pour compenser les perturbations dues couplage lignes/colonnes ou perturbations CLC.
On décrira maintenant, avec référence à la figure un premier circuit permettant de réaliser la compensation conformément a la présente invention. Ce circuit comporte essentiellement un moyen de mesure du courant circulant sur la contre-électrode lors de l'application d'une tension sur les colonnes d'un écran LCD et un moyen permettant d'intégrer le courant mesuré de manière à obtenir une tension de compensation à appliquer sur les lignes par l'intermédiaire du bus de compensation. Le moyen de mesure du courant est constitué par une impédance, à savoir la résistance montée en série avec la contre-électrode de l'écran à cristaux liquides à matrice active. Cette résistance Rm est connectée, au niveau de la borne A, circuit de commande du signal de contre-électrode qui permet d'appliquer tension de référence sur la contre-électrode. Le circuit d'intégration est constitué de manière connue par un amplificateur opérationnel dont la sortie est connectée par l'intermédiaire d'une capacité Cint une des entrées, à savoir l'entrée - de l'amplificateur IC1. D'autre part, une résistance Rint est montée en série avec l'entrée - de l'amplificateur opérationnel ICI. La résistance Rm de mesure du courant circulant dans la contre-électrode est montée entre la borne + de l'amplificateur ICI et la borne de la résistance Rint qui n'est pas connectée à l'entrée - de l'amplificateur IC1. La résistance Rm est donc montée en série entre le circuit de commande du signal de contre-électrode et la contre- électrode l'écran à cristaux liquides. Avec le circuit décrit ci-dessus, la différence potentiel aux bornes de la résistance Rm est proportionnelle au courant qui passe dans la contre-électrode. Ce courant intégré par l'amplificateur opérationnel IC1 et la capacité Cint et donne sortie une tension Vcomp qui est proportionnelle à la tension de compensation. Cette tension Vcomp est appliquée sur les lignes de l'écran par l'intermédiaire des capacites de compensation Ccomp. De préférence, pour obtenir une tension de compensation adéquate, la résistance Rint est une résistance variable permettant de régler le gain de l'intégrateur. Selon variante de réalisation, la contre-électrode peut être remplacée par plan de masse. Dans cas, l'invention fonctionne de façon absolument identique lorsque le courant est mesuré sur ledit plan de masse qui sert alors référence pour les capacités de stockage de tous les pixels si les colonnes une capacité non nulles avec le plan de masse.
Sur la figure 4, on a représenté une variante réalisation du circuit. Dans ce cas, le circuit de contre-réaction monté entre la sortie et l'entrée - de l'amplificateur opérationnel est constitué par filtre formé de la capacite Cint et d'une résistance R montée en parallèle. Cette structure limite gain de l'intégrateur aux hautes fréquences. De plus, une résistance R' variable ou non est montée entre la borne + de l'amplificateur opérationnel et la borne A. Les autres éléments sont identiques.
Le circuit décrit ci-dessus n'oscille pas comme representé par les courbes de la figure 5 dans laquelle la courbe I représente mesure de tension aux bornes de la résistance Rm et la courbe 0 représente la tension sur le bus de compensation en fonction du temps. Les mesures ont été faites sur un écran XGA présentant un taux de démultiplexage de 5, sur lequel au début de chaque ligne, la tension colonne est préchargée à une tension de référence, ce qui explique le pic observé sur les courbes.
La présente invention s'applique non seulement à des écrans de visualisation du type à dispositifs de commande intégres, comportant notamment des circuits de commande-lignes haute-impédance, mais elle peut aussi s'appliquer à des écrans de visualisation à circuits commande externes. Dans ce cas, la mesure du courant est effectuée tension de blocage des lignes en entrée des circuits de commande externes. La sortie de l'amplificateur opérationnel monté en intégrateur est reliée au bus de compensation "e" de la figure 2.
II est évident pour l'homme de l'art que la présente invention peut s'appliquer à tous types d'écran de visualisation à matrice active, non seulement les écrans à cristaux liquides à matrice active du type décrit ci- dessus mais aussi les écrans LED (Light Emitting Diode) à matrice active, les écrans OLED (Organic Light Emitting Diode) à matrice active, quelque soit la technologie utilisée pour la réalisation des transistors, à savoir le silicium amorphe, le silicium polycristallin basse-température, le silicium polycristallin haute-température ou le silicium cristallin.

Claims (1)

  1. <B><U>REVENDICATIONS</U></B> . Procédé de compensation d'un circuit comportant moins un premier conducteur (1j) à un potentiel déterminé, au moins second conducteur (ci) générant des perturbations sur le premier conducteur par couplage capacitif, un premier bus (CE) à une tension de référence couplé capacitivement au second conducteur et un second bus (e) de compensation des perturbations couplé capacitivement audit premier conducteur, caractérisé par les étapes suivantes mesure du courant circulant sur le premier bus (CE) lors de l'application d'une tension sur le second conducteur - intégration du courant mesuré de manière à obtenir une tension de compensation à appliquer sur premier conducteur. Procédé selon la revendication 1, caractérisé en que la mesure courant est réalisée par une première impédance (Rm) série avec le premier bus. 3. Procédé selon les revendications 1 et 2, caractérisé en ce que l'intégration du courant est réalisée par un circuit intégrateur (ICI, Cint, R) monté en parallèle sur la première impédance (Rm). 4. Procédé selon la revendication 3, caractérisé en ce que le circuit intégrateur est constitué par un amplificateur opérationnel (ICI) et une capacité (Cint) montée entre la borne de sortie et une des bornes d'entrée de l'amplificateur opérationnel. 5. Procédé selon la revendication 3, caractérisé en ce que le circuit intégrateur est constitué par un amplificateur opérationnel (ICI) et un filtre formé d'une capacité (Cint) et d'une résistance ( R ) en parallèle, monté entre borne de sortie et une des bornes d'entrée de l'amplificateur opérationnel (1C1) 6. Procédé selon les revendications 4 et 5, caractérisé en ce qu' seconde impédance (R int) est montée en série entre ladite borne d'entrée de l'amplificateur opérationnel et une borne de la première impédance. 7. Procédé selon les revendications 4 à 6, caractérisé en ce qu'une troisième impédance (R') est montée en série entre l'autre borne d'entrée de l'amplificateur opérationnel et l'autre borne de la première impédance (Rm). 8. Ecran de visualisation comportant un réseau d'électrodes disposées matriciellement en lignes Ij (j variant de 1 à m) et en colonnes ci variant de 1 à n), une capacité de couplage étant associée à chaque croisement ligne I colonne, un plan conducteur à une tension de référence formant des éléments capacitifs avec l'ensemble des colonnes, un circuit commande-lignes et un circuit de commande-colonnes et au moins un bus conducteur de compensation croisant l'ensemble des lignes, caractérisé en ce que le plan conducteur et le bus conducteur sont connectés à un circuit de compensation des perturbations dues aux couplages capacitifs ligne colonne mettant en oeuvre le procédé selon l'une quelconque revendications 1 à 7. 9. Ecran de visualisation selon la revendication 7, caractérisé ce qu'il est constitué par un écran à cristaux liquides à matrice active, écran à diodes électroluminescentes à matrice active, un écran à diodes électroluminescentes organiques à matrice active. Ecran de visualisation selon les revendications 8 et caractérisé ce que le plan conducteur à une tension de référence constitué par plan de masse ou une contre-électrode.
FR0002410A 2000-02-25 2000-02-25 Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels Expired - Fee Related FR2805650B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0002410A FR2805650B1 (fr) 2000-02-25 2000-02-25 Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
JP2001564141A JP4789385B2 (ja) 2000-02-25 2001-02-23 外乱を受けた容量性回路に対する補償方法とマトリクス型ディスプレイ画面への適用
EP01909889A EP1257995B1 (fr) 2000-02-25 2001-02-23 Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
PCT/FR2001/000539 WO2001065532A1 (fr) 2000-02-25 2001-02-23 Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
KR1020027011186A KR100784747B1 (ko) 2000-02-25 2001-02-23 교란된 용량성 회로를 보상하는 방법 및 매트릭스디스플레이 장치에의 적용
AU2001237487A AU2001237487A1 (en) 2000-02-25 2001-02-23 Method for compensating a perturbed capacitive circuit and application to matrixdisplay device
DE60141888T DE60141888D1 (de) 2000-02-25 2001-02-23 Verfahren zur kompensation eines kapazitiv gestörten schaltkreises und anwendung bei matrixbildschirmen
US10/204,313 US6972747B2 (en) 2000-02-25 2001-02-23 Method for compensating a perturbed capacitive circuit and application to matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0002410A FR2805650B1 (fr) 2000-02-25 2000-02-25 Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels

Publications (2)

Publication Number Publication Date
FR2805650A1 true FR2805650A1 (fr) 2001-08-31
FR2805650B1 FR2805650B1 (fr) 2005-08-05

Family

ID=8847418

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0002410A Expired - Fee Related FR2805650B1 (fr) 2000-02-25 2000-02-25 Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels

Country Status (8)

Country Link
US (1) US6972747B2 (fr)
EP (1) EP1257995B1 (fr)
JP (1) JP4789385B2 (fr)
KR (1) KR100784747B1 (fr)
AU (1) AU2001237487A1 (fr)
DE (1) DE60141888D1 (fr)
FR (1) FR2805650B1 (fr)
WO (1) WO2001065532A1 (fr)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091078A (ko) * 2000-03-13 2001-10-23 윤종용 평판 디스플레이 구동 장치
FR2873227B1 (fr) * 2004-07-13 2006-09-15 Thales Sa Afficheur matriciel
FR2889763B1 (fr) * 2005-08-12 2007-09-21 Thales Sa Afficheur matriciel a affichage sequentiel des couleurs et procede d'adressage
US20080013228A1 (en) * 2006-07-14 2008-01-17 Conero Ronald S Reversible Optical Shutter Driver
WO2008033870A2 (fr) 2006-09-11 2008-03-20 Lumexis Corporation Système de distribution par fibres de type fibre jusqu'au siège
FR2913818B1 (fr) * 2007-03-16 2009-04-17 Thales Sa Matrice active d'un ecran electroluminescent organique
FR2934919B1 (fr) * 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
GB2462646B (en) * 2008-08-15 2011-05-11 Cambridge Display Tech Ltd Active matrix displays
ES2715850T3 (es) 2009-08-06 2019-06-06 Global Eagle Entertainment Inc Sistema de entretenimiento en vuelo de interconexión en red en serie de fibra hasta el asiento
WO2011020071A1 (fr) 2009-08-14 2011-02-17 Lumexis Corp. Dispositif de connexion d'unité d'affichage vidéo pour un système fibre à l'écran de divertissement à bord
US8416698B2 (en) 2009-08-20 2013-04-09 Lumexis Corporation Serial networking fiber optic inflight entertainment system network configuration
CN102881269B (zh) * 2012-09-19 2015-04-15 深圳市华星光电技术有限公司 降低ic误动作的驱动电路及液晶显示面板
TWI522718B (zh) 2014-07-31 2016-02-21 友達光電股份有限公司 畫素陣列
US10170072B2 (en) * 2015-09-21 2019-01-01 Apple Inc. Gate line layout configuration
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR102666831B1 (ko) 2016-04-15 2024-05-21 삼성디스플레이 주식회사 표시 장치
US10354578B2 (en) * 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
US10580845B2 (en) 2016-11-29 2020-03-03 Samsung Display Co., Ltd. Display device having differently sized regions capable of uniform luminance
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR20220094876A (ko) * 2020-12-29 2022-07-06 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542896A1 (fr) * 1983-03-16 1984-09-21 Sintra Alcatel Sa Dispositif de compensation de potentiel pour ecran de visualisation a commande matricielle
US5841410A (en) * 1992-10-20 1998-11-24 Fujitsu Limited Active matrix liquid crystal display and method of driving the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2693005B1 (fr) 1992-06-26 1995-03-31 Thomson Lcd Disposition d'encapsulation et de passivation de circuit pour écrans plats.
JPH06175618A (ja) * 1992-12-04 1994-06-24 Asahi Glass Co Ltd 液晶表示装置及びその駆動方法
JPH07129128A (ja) * 1993-11-05 1995-05-19 Toshiba Corp 液晶表示装置
FR2720185B1 (fr) 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US5726678A (en) * 1995-03-06 1998-03-10 Thomson Consumer Electronics, S.A. Signal disturbance reduction arrangement for a liquid crystal display
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
JP3351660B2 (ja) * 1995-07-05 2002-12-03 株式会社日立製作所 液晶表示装置
FR2743658B1 (fr) 1996-01-11 1998-02-13 Thomson Lcd Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
FR2743662B1 (fr) 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
FR2754377B1 (fr) * 1996-10-07 1998-11-06 Thomson Lcd Ecran de visualisation a matrice active
FR2764424B1 (fr) 1997-06-05 1999-07-09 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
US6359967B1 (en) * 1998-11-25 2002-03-19 General Electric Company Method and apparatus for scan charge compensation in a digital detector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542896A1 (fr) * 1983-03-16 1984-09-21 Sintra Alcatel Sa Dispositif de compensation de potentiel pour ecran de visualisation a commande matricielle
US5841410A (en) * 1992-10-20 1998-11-24 Fujitsu Limited Active matrix liquid crystal display and method of driving the same

Also Published As

Publication number Publication date
FR2805650B1 (fr) 2005-08-05
JP4789385B2 (ja) 2011-10-12
JP2003528341A (ja) 2003-09-24
EP1257995B1 (fr) 2010-04-21
WO2001065532A1 (fr) 2001-09-07
US20030030630A1 (en) 2003-02-13
EP1257995A1 (fr) 2002-11-20
US6972747B2 (en) 2005-12-06
DE60141888D1 (de) 2010-06-02
KR100784747B1 (ko) 2007-12-13
KR20030011072A (ko) 2003-02-06
AU2001237487A1 (en) 2001-09-12

Similar Documents

Publication Publication Date Title
FR2805650A1 (fr) Procede de compensation d&#39;un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
EP0815562B1 (fr) Perfectionnement aux registres a decalage utilisant des transistors &#34;mis&#34; de meme polarite
EP0237365B1 (fr) Dispositif photosensible
EP0030173A1 (fr) Filtre à capacités commutées à transfert de charges
WO1997025706A1 (fr) Procede d&#39;adressage d&#39;un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
FR2783342A1 (fr) Appareil et procede d&#39;elimination d&#39;image residuelle pour un dispositif d&#39;affichage a cristal liquide
FR2720185A1 (fr) Registre à décalage utilisant des transistors M.I.S. de même polarité.
FR2704321A1 (fr) Appareil et procédé de détection d&#39;erreur pour un affichage électro-optique.
EP0883102B1 (fr) Procédé de compensation d&#39;un circuit capacitif perturbé et application aux écrans de visualisation matriciels.
EP0478457B1 (fr) Détecteur d&#39;images à l&#39;état solide intégrant un filtre de bruit
EP0346211A1 (fr) Touche perfectionnée exploitant les propriétés d&#39;un cristal liquide
FR2669759A1 (fr) Ecran plat a matrice active.
FR2584822A1 (fr) Dispositif de mesure du rapport de deux capacites de faibles valeurs
FR2591409A1 (fr) Camera thermique a balayage parallele
FR2832537A1 (fr) Procede et dispositif de commande en tension d&#39;une source d&#39;electrons a structure matricielle, avec regulation de la charge emise
EP0076195B1 (fr) Dispositif de lecture en courant d&#39;une quantité de charges électriques, et filtre à transfert de charges muni d&#39;un tel dispositif
FR2705183A1 (fr) Structure améliorée d&#39;adressage à diodes pour adressage d&#39;un réseau de transducteurs.
EP0019506B1 (fr) Dispositif à transfert de charges de soustraction et de génération de quantités de charges
FR3100886A1 (fr) Capteur infrarouge et procede de commande associe
EP0028961A1 (fr) Filtre à transfert de charges et filtre à capacités commutées comportant un multiplicateur de tension à capacités commutées
EP0699359B1 (fr) Circuit electronique, notamment resistance reglable, resistance negative, ou filtre ou analogue, commandes par un courant de polarisation
FR3102885A1 (fr) Capteur photosensible à capteurs élémentaires raboutés
EP0604282A1 (fr) Détecteur d&#39;image thermique muni de moyens d&#39;élemination du motif de bruit fixe
FR2573899A1 (fr) Circuit electronique forme de transistors en couches minces pour commander un dispositif matriciel
EP0275740B1 (fr) Circuit de lecture d&#39;un dispositif photosensible à transfert de ligne, dispositif photosensible à transfert de ligne comportant un tel circuit, et procédé de lecture d&#39;un tel dispositif

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse

Effective date: 20121031