FR2573899A1 - Circuit electronique forme de transistors en couches minces pour commander un dispositif matriciel - Google Patents
Circuit electronique forme de transistors en couches minces pour commander un dispositif matriciel Download PDFInfo
- Publication number
- FR2573899A1 FR2573899A1 FR8418110A FR8418110A FR2573899A1 FR 2573899 A1 FR2573899 A1 FR 2573899A1 FR 8418110 A FR8418110 A FR 8418110A FR 8418110 A FR8418110 A FR 8418110A FR 2573899 A1 FR2573899 A1 FR 2573899A1
- Authority
- FR
- France
- Prior art keywords
- transistors
- register
- matrix
- group
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 46
- 239000010409 thin film Substances 0.000 title claims description 23
- 101001010600 Homo sapiens Interleukin-12 subunit alpha Proteins 0.000 claims 1
- 101000852992 Homo sapiens Interleukin-12 subunit beta Proteins 0.000 claims 1
- 102100030698 Interleukin-12 subunit alpha Human genes 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 210000001525 retina Anatomy 0.000 description 4
- 241000158147 Sator Species 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000000720 eyelash Anatomy 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Abstract
CE CIRCUIT COMPORTANT NN SORTIES POUR COMMANDER NN LIGNES D'UN DISPOSITIF MATRICIEL SE CARACTERISE EN CE QU'IL COMPREND UN CIRCUIT DE MULTIPLEXAGE 16, FORME DE N GROUPES G,... G DE N TRANSISTORS T,... T SUCCESSIFS EN COUCHES MINCES, UN PREMIER REGISTRE A DECALAGE 18 A N SORTIES P,... P ET UN SECOND REGISTRE A DECALAGE 20 A N SORTIES S,... S, LES GRILLES DES N TRANSISTORS T,... T D'UN MEME GROUPE G ETANT CONNECTEES A UNE MEME SORTIE P DU PREMIER REGISTRE, A CHAQUE GROUPE G CORRESPONDANT UNE SORTIE DIFFERENTE P DUDIT PREMIER REGISTRE 18, LA SOURCE DE CHAQUE TRANSISTOR ETANT CONNECTEE A UNE LIGNE L OU A UNE COLONNE 4 DIFFERENTE, LE DRAIN DU I TRANSISTOR T DE CHAQUE GROUPE G ETANT CONNECTE A LA I SORTIE DU DEUXIEME REGISTRE 20, I ETANT UN NOMBRE ENTIER TEL QUE 1IN.
Description
Circuit électronique formé de transistors en couches minces pour commander
un dispositif matriciel La présente invention a pour objet un circuit électronique formé de transistors en couches minces servant à commander un dispositif matriciel.
De façon plus précise, l'invention se rappor-
te à un circuit électronique du type registre à décala-
ge servant à commander séquentiellement les lignes ou
les colonnes d'un dispositif matriciel et en particu-
lier les lignes ou les colonnes d'un dispositif d'affi-
chage à cristaux liquides (écran plat à matrice active, écran pour tableau de bord,...), des rétines vidéo
photosensibles notamment à transistors en couches min-
ces, des senseurs optiques ou des têtes de restitution
pour système de télécopies, des capteurs, etc...
Dans le type d'écran à matrice active, une mémoire électronique formée de points mémoire répartis sur toute la surface de l'écran, stocke le signal vidéo pendant toute la durée de l'image. Un transducteur électrooptique, notamment à cristal liquide, est en contact avec chaque point mémoire et est excité pendant toute la durée de l'image. Chaque point mémoire est situé au croisement d'une ligne et d'une colonne de
connexion et il est constitué d'un transistor en cou-
ches minces réalisé sur un support isolant et d'un con-
densateur dont les armatures sont constituées, dans le cas o le transducteur est un cristal liquide, par les électrodes de la cellule à cristal liquide elle-même, le support isolant constituant l'une des deux parois de
ladite cellule.
Les circuits électroniques du type registre à décalage envisagés pour commander une telle matrice active ont été étudiés selon la technologie TCM, mais
leurs complexités rendaient la réalisation pratique-
ment irréalisabLe à grande écheLle.
En effet, réaliser un registre à décalage
avec des transistors en couches minces est très diffi-
cile surtout Lorsqu'il doit comporter un très grand nombre d'étages (300 à 500 et même plus, selon le nom- bre de lignes ou de coLonnes de l'écran plat?; aucun défaut n'est toléré, sous peine de non fonctionnement
de L'écran.
Chaque étage du registre à décalage comporte
généralement deux inverseurs élémentaires et un conden-
sateur servant à mémoriser L'information vidéo. De
plus, chaque inverseur est formé d'au moins deux tran-
sistors en couches minces, disposés en cascade.
Etant donné que les transistors en couches minces de la matrice active sont généralement réalisés avec du silicium amorphe, ceux-ci présentent une faible transconductance et une forte capacité d'entrée, ce qui
conduit à l'obtention d'une fréquence limite de fonc-
tionnement des inverseurs relativement basse et la plupart du temps inférieure à la fréquence de balayage des lignes d'un écran plat de forte complexité (300 à
500 lignes).
Par ailleurs, le fonctionnement d'un tel registre à décalage est très dépendant de l'homogénéité des caractéristiques des transistors en couches minces
d'o un rendement estimé relativement faible.
Il a été aussi envisagé de réaliser des re-
gistres à décalage du type à transfert de charge, tels
que les Bucket-Brigade-Device (BBD) ou les Coupled-
Charge-Device (CCD) en terminologie anglo-saxonne, moins gourmands en nombre de TCM, mais la densité de
défauts dans le silicium amorphe a conduit à une inef-
ficacité du transfert des charges.
C'est pourquoi, dans les écrans plats à ma-
trice active actuels, les circuits de commande périphé-
riques de ces écrans ne sont pas intégrés auxdits
écrans, la commande de ces écrans étant totalement as-
surée par des circuits intégrés standards externes à l'écran. Malheureusement, dans un tel système, il faut disposer un grand nombre de bottiers sur un circuit
imprimé connecté à l'écran plat, ce qui pose des pro-
blèmes de connexions complexes et délicats, ou bien reporter les circuits intégrés correspondants ou puces
sur le support en verre lui-même, ce qui conduit à réa-
liser de multiples soudures.
Dans ces écrans plats à commande externe, le prix de revient de ces écrans est important en- raison
du coût des circuits de commande et du-nombre de conne-
xions à réaliser entre les écrans plats et les circuits correspondants, ou du nombre de soudures à réaliser sur le support de verre. On admet en général que l'ensemble des circuits intégrés périphériques, c'est-à-dire l'ensemble des circuits de commande des lignes et des
circuits de commande des colonnes de l'écran plat re-
présente la moitié et même plus du prix de revient
total dudit écran.
La présente invention a justement pour objet un circuit électronique formé de transistors en couches minces servant à commander des dispositifs matriciels
et notamment des écrans plats à matrice active permet-
tant de remédier aux différents inconvénients cités ci-
dessus. Elle permet en particulier de simplifier la connexion des circuits intégrés périphériques avec La
matrice active tout en minimisant le coût de ces cir-
cuits et donc le prix global des écrans plats par dimi-
nution du nombre de ces circuits périphériques.
En effet, l'invention a pour objet un circuit électronique, servant à commander les lignes ou les colonnes d'un dispositif matriciel, utilisant d'une
part des circuits intégrés standards externes au dispo-
sitif pour assurer la fonction registre à décalage et d'autre part, des transistors en couches minces pour
assurer la fonction de multiplexage.
De façon plus précise, l'invention a pour objet un circuit électronique de commande à Nxn sorties
servant à commander Nxn lignes ou colonnes d'un dispo-
sitif matriciel, et notamment d'un dispositif d'affi-
chage matriciel, caractérisé en ce qu'il comprend un
circuit de multiplexage, formé de N groupes de n tran-
sistors successifs en couches minces, un premier regis-
tre à décalage à N sorties et un second registre à décalage à n sorties, les grilles des n transistors d'un même groupe étant connectées à une même sortie du premier registre, à chaque groupe correspondant une sortie différente dudit premier registre, la source de chaque transistor étant connectée à une ligne ou à une colonne différente, Le drain du ième transistor de
chaque groupe étant connecté à la ième sortie du deu-
xième registre, i étant un nombre entier tel que
1 i Cn.
Ces circuits électroniques de commande ne comprennent que deux circuits intégrés externes, qui
sont les deux registres à décalage, permettant d'ati-
menter, par l'intermédiaire du circuit de multiplexage, Nxn lignes ou colonnes d'un dispositif matriciel et notamment d'un écran plat à matrice active. Ceci permet donc de diminuer le nombre de connexions à réaliser entre les circuits externes et l'écran plat ainsi que
de diminuer le prix de revient de ces écrans plats.
Lorsque le circuit électronique de l'inven-
tion sert à commander les Nxn lignes ou les Nxn colon-
nes d'un dispositif matriciel comportant des transis-
tors en couches minces réalisés sur un même support isolant, les transistors en couches minces du circuit de multiplexage du circuit de commande de l'invention peuvent avantageusement être réalisés sur ledit support
et simultanément aux transistors du dispositif matri-
ciel. D'autres caractéristiques et avantages de
l'invention ressortiront mieux de la description qui va
suivre, donnée à titre illustratif et nullement limitar
tif. Pour plus de clarté, cette description se réfère à
la commande des lignes d'un écran plat à matrice acti-
ve, mais bien entendu, l'invention est d'application
beaucoup plus générale, comme indiqué plus haut.
La description se réfère aux figures anne-
xées, dans lesquelles: - la figure 1 représente schématiquement un
circuit électronique, conformément à l'invention, ser-
vant à commander les lignes d'un écran plat à matrice active, et
- la figure 2 représente les différents si-
gnaux d'entrée et de sortie du circuit de commande de
la figure 1.
Sur la figure 1, on a représenté un circuit électronique de commande conformément à l'invention permettant de commander Nxn lignes d'un écran plat à matrice active, portant la référence générale 2. Cette matrice active 2 est formée, de façon classique, de
plusieurs colonnes conductrices 4 et de Nxn lignes con-
ductrices notées Lj, j étant un nombre entier allant de 1 à Nxn. A chaque croisement d'une colonne 4 et d'une ligne L. est situé un point mémoire 8 de la matrice ] active 2, formé d'un transistor en couches minces 10 et
d'un condensateur 12, connectés en série.
Cette matrice active 2 comprend de plus Nxn
condensateurs 14, l'une des armatures de chaque conden-
sateur étant reliée à la masse, l'autre à l'une des
lignes conductrices L. de la matrice 2.
] Selon l'invention, le circuit de commande des
Nxn lignes conductrices L. de la matrice 2 est consti-
tué, d'une part d'un circuit de multiplexage, de réfé-
rence générale 16, constitué de N groupes G1,..., GN transistors en couches minces, chaque groupe Gi compor- tant n transistors successifs T1,
.Tn, et d'autre part..DTD: d'un premier registre à décalage 18, comportant N sor-
ties, et d'un second registre à décalage 20 comportant
n sorties.
Le circuit de multiplexage 16 comporte un transistor en couches minces par ligne conductrice L., J soit au total Nxn TCM; par exemple pour un écran plat
de 320 lignes, on pourra prendre N=40 et n=8.
Un tel circuit de commande permet de diminuer considérablement le nombre de connexions à réaliser entre le circuit de commande et la matrice active, ces connexions étant ramenées à N+n connexions au lieu de Nxn connexions pour les dispositifs matriciels de l'art antérieur. Selon l'invention, chaque ligne conductrice L. de la matrice active 2 est alimentée par la source J d'un unique transistor en couches minces; par exemple la source du premier transistor T1 du groupe G1 est connectée à la ligne L1, la source du second transistor T2 du groupe G1 est connectée à la ligne L2 et ainsi de suite et la source du dernier transistor T du groupe n
GN à la ligne LNn.
Les grilles des N transistors consécutifs T1,...Tn d'un même groupe Gi sont connectées à une même sortie P. du premier registre à décalage 18, à chaque groupe correspondant une sortie différente Pi dudit
premier registre. Autrement dit, les grilles des tran-
sistors T1,...Tn du groupe G1 de transistors sont toutes reliées à la sortie P1 du premier registre 18, et les grilles des transistors T1,...Tn du groupe GN de transistors sont toutes reliées à La sortie PN dudit
premier registre 18.
Pour les drains des Nxn transistors en cou-
ches minces, ils sont alimentés de façon que le drain du ième transistor T. de chaque groupe G. soit connecté *1 à la ième sortie S. du second registre 20, i étant un *1
nombre entier tel que 1 <i <n. Autrement dit, les pre-
miers transistors notés T1 de chaque groupe de transis-
tors Gl,...GN sont tous connectés à la première sortie
S1 du second registre à décalage 20, les seconds tran-
sistors Tz des groupes de transistors Gl,...GN sont tous connectés à la sortie S2 du second registre ,... et les derniers transistors Tn des groupes
G1,...GN de transistors sont tous connectés à La der-
nière sortie S n du second registre 20.
Sur la figure 2, on a représenté Les diffé-
rents signaux d'entrée et de sortie du circuit de com-
mande de la figure 1. Le signal R(n) correspond au si-
gnal de sortie du registre à décalage 20, le signal
R(N) correspond au signal de sortie du registre à déca-
lage 18 et le signal L1 correspond au signal d'entrée
de la première ligne conductrice de - la matrice 2.
Chaque impulsion de durée T -, délivrée par le regis-
tre 20, correspond au temps d'accès à une ligne conduc-
trice de la matrice, T étant voisin de 64 ps et l'im-
pulsion T', délivrée par le registre 18, est égale à nx T. Une impulsion de tension T, délivrée par le registre à décalage 18 qui fonctionnre à La fréquence de balayage des lignes de l'écran plat, ne sera transmise à une ligne dudit écran que dans le groupe Gi rendu passant par l'impulsion T', fournie par le registreà décalage 18. Lorsque les transistors en couches minces sont bloqués, les Lignes correspondantes de l'écran
plat se maintiennent au niveau bas grâce au condensa-
teur de ligne 14 qui reste chargé pendant toute La
durée d'une image sur l'écran.
Selon l'invention, Lorsque les transistors
de la matrice active 2 sont des transistors en cou-
ches minces réalisés sur un support isoLant tet que du verre, constituant notamment L'une des deux parois de l'écran plat entre lesquelLes est disposé Le cristaL liquide, Les transistors en couches minces du circuit
de multiplexage 16 pourront être avantageusement réali-
sés sur ledit support et simultanément à la fabrication
des transistors 10 de la matrice active 2 de l'écran.
En revanche, les deux registres à décalage 18 et 20
seront des circuits intégrés standards, réalisés indé-
pendamment de la matrice active 2.
L'un des procédés utilisable pour fabriquer
les transistors en couches minces du circuit de multi-
plexage 16 en même temps que ceux de la matrice active 2 a notamment été décrit dans une demande de brevet français n 82 15499 déposée le 14 septembre 1982 au nom du demandeur et intitulée "Procédé de fabrication
de circuits électroniques à base de transistors en cou-
ches minces et de condensateurs". Comme l'indique le
titre de cette demande, ce procédé permet aussi la réa-
lisation simultanée des condensateurs tels que 12 et 14
de la matrice.
De façon simplifiée, ce procédé de fabrica-
tion consiste à déposer, sur un support isolant tel que du verre, constituant l'une des parois de l'écran plat, une couche conductrice transparente notamment en oxyde d'étain et d'indium puis une couche de silicium amorphe + dopé n. Ces couches sont ensuite photogravées à l'aide d'un premier masque, de façon à réaliser: les sources et les drains des transistors en couches minces du circuit de multiplexage et de la matrice, l'une des
armatures des condensateurs 12 et 14, les colonnes con-
ductrices 4 de la matrice ainsi que le bus de drains du
circuit de multiplexage 16.
On dépose ensuite successivement une couche de silicium amorphe hydrogéné, une couche d'isolant notamment en oxyde de silicium et une couche conductri-
ce par exemple en aluminium puis on réalise une photo-
gravure de cet empilement de couches, à l'aide d'un
second masque, de façon à définir la grille des tran-
sistors en couches minces du circuit de multiplexage 16 et de la matrice 2 ainsi que les lignes conductrices L J
de ladite matrice.
L'ensemble est ensuite passivé à l'aide d'un dépôt d'une couche d'oxyde de silicium par exemple, puis on réalise dans cette couche de passivation des ouvertures, (par photogravure à l'aide d'un troisième masque), aux extrémités des lignes conductrices de la matrice, sur les grilles des transistors en couches minces du circuit de multiplexage 16 et sur le bus de
drains dudit circuit de multiplexage.
On réalise ensuite un dépôt métallique, par exemple en aluminium, puis on photograve celui-ci, à
l'aide d'un quatrième masque, afin de réaliser les con-
nexions entre le circuit de multiplexage 16 et la ma-
trice active 2, entre le bus de drains et les drains
des transistors en couches minces du circuit de multi-
plexage et entre les grilles des transistors T1,...Tn
d'un même groupe G. de transistors du circuit de multi-
plexage 16.
Pour de plus amples détails concernant la fa-
brication de tels circuits électroniques à base de transistors en couches minces et de condensateurs, on
pourra se référer à la demande de brevet citée ci-des-
sus. L'application du circuit électronique selon l'invention à la commande des lignes d'un écran plat à matrice active n'est bien entendu donnée qu'à titre d'exemple. En particulier, le circuit de l'invention peut avantageusement être utilisé pour commander les lignes d'un rétine vidéo photosensible à transistors en couches minces; un tel rétine a notamment été décrit dans la demande de brevet français n 82 04003 déposée
le 10 mars 1982 au nom du demandeur et intitulée "Elé-
ment photoconducteur en carbure de silicium amorphe hydrogéné et cellule de rétine vidéo utilisant un tel élément".
Claims (2)
1. Circuit électronique de commande à Nxn sorties servant à commander Nxn lignes (L.) ou colonnes ) (4) d'un dispositif matriciel, et notamment celles d'un dispositif d'affichage matriciel (2), caractérisé en ce qu'il comprend un circuit de multiplexage (16), formé de N groupes (G1,...GN) de n transistors (T1,...Tn)
successifs en couches minces, un premier registre à dé-
calage (18) à N sorties (P1,...PN) et un second regis-
tre à décalage (20) à n sorties (S1,...Sn), les grilles des n transistors (T1,...Tn) d!un même groupe (Gi)
étant connectées à une même sortie (P.) du premier re-
gistre, à chaque groupe (G.) correspondant une sortie 1* différente (P.) dudit premier registre (18), la source de chaque transistor étant connectée à une ligne (Lj)
ou à une colonne (4) différente, le drain du ième tran-
sistor (Ti) de chaque groupe (Gi) étant connecté à la
ième sortie du deuxième registre (20), i étant un nom-
bre entier tel que 1 Xi in.
2. Circuit électronique selon la revendica-
tion 1, servant à commander les Nxn lignes ou colonnes
d'un dispositif matriciel (2) comportant des transis-
tors en couches minces (10) réalisés sur un même sup-
port isolant, caractérisé en ce que les transistors en couches minces (T1,
.Tn) du circuit de multiplexage (16) sont réalisés simultanément auxdits transistors..CLMF: (10) du dispositif matriciel sur ledit support.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8418110A FR2573899B1 (fr) | 1984-11-28 | 1984-11-28 | Circuit electronique forme de transistors en couches minces pour commander un dispositif matriciel |
| EP19850402238 EP0186540B1 (fr) | 1984-11-28 | 1985-11-19 | Circuit électronique formé de transistors en couches minces pour commander un dispositif matriciel |
| DE8585402238T DE3572884D1 (en) | 1984-11-28 | 1985-11-19 | Electronic circuit composed of thin-film transistors for controlling a matrix device |
| JP60268275A JPS61198198A (ja) | 1984-11-28 | 1985-11-28 | 電子制御回路 |
| CA000496472A CA1255406A (fr) | 1984-11-28 | 1985-11-28 | Circuit electronique a transistors en couches minces pour controler un dispositif matriciel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8418110A FR2573899B1 (fr) | 1984-11-28 | 1984-11-28 | Circuit electronique forme de transistors en couches minces pour commander un dispositif matriciel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2573899A1 true FR2573899A1 (fr) | 1986-05-30 |
| FR2573899B1 FR2573899B1 (fr) | 1986-12-26 |
Family
ID=9310015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8418110A Expired FR2573899B1 (fr) | 1984-11-28 | 1984-11-28 | Circuit electronique forme de transistors en couches minces pour commander un dispositif matriciel |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0186540B1 (fr) |
| JP (1) | JPS61198198A (fr) |
| CA (1) | CA1255406A (fr) |
| DE (1) | DE3572884D1 (fr) |
| FR (1) | FR2573899B1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316117A (ja) * | 1987-06-19 | 1988-12-23 | Fanuc Ltd | 信号出力装置 |
| US5510807A (en) * | 1993-01-05 | 1996-04-23 | Yuen Foong Yu H.K. Co., Ltd. | Data driver circuit and associated method for use with scanned LCD video display |
| US6078318A (en) | 1995-04-27 | 2000-06-20 | Canon Kabushiki Kaisha | Data transfer method, display driving circuit using the method, and image display apparatus |
| FR2776107A1 (fr) | 1998-03-10 | 1999-09-17 | Thomson Lcd | Procede d'affichage de donnees sur un afficheur matriciel |
| FR2776108B1 (fr) * | 1998-03-10 | 2000-04-14 | Thomson Lcd | Procede d'affichage de donnees sur un afficheur matriciel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2260919A1 (fr) * | 1974-02-07 | 1975-09-05 | Nippon Electric Co |
-
1984
- 1984-11-28 FR FR8418110A patent/FR2573899B1/fr not_active Expired
-
1985
- 1985-11-19 EP EP19850402238 patent/EP0186540B1/fr not_active Expired
- 1985-11-19 DE DE8585402238T patent/DE3572884D1/de not_active Expired
- 1985-11-28 JP JP60268275A patent/JPS61198198A/ja active Pending
- 1985-11-28 CA CA000496472A patent/CA1255406A/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2260919A1 (fr) * | 1974-02-07 | 1975-09-05 | Nippon Electric Co |
Non-Patent Citations (1)
| Title |
|---|
| 1982 SID INTERNATIONAL SYMPOSIUM, DIGEST OF TECHNICAL PAPERS, premier édition, mai 1982, pages 266-267, Lewis Winner, Coral Gables, US; KEN-ICHI OKI et al.: "MOS-EL integrated display device" * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2573899B1 (fr) | 1986-12-26 |
| EP0186540B1 (fr) | 1989-09-06 |
| JPS61198198A (ja) | 1986-09-02 |
| EP0186540A1 (fr) | 1986-07-02 |
| CA1255406A (fr) | 1989-06-06 |
| DE3572884D1 (en) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1419533B1 (fr) | Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation | |
| EP1257995B1 (fr) | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels | |
| US20010019374A1 (en) | Active matrix substrate, method of manufacturing the same, and display and image-capturing devices utilizing the same | |
| EP0245147A1 (fr) | Panneau de prise de vue radiologique, et procédé de fabrication | |
| FR2530057A1 (fr) | Afficheur a cristaux liquides en matrice de points | |
| FR2533072A1 (fr) | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs | |
| EP2708023B1 (fr) | Dispositif d'adressage de lignes d'un circuit de commande pour matrice active de detection | |
| FR2736733A1 (fr) | Dispositif d'affichage a cristaux liquides procede d'utilisation d'un tel dispositif | |
| US6246460B1 (en) | Active matrix liquid crystal display devices | |
| FR2590394A1 (fr) | Ecran de visualisation electro-optique a transistors de commande | |
| US4819082A (en) | Manuscript reading device | |
| JPH022304B2 (fr) | ||
| US5426292A (en) | Image sensor having a two dimensional array of imaging elements with opposite polarity leakage currents | |
| EP0186540B1 (fr) | Circuit électronique formé de transistors en couches minces pour commander un dispositif matriciel | |
| JPH0237108B2 (fr) | ||
| EP0197992B1 (fr) | Ecran d'affichage a matrice active a double transistor d'adressage | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| JPS59159564A (ja) | 固体光−電気変換装置 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JPS58106860A (ja) | 液晶表示装置 | |
| US5569908A (en) | Charge storage device having shared conductors | |
| JPS5821864A (ja) | 薄膜半導体装置の製造方法 | |
| JP3166367B2 (ja) | 液晶表示回路 | |
| JPH05167775A (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| JP4096859B2 (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| TP | Transmission of property | ||
| ST | Notification of lapse |