FR2788388A1 - Circuit a retard, notamment pour commande de moteur - Google Patents
Circuit a retard, notamment pour commande de moteur Download PDFInfo
- Publication number
- FR2788388A1 FR2788388A1 FR0000274A FR0000274A FR2788388A1 FR 2788388 A1 FR2788388 A1 FR 2788388A1 FR 0000274 A FR0000274 A FR 0000274A FR 0000274 A FR0000274 A FR 0000274A FR 2788388 A1 FR2788388 A1 FR 2788388A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- delay circuit
- circuit
- capacitor
- terized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
- Electronic Switches (AREA)
- Pulse Circuits (AREA)
- Inverter Devices (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
L'invention concerne un circuit à retard.Elle se rapporte à un circuit à retard qui comprend une borne d'entrée (HIN ) connectée à la grille d'un transistor de commande afin que l'état du transistor soit commandé, un condensateur (31) de synchronisation connecté en parallèle au transistor de commande, une référence de courant (32) connectée au condensateur (31) de synchronisation et destinée à charger le condensateur (31) en fonction de l'état du transistor de commande, une référence de tension (40), et un comparateur connecté au condensateur (31) de synchronisation et à la référence de tension (40) et destiné à comparer la tension du condensateur (31) à la tension de la référence de tension (40) et à transmettre à une borne de sortie un signal qui dépend de cette comparaison.Application aux commandes de moteur.
Description
La présente invention concerne un circuit de pilotage de grille sous forme
de circuit intégré, destiné au pilotage des dispositifs de puissance à grille MOS utilisés dans un organe de commande de moteur et d'autres applications et, plus précisément, un nouveau circuit intégré de pilotage destiné à être appliqué aux organes de commande de moteur et qui empêche la mise simultanée sous tension de dispositifs à grille MOS du côté à haute tension et du côté à basse tension. Les circuits intégrés de pilotage de grille destinés à la commande des dispositifs de puissance à grille MOS,
tels que les transistors à effet de champ MOSFET, les tran-
sistors bipolaires à grille isolée, les thyristors commandés par une gâchette et analogue, sont bien connus. On sait aussi que, dans les circuits ayant des dispositifs à grille MOS du côté à haute tension et du côté à basse tension, par exemple dans les organes de commande de moteur, les deux types de dispositifs à grille MOS ne doivent pas être à l'état conducteur en même temps, car ils pourraient alors créer une condition de mise directe en court-circuit ou de traversée. On connaît de nombreux circuits destinés à empêcher cette condition de traversee. Cependant, ces circuits sont
complexes, ils ne sont pas faciles à régler par l'utili-
sateur ou pour une application particulière, ils présentent une dissipation relativement grande d'énergie et ils ne sont
pas précis.
Il serait souhaitable de réaliser un circuit destiné empêcher cette traversée ou cette mise en court-circuit directe qui soit simple, présente une dissipation d'énergie réduite et puisse être programmé facilement et avec
précision par un utilisateur.
L'invention concerne un circuit à retard tel qu'un circuit comparateur à quatre transistors est utilisé avec un transistor de référence de tension d'entrée et un transistor de référence de courant de sortie, avec un seul condensateur
qui détermine le retard total entre la mise à l'état conduc-
teur de l'un des dispositifs de puissance de sortie et la mise à l'état non conducteur de l'autre. Le retard est étroitement lié à la valeur de la capacité (à 10 % près), la dissipation d'énergie est réduite au minimum, le circuit est réduit à six transistors, et le retard (ou "temps mort") peut être programmé facilement et avec précision par l'uti- lisateur. Plus précisément, le circuit à retard selon l'invention comprend une borne d'entrée connectée à la grille d'un
transistor de commande de l'état du transistor, un condensa-
teur de synchronisation connecté en parallèle au transistor
de commande, une référence de courant connectée au condensa-
teur de synchronisation et destinée à charger le condensateur d'après l'état du transistor de commande, une
référence de tension, et un comparateur connecté au conden-
sateur de synchronisation et à la référence de tension afin
qu'il compare la tension appliquée au condensateur de syn-
chronisation à la tension de la référence de tension et transmette à une borne de sortie un signal correspondant à
cette comparaison.
Le circuit selon l'invention est de préférence réalisé dans un circuit intégré, le condensateur de synchronisation étant à l'intérieur du circuit intégré. La référence de tension est créée par circulation d'un courant provenant de la référence de courant dans une résistance, celle- ci étant de préférence placée à l'extérieur du circuit intégré. Le retard peut être avantageusement programmé par ajustement de
la valeur de la résistance extérieure.
D'autres caractéristiques et avantages de l'invention
seront mieux compris à la lecture de la description qui va
suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels: la figure 1 est un diagramme synoptique d'une pastille
de pilotage de grille de transistor MOSFET et de deux dispo-
sitifs à grille MOS de puissance commandés par la pastille; les figures 2A et 2B représentent les tensions d'entrée et de sortie de la pastille de pilotage de la figure 1, avec un ensemble classique d'introduction d'un temps mort destiné à empêcher la traversée, indiqué sur la figure 2B; la figure 3 représente schématiquement un circuit qui peut être utilisé pour la création des formes d'onde des figures 2A et 2B; la figure 4 est un vue schématique du circuit selon l'invention; la figure 5 représente les tensions de commande de sortie produites par le circuit de la figure 4; et
la figure 6 représente un circuit plus détaillé du cir-
cuit de commande à six transistors selon l'invention.
La figure 1 représente un exemple de circuit intégré de pilotage de grille qui contient des circuits intégrés internes dans une pastille unique pour le pilotage de dispositifs de puissance à grille MOS Q1 et Q2. Ces dispositifs MOSFET Q1 et Q2 sont mis en alternance à l'état conducteur et à l'état non conducteur d'après des signaux
d'entrée parvenant à des bornes d'entrée HN et LIN respec-
tivement. Le dispositif Q1 à grille MOS est un dispositif du "côté à tension élevée" connecté à la tension d'entrée (indiquée comme étant une tension continue à 600 V) destiné
au circuit de sortie connecté entre un noeud 21 et la masse.
Le circuit de sortie (non représenté) connecté au noeud 21 peut être par exemple une charge de moteur dont la vitesse varie par commande convenable par modulation par impulsions
de largeur variable.
La figure 2A représente un exemple de forme d'onde des signaux d'entrée HIN et LIN. On note que, lorsque les deux dispositifs Q1 et Q2 de la figure 1 sont simultanément à
l'état conducteur, il existe un court-circuit entre la ten-
sion élevée et la masse, pouvant détériorer le dispositif.
En conséquence, comme l'indique la figure 2B, le circuit interne de la pastille 20 assure la présence de retards ou de "temps morts" A et B au début et à la fin respectivement
des signaux de sortie How et Lou.
La figure 3 représente un exemple de circuit interne à retard de la technique antérieure qui peut être incorpore à la pastille 20 de la figure i pour la création des retards ou temps morts A et B de la figure 2B. Ainsi, sur la figure 3, la borne d'entrée HIN est connectée à un transistor de commande MOSFET 30 connecté aux bornes d'un condensateur 31
de synchronisation. Une source de courant 32 impose la cir-
culation d'un courant de charge I'F dans un condensateur 31 lorsque le transistor MOSFET 30 n'est pas conducteur. Le signal de sortie au noeud 35 est transmis à un circuit convenable, par exemple une bascule de Schmitt 33 et à un inverseur 34. Le retard à la commutation de la bascule 33, commandée à son tour par le niveau de charge du condensateur 31, crée les retards A et B. Le circuit de la figure 3 est complexe et il provoque une dissipation relativement grande d'énergie. En outre, le circuit est relativement peu précis, en partie parce que les capacités parasites du circuit modifient le retard nominal
produit par le condensateur 31.
La figure 4 est un schéma du circuit selon l'invention.
On note, par rapport à la figure 3, qu'une référence de tension 40 est ajoutée et est transmise, avec le signal du noeud 35, à un comparateur 41. Il est indiqué dans la suite que le comparateur 41 peut être facilement réalisé avec quatre transistors. L'utilisation de la source 32 d'un courant de référence, du condensateur 31 et de la référence de tension 40 permet une exécution très simple du circuit et une relation très précise (meilleure que 20 %) entre le
retard RC indiqué sur la figure 5 et la valeur du conden-
sateur interne. En outre, le circuit est programmable exté-
rieurement (sur une plage égale à 10/1) et est relativement insensible à la variation du retard ou temps mort due aux variations de température, de tension d'alimentation et de traitement.
La figure 6 représente une exécution préférée du cir-
cuit de la figure 4 et indique la relative simplicité du circuit. Le signal d'entrée I.F est réglé par les dispositifs MOSFET Q50 et Q51. La tension VF est produite par la résistance externe 70. Le comparateur 41 est formé de quatre
transistors Q52, Q53, Q54 et Q55.-
De préférence, les transistors Q50 et Q5l sont adaptés l'un à l'autre; les transistors Q52 et Q53 sont adaptés l'un à l'autre et les transistors Q54 et Q55 sont adaptés l'un à l'autre. Ces caractéristiques rendent maximale la précision du circuit. En outre, la configuration du circuit aux parties A et B de la figure 6 réduit au minimum la capacité parasite. Il faut noter que le retard RC de la figure 5 est fixé par la valeur de la capacité du condensateur interne C1 et la valeur de la résistance 70 (qui peut être extérieure à la pastille). On a ainsi:
C1VREF
ClVF t CLR7 tretard - 170
REF
Ainsi, le nouveau circuit selon l'invention permet à l'utilisateur de régler le temps mort à l'extérieur de la pastille si bien que l'utilisateur peut simplifier le
circuit modulé par impulsions de largeur variable utilisé.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux circuits qui viennent d'être décrits uniquement à titre d'exemple non limitatif
sans sortir du cadre de l'invention.
Claims (9)
1. Circuit à retard, caractérisé en ce qu'il comprend: une borne d'entrée (HIN) connectée à la grille d'un transistor de commande afin que l'état du transistor soit commandé, un condensateur (31) de synchronisation connecté en parallèle au transistor de commande, une référence de courant (32) connectée au condensateur
(31) de synchronisation et destinée à charger le condensa-
teur (31) en fonction de l'état du transistor de commande, une référence de tension (40), et
un comparateur connecté au condensateur (31) de syn-
chronisation et à la référence de tension (40) et destiné à comparer la tension du condensateur (31) de synchronisation
à la tension de la référence de tension (40) et à trans-
mettre à une borne de sortie un signal qui dépend de cette comparaison.
2. Circuit à retard selon la revendication 1, carac-
térisé en ce qu'il est formé par un circuit intégré, et le condensateur (31) de synchronisation est interne au circuit intégré.
3. Circuit à retard selon la revendication 2, carac-
térisé en ce que la référence de tension est la tension créée par circulation d'un courant de la référence de
tension à travers une résistance (70).
4. Circuit à retard selon la revendication 3, carac-
térisé en ce que la résistance (70) est placée à l'extérieur
du circuit intégré.
5. Circuit à retard selon la revendication 1, carac-
térisé en ce que la référence de courant (32) comprend un premier et un second transistor (Q50, Qs1)
6. Circuit à retard selon la revendication 1, carac-
térisé en ce que le premier et le second transistor (Q50, Qs)
sont adaptés l'un à l'autre.
7. Circuit à retard selon la revendication 5, carac-
térisé en ce que le comparateur comporte un troisième et un quatrième transistor (Q52, Q53), ainsi qu'un cinquième et un
sixième transistor (Q54, Q55).
8. Circuit à retard selon la revendication 7, carac-
térisé en ce que le troisième et le quatrième transistor (Q52, Q53) sont adaptés l'un à l'autre, et le cinquième et le
sixième transistor (Q54, Q55) sont adaptés l'un à l'autre.
9. Circuit à retard selon la revendication 4, carac-
térisé en ce que le retard est donné à un signal présent à la borne de sortie et est déterminé par la valeur du
condensateur (31) de synchronisation, et il peut être pro-
grammé par ajustement de la valeur de la résistance.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11560799P | 1999-01-12 | 1999-01-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2788388A1 true FR2788388A1 (fr) | 2000-07-13 |
Family
ID=22362409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0000274A Withdrawn FR2788388A1 (fr) | 1999-01-12 | 2000-01-11 | Circuit a retard, notamment pour commande de moteur |
Country Status (5)
Country | Link |
---|---|
US (1) | US6262618B1 (fr) |
JP (1) | JP2000253693A (fr) |
DE (1) | DE10000020A1 (fr) |
FR (1) | FR2788388A1 (fr) |
IT (1) | ITMI20000015A1 (fr) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332696A (ja) * | 2000-05-24 | 2001-11-30 | Nec Corp | 基板電位検知回路及び基板電位発生回路 |
US6917227B1 (en) | 2001-05-04 | 2005-07-12 | Ixys Corporation | Efficient gate driver for power device |
US6832356B1 (en) | 2001-05-04 | 2004-12-14 | Ixys Corporation | Gate driver for power device |
US7132868B2 (en) * | 2001-06-27 | 2006-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP5000055B2 (ja) * | 2001-09-19 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6687142B2 (en) | 2001-12-17 | 2004-02-03 | Coolit Systems Inc. | AC to DC inverter for use with AC synchronous motors |
JP4452466B2 (ja) | 2003-08-28 | 2010-04-21 | 株式会社フライングモール | 電力変換装置及びデッドタイム生成器 |
DE102006036349B4 (de) * | 2006-08-03 | 2015-04-02 | Infineon Technologies Ag | Schaltungsvorrichtung und Verfahren zum Erkennen eines Betriebszustandes |
KR101713993B1 (ko) | 2010-09-28 | 2017-03-09 | 페어차일드코리아반도체 주식회사 | 구동기 및 이를 구비하는 고전압 구동 회로 |
JP5469228B1 (ja) * | 2012-10-22 | 2014-04-16 | 三菱電機株式会社 | スイッチ素子駆動装置 |
US10715122B2 (en) | 2018-04-30 | 2020-07-14 | Qualcomm Incorporated | Voltage-controlled delay generator |
CN114244339B (zh) * | 2022-01-04 | 2022-08-02 | 芯洲科技(北京)有限公司 | 栅极驱动电路和电子装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3753012A (en) * | 1972-02-17 | 1973-08-14 | Motorola Inc | Circuit for providing precise time delay |
US4843265A (en) * | 1986-02-10 | 1989-06-27 | Dallas Semiconductor Corporation | Temperature compensated monolithic delay circuit |
US5311071A (en) * | 1991-10-21 | 1994-05-10 | Silicon Systems, Inc. | High speed threshold crossing detector with reset |
JPH08509312A (ja) * | 1994-02-14 | 1996-10-01 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 温度依存性が制御される基準回路 |
US5936451A (en) * | 1994-12-29 | 1999-08-10 | Stmicroeletronics, Inc. | Delay circuit and method |
-
1999
- 1999-12-17 US US09/465,451 patent/US6262618B1/en not_active Expired - Lifetime
-
2000
- 2000-01-03 DE DE10000020A patent/DE10000020A1/de not_active Withdrawn
- 2000-01-11 FR FR0000274A patent/FR2788388A1/fr not_active Withdrawn
- 2000-01-11 IT IT2000MI000015A patent/ITMI20000015A1/it unknown
- 2000-01-12 JP JP2000003883A patent/JP2000253693A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
ITMI20000015A0 (it) | 2000-01-11 |
US6262618B1 (en) | 2001-07-17 |
ITMI20000015A1 (it) | 2001-07-11 |
JP2000253693A (ja) | 2000-09-14 |
DE10000020A1 (de) | 2000-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2754958A1 (fr) | Procede de commande du di/dt et du dv/dt de commutation d'un transistor de puissance mos commande par grille | |
FR2788388A1 (fr) | Circuit a retard, notamment pour commande de moteur | |
EP2276173B1 (fr) | Dispositif de commande d'un transistor de puissance | |
JP4076376B2 (ja) | 駆動装置 | |
EP2926443B1 (fr) | Convertisseur de tension continu-continu à haute tension avec transistor jfet | |
US9531377B2 (en) | Semiconductor device | |
FR2536607A1 (fr) | Circuit d'interface | |
FR2693853A1 (fr) | Circuit de protection d'un composant de puissance contre des surtensions directes. | |
FR2774230A3 (fr) | Circuit de commande a modulation de largeur d'impulsion pour un ventilateur a courant continu sans balais | |
EP1864381A2 (fr) | Commande de transistors mos | |
FR2527410A1 (fr) | Alimentation en courant amelioree pour lampe a incandescence | |
FR2827441A1 (fr) | Dispositif a semiconducteur | |
FR2836762A1 (fr) | Circuit de conversion de tension continue pour lampe a decharge | |
FR2485825A1 (fr) | Circuit de protection des transistors de puissance de sortie d'une source d'alimentation a commutation et source d'alimentation utilisant ce circuit | |
FR2855920A1 (fr) | Circuit de conversion de tension continue | |
FR2732833A1 (fr) | Unite integree de commande de puissance a faible dissipation | |
JP7345360B2 (ja) | 半導体発光素子の点灯制御方法並びに点灯制御装置、発光装置 | |
FR2458950A1 (fr) | Dispositif de commutation et son application a une alimentation de puissance du type commute | |
EP1915821B1 (fr) | Dispositif de commande d'un transistor haute tension, en particulier un transistor mos d'un generateur haute tension radio-frequence pour l'allumage commande d'un moteur a combustion interne | |
FR2858911A1 (fr) | Circuit d'eclairage a lampe a decharge a detection de courant ou de tension | |
FR2535551A1 (fr) | Dispositif de commutation electronique a faible dissipation de puissance | |
FR2580127A1 (fr) | ||
EP2751917B1 (fr) | Convertisseur de puissance élevée comprenant des interrupteurs de faible puissance et un dispositif de commande des interrupteurs pour la génération d'une impulsion avec une valeur de référence et au moins deux valeurs de commande | |
EP1428309B1 (fr) | Dispositif de mesure d'un courant hache | |
JP2693545B2 (ja) | パルス遅延回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |