FR2780810A1 - Procede de fabrication de resistances dans des circuits integres - Google Patents
Procede de fabrication de resistances dans des circuits integres Download PDFInfo
- Publication number
- FR2780810A1 FR2780810A1 FR9813430A FR9813430A FR2780810A1 FR 2780810 A1 FR2780810 A1 FR 2780810A1 FR 9813430 A FR9813430 A FR 9813430A FR 9813430 A FR9813430 A FR 9813430A FR 2780810 A1 FR2780810 A1 FR 2780810A1
- Authority
- FR
- France
- Prior art keywords
- layer
- refractory metal
- metal oxide
- hydrogen
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 43
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 43
- 239000003870 refractory metal Substances 0.000 claims abstract description 42
- 239000001257 hydrogen Substances 0.000 claims abstract description 36
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000011282 treatment Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 5
- 229910002113 barium titanate Inorganic materials 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 4
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 150000001768 cations Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- -1 oxy- Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002560 therapeutic procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacture And Refinement Of Metals (AREA)
Abstract
Un procédé de fabrication d'une résistance dans un circuit intégré comprend la formation d'une couche d'un oxyde de métal réfractaire sur un substrat (100), et l'accomplissement d'un processus de traitement par de l'hydrogène sur une partie sélectionnée (101a) de la couche d'oxyde de métal réfractaire, de façon à convertir la partie sélectionnée de la couche d'oxyde de métal réfractaire en un oxyde conducteur ayant une caractéristique résistive spécifique, pour constituer la résistance désirée. Le traitement par de l'hydrogène peut être accompli successivement en plusieurs phases sur différentes parties sélectionnées de la couche d'oxyde, pour former plusieurs résistances ayant diverses caractéristiques résistives.
Description
PROCEDE DE FABRICATION DE RESISTANCES
DANS DES CIRCUITS INTEGRES
Cette invention concerne un procédé de fabrication de disposi-
tifs à semiconducteur, et plus particulièrement un procédé de fabrication de résistances dans des circuits intégrés. Les résistances sont les composants les plus souvent utilisés dans toutes les sortes de circuits électriques et électroniques, y compris
des circuits intégrés tels que des dispositifs logiques et de mémoire. Ha-
bituellement, des résistances dans des circuits intégrés sont fabriquées à partir de couches de silicium polycristallin faiblement dopé que l'on met en forme pour leur donner des longueurs et des sections spécifiques, de façon à obtenir les valeurs de résistance désirées. Un autre procédé classique pour former des résistances dans des circuits intégrés consiste à effectuer un traitement de recuit thermique sur une structure accolée
formée par une couche conductrice à résistance élevée et par une cou-
che conductrice à faible résistance, comme une couche de silicium poly-
cristallin non dopé et une couche de silicium polycristallin fortement do-
pé. Ce procédé exige également de mettre en forme les couches conduc-
trices pour leur donner des longueurs et des sections spécifiques, pour
obtenir les valeurs de résistance désirées.
Des brevets qui décrivent des procédés de fabrication de ré-
sistances dans des circuits intégrés comprennent le brevet US 5 316 978 intitulé "Fabricating Resistors for Integrated Circuits", le brevet US 5 465 intitulé "Polysilicon Resistor Structure Including Polysilicon Contact", et le brevet US 5 677 228 intitulé "Method of Fabricating a Resistor in an
Integrated Circuit", pour n'en citer que quelques uns.
Les procédés mentionnés ci-dessus ont cependant le défaut
suivant: du fait qu'on utilise du silicium polycristallin pour former les ré-
sistances, le procédé exige l'utilisation d'un traitement de gravure pour mettre en forme les couches de silicium polycristallin de façon à leur
donner des longueurs et des sections spécifiques, pour obtenir les va-
leurs de résistance désirées. Ceci rend le processus global très com-
plexe, et son exécution est donc laborieuse. Encore un autre défaut consiste en ce que l'utilisation de silicium polycristallin autorise seulement une plage de valeurs limitée pour les résistances résultantes. Ceci vient
du fait que la valeur d'une résistance à base de silicium polycristallin dé-
pend dans une large mesure de la longueur et de l'aire de section droite
de la résistance. Une valeur de résistance élevée exige donc que la cou-
che de silicium polycristallin soit très longue. Du fait qu'une tranche a une très petite taille, la gamme de valeurs qu'il est possible d'obtenir
pour les résistances résultantes est limitée.
Un but de l'invention est donc de procurer un procédé de fabri-
cation de résistances dans un circuit intégré, sans utiliser de silicium po-
lycristallin.
Un autre but de l'invention est de procurer un procédé de fabri-
cation de résistances dans un circuit intégré, dont le processus de fabri-
cation n'exige pas une opération de gravure, ce qui fait que le processus
global peut être plus simple et donc plus aisé à accomplir, en comparai-
son avec l'art antérieur.
Un autre but encore de l'invention est de procurer un procédé de fabrication de résistances dans un circuit intégré qui est capable de former des résistances avec des valeurs élevées mais n'ayant pas de
grandes longueurs. Grâce à ceci, I'aire de tranche exigée pour l'implan-
tation des résistances pourra être inférieure à celle qui est exigée dans
l'art antérieur.
Conformément à ses buts précédents, et à d'autres, I'invention
procure un nouveau procédé de fabrication de résistances dans des cir-
cuits intégrés.
Dans un premier mode de réalisation préféré, le procédé de l'invention comprend les étapes de processus suivantes: on prépare un
substrat semiconducteur; on forme une couche d'oxyde de métal réfrac-
taire sur le substrat; et on effectue un processus de traitement par de I'hydrogène sur une partie sélectionnée de la couche d'oxyde de métal réfractaire, de façon à convertir la partie sélectionnée de la couche
d'oxyde de métal réfractaire en un oxyde conducteur ayant une caracté-
ristique résistive spécifique, pour constituer la résistance désirée.
Dans un second mode de réalisation préféré, le procédé de l'in-
vention comprend les étapes de processus suivantes: on prépare un
substrat semiconducteur; on forme une couche d'un oxyde de métal ré-
fractaire sur le substrat; et on accomplit successivement un certain nom-
bre de phases de traitement par de l'hydrogène sur un ensemble de par-
ties sélectionnées de la couche d'oxyde de métal réfractaire o sont dé-
finies les résistances à former dans le circuit intégré. Les diverses pha-
ses du traitement par de l'hydrogène sont accomplies en étant respecti-
vement basées sur un certain nombre d'ensembles prédéterminés de pa-
ramètres de processus, de façon à convertir les parties sélectionnées de
la couche d'oxyde de métal réfractaire en oxydes conducteurs ayant di-
verses caractéristiques résistives, pour constituer les résistances dési-
rées. D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation préférés, donnés à titre d'exemples non limitatifs. La suite de
la description se réfère aux dessins annexés, dans lesquels:
Les figures 1A, lB et 1C sont des coupes schématiques qu'on utilise pour représenter les étapes intervenant dans un premier mode de réalisation préféré du procédé de fabrication d'une résistance dans un circuit intégré; et Les figures 2A, 2B, 2C, 2D et 2E sont des coupes schématiques
qu'on utilise pour représenter les étapes qui interviennent dans un se-
cond mode de réalisation préféré du procédé de fabrication d'un ensem-
ble de résistances de diverses valeurs dans un circuit intégré.
Avant de décrire les modes de réalisation préférés de l'inven-
tion, on commencera par décrire brièvement le principe fondamental
qu'utilise l'invention pour fabriquer des résistances dans des circuits in-
tégrés. Des oxydes de métaux réfractaires, tels que TiO2, Ta205, Fe203 et BaTiO3 sont normalement des isolants avec une grande bande interdite. Cependant, on a trouvé que ces oxydes de métaux réfractaires peuvent être convertis en oxydes conducteurs de type N après avoir été soumis à un traitement par un plasma d'hydrogène ou un traitement
thermique par de l'hydrogène. Par cette sorte de traitement, il est possi-
ble d'introduire de l'hydrogène sous forme ionique dans les vides ou les lacunes de structure parmi les atomes de métal dans ces oxydes de mé- taux réfractaires, ce qui a pour effet de convertir les oxydes isolants en oxydes semiconducteurs ou conducteurs. On peut formuler la réaction de la façon suivante: o2- 0-2 + 2 e_
On a également trouvé que la conductivité des oxydes semi-
conducteurs ou conducteurs dépend de la quantité d'oxygène dans les
oxydes. Par conséquent, on peut en conclure que la résistance des oxy-
des traités avec de l'hydrogène peut être ajustée de manière variable aux valeurs désirées en réglant les paramètres de processus qui sont utilisés dans le traitement par un plasma d'hydrogène ou le traitement thermique par de l'hydrogène. Ces paramètres de processus comprennent le temps
et la température de traitement, et la concentration des ions d'hydrogène.
Des articles qui décrivent l'utilisation d'un traitement par de l'hydrogène pour convertir des oxydes de métaux réfractaires en oxydes
conducteurs comprennent les suivants: (1) SEMICONDUCTOR ELEC-
TRODES FOR PHOTOELECTROLYSIS" présenté à New York State Uni-
versity en 1982 par Fu-Tai Liou, qui est également l'inventeur de la pré-
sente invention (voir en particulier la page 151); (2) "SOLID ELECTRO-
CHEMICAL MODIFICATION OF SEMICONDUCTORS" présenté par C.Y.
Yang dans Solid State Communication, Vol. 43, n 8, pages 633-636 (voir
en particulier la page 633); et (3) Photoelectrolysis at Fe203/TiO2 Hete-
rojunction Electrode" présenté par Fu-Tai Liou et al. dans JOURNAL OF THE ELECTROCHEMICAL SOCIETY, Vol. 129, n 2, pages 342-345 (voir
en particulier la page 342) en février 1982.
Conformément à l'invention, deux modes de réalisation préférés
sont décrits dans ce qui suit, la description du premier mode de réalisa-
tion préféré se référant aux figures 1A, 1B et 1C, et la description du se-
cond mode de réalisation préféré se référant aux figures 2A, 2B, 2C, 2D
et 2E.
Premier mode de réalisation préféré Les figures 1A, lB et 1C sont des coupes schématiques qu'on utilise pour représenter les étapes qui interviennent dans le premier mode de réalisation préféré du procédé de l'invention, pour fabriquer une
résistance dans un circuit intégré.
La figure 1A illustre la première étape, dans laquelle on prépare
un substrat semiconducteur 100. Diverses sortes de composants électro-
niques (non représentés) et de structures d'isolation (non représentées), comme des transistors MOS et des couches d'oxyde de champ ou des structures d'isolation par tranchées de faible profondeur, peuvent déjà être formées dans le substrat 100. Les étapes de processus pour former
ces éléments n'entrent pas dans le cadre de l'invention, ce qui fait qu'el-
les ne sont pas représentées et ne seront pas décrites de façon plus dé-
taillée dans cette description. De façon générale, on peut utiliser le pro-
cédé de l'invention pour former une résistance à n'importe quel empla-
cement sur le substrat 100.
Pour former une résistance sur le substrat 100, la première étape consiste à déposer une couche d'un oxyde de métal réfractaire 101 sur le substrat 100. L'oxyde de métal réfractaire est sélectionné dans le
groupe qui comprend TiO2, Ta205, Fe203 et BaTiO3.
En se référant ensuite à la figure lB, on note qu'à l'étape sui-
vante on forme une couche de masque 102, telle qu'une couche de ré-
sine photosensible ou de couche de barrière de diffusion, sur la couche d'oxyde de métal réfractaire 101. On enlève sélectivement la couche de masque 102 pour former à l'intérieur un trou de contact 103, de façon à
mettre à nu une partie sélectionnée de la couche d'oxyde de métal ré-
fractaire 101, comme la région hachurée qui est indiquée par la référence 101a sur la figure lB. Ensuite, en utilisant à titre de masque la couche de masque 102, on soumet la tranche à un traitement par un plasma d'hydrogène ou à un traitement thermique par de l'hydrogène. Par ce traitement, la partie non masquée 101la de la couche d'oxyde de métal
réfractaire 101 est convertie en un oxyde conducteur avec une caracté-
ristique résistive spécifique (définie en termes de valeur de résistance
par unité d'aire de section droite).
En se référant à la figure 1C, on note qu'à l'étape suivante on enlève entièrement la couche de masque 102. L'oxyde conducteur 101a
dans la couche d'oxyde de métal réfractaire 101 constitue alors la résis-
tance désirée. On peut ajuster à la valeur désirée la résistance de la couche d'oxyde conducteur 101la dans la couche d'oxyde de métal réfractaire 101, en formant simplement le trou de contact 103 à l'étape de la figure
lB avec une taille prédéterminée de façon à définir de manière corres-
pondante la forme de l'oxyde conducteur 101a, avec une longueur pré-
déterminée pour obtenir la valeur de résistance désirée.
Second mode de réalisation préféré Les figures 2A, 2B, 2C, 2D et 2E sont des coupes schématiques qu'on utilise pour représenter les étapes qui interviennent dans le second mode de réalisation préféré du procédé de l'invention, pour fabriquer un ensemble de résistances dans un circuit intégré. Plus précisément, ces résistances doivent être formées avec des caractéristiques résistives différentes. En se référant à la figure 2A, on note qu'à l'étape initiale on prépare un substrat semiconducteur 200. Diverses sortes de composants
électroniques (non représentés) et de structures d'isolation (non repré-
sentées), comme des transistors MOS et des couches d'oxyde de champ ou des structures d'isolation par tranchées de faible profondeur, peuvent
déjà être formées sur le substrat 200. Les étapes de processus pour for-
mer ces éléments n'entrent pas dans le cadre de l'invention, ce qui fait qu'elles ne sont pas représentées et ne seront pas décrites de façon plus
détaillée dans cette description. De façon générale, on peut utiliser le
procédé de l'invention pour former des résistances à n'importe quels em-
placements sur le substrat 200.
Pour former des résistances avec diverses caractéristiques ré-
sistives sur le substrat 200, la première étape consiste à déposer une couche d'un oxyde de métal réfractaire 201 sur le substrat 200. L'oxyde de métal réfractaire est sélectionné dans le groupe qui comprend TiO2,
Ta2O5, Fe203 et BaTiO3.
En se référant ensuite à la figure 2B, on note qu'à l'étape sui-
vante on forme une première couche de masque 202, telle qu'une couche de résine photosensible ou une couche de barrière de diffusion, sur la couche d'oxyde de métal réfractaire 201. On enlève sélectivement la première couche de masque 202 pour former à l'intérieur un trou de contact 203, de façon à mettre à nu une première partie sélectionnée de la couche d'oxyde de métal réfractaire 201, comme la région hachurée
qui est indiquée par la référence 201a sur la figure 2B. Ensuite, en utili-
sant à titre de masque la couche de masque 202, on soumet la tranche à
un premier processus de traitement par de l'hydrogène, comme un traite-
ment par un plasma d'hydrogène ou un traitement thermique par de l'hy-
drogène, avec un premier ensemble prédéterminé de paramètres de pro-
cessus. Par ce processus, la partie non masquée 201a de la couche
d'oxyde de métal réfractaire 201 est convertie en un premier oxyde con-
ducteur avec une première caractéristique résistive.
En se référant ensuite à la figure 2C, on note qu'à l'étape sui-
vante on enlève entièrement la couche de masque 202.
En se référant en outre à la figure 2D, on note qu'à l'étape sui-
vante on forme sur la couche d'oxyde de métal réfractaire 201 une se-
conde couche de masque 204, telle qu'une couche de résine photosensi-
ble ou une couche de barrière de diffusion. On enlève sélectivement la
seconde couche de masque 204 pour former à l'intérieur un trou de con-
tact 201, de façon à mettre à nu une seconde partie sélectionnée de la couche d'oxyde de métal réfractaire 201, telle que la région hachurée qui est indiquée par la référence 201b sur la figure 2D. Ensuite, en utilisant à
titre de masque la couche de masque 204, on soumet la tranche à un se-
cond processus de traitement par de l'hydrogène, comme un traitement
par un plasma d'hydrogène ou un traitement thermique par de l'hydro-
gène, avec un second ensemble prédéterminé de paramètres de proces-
sus. Le second ensemble de paramètres de processus est différent du premier ensemble de paramètres de processus qui est utilisé dans le premier processus de traitement par de l'hydrogène effectué à l'étape de la figure 2B, de façon à permettre à l'oxyde conducteur résultant d'avoir une caractéristique résistive différente. Par conséquent, par le processus
de traitement par de l'hydrogène, la partie non masquée 201b de la cou-
che d'oxyde de métal réfractaire 201 est convertie en un second oxyde
conducteur avec une seconde caractéristique résistive.
En se référant ensuite à la figure 2E, on note qu'à l'étape sui-
vante on enlève entièrement la seconde couche de masque 204. Ceci achève la fabrication de deux résistances, c'est-à-dire les résistances 201a, 201b, sur le substrat 200 avec des caractéristiques résistives différentes, c'est-à-dire des valeurs différentes de résistance par unité d'aire
de section droite.
On peut ajuster à la valeur désirée les résistances 201a, 201b, simplement en formant les trous de contact 203, 205 dans les couches de masque 202, 204 avec des tailles prédéterminées, de façon à définir la forme de ces résistances pour leur donner des longueurs prédéterminées,
de façon à obtenir les valeurs de résistance désirées.
Le second mode de réalisation préféré décrit ci-dessus montre qu'on peut former un certain nombre de résistances sur le substrat, avec
des caractéristiques résistives différentes, par un certain nombre de pha-
ses de traitement par de l'hydrogène. On peut ajuster ces résistances aux valeurs désirées, simplement en formant les trous de contact dans
les couches de masque avec des tailles prédéterminées, de façon à di-
mensionner ces résistances avec des longueurs prédéterminées pour obtenir les valeurs de résistance désirées. L'invention est donc capable
de procurer des résistances de diverses valeurs quelconques dans le cir-
cuit intégré.
En conclusion, le procédé de l'invention a les avantages sui-
vants par rapport à l'art antérieur.
(1) Premièrement, le procédé de l'invention peut être utilisé pour former des résistances dans un circuit intégré avec une plage de
valeurs de résistance beaucoup plus étendue que dans l'art antérieur.
(2) Secondement, le procédé de l'invention peut être utilisé
pour former des résistances avec différentes valeurs sans avoir à accom-
plir un processus de gravure, comme dans l'art antérieur. Le procédé de
l'invention est donc moins complexe que l'art antérieur, en ce qui con-
cerne les étapes de processus.
3) Troisièmement, le procédé de l'invention permet de former
les résistances avec une valeur élevée sans avoir à augmenter considé-
rablement leur longueur sur le substrat, ce qui permet l'utilisation d'une aire d'implantation réduite dans la tranche, pour réduire le coût. La mise en oeuvre de l'invention présente donc un avantage de coût par rapport à
l'art antérieur.
On a décrit l'invention en utilisant des modes de réalisation préférés, constituant des exemples. Il faut cependant noter que de nom-
breuses modifications peuvent être apportées au procédé décrit et repré-
senté, sans sortir du cadre de l'invention.
Claims (16)
1. Procédé de fabrication d'une résistance dans un circuit inté-
gré, caractérisé en ce qu'il comprend les étapes suivantes: on prépare un substrat semiconducteur (100); on forme une couche (101) d'un oxyde de métal réfractaire sur le substrat (100); et on effectue un processus de traitement par de l'hydrogène sur une partie sélectionnée (101a) de la couche d'oxyde de métal réfractaire (101), de façon à convertir la partie sélectionnée (101a) de la couche d'oxyde de métal réfractaire en un oxyde conducteur avec une caractéristique résistive spécifique, pour
constituer la résistance désirée.
2. Procédé selon la revendication 1, caractérisé en ce qu'il
comprend en outre les étapes suivantes: on forme une couche de mas-
que (102) sur la couche d'oxyde de métal réfractaire (101), avant l'étape d'accomplissement du processus de traitement par de l'hydrogène; et on enlève la couche de masque (102) après l'étape d'accomplissement du
processus de traitement par de l'hydrogène.
3. Procédé selon la revendication 2, caractérisé en ce qu'on enlève sélectivement la couche de masque (102) pour former un trou de contact (103) de façon à mettre à nu la partie sélectionnée (101a) de la
couche d'oxyde de métal réfractaire (101).
4. Procédé selon la revendication 2 ou 3, caractérisé en ce que la couche de masque (102) est une couche de résine photosensible ou
une couche de barrière de diffusion.
5. Procédé de fabrication d'un ensemble de résistances de di-
verses valeurs dans un circuit intégré, caractérisé en ce qu'il comprend les étapes suivantes: on prépare un substrat semiconducteur (200); on forme une couche (201) d'un oxyde de métal réfractaire sur le substrat
(200); on effectue un premier processus de traitement par de l'hydro-
gène, basé sur un premier ensemble de paramètres de processus, sur une première partie sélectionnée (201a) de la couche d'oxyde de métal réfractaire (201), de façon à convertir la première partie sélectionnée (201a) de la couche d'oxyde de métal réfractaire (201) en un premier
oxyde conducteur avec une première caractéristique résistive, pour cons-
tituer une première résistance; et on effectue un second processus de
traitement par de l'hydrogène, base sur un second ensemble de paramè-
tres de processus, sur une seconde partie sélectionnée (201b) de la cou-
che d'oxyde de métal réfractaire (201), de façon à convertir la seconde partie sélectionnée (201b) de la couche d'oxyde de métal réfractaire en un second oxyde conducteur avec une seconde caractéristique résistive, pour constituer une seconde résistance.
6. Procédé selon la revendication 5, caractérisé en ce qu'il comprend en outre les étapes suivantes: on forme une première couche de masque (202) sur la couche d'oxyde de métal réfractaire (201), avant l'étape d'accomplissement du premier processus de traitement par de I'hydrogène; et on enlève la première couche de masque (202) après l'étape d'accomplissement du premier processus de traitement par de l'hydrogène.
7. Procédé selon la revendication 6, caractérisé en ce qu'on enlève sélectivement la première couche de masque (202) pour former un trou de contact (203) qui met à nu la première partie sélectionnée (201a) de la couche d'oxyde de métal réfractaire (201) o la première résistance
doit être formée.
8. Procédé selon la revendication 6 ou 7, caractérisé en ce que
la première couche de masque (202) est une couche de résine photosen-
sible.
9. Procédé selon la revendication 6 ou 7, caractérisé en ce que
la première couche de masque (202) est une couche de barrière de diffu-
sion.
10. Procédé selon la revendication 6, caractérisé en ce qu'il comprend en outre les étapes suivantes: on forme une seconde couche de masque (204) sur la couche d'oxyde de métal réfractaire (201), avant l'étape d'accomplissement du second processus de traitement par de l'hydrogène; et on enlève la seconde couche de masque (204) après l'étape d'accomplissement du second processus de traitement par de
I'hydrogène.
11. Procédé selon la revendication 10, caractérisé en ce qu'on enlève sélectivement la seconde couche de masque (204) pour former un trou de contact (205) pour mettre à nu la seconde partie sélectionnée
(201b) de la couche d'oxyde de métal réfractaire (201) o la seconde ré-
sistance doit être formée.
12. Procédé selon la revendication 10 ou 11, caractérisé en ce
que la seconde couche de masque (204) est une couche de résine photo-
sensible.
13. Procédé selon la revendication 10 ou 11, caractérisé en ce que la seconde couche de masque (204) est une couche de barrière de diffusion.
14. Procédé de fabrication d'un ensemble de résistances de diverses valeurs dans un circuit intégré, caractérisé en ce qu'il comprend les étapes suivantes: on prépare un substrat semiconducteur (200); on forme une couche (201) d'un oxyde de métal réfractaire sur le substrat (200); et on accomplit successivement un certain nombre de phases de traitement par de l'hydrogène sur un ensemble de parties sélectionnées
(201a, 201b) de la couche d'oxyde de métal réfractaire (201), o les ré-
sistances à former dans le circuit intégré sont définies, les diverses pha-
ses de traitement par de l'hydrogène étant respectivement accomplies sur la base d'un certain nombre d'ensembles prédéterminés de paramètres de processus, de façon à convertir les parties sélectionnées (201a, 201b) de la couche d'oxyde de métal réfractaire (201) en oxydes conducteurs avec diverses caractéristiques résistives, pour constituer les résistances
désirées.
15. Procédé selon l'une quelconque des revendications 1, 5 ou
14, caractérisé en ce que l'oxyde de métal réfractaire est choisi dans un
groupe qui comprend TiO2, Ta205, Fe203 et BaTiO3.
16. Procédé selon l'une quelconque des revendications 1, 5 ou
14, caractérisé en ce que le processus de traitement par de l'hydrogène est choisi dans un groupe qui comprend un processus de traitement par
un plasma d'hydrogène et un traitement thermique par de l'hydrogène.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087110877A TW409419B (en) | 1998-07-06 | 1998-07-06 | Manufacture method of integrated circuit resistor |
| GB9822667A GB2342776B (en) | 1998-07-06 | 1998-10-16 | Method of fabricating resistors in integrated circuits |
| NL1010430A NL1010430C2 (nl) | 1998-07-06 | 1998-10-29 | Werkwijze voor het fabriceren van weerstanden in geïntegreerde schakelingen. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2780810A1 true FR2780810A1 (fr) | 2000-01-07 |
| FR2780810B1 FR2780810B1 (fr) | 2001-05-25 |
Family
ID=27269519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9813430A Expired - Fee Related FR2780810B1 (fr) | 1998-07-06 | 1998-10-27 | Procede de fabrication de resistances dans des circuits integres |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2000031389A (fr) |
| DE (1) | DE19849746A1 (fr) |
| FR (1) | FR2780810B1 (fr) |
| GB (1) | GB2342776B (fr) |
| NL (1) | NL1010430C2 (fr) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3488767A (en) * | 1965-05-17 | 1970-01-06 | Air Reduction | Film resistor |
| DE1960886A1 (de) * | 1969-12-04 | 1971-06-09 | Siemens Ag | Verfahren zur Herstellung elektrisch leitfaehiger Schichten |
| US4584456A (en) * | 1982-09-08 | 1986-04-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Production of resistor from insulating material by local heating |
| JPS6374033A (ja) * | 1986-09-18 | 1988-04-04 | Canon Inc | パタ−ン形成方法 |
| US4785157A (en) * | 1986-01-09 | 1988-11-15 | Mitsubishi Denki Kabushiki Kaisha | Method for controlling electric resistance of a compound-type resistors |
| EP0641144A1 (fr) * | 1993-08-09 | 1995-03-01 | Matsushita Electric Industrial Co., Ltd. | Résistance à film en oxyde métallique et procédé pour sa fabrication |
| JPH08222566A (ja) * | 1995-02-16 | 1996-08-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4039698A (en) * | 1976-01-23 | 1977-08-02 | Bell Telephone Laboratories, Incorporated | Method for making patterned platinum metallization |
| DE3138960A1 (de) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur erzeugung elektrisch leitender schichten |
| JPS59117255A (ja) * | 1982-12-24 | 1984-07-06 | Toshiba Corp | 抵抗体のトリミング方法 |
| JP3082923B2 (ja) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | 半導体装置の製法 |
-
1998
- 1998-10-16 GB GB9822667A patent/GB2342776B/en not_active Expired - Fee Related
- 1998-10-26 JP JP10304329A patent/JP2000031389A/ja active Pending
- 1998-10-27 FR FR9813430A patent/FR2780810B1/fr not_active Expired - Fee Related
- 1998-10-28 DE DE19849746A patent/DE19849746A1/de not_active Withdrawn
- 1998-10-29 NL NL1010430A patent/NL1010430C2/nl not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3488767A (en) * | 1965-05-17 | 1970-01-06 | Air Reduction | Film resistor |
| DE1960886A1 (de) * | 1969-12-04 | 1971-06-09 | Siemens Ag | Verfahren zur Herstellung elektrisch leitfaehiger Schichten |
| US4584456A (en) * | 1982-09-08 | 1986-04-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Production of resistor from insulating material by local heating |
| US4785157A (en) * | 1986-01-09 | 1988-11-15 | Mitsubishi Denki Kabushiki Kaisha | Method for controlling electric resistance of a compound-type resistors |
| JPS6374033A (ja) * | 1986-09-18 | 1988-04-04 | Canon Inc | パタ−ン形成方法 |
| EP0641144A1 (fr) * | 1993-08-09 | 1995-03-01 | Matsushita Electric Industrial Co., Ltd. | Résistance à film en oxyde métallique et procédé pour sa fabrication |
| JPH08222566A (ja) * | 1995-02-16 | 1996-08-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 012, no. 300 (P - 745) 16 August 1988 (1988-08-16) * |
| PATENT ABSTRACTS OF JAPAN vol. 1996, no. 12 26 December 1996 (1996-12-26) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19849746A1 (de) | 2000-01-13 |
| GB2342776A (en) | 2000-04-19 |
| JP2000031389A (ja) | 2000-01-28 |
| GB2342776B (en) | 2000-12-20 |
| NL1010430C2 (nl) | 2000-05-04 |
| FR2780810B1 (fr) | 2001-05-25 |
| GB9822667D0 (en) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0078190B1 (fr) | Procédé de fabrication de résistances de forte valeur pour circuits intégrés | |
| US9607826B2 (en) | Semiconductor device manufacturing methods and methods of forming insulating material layers | |
| FR2484140A1 (fr) | Procede de fabrication d'un dispositif composite, du type metal-oxyde-semi-conducteur, d'electrode de commande a faible resistivite superficielle, et dispositif obtenu | |
| FR2578272A1 (fr) | Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres. | |
| EP0002165A1 (fr) | Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ | |
| FR2658951A1 (fr) | Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure. | |
| KR102300699B1 (ko) | 상부 금속 라우팅 층에 리피터 / 버퍼를 포함하는 반도체 장치 및 그 제조 방법 | |
| KR100311277B1 (ko) | 반도체장치의제조방법 | |
| US6268257B1 (en) | Method of forming a transistor having a low-resistance gate electrode | |
| EP0003926B1 (fr) | Procédé de réalisation d'un transistor à effet de champ à grille isolée | |
| EP0022383B1 (fr) | Procédé de réalisation d'un transistor à effet de champ à grille Schottky auto-alignée, et transistor obtenu par ce procédé | |
| US11456248B2 (en) | Etch stop layer-based approaches for conductive via fabrication and structures resulting therefrom | |
| FR2786318A1 (fr) | Procede de fabrication d'une resistance de charge | |
| JP2000252278A (ja) | 半導体装置およびその製造方法 | |
| FR2780810A1 (fr) | Procede de fabrication de resistances dans des circuits integres | |
| FR2767965A1 (fr) | Procede de fabrication d'un dispositif a circuit integre ayant differentes epaisseurs d'oxyde de grille | |
| US7632743B2 (en) | Method of manufacturing flash memory device | |
| US7268088B2 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR20020051283A (ko) | 듀얼 게이트 산화막의 제조 방법 | |
| KR100714039B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100976667B1 (ko) | 반도체 소자의 제조방법 | |
| JPH1167686A (ja) | 半導体素子の製造方法 | |
| JP2008041977A (ja) | 半導体回路装置の製造方法 | |
| JPH08250717A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |