FR2747260A1 - Procede de decodage de trains de bits codes selon la norme mpeg - Google Patents
Procede de decodage de trains de bits codes selon la norme mpeg Download PDFInfo
- Publication number
- FR2747260A1 FR2747260A1 FR9613342A FR9613342A FR2747260A1 FR 2747260 A1 FR2747260 A1 FR 2747260A1 FR 9613342 A FR9613342 A FR 9613342A FR 9613342 A FR9613342 A FR 9613342A FR 2747260 A1 FR2747260 A1 FR 2747260A1
- Authority
- FR
- France
- Prior art keywords
- image
- recorded
- region
- memory
- decoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
Dans un procédé pour décoder des trains de bits d'images I et P à la norme MPEG, on reçoit en succession des trains de bits vidéo d'images I et P et on les enregistre dans une première mémoire (90); on décode une partie haute de l'image I et on l'enregistre dans une première région (80a) d'une seconde mémoire (80); on décode une partie basse de l'image I et on l'enregistre dans une seconde région (80b) de la seconde mémoire; on décode une partie haute de l'image P et, simultanément, on visualise des trames supérieures de l'image I et on enregistre la partie haute de l'image P dans une troisième région (80c) de la seconde mémoire; et on décode une partie basse de l'image P, on attend la visualisation des trames supérieures de l'image I et d'un nombre prédéterminé de lignes de balayage d'une trame inférieure de l'image I, et on enregistre la partie basse décodée de l'image P dans la première région (80a).
Description
PROCEDE DE DECODAGE DE TRAINS DE BITS
CODES SELON LA NORME MPEG
La présente invention concerne un procédé pour le décodage
de trains de bits à la norme MPEG.
On expliquera un procédé classique pour le décodage de trains
de bits vidéo à la norme MPEG en se référant aux dessins annexés.
La figure 1 montre un schéma synoptique d'un système d'un dispositif classique pour décoder des trains de bits vidéo à la norme
MPEG, les figures 2a - 2d montrent des schémas synoptiques représen-
tant des structures de mémoire d'image, et la figure 3 illustre une struc-
ture de prédiction entre des données d'image 1, P et B, dans un dispositif
pour le décodage d'un train de bits vidéo à la norme MPEG.
De façon générale, dans un système vidéo numérique à la norme MPEG, les données vidéo pour chaque image sont spécifiées pixel par pixel, et l'immense quantité d'information correspondante exige une technique de compression (ou de codage) vidéo qui puisse réduire la
quantité d'information pour permettre une transmission ou un enregistre-
ment efficace. Cette technique de compression vidéo utilise essentielle-
ment une technique d'élimination de l'information redondante qui apparaît
entre des images vidéo dans des régions spatiales et temporelles. La re-
dondance dans des régions spatiales provient du très faible taux de va-
riation entre des pixels adjacents à l'intérieur d'une image vidéo, et la redondance dans des régions temporelles provient du très faible taux de
variation entre des images vidéo adjacentes, c'est-à-dire la variation cor-
respondant au mouvement d'un objet.
Comme il est bien connu, un train de bits vidéo à la norme MPEG (Moving Picture Expert Group) est codé en étant divisé en trois sortes d'un côté émetteur. Les trois sortes sont le train de bits vidéo d'image I (à codage interne ou "Intra"), le train de bits vidéo d'image P (à codage Prédictif), et le train de bits vidéo d'image B (à codage prédictif
Bidirectionnel). Parmi ces trains de bits, le train de bits vidéo le plus fon-
damental est le train de bits vidéo 1, qui est utilisé à titre de données de référence pour la formation du train de bits vidéo P. De plus, le train de bits video I et le train de bits vidéo P sont utilisés à titre de données de référence pour la formation du train de bits vidéo B. Une compression d'une image animée est ainsi possible. Lorsque les trois sortes de trains de bits vidéo comprimés sont décodés d'un côté récepteur, il y a la même
relation qu'au côté émetteur.
En se référant à la figure 1, on note qu'un dispositif pour le dé-
codage de trains de bits à la norme MPEG de type général comprend une mémoire 10 qui est destinée à recevoir et à enregistrer les trois sortes de
trains de bits vidéo comprimés, une partie de commande 20 pour com-
mander le décodage, et un décodeur 30 pour décoder les trains de bits vidéo 1, P et B en utilisant la relation précitée, et pour enregistrer en succession dans la mémoire 10 les données d'images vidéo décodées. Le
dispositif de décodage de la figure 1 est connecté à un dispositif de vi-
sualisation 40 pour visualiser sur un écran les trains de bits vidéo déco-
dés qui sont enregistrés dans la mémoire 10, sous la commande de la
partie de commande 20, à un dispositif d'enregistrement 50 pour enre-
gistrer les données d'images vidéo décodées qui sont enregistrées dans la mémoire 10, sous la commande de la partie de commande 20, et à une ligne de transmission pour la transmission des données d'images vidéo décodées qui sont enregistrées dans la mémoire 10, sous la commande
de la partie de commande 20.
En se référant à la figure 2a, on note que la mémoire d'image
vidéo 10 qui est représentée sur la figure 1 comprend une première ré-
gion 10a pour enregistrer en succession les données d'image vidéo I dé-
codées, une seconde région 10Ob pour enregistrer les données d'image vidéo I décodées, une troisième région 10c pour enregistrer les données d'image vidéo P décodées, et une quatrième région 10d pour enregistrer
les données d'image vidéo B décodées.
Pour obtenir une image animée, les trains de bits à la norme MPEG peuvent comprendre seulement deux sortes de trains de bits, c'est-à-dire les trains de bits d'image I et P. Dans ce cas, la quatrième région dans la mémoire qui est représentée sur la figure 2a ne sera pas
utilisée, et seules les première à troisième régions 10a - 10c seront utili-
sées. Dans ce cas, la seconde région 10b et la troisième région 10c qui sont représentées sur la figure 2a peuvent être représentées comme indiqué sur la figure 2b; la seconde région 10b peut être divisée en une région 10b1 pour enregistrer une partie haute des données d'image vidéo
I et en une région 10b2 pour enregistrer une partie basse de ces don-
nées, et la troisième région 10Oc peut être divisée en une région 1Ocl pour enregistrer une partie haute des données d'image vidéo P et en une
région 10c2 pour enregistrer une partie basse de ces données.
Dans le procédé de décodage classique, à la réception des trains de bits vidéo d'images I, P et B compresses, provenant du côté émetteur (par exemple une station de diffusion), la mémoire 10 qui est
représentée sur la figure 1 enregistre en succession les trains de bits vi-
déo. Sous la commande de la partie de commande 20, le décodeur 30 lit en succession les trains de bits vidéo enregistrés et il les décode pour
fournir les données d'images vidéo I, P et B, qui sont ensuite enregis-
trées dans des régions respectives 10Ob - 10Od de la mémoire de com-
mande 10, par la partie de commande 20. Du fait que chacune des se-
conde à quatrième régions 10b - 10d de la figure 2b est adoptée pour enregistrer des données d'image vidéo décodées respectives, chacune d'elles a une capacité lui permettant d'enregistrer la totalité des données d'une image vidéo. Une fois que les données d'images vidéo I, P et B sont entièrement enregistrées dans les régions respectives 10b - 10d de la mémoire 10, la partie de commande 20 les visualise sur le dispositif de visualisation 40, les transfère vers un autre dispositif d'enregistrement , en fonction des besoins, ou les transmet par la ligne de transmission, pour la transmission à un autre dispositif. Le décodeur 30 se réfère à un
train de bits vidéo d'image I antérieure qui est enregistré dans la pre-
mière région 10a, à un train de bits vidéo d'image B et à un train de bits vidéo d'image P antérieure, lorsqu'il décode le train de bits vidéo d'image P. Au moment o il est codé du côté émetteur, chacun des trains de bits vidéo à la norme MPEG a une configuration qui est représentée sur la figure 2b. En se référant à la figure 2b, on note que l'un des trains de bits vidéo compresses conformément à la norme MPEG comprend une partie haute 60 et une partie basse 70, chacune de ces parties ayant une
trame supérieure 60a et 70a, et une trame inférieure 60b et 70b.
On expliquera en se référant à la figure 2c une séquence de reproduction d'une image à partir d'un train de bits vidéo à la norme MPEG utilisant le système mentionné ci-dessus. La figure 2c illustre un système de diffusion NTSC à balayage entrelacé, qui est pris à titre
d'exemple.
En se référant à la figure 2b, on note que des lignes de ba-
layage 1, 3,..., 239 appartenant à la trame supérieure 60a de la partie
haute 60 sont visualisées initialement sur un écran, et des lignes de ba-
layage 241,..., 477 et 479 appartenant à la trame supérieure 70a de la partie basse 70 sont ensuite visualisées sur l'écran. Ensuite, des lignes de balayage 2, 4,..... 240 appartenant à la trame inférieure 60b de la partie haute 60 sont visualisées sur l'écran, et des lignes de balayage 242,..., 478 et 480 appartenant à la trame inférieure 70b de la partie
basse 70 sont visualisées sur l'écran. Ainsi, comme représenté sur la fi-
gure 2c, la trame supérieure 60a de la partie haute 60 et la trame supé-
rieure 70a de la partie basse 70 constituent une trame impaire, et la trame inférieure 60b de la partie haute 60 et la trame inférieure 70b de la partie basse 70 constituent une trame paire. Comme il est bien connu, une trame impaire et une trame paire constituent une image vidéo. De plus, dans le balayage entrelacé, des lignes de balayage impaires sont visualisées en premier sur l'écran, et les lignes de balayage paires sont
ensuite visualisées sur l'écran.
Comme indiqué dans l'explication qui précède, dans le procédé de décodage classique, l'action de décodage du décodeur 30 produit les
différentes données d'image 1, P et B, et toutes ces données sont enre-
gistrées dans les régions respectives 10b - 10d de la mémoire 10 et elles
sont visualisées sous l'action de la partie de commande 20, conformé-
ment à une séquence prédéterminée. Par conséquent, chacune des ré-
gions 10Ob - 10Od de la mémoire 10 doit avoir une capacité permettant
d'enregistrer la totalité des données vidéo de chaque image.
La figure 2d est une représentation schématique montrant le détail de la seconde région 10Ob et de la troisième région 10Oc dans la mémoire 10 pour les données d'images vidéo I et P qui sont représentées
sur la figure 2a.
En se référant à la figure 2d, on note que dans la mémoire 10, la seconde région 10b comprend une partie 10b1 pour enregistrer la par-
tie haute des données d'image vidéo 1, et une partie 10b2 pour enregis-
trer la partie basse de ces données. De plus, la troisième région 10c comprend une partie 10cl pour enregistrer la partie haute des données d'image vidéo P. et une partie 10c2 pour enregistrer la partie basse de ces données. La capacité de chacune des parties correspond à 25% de la capacité permettant d'enregistrer la totalité des données d'images vidéo I et P.
Les données d'images vidéo 1, P et B, qui sont ainsi enregis-
trées dans les seconde à quatrième régions 10b - 10d de la mémoire 10, sont soit visualisées par l'intermédiaire du dispositif de visualisation 40, conformément à une séquence prédéterminée, soit enregistrées dans le dispositif d'enregistrement 50, soit transmises à un autre dispositif par l'intermédiaire de la ligne de transmission, sous la commande de la partie
de commande 20.
La figure 3 illustre un système de référence entre les images
vidéo 1, P et B à la norme MPEG, dans le codage.
Dans la norme MPEG, une séquence I d'images animées est codée en un ensemble d'images vidéo, c'est-à-dire par groupe. Le groupe
comprend un ensemble d'images vidéo. Comme on l'a expliqué, I'ensem-
ble d'images vidéo dans chaque groupe comprend des données d'image vidéo I (en codage interne, ou "Intra"), des données d'image vidéo P (en codage Prédictif), et des données d'image vidéo B (en codage prédictif Bidirectionnel). La figure 3 montre la relation de référence entre ces trois types
de données d'image vidéo.
En se référant à la figure 3, on note que dans chaque groupe, des données d'image vidéo P sont codées par référence à leurs données d'image vidéo I antérieure, et les données d'image vidéo B sont codées par référence à leurs données d'image I antérieure, et à leurs données d'image vidéo P postérieure. Ces données d'image ont également les mêmes relations dans le décodage. Les flèches sur la figure 3 indiquent les directions des références. Du fait que le train de bits vidéo d'image I
est codé seulement avec de l'information provenant de lui-même, le rap-
port de compression est relativement peu élevé. Le train de bits vidéo d'image P est codé par référence à une image I antérieure ou à une autre image P antérieure. Dans ce cas, du fait que le train de bits vidéo
d'image P est codé par compensation synchrone, on peut obtenir un rap-
port de compression supérieur à celui du train de bits vidéo d'image I.
Cependant, du fait que l'image P est codée à certains moments par réfé-
rence à une image P antérieure, de petites erreurs de codage peuvent se
produire. D'autre part, l'image B est codé en faisant simultanément réfé-
rence à des images I et P antérieure et postérieure, ce qui permet d'ob-
tenir une image vidéo B fortement compressée. Dans l'algorithme MPEG,
la fréquence et les positions d'images I sont sélectionnées sous la dé-
pendance d'un accès aléatoire, ou d'une fréquence de changement de la scène. Il y a de façon générale des corrélations étroites entre des images
vidéo dans des images animées.
Si on utilise toutes les données d'images vidéo 1, P et B de la norme MPEG, la taille maximale d'une image est d'environ 1,49 Mo dans le système de diffusion NTSC, et d'environ 1,78 Mo dans le système de diffusion PAL. Par conséquent, une taille de mémoire correspondant à ces capacités est exigée dans le décodage. En plus de ceci, si l'on tient compte de la première région 10a représentée sur la figure 2a, qui est incorporée pour enregistrer des trains de bits vidéo reçus, une taille de
mémoire correspondant à une capacité de plus de 2 Mo est exigée.
Comme on l'a expliqué, les trains de bits vidéo à la norme MPEG peuvent être codés avec seulement des images vidéo I et P, sans images vidéo B. Dans ce cas, une taille de mémoire correspondant à une capacité de 0,99 Mo est exigée pour le décodage dans le système de diffusion NTSC, et une taille de mémoire correspondant à une capacité de 1,19 Mo est exigée pour le décodage dans le système de diffusion PAL. Dans ce cas, du fait que seules les données des images I et P sont enregistrées, on a besoin d'une taille de mémoire correspondant à une
capacité réduite des données d'une image, par rapport à un profil princi-
pal qui enregistre toutes les données d'images vidéo I, P et B. Cepen-
dant, du fait qu'une mémoire ayant une capacité très supérieure à 1 Mo est encore exigée, on a rencontré le problème consistant en ce que le
coût de fabrication d'un appareil vidéo devient élevé.
La présente invention porte donc sur un procédé de décodage de train de bits vidéo à la norme MPEG qui élimine dans une large me- sure un ou plusieurs des problèmes qui sont dûs à des limitations et des
inconvénients de l'art antérieur.
Un but de la présente invention est de procurer un procédé
pour décoder des trains de bits vidéo à la norme MPEG, qui puisse ré-
duire la capacité d'une mémoire qui est utilisée dans le décodage des
trains de bits.
Des caractéristiques et avantages supplémentaires de l'inven-
tion seront exposés dans la description qui suit, et ressortiront en partie
de la description, ou pourront apparaître par la mise en oeuvre de l'in-
vention. Pour atteindre ces avantages, ainsi que d'autres, et conformé-
ment au but de la présente invention, telle qu'elle est mise en oeuvre et
décrite de façon générale, le procédé pour décoder des trains de bits vi-
déo à la norme MPEG comprend les étapes suivantes: on reçoit en suc-
cession un train de bits vidéo d'une image I et un train de bits vidéo d'une image P, et on les enregistre dans une première mémoire, chacune des images parmi l'image I et l'image P ayant une partie haute et une partie basse et chacune des parties ayant une trame supérieure et une trame inférieure; on décode la partie haute enregistrée de l'image I et on l'enregistre dans une première région d'une seconde mémoire; on décode
la partie basse enregistrée de l'image I et on l'enregistre dans une se-
conde région de la seconde mémoire; on décode la partie haute enregis-
trée de l'image P et, simultanément, on visualise les trames supérieures de l'image I qui est enregistrée dans les première et seconde régions, et on enregistre la partie haute de l'image P dans une troisième région de la seconde mémoire; et on décode la partie basse de l'image P, on attend la
visualisation des trames supérieures de l'image I et d'un nombre prédé-
terminé de lignes de balayage de la trame inférieure de l'image 1, et on enregistre dans la première région la partie basse décodée de l'image P. D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés, dans lesquels: La figure 1 montre un schéma synoptique d'un système d'un dispositif classique pour décoder des trains de bits vidéo à la norme
MPEG;
Les figures 2a - 2d représentent des schémas synoptiques montrant des structures de mémoire d'image caractéristiques; La figure 3 montre une structure prédictive classique entre des images; La figure 4 montre une structure de mémoire d'image, avec laquelle seules des images I et P sont décodées, conformément à un mode de réalisation préféré de la présente invention; Les figures 5a - 5f illustrent les étapes d'un processus dans lequel des données vidéo qui sont appliquées à chacune des régions de décodage d'une mémoire d'image sont décodées, dans un décodeur MPEG conforme à la présente invention; et
La figure 6 est un organigramme montrant un procédé pour dé-
coder de l'information vidéo contenue dans une mémoire d'image, dans
un décodeur MPEG conforme à la présente invention.
L'explication d'un dispositif de décodage dans un appareil vidéo conforme à la présente invention sera omise, du fait que son système de décodage est le même que le système classique qui est représenté sur la
figure 1. Le but d'un procédé de décodage conforme à la présente inven-
tion est d'enregistrer un programme de système dans la mémoire 10 qui est représentée sur la figure 1. Parmi les trois sortes d'images de la
norme MPEG, les deux sortes d'images I et P sont applicables au procé-
dé de la présente invention. Le procédé d'un mode de réalisation préféré de la présente invention est applicable au système de diffusion NTSC qui
a un système de balayage entrelacé.
La mémoire 10 qui est représentée sur la figure I a la structure représentée sur la figure 4, pour mettre en oeuvre le procédé d'un mode
de réalisation préféré de la présente invention. Les figures 5a - 5f illus-
trent les étapes d'un processus dans lequel des données vidéo qui ont été appliquées à chacune des régions de décodage d'une mémoire
d'images sont décodées, dans un décodeur MPEG conforme à la pré-
sente invention, et la figure 6 est un organigramme montrant un procédé pour décoder une information vidéo dans une mémoire d'image dans un décodeur
MPEG conforme à la présente invention.
En se référant à la figure 4, on note que la mémoire 10 sur la figure 1 comprend une première région d'enregistrement 80 pour enregistrer des données d'images vidéo I et P. et une seconde région d'enregistrement 90 pour enregistrer des trains de bits, et la première région d'enregistrement 80 comporte une première partie 80a, une seconde partie 80b et une troisième partie 80c. Chacune des parties 80a-80c a une capacité qui lui permet d'enregistrer 25 % des données de chaque image vidéo. Ainsi, conformément à la présente invention, la première région d'enregistrement 80 de la mémoire prévue pour l'utilisation dans le décodage, a une capacité qui lui permet d'enregistrer seulement 75 % des données de chaque image vidéo; chaque partie 80a, 80b et 80c de la première région d'enregistrement 80 a une capacité égale aux 3/4 de celle de la mémoire classique qui est utilisée dans le décodeur 2 0 MPEG. La première région d'enregistrement 80 de la mémoire 10 a une capacité qui lui permet de décoder seulement un train de bits vidéo d'image I, qui est une image de base, et un train de bits d'image P. qui fait référence au train de bits vidéo d'image I, à titre d'image de base, dans l'accomplissement d'une compensation de mouvement. Dans le procédé de décodage de la présente invention, la capacité d'une mémoire qui est exigée pour le dispositif destiné à décoder des trains de bits MPEG est d'environ 0,74 Mo dans le cas du système de diffusion NTSC, et d'environ 0,89 Mo dans le cas du système de diffusion PAL. Ainsi, comme on l'a expliqué, la capacité d'une mémoire qui est exigée pour un dispositif de décodage de la présente invention ne dépasse pas
3 0 1 Mo pour n'importe quel système de diffusion.
On expliquera le procédé de décodage de trains de bits vidéo à la norme MPEG conforme à la présente invention, en se référant aux figures 5a - 5f et 6; sur les figures 5d à 5f et 6, les étapes identifiées par des cadres sont les suivantes 3 5 Figure 5d: a: Visualisation de I haute, trame supérieure Visualisation de certaines lignes de balayage de I haute, trame inférieure b: Visualisation de I basse, trame supérieure Visualisation de certaines lignes de balayage de I basse, trame inférieure c: Enregistrement de P1 haute, trame supérieure Enregistrement de P1 haute, trame inférieure Fig. 5e a: Enregistrement de P1 basse, trame supérieure Enregistrement de P1 basse, trame inférieure b: Enregistrement de P2 haute, trame supérieure, simultanémént à la visualisation de P1, trame supérieure Enregistrement de P2 haute, trame inférieure, après l'enregistrement de P2 haute, trame supérieure c: Visualisation de P1 haute, trame supérieure Visualisation de P1 haute, trame inférieure Fig. 5f a: Visualisation de P1 basse, trame supérieure Visualisation de P1 basse, trame inférieure b: Enregistrement de P2 haute, trame supérieure, 2 5 Enregistrement de P2 haute, trame inférieure, c: Visualisation de P1 haute, trame supérieure, et ensuite enregistrement de P2 basse, trame supérieure, lorsque certaines lignes de balayage de P1 basse, trame inférieure, sont visualisées Visualisation de P1 haute, trame inférieure, et ensuite enregistrement de P2 base, trame inférieure, lorsque certaines lignes de balayage de P1 basse, trame inférieure, sont visualisées il Fig. 6 S101 Decodage de I haute et I basse et enreg!stremrent dans la première partie et la seconde partie S102 Décodage de P1 haute simultanément a la visualisation de 1. trame superieure. de l'image I décodée S103 Suspension du décodage de P1 basse jusq.' a ce que la trame
inférieure de l'image I soit visualisée jusqu'à un nombre prédeter-
miné de lignes de balayage S104 Est-ce que la trame inférieure de l'image i est visualisée jusqu'au nombre prédetermine de lignes de balayage ? S105 Décodage de P1 basse et enregistrerment dans la première partie
S106 Décodage de P2 haute simultanément à la visualisation de P1.
trame supérieure S107 Suspension du décodage de P2 basse jusqu'a la visualisation d'un
nombre predéterminé de lignes de balayage de Pl. trame infé-
rieure S108 Est-ce que Pl. trame inférieure, est visualisée jusqu'au nombre predéterminé de lignes de balayage ? S109 Decodage de P2 basse et enregistrement dans la troisième partie S110 Est-ce qu'il y a d'autres images a décoder En se rérérant aux figures 5 a - 5f et 6, on note que la mémoire 10 reçoit des trains de bits vidéo d'images I et P à la norme MPEG, provenant en succession d'un côté émetteur (par exemple un système de diffusion), et elle les enregistre dans la seconde région 90 sur la figure 4, sous la commande de la partie de commande 20. Lorsque les trains de
bits vidéo d'images I et P sont enregistrés dans la seconde région d'en-
registrement 90 de la figure 4, le décodeur 30 qui est représenté sur la figure 1 lit et décode les trains de bits. Comme représenté sur la figure 2b, chacun des trains de bits vidéo comprend une partie haute et une partie basse, et chacune de ces parties comprend une trame supérieure et une trame inférieure. Par conséquent, comme représenté sur la figure a et à l'étape S101 sur la figure 6, le décodeur 30 décode tout d'abord
la partie haute du train de bits vidéo d'image 1, I haute, qui est une in-
formation vidéo de référence, et il l'enregistre dans la première partie a de la première région 80 dans la mémoire 10. Du fait que la partie haute comporte une trame supérieure et une trame inférieure, la trame supérieure est enregistrée en premier, après quoi la trame inférieure est enregistrée. Ensuite, la partie basse du train de bits vidéo d'image I est
décodée, et elle est enregistrée dans la seconde partie 80b de la se-
conde région d'enregistrement 80, dans l'ordre de la trame supérieure et de la trame inférieure, comme représenté sur la figure 5b et à l'étape S101 sur la figure 6. Comme représenté sur la figure 5c et à l'étape S102 sur la figure 6, simultanément à la visualisation des trames supérieures décodées de l'image I qui est enregistrée dans la première partie 80a et dans la seconde partie 80b, le décodeur 30 décode la partie haute du train de bits vidéo d'image P1 qui est enregistre dans la seconde région d'enregistrement 90, en faisant référence au train de bits vidéo d'image 1, et il enregistre la partie haute de l'image P décodée, P1 haute, dans la troisième partie 80c. Ensuite, comme représenté sur la figure 5d et à l'étape S103 sur la figure 6, le décodeur 30 suspend le décodage de la
partie basse de l'image P1 jusqu'à ce que les trames inférieures déco-
dées de l'image I qui est enregistrée dans la première partie 80a et dans la seconde partie 80b, soient visualisées jusqu'à un nombre prédéterminé de lignes de balayage. Comme représenté sur la figure 5e et aux étapes S104 et S105 sur la figure 6, lorsque les trames inférieures de l'image I sont visualisées jusqu'au nombre de lignes de balayage prédéterminé, le décodeur 30 lit la partie basse, P1 basse, du train de bits vidéo d'image P1 qui est enregistré dans la seconde région d'enregistrement 90, et il
1 3 2747260
décode la partie basse, F, basse, en se référant au tra.n de bits vidéo d'image 1. Cette partie basse d'image P1 décodée est enregistrée dans la première partie 80a, dans l'ordre de la trame supérieure et de la trame inférieure. Ensuite, comme représenté sur la figure 5e et à l'étape S106 sur la figure 6, simultanément à la visualisation des trames supérieures respectives de la partie haute et de la partie basse de l'image P1 qui sont enregistrées dans la troisième partie 80c et dans la première partie 80a,
la partie de commande 20a lit la partie haute de l'image P2 qui est enre-
gistrée dans la seconde région d'enregistrement 90, et elle décode la partie haute en se référant au train de bits vidéo d'image 1. A ce moment,
la seconde partie 80b de la première région d'enregistrement 80 est vide.
Par conséquent, la partie de commande 20 extrait la partie supérieure décodée de l'image P2 dans la trame supérieure et la trame inférieure, et
elle l'enregistre en succession dans la seconde partie 80b. Comme re-
présenté sur la figure 5f et à l'étape S107 sur la figure 6, la partie de
commande 20 suspend le décodage de la partie basse de l'image P2 jus-
qu'à ce que toutes les trames supérieures de la partie haute et de la par- tie basse de l'image P1 qui sont respectivement enregistrées dans la troi-
sième partie 80c et dans la première partie BOa, soient visualisées, et ensuite les lignes inférieures de l'image P1 sont visualisées jusqu'à un nombre de lignes de balayage prédéterminé. Comme représenté sur la
figure 5f et à l'étape S108 sur la figure 6, la partie de commande 20 dé-
termine toutes les trames supérieures de la partie haute et de la partie
basse de l'image P1 qui sont enregistrées respectivement dans la troi-
sième partie 80c et dans la première partie 80d, qui ont été visualisées,
et ensuite, si elle trouve que les lignes inférieures de l'image P1 sont vi-
sualisées jusqu'à un nombre prédéterminé de lignes de balayage, la par-
tie de commande 20 commence à décoder la partie basse de l'image P2.
Comme représenté sur la figure 5f et aux étapes S109 sur la figure 6, la partie basse de l'image P2 est décodée après la visualisation de la trame
supérieure de l'image Pl et d'un nombre prédéterminé de lignes de ba-
layage qui sont enregistrées dans la troisième région 80c, pour éviter un chevauchement entre la trame inférieure de l'image P1 et la partie haute de l'image P1. Ensuite, comme représenté à l'étape Sl10, la partie de commande 20 effectue un contrôle pour déterminer s'il y a une autre
14 2747260
image à décoder dans la seconde région d'enregistrement 90 de la mé-
moire 10. S'il y a un autre train de bits vidéo d'image à décoder dans la seconde région d'enregistrement 90, les étapes allant de S105 à S110 sur la figure 6 sont répétées. En conclusion, on peut voir que la taille de mémoire conforme au procédé de la présente invention peut être réduite de 25% par rapport à la taille de mémoire conforme au procédé classique (voir la figure 2d). Comme on l'a expliqué, du fait que les trains de bits vidéo étaient compressés, c'est-a-dire codés en macro- blocs, les trains
de bits vidéo sont également décodés en macro-blocs.
Comme on l'a expliqué, la taille de mémoire réduire qui est exi-
gée pour le décodage des trains de bits vidéo d'images I et P à la norme MPEG, conformément à la présente invention, permet de diminuer le coût
de fabrication de la partie de décodeur dans des appareils vidéo.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (6)
1. Procédé pour décoder des trains de bits vidéo à la norme MPEG, caractérisé en ce qu'il comprend les étapes suivantes: on reçoit
en succession un train de bits vidéo d'une image I et un train de bits vi-
déo d'une image P, et on les enregistre dans une première mémoire (90), chaque image parmi l'image I et l'image P ayant une partie haute et une partie basse et chacune de ces parties ayant une trame supérieure et une trame inférieure; on décode la partie haute enregistrée de l'image I et on l'enregistre dans une première région (80a) d'une seconde mémoire (80); on décode la partie basse enregistrée de l'image I et on l'enregistre dans une seconde région (80b) de la seconde mémoire; on décode la partie haute enregistrée de l'image P et, simultanément, on visualise les trames supérieures de l'image I qui sont enregistrées dans la première région (80a) et dans la seconde région (80b), et on enregistre la partie
haute de l'image P dans une troisième région (80c) de la seconde mé-
moire (80); et on décode la partie basse de l'image P. on attend la visua-
lisation des trames supérieures de l'image I et d'un nombre prédéterminé de lignes de balayage de la trame inférieure de l'image 1, et on enregistre dans la première région (80a) la partie basse décodée de l'image P.
2. Procédé selon la revendication 1, caractérisé en ce que les
trains de bits vidéo sont codés et décodés par macro-blocs.
3. Procédé selon la revendication 1, caractérisé en ce que cha-
cun des trains de bits vidéo d'images I et P qui sont reçus est un signal
de diffusion NTSC entrelacé.
4. Procédé pour décoder des trains de bits vidéo à la norme MPEG, caractérisé en ce qu'il comprend tes étapes suivantes: on reçoit
en succession un train de bits vidéo d'une image I et un train de bits vi-
déo d'un ensemble d'images P et on les enregistre en succession dans une première mémoire (90), chaque image parmi l'image I et les images P ayant une partie haute et une partie basse et chacune des parties ayant une trame supérieure et une trame inférieure; on décode la partie haute de l'image I enregistrée et on l'enregistre dans une première région (80a) d'une seconde mémoire (80); on décode la partie basse de l'image I et on l'enregistre dans une seconde région (80b) de la seconde mémoire (80);
on décode la partie haute du premier train de bits vidéo d'image P enregis-
tré, et on enregistre la partie haute de la première image P décodée dans
une troisième région (80c) de la seconde mémoire (80), lorsque les tra-
mes supérieures de l'image I qui sont enregistrées dans les première et seconde régions (80a, 80b) sont visualisées; on attend la visualisation de la trame inférieure de l'image I jusqu'à un nombre prédéterminé de lignes de balayage de celle-ci; on attend le décodage de la partie basse de la première image P; lorsque la trame inférieure de l'image I est visualisée jusqu'au nombre prédéterminé de ses lignes de balayage, on décode la partie basse de la première image P et on l'enregistre dans la première région (80a) de la seconde mémoire (80); on décode la partie haute d'une seconde image P, et on l'enregistre dans la seconde région (80b) de la seconde mémoire (80) lorsque la trame supérieure de la première image
P est visualisée; on suspend le décodage de la partie basse de la se-
conde image P jusqu'à ce que la trame inférieure de la première image P soit visualisée jusqu'à un nombre prédéterminé de lignes de balayage; on décode la partie basse de la seconde image P et on l'enregistre dans une
troisième région (80c) de la première mémoire (80) lorsque la trame infé-
rieure de la première image P est visualisée jusqu'à un nombre prédéter-
miné de lignes de balayage; et on répète les étapes mentionnées ci-
dessus lorsque d'autres trains de bits vidéo d'image P sont appliqués.
5. Procédé selon la revendication 4, caractérisé en ce que les
trains de bits vidéo sont codés et décodés par macro-blocs.
6. Procédé selon la revendication 4, caractérisé en ce que cha-
cun des trains de bits vidéo d'images I et P qui sont reçus est un signal
de diffusion NTSC entrelacé.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010658A KR100215824B1 (ko) | 1996-04-09 | 1996-04-09 | 엠펙 디코더의 프레임 메모리 및 영상 데이타 디코딩방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2747260A1 true FR2747260A1 (fr) | 1997-10-10 |
| FR2747260B1 FR2747260B1 (fr) | 1999-01-08 |
Family
ID=19455358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9613342A Expired - Fee Related FR2747260B1 (fr) | 1996-04-09 | 1996-10-31 | Procede de decodage de trains de bits codes selon la norme mpeg |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6118818A (fr) |
| JP (1) | JP2878661B2 (fr) |
| KR (1) | KR100215824B1 (fr) |
| DE (1) | DE19643672C2 (fr) |
| FR (1) | FR2747260B1 (fr) |
| GB (1) | GB2312127B (fr) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306371B1 (ko) * | 1997-12-30 | 2001-10-19 | 박종섭 | 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법 |
| JP3282577B2 (ja) * | 1998-03-02 | 2002-05-13 | 日本電気株式会社 | 画像処理装置 |
| KR100385620B1 (ko) * | 2000-09-22 | 2003-05-28 | (주)웰파인 | 개량된 엠펙 부호화 방법 및 이를 이용한 동영상 전송시스템 및 그 방법 |
| KR100393666B1 (ko) * | 2001-03-20 | 2003-08-06 | (주)다넷 | 동영상 압축 방법 및 시스템 |
| US7245821B2 (en) * | 2001-05-31 | 2007-07-17 | Sanyo Electric Co., Ltd. | Image processing using shared frame memory |
| CN100370803C (zh) * | 2001-09-19 | 2008-02-20 | 汤姆森许可公司 | 用于延时视频行数据的设备及其方法 |
| EP1383339A1 (fr) * | 2002-07-15 | 2004-01-21 | Matsushita Electric Industrial Co., Ltd. | Méthode de gestion de mémoire pour estimation et compensation de mouvement dans une séquence vidéo |
| JP3934568B2 (ja) * | 2003-03-04 | 2007-06-20 | 松下電器産業株式会社 | 動画符号化方法および装置 |
| JP4315731B2 (ja) | 2003-05-16 | 2009-08-19 | 株式会社ルネサステクノロジ | 画像復号表示装置 |
| US20040264579A1 (en) * | 2003-06-30 | 2004-12-30 | Sandeep Bhatia | System, method, and apparatus for displaying a plurality of video streams |
| US7486297B2 (en) * | 2003-09-22 | 2009-02-03 | Ati Technologies, Inc. | Method and apparatus for image processing in a handheld device |
| US7848428B2 (en) * | 2004-06-17 | 2010-12-07 | Broadcom Corporation | System and method for reducing visible artifacts in video coding using multiple reference pictures |
| JP4342424B2 (ja) * | 2004-11-11 | 2009-10-14 | 株式会社東芝 | 映像信号処理装置 |
| US7822277B2 (en) | 2005-08-31 | 2010-10-26 | Ati Technologies Ulc | Method and apparatus for communicating compressed video information |
| JP5136470B2 (ja) | 2009-03-06 | 2013-02-06 | 富士通株式会社 | 動画像符号化装置及び動画像符号化方法 |
| KR102312681B1 (ko) * | 2015-03-17 | 2021-10-13 | 한화테크윈 주식회사 | 영상 처리 시스템 및 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0710028A2 (fr) * | 1994-10-28 | 1996-05-01 | Kabushiki Kaisha Toshiba | Appareil pour le décodage d'image |
| EP0732857A1 (fr) * | 1995-03-14 | 1996-09-18 | Sgs Thomson Microelectronics Sa | Décodeur MPEG à capacité mémoire réduite |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2984311B2 (ja) * | 1990-04-04 | 1999-11-29 | キヤノン株式会社 | 静止画像再生装置 |
| FR2703535A1 (fr) * | 1993-03-31 | 1994-10-07 | Philips Electronique Lab | Procédé et dispositif pour décoder des images comprimées. |
| US5386233A (en) * | 1993-05-13 | 1995-01-31 | Intel Corporation | Method for efficient memory use |
| US5398072A (en) * | 1993-10-25 | 1995-03-14 | Lsi Logic Corporation | Management of channel buffer in video decoders |
| TW377935U (en) * | 1994-08-10 | 1999-12-21 | Gen Instrument Corp | Dram mapping for a digital video decompression processor |
| US5646693A (en) * | 1994-11-04 | 1997-07-08 | Cismas; Sorin | Memory utilization for video decoding and display with 3:2 pull-down |
-
1996
- 1996-04-09 KR KR1019960010658A patent/KR100215824B1/ko not_active IP Right Cessation
- 1996-10-22 DE DE1996143672 patent/DE19643672C2/de not_active Expired - Fee Related
- 1996-10-31 FR FR9613342A patent/FR2747260B1/fr not_active Expired - Fee Related
-
1997
- 1997-01-24 JP JP1165597A patent/JP2878661B2/ja not_active Expired - Fee Related
- 1997-03-26 GB GB9706251A patent/GB2312127B/en not_active Expired - Fee Related
- 1997-04-02 US US08/831,865 patent/US6118818A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0710028A2 (fr) * | 1994-10-28 | 1996-05-01 | Kabushiki Kaisha Toshiba | Appareil pour le décodage d'image |
| EP0732857A1 (fr) * | 1995-03-14 | 1996-09-18 | Sgs Thomson Microelectronics Sa | Décodeur MPEG à capacité mémoire réduite |
Non-Patent Citations (1)
| Title |
|---|
| ICHIRO TAMITANI ET AL: "AN ENCODER/DECODER CHIP SET FOR THE MPEG VIDEO STANDARD", DIGITAL SIGNAL PROCESSING 2, ESTIMATION, VLSI, SAN FRANCISCO, MAR. 23 - 26, 1992, vol. 5, 23 March 1992 (1992-03-23), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 661 - 664, XP000341507 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09284779A (ja) | 1997-10-31 |
| GB2312127B (en) | 1998-05-27 |
| US6118818A (en) | 2000-09-12 |
| JP2878661B2 (ja) | 1999-04-05 |
| GB9706251D0 (en) | 1997-05-14 |
| DE19643672C2 (de) | 2002-05-08 |
| KR100215824B1 (ko) | 1999-08-16 |
| DE19643672A1 (de) | 1997-10-16 |
| KR970073118A (ko) | 1997-11-07 |
| GB2312127A (en) | 1997-10-15 |
| FR2747260B1 (fr) | 1999-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295089B1 (en) | Unsampled hd MPEG video and half-pel motion compensation | |
| FR2747260A1 (fr) | Procede de decodage de trains de bits codes selon la norme mpeg | |
| US9503742B2 (en) | System and method for decoding 3D stereoscopic digital video | |
| US6088047A (en) | Motion compensated digital video decoding with buffered picture storage memory map | |
| FR2660139A1 (fr) | Procede de codage et de transmission a au moins deux niveaux de qualite d'images numeriques appartenant a une sequence d'images, et dispositifs correspondants. | |
| JP2003304542A (ja) | ビデオ信号圧縮解除装置 | |
| JP2001346205A (ja) | 信号の誤りを隠蔽する方法 | |
| JP3403168B2 (ja) | 画像処理方法とこの方法を利用可能な画像処理装置およびテレビジョン受像機 | |
| JP3147792B2 (ja) | 高速再生のためのビデオデータの復号化方法及びその装置 | |
| FR2795279A1 (fr) | Procede et dispositif de commutation de programmes de television numerique | |
| FR2768003A1 (fr) | Procede de codage d'un signal de forme binaire | |
| US20040008775A1 (en) | Method of managing reference frame and field buffers in adaptive frame/field encoding | |
| AU715613B2 (en) | Method and apparatus for looping of compressed video bitstreams | |
| KR20070110406A (ko) | 화상 처리 장치, 화상 처리 방법 및 텔레비전 수상기 | |
| JP3515565B2 (ja) | 画像処理方法とこの方法を利用可能な画像処理装置およびテレビジョン受像機 | |
| US20050105811A1 (en) | Processing images | |
| JP3403169B2 (ja) | 画像再生方法とこの方法を利用可能な画像再生装置およびテレビジョン受像機 | |
| WO2009077466A1 (fr) | Dispositif et procédé de gestion de mémoire | |
| JP3403166B2 (ja) | 画像再生方法とこの方法を利用可能な画像再生装置およびテレビジョン受像機 | |
| US7606306B2 (en) | Output method for improving video image quality | |
| JP3403167B2 (ja) | 画像処理方法とこの方法を利用可能な画像処理装置およびテレビジョン受像機 | |
| JP3374128B2 (ja) | 画像処理方法とこの方法を利用可能な画像処理装置およびテレビジョン受像機 | |
| KR100252810B1 (ko) | 엠펙디코더 | |
| JPH08265751A (ja) | Ｍｐｅｇ方式による画像再生器 | |
| JP2006042371A (ja) | 画像記録再生装置及び画像再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100630 |