KR100252810B1 - 엠펙디코더 - Google Patents
엠펙디코더 Download PDFInfo
- Publication number
- KR100252810B1 KR100252810B1 KR1019970078769A KR19970078769A KR100252810B1 KR 100252810 B1 KR100252810 B1 KR 100252810B1 KR 1019970078769 A KR1019970078769 A KR 1019970078769A KR 19970078769 A KR19970078769 A KR 19970078769A KR 100252810 B1 KR100252810 B1 KR 100252810B1
- Authority
- KR
- South Korea
- Prior art keywords
- picture
- image
- signal
- output
- adder
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
본 발명은 엠펙 디코더에 관한 것으로, 역이산여현변환부에서 출력된 신호가 입력되는 가산기와; 상기 가산기에서 출력되는 신호를 필터링하여 낮은 해상도의 축소된 영상 신호를 발생시키는 다운 샘플러와; 소정의 선택신호에 따라 상기 다운 샘플러의 출력신호와 상기 가산기의 출력신호 가운데 하나를 선택하여 영상 메모리에 전달하는 멀티플렉서를 포함하여 이루어져서, 인코더에서 출력된 영상 데이타가 역양자화 과정과 역이산여현변환 과정을 거치면 이를 다운 샘플링하여 축소된 영상을 구현하는데 필요한 데이타로 변환하고, 멀티플렉서를 통하여 다운 샘플링된 영상 데이타와 다운 샘플링 이전의 원래의 영상 데이타를 선택적으로 출력하여 메모리에 전달함으로써, 메모리의 운용상의 문제로 인하여 화면의 상위 영역에 축소된 영상을 출력하지 못하는 문제를 해결한다.
Description
본 발명은 엠펙 디코더(MPEG decoder)에 관한 것으로, 특히 화면을 일정 비율로 축소하여 전체화면의 일부분에 디스플레이하는 기능을 갖춘 엠펙 디코더에 관한 것이다.
엠펙(MPEG ; Moving Picture Experts Group)은 동영상 압축기술의 국제표준으로서, MPEG-1과 MPEG-2, MPEG4등이 있다. 이 가운데 현재 가장 많이 쓰이는 기술이 MPEG-2이다. 이와 같은 엠팩을 구현하기 위한 하드웨어가 엠펙 디코더인데 입력된 동영상신호를 디코딩한 다음 저장하였다가 이를 재생하여 출력한다.
엠펙 디코더에서 다루어지는 영상타입으로는 I-픽처와 P-픽처, B-픽처가 있다.
I-픽처(Intra Picture)은 인트라 인코딩 영상의 약칭으로, 프레임 내의 인코딩 영상을 말한다. I-픽처는 화면의 모든 것을 인트라 인코딩하는 영상으로, 원영상과 같은 4순서로 인코딩된다. 또한 I-픽처는 해당화면의 정보만으로 인코딩되는 화면으로, 프레임간 예측을 쓰지 않고 생성된다. GOP(Group Of Picture)내에서는 랜덤 액세스를 위하여 최저 한 장의 I-픽처가 필요하다. P-픽처(Predictive Picture)는 프레딕티브 인코딩 영상의 약칭으로, 프레임간의 순반향 예측 인코딩 영상을 말하며, 원영상과 같은 순서로 인코딩된다. I-픽처 또는 P-픽처로부터의 예측을 수행함에 따라 생기는 화면이다. B-픽처(Bidirectionally predictive picture)는 쌍방향 예측 인코딩영상을 말한다. I, P-픽처를 먼저 처리한 후, 처리된 I-픽처와 P-픽처를 이용하여 B-픽처를 처리한다. 이 B-픽처는 엠펙의 특징인 쌍방향 예측에 의해 생기는 화면이다.
위의 설명에서 언급한 쌍방향 예측은 과거의 순방향예측뿐 아니라 미래로부터의 역방향 예측 모두에 효과가 있다. 어느 쪽이든 B-픽처를 갖지 않는 부호화계보다 이것을 갖는 부호화계가 그만큼 인코딩의 자유도가 높고 예측효율이 향상된다. 그러나 B-픽처가 삽입되기 때문에 화면의 처리순서(전달미디어상의순서)가 원화면의 순서와 달라진다. 이와 같은 원화면과 인코딩 및 디코딩된 신호, 재생화면의 순서를 도 1에 나타내었다. 도 1에서 알 수 있듯이 인코더는 B-픽처를 건너뛰어 다음의 I-픽처와 P-픽처를 우선 확보하고, 그 다음에 사이에 있는 B-픽처를 인코딩한다. 디코더는 B-픽처를 즉시 디코딩해서 표시하지만 I-픽처와 P-픽처는 디코딩한 후에도 사이에 넣을 B-픽처의 처리가 끝난 후에 표시한다. 따라서 인코더와 디코더 모두 I-픽처 또는 P-픽처가 나타나는 주기만큼의 지연이 발생하게 되고, 이 방법을 통신에 사용하는 경우에는 이 지연의 크기가 문제가 된다.
또한 이와 같은 B-픽처에 의한 지연현상은 통신의 경우뿐만 아니라 실제로 영상을 티브이 수상기 등과 같은 디스플레이 장치에 일정 비율로 축소된 화면을 출력할 때에도 문제가 된다. 이와 같은 문제를 도 2와 도 3을 참조하여 구체적으로 설명하면 다음과 같다. 먼저 도 2는 디코딩되는 영상신호와 실제로 출력되는 재생화면의 타이밍 다이어그램으로서, 프레임 픽처인 경우를 나타내었다. 도 2에서 화면의 상위 1/2영역을 U로 나타내었으며, 하위 1/2영역을 L로 나타내었는데, 디코딩되는 영상과 실제로 출력되는 영상 사이에는 수직동기신호의 반주기 동안의 지연이 발생하는 것을 알 수 있다. 이는 곧 B-픽처의 하위 1/2영역(L)을 디코딩하는 동안에는 상위 1/2영역(U)과 현재 디코딩하고 있는 하위 1/2영역(L)의 탑 프레임(top frame)이 출력되고, 다음 B-픽처의 상위 1/2영역(U)이 디코딩되는 동안에는 이전에 디코딩된 상위 1/2영역(U)과 하위 1/2영역(L)의 버텀 프레임(bottom frame)이 출력되는 것을 의미한다.
메모리의 운용면에서도 I-픽처와 P-픽처는 한 화면의 재생이 완료되는 동안 계속 사용되기 때문에(B-픽처를 만들어야 하므로) 메모리에 전체 데이타가 저장되는 반면 B-픽처는 메모리의 효율을 높이기 위하여 출력이 완료되어 메모리의 일부분이 비워지면 이 영역에 새로운 신호를 디코딩하여 저장한다.
이와 같은 특징 때문에 원화면을 일정 비율로 축소 재생하여 출력하는 경우에는 화면의 출력위치에 제약을 받게된다. 도 3은 원화면을 50%로 축소하여 전체 화면의 일부 영역에 출력하는 두 가지 경우(2와 3)를 나타내었다.
도 3에서 축소된(그러나 실제로 출력되는) 영상을 (2)의 경우처럼 상위 1/2영역(U)에 출력하는 경우에는, 상위 1/2영역(U)의 스캐닝이 완료되면 메모리에는 저장된 데이타가 없으므로 전체화면(1)의 하위 1/2영역(L)을 대상으로 한 스캐닝하는 동안 새로운 픽처의 데이타를 디코딩하여 메모리에 저장한다. 디코딩된 데이타를 필요로 하지 않는 하위 1/2영역(L)의 스캐닝이 완료되어 새로운 영상을 출력하기 위한 상위 1/2영역(U)의 스캐닝이 시작될 때 쯤이면 이미 메모리에는 어느 정도의 디코딩된 데이타가 저정되어 있으므로, 이를 출력하면 된다. 그러나 (3)의 경우처럼 축소된 영상을 하위 1/2영역(L)에 출력하는 경우에는, 메모리의 운용에 문제가 발생한다. 즉, 메모리에 하나의 픽처를 구현하기 위한 디코딩된 데이타가 저장되어 있는 상태에서 아무런 영상도 출력되지 않는 상위 1/2영역(U)을 스캐닝한 다음 이어서 하위 1/2영역(L)을 스캐닝하여 축소된 영상을 출력한다. 이때 전체화면(1)의 축소된 화면의 위쪽에서 8라인의 스캔이 이루어진 다음에 비로소 메모리에 여유가 생기므로, 이때까지는 새로운 픽처의 디코딩을 수행할 수 없다.
따라서 본 발명은 인코더에서 출력된 영상 데이타가 역양자화 과정과 역이산여현변환 과정을 거치면 이를 다운 샘플링하여 축소된 영상을 구현하는데 필요한 데이타로 변환하고, 멀티플렉서를 통하여 다운 샘플링된 영상 데이타와 다운 샘플링 이전의 원래의 영상 데이타를 선택적으로 출력하여 메모리에 전달함으로서, 메모리의 운용상의 문제로 인하여 화면의 상위 영역에 축소된 영상을 출력하지 못하는 문제를 해결하는데 그 목적이 있다.
제1도는 종래의 엠펙 디코더의 원화면과 인코딩 및 디코딩된 신호, 재생화면의 순서를 나타낸 도면.
제2도는 디코딩되는 영상신호와 실제로 출력되는 재생화면의 타이밍을 나타낸 도면.
제3도는 원화면을 50%로 축소하여 전체 화면의 일부 영역에 출력하는 두 가지 경우를 나타낸 도면.
제4도는 본 발명에 따른 엠펙 디코더를 나타낸 도면.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 전체화면 2, 3 : 축소된 화면
I : I-픽처 P : P-픽처
B : B-픽처 11 : 역양자화블록
12 : 역이산여현변환블록 13 : 가산기
16 : 평균값 계산블록 17 : 비디오 프로세서
18 : TV 인코더 19 : 디스플레이 장치
20 : 다운 샘플러 21 : 멀티플렉서
22 : 영상 메모리부 S : 선택신호
22A : 영상메모리1 22B : 예측 영상 메모리2
22C : B-픽처 메모리
이와 같은 목적의 본 발명은 역이산여현변환부에서 출력된 신호가 입력되는 가산기와; 상기 가산기에서 출력되는 신호를 필터링하여 낮은 해상도의 축소된 영상 신호를 발생시키는 다운 샘플러와; 소정의 선택신호에 따라 상기 다운 샘플러의 출력신호와 상기 가산기의 출력신호 가운데 하나를 선택하여 영상 메모리에 전달하는 멀티플렉서를 포함하여 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 4를 참조하여 설명하면 다음과 같다. 도 4는 다운 샘플러와 멀티플렉서를 구비한 본 발명에 따른 엠펙 디코더를 나타낸 것이다. 인코더를 통하여 부호화 및 양자화된 영상 데이타는 도 4의 엠펙 디코더의 역양자화블록(11)과 역이산여현변환블록(12)을 차례로 거치면서 복호화 과정이 진행된다. 역이산여현변환블록(12)에서 출력된 데이타는 가산기(13)에 입력된다. 이 가산기(13)는 이후에 움직임 보상이 이루어진 데이타가 피드백되어 입력된다. 가산기(13)의 출력신호는 두 개의 서로 다른 경로를 통하여 멀티플렉서(21)에 입력된다. 두 개의 경로 가운데 하나는 직접경로이며, 다른 하나는 본 발명을 구현하기 위하여 추가된 다운 샘플러(20)를 통한 경로이다.
다운 샘플러(20)에는 가산기(13)에서 출력되는 데이타 가운데 B-픽처만이 입력되며, 풀 사이즈의 픽처를 필터링하여 픽처의 크기를 일정 비율로 축소한다. 그러나 직접경로를 통하여 멀티플렉서(21)에 입력되는 신호는 I-픽처와 P-픽처, B-픽처가 모두 해당된다. 입력된 두 데이타 가운데 하나가 멀티플렉서(21)의 선택신호(S)에 의해 선택되어 영상 메모리부(22)로 전달된다. 만약 구현하고자 하는 영상이 풀 사이즈의 영상인 경우에는 가산기(13)의 출력 데이타를 그대로 영상 메모리부(22)에 전달한다. 그러나 축소된 크기의 영상을 출력하고자 하는 경우에는 다운 샘플러(20)에서 필터링된 픽처의 데이타를 영상 메모리부(22)로 전달한다. 이때의 영상 메모리부(22)에서 다루어지는 픽처의 크기는 풀 사이즈가 아닌 축소된 크기의 데이타이다.
원화면을 1/2로 스케일 다운하는 경우에는 실제 화면의 크기는 1/4로 감소하므로 픽처 데이타 역시 25%로 감소한다. 즉, 풀 사이즈 픽처의 75% 크기의 메모리 영역(B-픽처를 위한 영역을 말함)의 전부를 사용할 필요가 없이 25%의 영역만을 사용하면 충분하다. 이 경우에 기존의 B-픽처 저장을 위한 메모리 영역(75%의) 가운데 50%에 해당하는 영역을 더블 버퍼로 사용하더라도 25%에 해당하는 메모리 영역이 남게된다. 이는 출력되는 화면의 위치에 관계없이 50%의 메모리 영역만을 사용하여 B-픽처를 디코딩할 수 있음을 의미한다.
영상 메모리부(22)는 두 개의 영상 메모리(22A)(22B)와 B-픽처 메모리(22C)로 구성되는데, 멀티플렉서의 출력 데이타가 스위치(SW1)에 의해 제어되어 두 개의 영상 메모리(22A)(22B)와 B-픽처 메모리(22C)에 선택적으로 입력된다. 이 스위치(SW1)를 제어하는 제어신호1의 논리값은 가산기(13)에서 출력되는 I-픽처와 P-픽처, B-픽처의 매크로 블록 타입에 따라 결정된다. 두 개의 영상 메모리(22A)(22B)에서는 각각 하나씩의 I-픽처와 P-픽처가 출력된다. 영상 메모리(22A)에서 출력되는 I-픽처와 P-픽처와 또 다른 영상 메모리(22B)에서 출력되는 I-픽처와 P-픽처는 평균값 계산블록(16)에 입력되어 그 평균값이 구해진다. 이 평균값 계산블록(16)과 가산기(13)는 움직임 보상부의 구성요소로서, 평균값 계산블록(16)에서 출력되는 평균값은 위에 언급한 가산기(13)에 입력되어 더욱 부드럽고 자연스러운 동영상을 구현하는데 쓰인다. 두 개의 영상 메모리(22A)(22B)에서 출력되는 각각의 I-픽처와 P-픽처는 B-픽처 메모리(22C)에서 B-픽처와 함께 비디오 프로세서(17)에 입력된다. 이때 모든 데이타가 함께 입력되는 것이 아니라 스위치(SW2)에 의해 제어되어 선택적으로 입력된다. 비디오 프로세서(17)로 입력된 픽처 데이타는 TV 인코더(18)를 통하여 모니터 등과 같은 디스플레이 장치(19)로 전달된다.
이상에서 설명한 바와 같이 본 발명은 인코더에서 출력된 영상 데이타가 역양자화과정과 역이산여현변환 과정을 거치면 이를 다운 샘플링하여 축소된 영상을 구현하는데 필요한 데이타로 변환하고, 멀티플렉서를 통하여 다운 샘플링된 영상 데이타와 다운 샘플링 이전의 원래의 영상 데이타를 선택적으로 출력하여 메모리에 전달함으로써, 메모리의 운용상의 문제로 인하여 화면의 상위 영역에 축소된 영상을 출력하지 못하는 문제를 해소한다.
Claims (3)
- 역이산여현변환부에서 출력된 신호가 입력되는 가산기와, 상기 가산기에서 출력되는 영상 신호를 필터링하여 낮은 해상도의 축소된 영상 신호를 발생시키는 다운 샘플러와; 소정의 선택신호에 따라 상기 다운 샘플러의 출력신호와 상기 가산기의 출력신호 중 하나를 선택하여 B-픽처 메모리를 포함하는 영상 메모리부에 전달하는 멀티플렉서를 포함하여 구성된 엠펙 디코더.
- 청구항 1에 있어서, 상기 다운 샘플러에 입력되는 신호가 양방향예측 인코딩신호인 엠펙 디코더.
- 청구항 1에 있어서, 상기 B-픽처 메모리가 두 부분으로 분할되어 더블 버퍼링을 구현하는 엠펙 디코더.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970078769A KR100252810B1 (ko) | 1997-12-30 | 1997-12-30 | 엠펙디코더 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970078769A KR100252810B1 (ko) | 1997-12-30 | 1997-12-30 | 엠펙디코더 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990058626A KR19990058626A (ko) | 1999-07-15 |
KR100252810B1 true KR100252810B1 (ko) | 2000-04-15 |
Family
ID=19529915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970078769A KR100252810B1 (ko) | 1997-12-30 | 1997-12-30 | 엠펙디코더 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100252810B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100565714B1 (ko) * | 1998-12-10 | 2006-05-25 | 엘지전자 주식회사 | 비디오 디코딩 장치 및 방법_ |
JP4067281B2 (ja) * | 2001-02-20 | 2008-03-26 | 三洋電機株式会社 | 画像処理方法とその方法を利用可能な画像符号化装置および画像復号装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970064212A (ko) * | 1996-02-03 | 1997-09-12 | 구자홍 | 에이치디티브이(hdtv) 비데오 디코더 회로 |
-
1997
- 1997-12-30 KR KR1019970078769A patent/KR100252810B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970064212A (ko) * | 1996-02-03 | 1997-09-12 | 구자홍 | 에이치디티브이(hdtv) 비데오 디코더 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR19990058626A (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3395166B2 (ja) | 統合ビデオ復号化システム、フレーム・バッファ、符号化ストリーム処理方法、フレーム・バッファ割当て方法及び記憶媒体 | |
KR100547095B1 (ko) | 오류 은닉 방법 및 장치 | |
US6683987B1 (en) | Method and apparatus for altering the picture updating frequency of a compressed video data stream | |
US5923375A (en) | Memory reduction in the MPEG-2 main profile main level decoder | |
US5739862A (en) | Reverse playback of MPEG video | |
JPH08505512A (ja) | 映像デコーダにおけるチャンネル・バッファの管理 | |
US5936670A (en) | Method and device for decoding coded digital video signals | |
JP3147792B2 (ja) | 高速再生のためのビデオデータの復号化方法及びその装置 | |
US5905534A (en) | Picture decoding and encoding method and apparatus for controlling processing speeds | |
JP2898413B2 (ja) | 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法 | |
KR100252810B1 (ko) | 엠펙디코더 | |
US6128340A (en) | Decoder system with 2.53 frame display buffer | |
JPH11205739A (ja) | 画像再生方法及び装置 | |
JP2820631B2 (ja) | 画像復号方法および装置 | |
JPH06165150A (ja) | 動画像符号化/復号化装置 | |
JP3017646B2 (ja) | フレームレート変換機能付き画像復号装置 | |
JPH0898142A (ja) | 画像再生装置 | |
JP2000324484A (ja) | 画像データ処理装置 | |
JP2000115777A (ja) | 画像処理方法および画像処理装置 | |
KR950012641B1 (ko) | 특수기능을 위한 디지탈 영상 재생장치 및 그 재생방법 | |
JPH08130715A (ja) | 画像再生装置 | |
KR100223656B1 (ko) | 엠펙(mpeg) 비디오 데이터 복호기가 구비된 장치의 화면 디스플레이방법 | |
KR20000010607A (ko) | 비디오 디코더 및 디코딩 방법 | |
JPH0898141A (ja) | 画像再生装置 | |
JP2002354417A (ja) | 画像再生装置及び画像再生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |