FR2734404A1 - Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain - Google Patents
Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain Download PDFInfo
- Publication number
- FR2734404A1 FR2734404A1 FR9505791A FR9505791A FR2734404A1 FR 2734404 A1 FR2734404 A1 FR 2734404A1 FR 9505791 A FR9505791 A FR 9505791A FR 9505791 A FR9505791 A FR 9505791A FR 2734404 A1 FR2734404 A1 FR 2734404A1
- Authority
- FR
- France
- Prior art keywords
- level
- conductive
- manufacturing
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000000873 masking effect Effects 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
La présente invention concerne un procédé de fabrication de transistors à effets de champs en couches minces (TFT) étagés directs à quatre niveaux de masquage. Il consiste, au cours de la dernière étape, à déposer et graver les interconnexions entre les contacts des niveaux conducteurs (2, 3, 6, 9) toute en réalisant une pastille opaque (11) gravée de manière à masquer la tricouche (4, 5, 6) à la lumière venant de dessus. La présente invention s'applique en particulier à la réalisation d'écrans à cristaux liquides et à circuits de commande intégrés utilisés dans des systèmes d'illumination dans lesquels il est nécessaire de protéger le TFT contre la lumière et de réaliser des interconnexions entre les niveaux métalliques de grille et le niveau source et drain.
Description
PROCEDE DE FABRICATION DE TFT ETAGES DIRECTS
AVEC INTERCONNEXION GRILLE-SOURCE OU DRAIN
La présente invention concerne un procédé de fabrication de transistors à effets de champs en couches minces (TFT) étagés directs à quatre niveaux de masquage.
AVEC INTERCONNEXION GRILLE-SOURCE OU DRAIN
La présente invention concerne un procédé de fabrication de transistors à effets de champs en couches minces (TFT) étagés directs à quatre niveaux de masquage.
Les écrans à cristaux liquides à vision directe ou à projection sont en général composés de lignes (lignes de sélection) et colonnes (lignes de données) aux intersections desquelles sont situées les électrodes de pixels connectées au travers de transistors à ces lignes.
Les grilles de ces transistors forment les lignes de sélection et sont commandées par les circuits de commande périphériques (drivers) qui balayent les lignes et rendent passant les transistors de chaque ligne en permettant, par les lignes de données connectées aux autres circuits de commande périphériques, de polariser les électrodes et modifier les propriétés optiques du cristal liquide compris entre ces électrodes et la contre-électrode (ou électrode de référence) permettant ainsi la formation d'images sur l'écran.
La fabrication de transistors en couches minces (TFT pour "Thin Film Transistors") étagés directs à seulement deux étapes de photolithographie est connue et décrite dans le brevet EP 82 783 du
CNET et par la figure 1 de la présente demande. Sur celle-ci, un premier niveau conducteur transparent en ITO est déposé et gravé directement sur la plaque substrat ou sur un niveau isolant intermédiaire 1 de manière à réaliser les colonnes 2 et l'électrode 3 drain et source du TFT, puis après avoir déposé trois niveaux semi-conducteur 4, isolant 5 et conducteur 6, cette tri-couche est gravée puis l'ensemble est passivé par un diélectrique 7.
CNET et par la figure 1 de la présente demande. Sur celle-ci, un premier niveau conducteur transparent en ITO est déposé et gravé directement sur la plaque substrat ou sur un niveau isolant intermédiaire 1 de manière à réaliser les colonnes 2 et l'électrode 3 drain et source du TFT, puis après avoir déposé trois niveaux semi-conducteur 4, isolant 5 et conducteur 6, cette tri-couche est gravée puis l'ensemble est passivé par un diélectrique 7.
Pour fabriquer de tels écrans à cristaux liquides à matrice active de transistors à couches minces, il est nécessaire de pouvoir réaliser des contacts entre le niveau de grille conducteur et le niveau source-drain conducteur. En effet, cela permet de fabriquer les circuits de commande périphérique (driver lignes et driver colonnes) de la matrice active avec la même technologie et au cours du même procédé de fabrication ainsi que des circuits de test. D'autre part, on peut réaliser des motifs particuliers permettant de réparer facilement des défauts de lignes ou de colonnes de la matrice active. Enfin, cela permet de réaliser des circuits pour protéger les cellules contre les décharges électrostatiques.
La présente invention propose un procédé de fabrication de
TFT à effets de champs simple et peu coûteux permettant de réaliser des écrans à cristaux liquides tels que ceux décrits ci-dessus, et ne nécessitant que très peu de niveaux de masquage. En particulier, la présente invention concerne un procédé de fabrication de transistors à effets de champs en couches minces, étagés directs et à quatre niveaux de masquage, comportant une première étape de dépôt et gravure d'un premier niveau conducteur définissant les sources et drains et d'une seconde étape de dépôt et gravure d'une tricouche semi-conducteur, isolant de grille, second niveau conducteur de grille.Ce procédé est caractérisé en ce qu'il comporte de plus les étapes suivantes
- dépôt et gravure d'un niveau isolant définissant les contacts des niveaux conducteurs
- dépôt et gravure d'un troisième niveau conducteur définissant les interconnexions entre les contacts des niveaux conducteurs et réalisant une pastille opaque gravée de manière à masquer la tricouche à la lumière venant de dessus.
TFT à effets de champs simple et peu coûteux permettant de réaliser des écrans à cristaux liquides tels que ceux décrits ci-dessus, et ne nécessitant que très peu de niveaux de masquage. En particulier, la présente invention concerne un procédé de fabrication de transistors à effets de champs en couches minces, étagés directs et à quatre niveaux de masquage, comportant une première étape de dépôt et gravure d'un premier niveau conducteur définissant les sources et drains et d'une seconde étape de dépôt et gravure d'une tricouche semi-conducteur, isolant de grille, second niveau conducteur de grille.Ce procédé est caractérisé en ce qu'il comporte de plus les étapes suivantes
- dépôt et gravure d'un niveau isolant définissant les contacts des niveaux conducteurs
- dépôt et gravure d'un troisième niveau conducteur définissant les interconnexions entre les contacts des niveaux conducteurs et réalisant une pastille opaque gravée de manière à masquer la tricouche à la lumière venant de dessus.
De préférence, ces transistors sont réalisés sur un masque opaque masquant à la lumière venant de dessous le niveau semiconducteur. Dans ce cas, le premier niveau conducteur est transparent et déposé et gravé sur un niveau isolant intermédiaire recouvrant ledit masque opaque.
La réalisation d'une telle matrice active se fait de préférence avec un premier niveau conducteur en oxyde d'indium et d'étain (ITO), un isolant de grille en nitrure de silicium, un second niveau conducteur en molybdène, une couche de passivation en nitrure de silicium et un troisième niveau conducteur en molybdène.
La présente invention sera mieux comprise et des avantages supplémentaires apparaîtront à la lecture de la description ci-dessous illustrée par les figures suivantes
- la figure 1 (déjà décrite) représente un TFT étagé direct et réalisé selon l'art antérieur
- la figure 2 représente un TFT réalisé grâce au procédé selon l'invention;
- la figure 3 représente un perfectionnement de la présente invention, et
- la figure 4 représente un écran à matrice active réalisée selon un procédé de la présente invention.
- la figure 1 (déjà décrite) représente un TFT étagé direct et réalisé selon l'art antérieur
- la figure 2 représente un TFT réalisé grâce au procédé selon l'invention;
- la figure 3 représente un perfectionnement de la présente invention, et
- la figure 4 représente un écran à matrice active réalisée selon un procédé de la présente invention.
Sur la figure 2, un TFT étagé direct 8 est réalisé selon le procédé de l'art antérieur à deux niveaux de masquage décrit précédemment. La couche conductrice 9 correspond au drain ou à la source d'un autre transistor, ou à tout autre type de contact, comme par exemple une grille ou un driver.
Selon une caractéristique importante de la présente invention, un niveau passivateur 7 est déposé pour être gravé sur l'ensemble de la plaque substrat de manière à recouvrir l'empilement premier niveau conducteur 2, 3 et 9/semiconducteur 4/isolant de grille 5/second niveau conducteur de grille 6. L'épaisseur de cette couche est, de préférence, de l'ordre de 5000 dans le cas où les différents niveaux ont des épaisseurs de l'ordre de 2200 pour le premier niveau conducteur (de préférence de ITO), de 500 pour le niveau semiconducteur (de préférence du silicium amorphe a-Si), de 3000A pour l'isolant de grille (de préférence en nitrure de silicium SiN) et de 2000 pour le second niveau conducteur de grille (de préférence en molybdène).Cette couche isolante peut être déposée avec une méthode de type planarisante.
Une couche d'une résine photosensible est ensuite déposée sur la couche isolante 7 pour être insolée à travers un photomasque et développée pour laisser apparaître les parties 7 qui seront gravées pour définir les emplacements des contacts sur le niveau de grille 6 ou le niveau de source ou drain 9.
Vient ensuite le dépôt d'un troisième niveau conducteur 10 pour réaliser l'interconnexion des contacts définis au cours de l'étape précédente. Ce troisième niveau conducteur de connexion 10 a une épaisseur typiquement de l'ordre de 4000 dans l'exemple de réalisation précédemment cité. II est, de préférence, réalisé en molybdène afin de réduire les résistances en série dans les interconnexions et à permettre le passage de marche au niveau des contacts.
Pour la gravure de ce troisième niveau conducteur 10, une couche d'une résine photosensible est ensuite déposée pour être insolée à travers un photomasque et développée pour réaliser par gravure l'interconnexion entre le niveau conducteur grille 6 et le niveau conducteur 9 dans l'exemple de la figure 2. Ainsi peuvent être reliés, à travers les trous de contact définis dans l'isolant de grille, différents composants du circuit électronique ou de la matrice active.
Un problème supplémentaire se pose dans la réalisation et l'utilisation de ce type d'écran, celui de l'illumination des composants lorsque l'écran est utilisé comme valve optique dans un système de projection. Dans ce cas, les TFT subissent une très forte illumination et sont perturbés dans leur fonctionnement du fait de la photosensibilité du niveau semiconducteur, notamment en mode bloqué. Selon des moyens connus, on remédie à ce problème en déposant une couche opaque (black matrix) entre la plaque substrat et le premier niveau isolant, cela implique une étape de photogravure supplémentaire.De plus, ces TFT ne sont pas protégés de la lumière du côté de la grille, or, lorsque la grille (dernière étage de l'empilement premier niveau conducteur/semiconducteur/isolant-second niveau conducteur de grille) est gravée légèrement en repli par rapport à l'étage semiconducteur, celui-ci est sensible à la lumière venant de dessus. C'est en général le cas lorsque l'on utilise des méthodes de gravure standards.
Afin de remédier à ce problème, une solution peut être de déposer un masque opaque sur la contre électrode. Les règles de dessins sont, dans ce cas, beaucoup plus contraignantes (tolérance d'alignement des deux plaques de l'ordre de 51wm) que lorsque le masque opaque est réalisé sur les TFTs (tolérance de l'ordre de 31Jm). Elles sont aussi plus contraignantes car les pastilles opaques sur la plaque contreélectrode sont situées plus loin des TFTs (typiquement 4; ;5pu) et elles protègent donc mieux de la lumière parasite issue de réflexions multiples dans l'empilement optique que la pastille sur le TFT (typiquement 5000 ). Ces contraintes imposent un dessin de pastille sur la contreélectrode plus large et donc incompatible avec la réalisation d'écrans avec un petit pas (pixel de 50pm au moins).
Un perfectionnement de la présente invention permet de s'affranchir des inconvénients des solutions connues pour réaliser une masque opaque du côté de la grille sans ajouter de nouvelles étapes dans le procédé de fabrication selon l'invention. Ce perfectionnement illustré par la figure 3 consiste à graver lors de l'étape de gravure du troisième niveau conducteur 10, un masque opaque, sous forme de grillage ou de pastille, qui protège le niveau semiconducteur 4 de la lumière. Cette pastille peut être, soit connectée à la grille, soit laissée flottante. Le coefficient d'ouverture optique de l'écran est très peu diminué du fait de la précision de l'outil de photolithographie. Ce niveau opaque étant très proche du niveau semiconducteur, il protège mieux de la lumière parasite issue de réflexions multiples dans l'empilement.
La figure 4 représente un exemple de matrice active à TFT étagé direct réalisée par un procédé selon l'invention. Les premiers niveaux conducteurs 2 et 3 constituent respectivement l'électrode-drain munie d'une patte 12 parallèle aux colonnes, et la colonne-source fournissant les données vidéo à l'électrode. La grille constituée par le second niveau conducteur 6 forme les lignes d'adressage entre les électrodes. La superposition sur le niveau semiconducteur est réalisée par une patte 13 parallèle aux lignes venant chevaucher au moins une partie de la colonne 2 et au moins une partie de ltélectrode 3.
Selon une caractéristique importante de la présente invention, un réseau de pastilles opaques 11, constituées par le troisième niveau conducteur 10 gravé par ailleurs afin de réaliser les connexions communes, est utilisé pour protéger le transistor, comme cela est expliqué plus haut. Ce réseau opaque constitue la protection à la lumière venant de dessus, mais il peut exister un autre niveau opaque constituant un masque opaque du type "Black Matrix" réalisé directement sur la plaque substrat avant le procédé de fabrication des niveaux TFTs, comme cela est décrit plus haut.
La présente invention s'applique à la réalisation d'écrans à cristaux liquides et à matrice active de transistors étagés directs (grille dessus) en particulier à ceux qui ont leurs circuit de commande lignes et colonnes intégrés, et à ceux, parmi ceux-ci, utilisés dans des systèmes d'illumination, et en général à tous les dispositifs électroniques utilisant des transistors en couches minces grille dessus dans lequel il est nécessaire de protéger le TFT contre la lumière et de réaliser des interconnexions entre les niveaux métalliques de grille et le niveau source et drain.
Claims (9)
1. Procédé de fabrication des transistors à effet de champ en couches minces étagés directs (8) à quatre niveaux de masquage comportant une première étape de dépôt et gravure d'un premier niveau conducteur (2, 3, 9) définissant les sources et drains et d'une seconde étape de dépôt et gravure d'une tricouche semiconducteur (4)/isolant de grille (5)/second niveau conducteur de grille (6), caractérisé en ce qu'il comporte de plus les étapes suivantes
- dépot et gravure d'un niveau isolant (7) définissant les contacts des niveaux conducteurs (2, 3, 6, 9)
- dépôt et gravure d'un troisième niveau conducteur (10) définissant les interconnexions entre les contacts des niveaux conducteurs (2, 3, 6, 9) et réalisant une pastille opaque (11) gravée de manière à masquer la tricouche (4, 5, 6) à la lumière venant de dessus.
2. Procédé selon la revendication 1, caractérisé en ce que les transistors (8) sont réalisés sur un masque opaque (11) masquant, à la lumière venant de dessous, le niveau semiconducteur (4).
3. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le premier niveau conducteur (2,3,9) est transparent et déposé et gravé sur un niveau isolant intermédiaire (1) recouvrant ledit masque opaque (11).
4. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que le premier niveau conducteur (2,3,9) est réalisé en oxyde d'indium et d'étain.
5. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que l'isolant de grille (5) est réalisé en nitrure de silicium.
6. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce le second niveau conducteur (6) est réalisé en molybdène.
7. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche de passivation (7) est réalisée en nitrure de silicium.
8. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que le troisième niveau conducteur (10) est réalisé en molybdène.
9. Ecran à cristaux liquides et à matrice active caractérisé en ce qu'il est réalisé selon l'une quelconque des revendications précédentes.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9505791A FR2734404B1 (fr) | 1995-05-16 | 1995-05-16 | Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain |
| PCT/FR1996/000735 WO1996036998A1 (fr) | 1995-05-16 | 1996-05-15 | Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9505791A FR2734404B1 (fr) | 1995-05-16 | 1995-05-16 | Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2734404A1 true FR2734404A1 (fr) | 1996-11-22 |
| FR2734404B1 FR2734404B1 (fr) | 1997-06-27 |
Family
ID=9479029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9505791A Expired - Fee Related FR2734404B1 (fr) | 1995-05-16 | 1995-05-16 | Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2734404B1 (fr) |
| WO (1) | WO1996036998A1 (fr) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3315671A1 (de) * | 1982-04-30 | 1983-11-03 | Kabushiki Kaisha Suwa Seikosha, Tokyo | Duennfilmtransistor |
| EP0136509A2 (fr) * | 1983-08-23 | 1985-04-10 | Kabushiki Kaisha Toshiba | Dispositif d'affichage actif du type à matrice |
| JPS615576A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPS615577A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 薄膜半導体装置 |
| US4601097A (en) * | 1983-11-11 | 1986-07-22 | Seiko Instruments & Electronics Ltd. | Method of producing thin-film transistor array |
| DE4339721C1 (de) * | 1993-11-22 | 1995-02-02 | Lueder Ernst | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
-
1995
- 1995-05-16 FR FR9505791A patent/FR2734404B1/fr not_active Expired - Fee Related
-
1996
- 1996-05-15 WO PCT/FR1996/000735 patent/WO1996036998A1/fr active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3315671A1 (de) * | 1982-04-30 | 1983-11-03 | Kabushiki Kaisha Suwa Seikosha, Tokyo | Duennfilmtransistor |
| EP0136509A2 (fr) * | 1983-08-23 | 1985-04-10 | Kabushiki Kaisha Toshiba | Dispositif d'affichage actif du type à matrice |
| US4601097A (en) * | 1983-11-11 | 1986-07-22 | Seiko Instruments & Electronics Ltd. | Method of producing thin-film transistor array |
| JPS615576A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPS615577A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 薄膜半導体装置 |
| DE4339721C1 (de) * | 1993-11-22 | 1995-02-02 | Lueder Ernst | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 010, no. 141 (E - 406) 24 May 1986 (1986-05-24) * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996036998A1 (fr) | 1996-11-21 |
| FR2734404B1 (fr) | 1997-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262907B1 (ko) | 공간 광 변조기 어레이 및 공간 광 변조기 어레이형성방법 | |
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US6943049B2 (en) | Method for making a reflective liquid crystal display device | |
| US6947103B2 (en) | Method of making a reflection type liquid crystal display device | |
| FR2702286A1 (fr) | Affichage à cristaux liquides et procédé pour le fabriquer. | |
| US7537973B2 (en) | Method for fabricating structure of thin film transistor array | |
| JP2005338855A (ja) | 液晶表示装置およびその製造方法 | |
| FR2530057A1 (fr) | Afficheur a cristaux liquides en matrice de points | |
| FR2700062A1 (fr) | Procédé pour fabriquer un transistor à films minces. | |
| FR2862141A1 (fr) | Panneau d'affichage a cristaux liquides et son procede de fabrication | |
| US6326129B1 (en) | Process for manufacturing an active element array substrate | |
| EP0689721A1 (fr) | Procede de fabrication de transistors a couches minces etages directs | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| WO2019061751A1 (fr) | Procédé de fabrication d'un substrat de réseau de tft, et structure de substrat de réseau de tft | |
| EP1567911B1 (fr) | Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice | |
| FR2734404A1 (fr) | Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain | |
| EP0368733B1 (fr) | Procédé de fabrication d'un écran d'affichage à matrice de transistors pourvus d'un masque optique | |
| US20090127563A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| EP0842538B1 (fr) | Procede de fabrication d'une matrice active pour ecran plat | |
| WO1996031799A1 (fr) | Procede de fabrication de matrice active tft pour ecran de systeme de projection | |
| JPH11212118A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR20070072114A (ko) | 액정표시소자 및 그 제조방법 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| EP0755572B1 (fr) | Ecran a cristaux liquides a matrice active | |
| FR2594580A1 (fr) | Procede de fabrication d'afficheur a cristaux liquides en matrice de points et afficheur ainsi fabrique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |