FR2718591A1 - Dispositif pour surveiller des bus bifilaires. - Google Patents

Abstract

Ce dispositif est du type comprenant trois comparateurs de réception utilisés simultanément pour un état de fonctionnement bifilaire et deux états de fonctionnement unifilaire. Les signaux de sortie des comparateurs (121, 120, 122) sont combinés dans un circuit logique (140) en un signal logique d'état de perturbation ER. A partir de ce signal peut être tirée une décision quant au mode de fonctionnement qui convient dans chaque cas. Applicable à un système de bus bifilaire, en particulier à un système de bus CAN dans un véhicule.

Description

L'invention concerne un dispositif pour sur-

veiller un système de bus bifilaire servant à la trans-

mission sérielle de données numériques par commutation des tensions sur les deux lignes de signal du bus, dans lequel un circuit de réception d'un élément ou correspon-

dant connecté au bus comporte au moins trois compara-

teurs, avec application aux entrées du premier compara-

teur des deux tensions des lignes de signal et applica-

tion aux entrées des deuxième et troisième comparateurs de chaque fois une des deux tensions des lignes de signal

et une tension auxiliaire.

Un tel dispositif est connu pour un système de bus CAN dans un véhicule, par exemple pour générer un signal de réveil, par le document WO 90/09713. A côté d'un comparateur de réception dont les entrées sont reliées à l'état de fonctionnement non perturbé aux deux lignes de signal du bus bifilaire, deux autres comparateurs sont prévus dans un circuit de détection d'erreurs, comparateurs dont les entrées sont reliées chacune, à l'état de non perturbation, à l'une des deux

lignes de signal et à l'une de deux tensions auxiliaires.

Ces deux autres comparateurs font partie, ensemble avec une porte OU, d'un circuit de détection d'erreurs. S'il se produit une perturbation de ligne, une tension centrale peut être appliquée à la place d'unie des deux lignes de signal à chaque fois l'une des entrées des trois comparateurs, ce qui permet de préserver

éventuellement un mode de fonctionnement unifilaire.

Le but de la présente invention est d'indiquer un dispositif, pour surveiller des bus bifilaires, qui

soit réalisable moyennant une faible dépense, en particu-

lier aussi selon une technique de circuits intégrés, et

qui puisse être utilisé de manière fiable et souple.

Selon l'invention, on obtient ce résultat par le fait que les signaux de sortie logiques d'au moins des deuxième et troisième comparateurs sont amenés simultanément à un circuit logique et ce circuit logique signale un état sans défaut ou erreur du système de bus lorsque tous les signaux de sortie des comparateurs amenés concordent, tandis que, lorsque cela n'est pas le cas, il signale un défaut ou une erreur.

Une autre caractéristique de l'invention pré-

voit que les trois comparateurs forment en même temps les

comparateurs de réception pour un fonctionnement non per-

turbé et pour un fonctionnement unifilaire à différents états de perturbation, et qu'un démultiplexeur commutable transmet l'un des signaux de sortie des comparateurs à un

dispositif d'exploitation de réception.

Le dispositif selon l'invention signale sans retard les perturbations qui se produisent, mais laisse à des dispositifs d'exploitation montés à la suite le soin de réagir à des perturbutations et peut donc être réalisé simplement et utilisé, en cas de perturbation, dans des

systèmes ayant n'importe quel type de commande système.

Il est particulièrement avantageux que les comparateurs utilisés pour la détection des perturbations soient utilisables en même temps comme des comparateurs de

réception pour différents états de perturbation, com-

parateurs dont les sorties peuvent être reliées, suivant

la nature de la perturbation constatée, par un démulti-

plexeur à des circuits récepteurs prévus à la suite. Il

est avantageux de réaliser le circuit logique employé se-

lon la technique des logiques intégrées à injection ou implantation d'ions (I2L). Les entrées des comparateurs reçoivent en permanence, donc aussi dans le cas d'une perturbation, les tensions de bus, de sorte que des moyens de commutation supplémentaires dans les trajets de signal importants sont supprimés. De plus, même dans le mode de fonctionnement unifilaire, la disparition d'une perturbation passagère, ou le fait qu'elle continue d'exister, peut au besoin être constaté également par la logique. En prévoyant un faible décalage de tension simple à l'une de ses entrées, le premier comparateur est également en mesure de signaler un court-circuit entre les lignes de bus; il est avantageux que la sortie de ce comparateur soit reliée aussi au circuit logique, lequel signale dans ce cas un fonctionnement sans défaut ou er- reur s'il y a concordance de tous les signaux de sortie des comparateurs, tandis que, s'il n'en est pas ainsi, il

signale une perturbation.

D'autres caractéristiques et avantages de l'in-

vention ressortiront plus clairement de la description

qui va suivre d'exemples de réalisation non limitatifs, ainsi que du dessin annexé, sur lequel: - la figure 1 est un schéma fonctionnel d'un

circuit d'attaque de bus CAN comportant le dispositif se-

lon l'invention; et - la figure 2 montre le montage d'entrée des

comparateurs selon un autre mode de réalisation de l'in-

vention. Le circuit d'attaque de bus 100 représenté schématiquement sur la figure 1, est basé sur un système de bus CAN dont l'état binaire récessif correspond à l'état sans activité d'émission d'un élément ou correspondant connecté au bus. Les tensions du bus, comportant les deux lignes de signal H et L, sont fixées de préférence par un réseau passif de résistances. Dans le cas d'une émission, un état binaire dominant du bus est imposé de façon connue et en fonction d'un signal de commande d'émission Tx et d'un étage d'attaque 130, par décalages en sens contraires des tensions de signal sur H

et L au moyen des transistors-commutateurs 101 et 102.

Des diodes 103, 105 et des résistances série 104, 106 sont insérées en plus, également de façon connue, dans les connexions menant des transistors aux lignes de signal. Les lignes de signal H et L sont raccordées à travers un dispositif de filtrage RC 110 aux entrées de réception à forte impédance F1 et F0 du circuit d'attaque de bus 100. La tension de service + UB du composant d'attaque par rapport au potentiel de référence ou de masse est de 5 V par exemple. Il est supposé en plus que les tensions de signal U1 et U0 des lignes de signal H et L, aux entrées F1 et F0, correspondent, pour un bit

récessif R à U1R = 2 V et UOR = 3 V et, pour un bit domi-

nant D à U1D = 3 V et UOD = 2 V.

Une chaîne de division comportant des résis-

tances 123, 124 et 127 entre +UB et la masse, génère deux tensions auxiliaires U2 et U3 qui sont de préférence symétriques par rapport à la tension centrale +UB/2 et seulement décalées légèrement, de 50 mV par exemple, par rapport à celle-ci, de sorte que U2 = 2,55 V et U3 = 2,45 V

dans cet exemple.

Afin de disposer encore de réserves en cas de

fortes perturbations du synchronisme et de grandes diffé-

rences de potentiel de masse, les tensions de H et L peu-

vent être resserrées, au moyen du filtre 110 et des ré-

sistances 125, 126, aux alentours de UB/2. Les compara-

teurs sont si précis, les tensions de décalage étant par exemple de tout au plus + 5 mV, que les sauts de tension sur F1 et F0 sont limités par exemple à un cinquième de

ceux qui se produisent sur H et L, sans que cela compro-

mette une détection de signal correcte.

Le dispositif préféré, représenté schématique-

ment, comporte trois comparateurs 120, 121 et 122 pour surveiller le bus sur l'apparition d'une perturbation. Le

premier comparateur 121 est relié par son entrée non in-

verseuse (+) à la ligne de signal H à travers F1 et le

filtre 110, et il est relié de façon analogue par son en-

trée inverseuse (-) à L. Le deuxième comparateur 120 est relié par son entrée non inverseuse à H et par son entrée

inverseuse à la première tension auxiliaire U2. Le troi-

sième comparateur 122 est relié par son entrée inverseuse à L et par son entrée non inverseuse à la seconde tension

auxiliaire U3. Les signaux sur les sorties des compara-

teurs sont désignés ci-après, sans tenir compte de la va-

leur de tension réelle, par états logiques "0" et '1", suivant la polarité de la tension différentielle entre les entrées inverseuse et non inverseuse du comparateur concerné. Les sorties Ai, A2, A3 des trois comparateurs

sont reliées à des entrées d'un circuit logique 140 déli-

vrant en tant que signal de sortie un signal logique d'état de perturbation ER. Il est supposé par exemple que ER = 0 pour l'état non perturbé et que ER = 1 pour la

détection d'un état de perturbation.

Comme expliqué davantage dans ce qui suit à l'aide de différents états de perturbation et en

référence au tableau figurant à la fin de la description,

il est avantageux de choisir l'exécution du montage des

comparateurs - comme celle représentée schématiquement -

de manière que les différents signaux de sortie permettent non seulement de fournir une information sur un état de perturbation, mais soient utilisables en même temps comme des signaux de réception lors du fonctionnement non perturbé et dans le mode de fonctionnement unifilaire. Pour la sélection du signal de sortie convenant chaque fois comme signal de réception Rx, en fonction de l'état de perturbation constaté, on a prévu un démultiplexeur 160 commandé par un dispositif d'exploitation au moyen d'un signal de commande à 2 bits (AS, BS), avec interposition éventuelle d'une logique de sélection 150. Pour des états perturbés n'autorisant plus une réception exploitable de données, la sortie pour le signal de réception Rx peut être reliée à travers le multiplexeur au potentiel de masse constant. Le circuit logique signale simplement la détection d'un état de perturbation quelconque, sans l'évaluer. L'évaluation de la perturbation s'effectue dans un dispositif

d'exploitation monté à la suite.

Le circuit logique est de préférence réalisé de manière qu'il combine les trois signaux de sortie des comparateurs en un signal logique d'état de perturbation ER tel que ER = 0 pour Ai = A2 = A3 = 0, ou pour A1 = A2 = A3 = 1 et que, pour les autres cas, ER = 1. Ceci permet une réalisation particulièrement simple selon la technique des logiques I2L, en utilisant, par exemple,

des portes I2L standards ayant une base et trois collec-

teurs agissant comme un circuit OU câblé sur la base d'un transistor monté à la suite. Les détails des possibilités d'une telle réalisation sont généralement connus à l'homme de métier par le domaine étendu de la technique

I2L. D'autres techniques de fabrication de circuits inté-

grés à semi-conducteurs conviennent également pour réali-

ser le circuit logique.

Des modifications par le changement de polarités d'entrées et/ou de sorties de l'exemple particulier représenté schématiquement sur les figures 1 et 2, ainsi qu'une combinaison logique adaptée en conséquence dans le circuit logique 140, sont dans le

cadre du savoir de l'homme de métier.

Le tableau en fin de description est une liste

de différents états de fonctionnement, des tensions appa-

raissant alors sur L et H et des niveaux logiques des signaux A1, A2, A3, ER dans ces différents états, ainsi que de la position M appropriée du démultiplexeur 160 et du signal Rx qui en résulte chaque fois pour le bit de ligne récessif (R) et le bit de ligne dominant (D). Le

point d'interrogation indique un état indéfini.

A l'état non perturbé a), le signal de diffé-

rence entre H et L reçoit l'information valable à ce mo-

ment, qui peut être exploitée par le comparateur 121 avec

un grand rapport signal utile/perturbation. Les compara-

teurs 120 et 122, qui sont raccordés par une entrée seu-

lement à l'une des deux lignes de signal H ou L respecti-

vement et par l'autre entrée à l'une des tensions auxiliaires voisines de la tension centrale + UB/2, peuvent fournir également un signal de réception correct, avec un faible rapport signal utile/perturbation. Ceci est exploité de manière en elle-même connue pour le mode unifilaire, dans lequel on renonce sciemment à une

information provenant d'une ligne de signal perturbée.

Le décalage de tension entre les tensions auxi-

liaires U2 et U3 n'est pas obligatoire, mais il garantit qu'un signal de réception dominant ne soit pas délivré à

Rx dans le fonctionnement à vide.

Comme on peut le voir sur le tableau, la valeur

du signal d'état de perturbation dépend aussi de la va-

leur binaire instantanée, D ou R, du message. Le signal ER devient 1 lorsqu'au moins l'un des signaux de sortie des comparateurs est erroné. Le choix de la réaction à une perturbation signalée par ER, est possible dans les dispositifs d'exploitation prévus à la suite. Par exemple, l'apparition d'un signal de perturbation peut

être attendue en une pluralité de pas binaires pério-

diques, jusqu'à ce que, par une commutation du démulti-

plexeur, un mode de fonctionnement unifilaire ou un repos de la réception soit choisi. Pour le choix d'un état de

fonctionnement alternatif, on peut faire appel aux dispo-

sitions connues par l'état de la technique.

Le signal logique d'état de perturbation ER est

indépendant de la position de commutation du démulti-

plexeur et disponible en permanence, de sorte que non seulement une perturbation, mais aussi la disparition d'une perturbation est vite décelable d'après le signal ER. Pour le mode de réalisation selon la figure 2, dans lequel les mêmes références sont utilisées pour des parties identiques à celles du dispositif selon la figure

1, on a seulement prévu une tension auxiliaire UR, la-

quelle est de préférence égale à UB/2. Cette tension auxiliaire est mise à disposition sur la prise médiane du

diviseur de tension constitué des deux résistances iden-

tiques 123 et 127. Dans le mode de réalisation représenté schématiquement, une entrée, par l'exemple l'entrée non inverseuse du premier comparateur 121 est soumise à un décalage de tension, symbolisé par une source de tension 180. L'amplitude de cette tension de décalage est petite comparativement à l'excursion du signal sur les lignes de bus entre les états binaires récessif et dominant et s'élève par exemple à 20 mV. Le signe de la tension de

décalage est de préférence tel que lorsqu'un court-cir-

cuit se produit entre les lignes de bus H et L, de sorte que les tensions de signal sur F1 et F0 sont égales, la sortie du premier comparateur 121 signale un état binaire récessif. La réalisation du décalage de tension dépend des détails de la structure du comparateur et comprend de préférence l'isolement vis-à-vis des lignes de bus, par

exemple par interposition de deux étages d'un amplifica-

teur d'entrée biétagé.

Dans les exemples qui précèdent, l'invention a été décrite en supposant que la tension de service du composant d'attaque soit stabilisée à une valeur constante et que les tensions de bus et les tensions auxiliaires soient dérivées de la tension stabilisée. A la différence de cela, un autre mode de réalisation avantageux prévoit que les tensions de bus et la tension auxiliaire ou les tensions auxiliaires soient dérivées d'une tension non stabilisée, en particulier de la tension de batterie d'un véhicule automobile. Les tensions de bus et les tensions auxiliaires peuvent alors

fluctuer avec les variations de la tension de batterie.

Des relations fixent continuent cependant à exister entre les tension de bus et les tensions auxiliaires. En particulier, les tensions de bus prelevables sur F1 et F0 à l'état non perturbé, ont une allure qui est essentiellement symétrique à celle de la tension auxiliaire UR ou de la tension centrale ou tension de milieu entre U2 et U3. I1 est possible de prévoir en plus des réseaux de résistances pour réduire des tensions destinées aux composants électroniques, tels que comparateurs, circuit logique, etc., surtout lorsque les tensions de bus sont relativement élevées et la tension

stabilisée est relativement faible.

Fonctionnement L H A2 A1 A3 ER M Rx a) non perturbé R 2V 3V 0 0 0 0 II 0

D 3V 2V 1 1 1 0 II 1

b) L à la masse R 2V 0V 0 1 1 1 I 0 -> unifilaire H D 3V 0V 1 1 1 0 I 1 c) L à + UB R 2V +UB 0 0 0 0 I 0 -> unifilaire H D 3V +UB 1 0 0 1 I 1 d) H à la masse R 0V 3V 0 0 0 0 III 0 -> unifilaire L D 0V 2V 0 0 1 1 III 1 e) H à + UB R + UB 3V 1 1 0 1 III 0 -> unifilaire L D +UB 2V 1 1 1 0 III 1 f) L ouverte R 2V U0 0 0 0 0 I 0 -> unifilaire H D 3V UO 1 1 0 1 I 1 g) H ouverte R U1 3V 0 0 0 0 III 0 -> unifilaire L D U1 2V 0 1 1 1 III 1 h) H, L à + UB R,D+UB +UB 1 ? O 1 IV O pas de réception i) H. L à la masse R,D 0V 0V O ? 1 1 IV O pas de réception O10

Claims (6)

REVENDICATIONS

1. Dispositif pour surveiller un système de bus bifilaire servant à la transmission sérielle de données numériques par commutation des tensions sur les deux lignes de signal du bus, dans lequel un circuit de récep-

tion d'un élément ou correspondant connecté au bus com-

porte au moins trois comparateurs, avec application aux entrées du premier comparateur des deux tensions des lignes de signal et application aux entrées des deuxième et troisième comparateurs de chaque fois une des deux tensions des lignes de signal et une tension auxiliaire, caractérisé en ce que les signaux de sortie logiques d'au moins des deuxième (120) et troisième (122) comparateurs sont amenés simultanément à un circuit logique (140) et ce circuit logique signale un état sans défaut ou erreur du système de bus lorsque tous les signaux de sortie des comparateurs (121, 120, 122) amenés concordent, tandis que, lorsque cela n'est pas le cas, il signale un défaut

ou une erreur.

2. Dispositif selon la revendication 1, carac-

térisé en ce que les trois comparateurs (121, 120, 122) forment en même temps les comparateurs de réception pour un fonctionnement non perturbé et pour un fonctionnement unifilaire à différents états de perturbation, et qu'un démultiplexeur commutable (160) transmet l'un des signaux de sortie des comparateurs à un dispositif d'exploitation

de réception.

3. Dispositif selon la revendication 1 ou 2,

caractérisé en ce que le circuit logique (140) est réa-

lisé selon la technique I2L.

4. Dispositif selon une des revendications 1 à

3, caractérisé en ce qu'une entrée (+) du premier compa-

rateur (121) reçoit une tension de décalage (180).

5. Dispositif selon une des revendications 1 à

4, caractérisé en ce que la sorttie du premier comparateur

(121) est reliée également au circuit logique (140).

il

6. Dispositif selon une des revendications 1 à

, caractérisé en ce que les tensions de bus et les ten- sions auxiliaires (U2, U3) sont dérivées d'une tension

d'alimentation non stabilisée et varient avec celle-ci.