FR2666913A1 - CURRENT REGULATION CIRCUIT IN A STATIC RAM. - Google Patents
CURRENT REGULATION CIRCUIT IN A STATIC RAM. Download PDFInfo
- Publication number
- FR2666913A1 FR2666913A1 FR9014733A FR9014733A FR2666913A1 FR 2666913 A1 FR2666913 A1 FR 2666913A1 FR 9014733 A FR9014733 A FR 9014733A FR 9014733 A FR9014733 A FR 9014733A FR 2666913 A1 FR2666913 A1 FR 2666913A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- current
- current source
- static ram
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
Circuit de régulation de courant pour utilisation dans un réseau de cellules de RAM statique, pour réduire la consommation de courant et pour consommer un courant normal même dans des conditions de température élevée et de tension élevée. Le circuit de régulation de courant comprend une première unité (27) connectée en série entre la borne de tension de la source de courant (11) et la borne de tension de la masse (12), pour produire une première et une seconde tensions en réponse à un niveau de tension de la source de courant, et une seconde unité connectée entre la borne de tension de source courant (11) et l'élément de charge, pour recevoir la première ou seconde tension, ce par quoi la seconde unité fonctionne dans une région linéaire lorsque la première tension est délivrée et la seconde unité fonctionne dans une région de saturation lorsque la seconde tension est délivrée.Current regulating circuit for use in a static RAM cell array, to reduce current consumption and to draw normal current even under high temperature and high voltage conditions. The current regulating circuit includes a first unit (27) connected in series between the voltage terminal of the current source (11) and the voltage terminal of ground (12), to produce a first and a second voltage in response to a voltage level of the current source, and a second unit connected between the current source voltage terminal (11) and the load element, to receive the first or second voltage, whereby the second unit operates in a linear region when the first voltage is supplied and the second unit operates in a saturation region when the second voltage is supplied.
Description
CIRCUIT DE REGULATION DE COURANT DANS UNE RAM STATIQUECURRENT REGULATION CIRCUIT IN A STATIC RAM
La présente invention se rapporte a une RAM (mémoire vive) statique Plus particulièrement, l'invention se rapporte à un circuit pour réduire la consommation de puissance par la régulation du courant dans une RAM statique comportant des cellules de mémoire qui utilisent The present invention relates to a static RAM. More particularly, the invention relates to a circuit for reducing power consumption by regulating the current in a static RAM comprising memory cells which use
une résistance élevée en tant qu'élément de charge. high resistance as a load element.
Une unité de cellule de mémoire d'une RAM statique comprend deux transistors pour le transfert de l'information, les transistors pour le chargement et le déchargement, et un élément de charge fournissant la A memory RAM memory cell unit includes two transistors for transferring information, transistors for loading and unloading, and a charging element providing the
tension d'une source de courant aux noeuds de la mémoire. voltage from a current source to the memory nodes.
En se référant à la figure 1, une cellule de RAM statique du type à résistance de charge élevée comportant ces éléments est représentée, dans laquelle les canaux des transistors de transfert 3, 4 qui sont reliés à la ligne de mot WL et aux lignes de bit BL, BL sont connectés aux noeuds de mémoire 13, 14 respectivement Les grilles et l'une des extrémités des canaux des transistors 1, 2 de chargement et de déchargement qui sont interconnectées sous la forme d'un flip-flop sont également connectées aux noeuds de mémoire 13, 14 Puisque les transistors 1, 2 constituent un circuit de bascule, la tension des noeuds de mémoire 13, 14 est constante à tout moment Entre les noeuds de mémoires 13, 14 et la borne de tension de la source de courant 11, des résistances 5, 6 qui sont Referring to Figure 1, a static RAM cell of the high load resistance type comprising these elements is shown, in which the channels of the transfer transistors 3, 4 which are connected to the word line WL and to the lines of bit BL, BL are connected to the memory nodes 13, 14 respectively The gates and one of the ends of the channels of the loading and unloading transistors 1, 2 which are interconnected in the form of a flip-flop are also connected to the memory nodes 13, 14 Since the transistors 1, 2 constitute a flip-flop circuit, the voltage of the memory nodes 13, 14 is constant at all times Between the memory nodes 13, 14 and the voltage terminal of the current source 11, resistors 5, 6 which are
utilisées en tant qu'éléments de charge sont connectées. used as charging elements are connected.
Les résistances 5, 6 sont habituellement d'une très haute Resistors 5, 6 are usually very high
valeur de résistance.resistance value.
Un réseau classique de cellules, constitué par la disposition d'une pluralité de cellules de RAM statique comme celle montrée à la figure 1, est représenté à la figure 2 La consommation totale de courant lorsque la puce mémoire est à l'état d'attente dans le réseau de cellules de mémoire classique tel qu'il est représenté à la figure 2, aura une valeur obtenue en multipliant, par le nombre des cellules, le courant V Cc/R (dans lequel Vce est la tension de la source de courant et R est la valeur des résistances 5 ou 6) s'écoulant vers la borne de masse 12 à travers les résistances 5 ou 6 et le canal des transistors A conventional array of cells, consisting of the arrangement of a plurality of static RAM cells like the one shown in Figure 1, is shown in Figure 2 The total current consumption when the memory chip is in the standby state in the conventional memory cell array as shown in Figure 2, will have a value obtained by multiplying, by the number of cells, the current V Cc / R (in which Vce is the voltage of the current source and R is the value of the resistors 5 or 6) flowing to the earth terminal 12 through the resistors 5 or 6 and the channel of the transistors
1 ou 2 de la cellule de RAM statique de la figure 1. 1 or 2 of the static RAM cell in Figure 1.
Dans ce cas, lorsque la puce fonctionne à basse température, la consommation de courant diminue puisque la résistance R est suffisamment élevée Cependant, il est naturel que la résistance diminue lorsque la température s'élève, et la consommation de courant augmente lorsque la résistance diminue Egalement dans le cas o le niveau de tension de la source de courant augmente, la consommation de courant sera accrue de la même façon que lorsque la In this case, when the chip operates at low temperature, the current consumption decreases since the resistance R is sufficiently high However, it is natural that the resistance decreases when the temperature rises, and the current consumption increases when the resistance decreases Also in case the voltage level of the current source increases, the current consumption will be increased in the same way as when the
température s'élève.temperature rises.
Afin de résoudre un tel problème, c'est une possibilité que d'augmenter la résistance la plus élevée, mais toutefois ceci crée un problème dans le maintien de l'information des noeuds de mémoire 13, 14 Lorsque la température s'élève, une telle solution n'est pas In order to solve such a problem, it is a possibility to increase the highest resistance, but however this creates a problem in maintaining the information of the memory nodes 13, 14 When the temperature rises, a such solution is not
suffisamment efficace.sufficiently effective.
Par conséquent, un objet de la présente invention est de créer un circuit qui réduise la consommation de courant dans un réseau de cellules de RAM statique dans des Therefore, an object of the present invention is to create a circuit which reduces the current consumption in an array of static RAM cells in
conditions de température élevée et de tension élevée. high temperature and high voltage conditions.
Un autre objet de la présente invention est de créer un réseau de RAM statique qui consomme une quantité normale de courant même dans des conditions de température élevée Another object of the present invention is to create a static RAM network which consumes a normal amount of current even under high temperature conditions
et de tension élevée.and high voltage.
A cet effet, la présente invention comprend une unité qui produit une première et une seconde tensions en réponse à un niveau de tension d'une source de courant en étant connectée entre la borne de tension de la source de courant et la borne de tension de la masse, et une autre unité qui reçoit les première et seconde tensions en étant connectée entre la borne de tension de la source de courant et un élément de charge et, lorsque la première tension est délivrée, fonctionne dans une zone linéaire et, lorsque la seconde tension est délivrée, fonctionne dans une zone de saturation, pour être utilisées dans une RAM statique comportant une pluralité de cellules qui utilisent des résistances élevées reliées à la tension de la source de To this end, the present invention comprises a unit which produces first and second voltages in response to a voltage level of a current source by being connected between the voltage terminal of the current source and the voltage terminal of ground, and another unit which receives the first and second voltages by being connected between the voltage terminal of the current source and a load element and, when the first voltage is supplied, operates in a linear area and, when the second voltage is delivered, operates in a saturation zone, to be used in a static RAM comprising a plurality of cells which use high resistances connected to the voltage of the source of
courant en tant qu'élément de charge. current as a charging element.
Afin de réaliser l'autre objet de la présente invention, un réseau de cellules de RAM statique selon la présente invention comprend une pluralité de cellules de mémoires qui utilisent des résistances élevées connectées à la tension de la source de courant en tant qu'élément de charge, et un circuit de régulation de courant connecté entre la borne de tension de la source de courant et In order to achieve the further object of the present invention, an array of static RAM cells according to the present invention comprises a plurality of memory cells which use high resistances connected to the voltage of the current source as an element of load, and a current regulation circuit connected between the voltage terminal of the current source and
l'élément de charge.the charging element.
Les caractéristiques et avantages de l'invention The characteristics and advantages of the invention
ressortiront d'ailleurs de la description qui va suivre à will emerge from the description which follows
titre d'exemple en référence aux dessins annexés, sur lesquels: La figure 1 est un schéma de circuit d'une cellule de RAM statique; La figure 2 est un schéma-blocs d'un réseau classique de cellules de mémoire; la figure 3 est un schéma-blocs d'un réseau de cellules de mémoire selon la présente invention; La figure 4 est un circuit de régulation de courant selon la présente invention; et, la figure 5 est une représentation graphique d'une courbe de caractéristiques courant/tension selon la as an example with reference to the accompanying drawings, in which: Figure 1 is a circuit diagram of a static RAM cell; Figure 2 is a block diagram of a conventional array of memory cells; Figure 3 is a block diagram of a memory cell array according to the present invention; Figure 4 is a current regulation circuit according to the present invention; and, FIG. 5 is a graphical representation of a curve of current / voltage characteristics according to the
présente invention.present invention.
La figure 3 est un schéma-blocs pour montrer la constitution d'un réseau de cellules de mémoire selon la présente invention, dans lequel une pluralité de cellules de RAM statique 10 sont disposées en une matrice type et un circuit de régulation de courant 20 est disposé entre la borne de tension de la source de courant 11 et les cellules de mémoire 10 Le circuit de régulation de courant 20 étant connecté de manière à délivrer un courant par la régulation de la tension de la source de courant appliquée à toutes les cellules de mémoire 10, il peut réguler le courant s'écoulant dans les cellules de mémoires 10 en fonction des Figure 3 is a block diagram for showing the constitution of a memory cell array according to the present invention, in which a plurality of static RAM cells 10 are arranged in a typical array and a current regulation circuit 20 is disposed between the voltage terminal of the current source 11 and the memory cells 10 The current regulation circuit 20 being connected so as to deliver a current by regulating the voltage of the current source applied to all the cells memory 10, it can regulate the current flowing in the memory cells 10 according to the
fluctuations de tension de la source de courant. voltage fluctuations of the current source.
En se référant à la figure 4, le circuit de régulation Referring to Figure 4, the control circuit
de courant 20 de la figure 3 est représenté en détail. current 20 of Figure 3 is shown in detail.
Comme cela est montré sur le dessin le circuit de régulation de courant 20 comprend une unité de chute de tension 27, dans laquelle un certain nombre de transistors MOS (semiconducteur métal-oxyde) de type N (N-MOS) 21, 22 dont les grilles respectives et les drains connectés en commun à la borne de tension de la source de courant 11 sont connectés en série, une résistance chutrice 24 connectée entre la source du transistor N-MOS 22 situé à l'extrémité de l'unité de chute de tension 27 et la borne de tension de la masse 12, un noeud 23 est situé entre la source du transistor N-MOS 22 et la résistance chutrice 24 et est couplé à la grille d'un transistor MOS de type P (P-MOS) 25 Dans ce cas, la source et le substrat du transistor P-MOS sont connectés à la borne de tension de la source de courant 11, et un drain du transistor P- MOS 25 est connecté aux résistances 5, 6 de la figure 1 (ou à la As shown in the drawing, the current regulation circuit 20 includes a voltage drop unit 27, in which a certain number of N-type MOS (metal-oxide semiconductor) transistors 21, 22, the respective gates and the drains connected in common to the voltage terminal of the current source 11 are connected in series, a drop resistor 24 connected between the source of the N-MOS transistor 22 located at the end of the drop unit of voltage 27 and the ground voltage terminal 12, a node 23 is located between the source of the N-MOS transistor 22 and the drop resistor 24 and is coupled to the gate of a P-type MOS transistor (P-MOS) In this case, the source and the substrate of the P-MOS transistor are connected to the voltage terminal of the current source 11, and a drain of the P-MOS transistor 25 is connected to the resistors 5, 6 of FIG. 1 ( or at the
borne de tension interne 26).internal voltage terminal 26).
Les transistors N-MOS 21, 22 de l'unité de chute de tension 27 fonctionnent comme des diodes en reliant les grilles aux drains, et les sources aux zones de mémoire de masse du substrat Puisque ces transistors N-MOS 21, 22 servent à faire chuter la tension de la source de courant, ils peuvent être constitués d'autres éléments D'une manière similaire, puisque le transistor P-MOS 25 sert à diminuer la valeur du courant s'écoulant à travers le canal en fonction de la valeur de la tension appliquée à la grille, il peut également être constitué d'autres éléments The N-MOS transistors 21, 22 of the voltage drop unit 27 function as diodes by connecting the gates to the drains, and the sources to the mass memory areas of the substrate. Since these N-MOS transistors 21, 22 serve to drop the voltage of the current source, they can be made up of other elements In a similar way, since the P-MOS transistor 25 serves to decrease the value of the current flowing through the channel as a function of the value of the voltage applied to the grid, it can also be made up of other elements
qui sont fonctionnellement appropriés à cela. which are functionally suitable for this.
La figure 5 est un graphique montrant les caractéristiques courant/tension du transistor P-MOS 25 de la figure 4 selon la présente invention Le graphique montre une relation entre la tension drain/source VDS et le courant drain/source IDS sur la courbe de tension grille/source VG Maintenant, la diminution ou la régulation du courant selon la présente invention va être décrite en se référant à la structure décrite ci-dessus et au graphique de la FIG. 5 is a graph showing the current / voltage characteristics of the P-MOS transistor of FIG. 4 according to the present invention. The graph shows a relationship between the drain / source voltage VDS and the drain / source current IDS on the voltage curve. grid / source VG Now, the reduction or regulation of the current according to the present invention will be described with reference to the structure described above and to the graph of the
figure 5.figure 5.
Les transistors diodes N-MOS 21, 22 de l'unité de chute de tension 27 reliés à la borne de tension de la source de courant 11 fonctionnent pour faire chuter la tension de la source de courant Vcc autant que la somme des The N-MOS diode transistors 21, 22 of the voltage drop unit 27 connected to the voltage terminal of the current source 11 operate to drop the voltage of the current source Vcc as much as the sum of the
tensions de seuil VT correspondant au nombre de ceux-ci. threshold voltages VT corresponding to the number of these.
Par conséquent, si N est le nombre des transistors N-MOS qui sont connectés en série, le potentiel du noeud 23 Consequently, if N is the number of N-MOS transistors which are connected in series, the potential of node 23
s'élève à Vcc N x VT d'une manière invariable. amounts to Vcc N x VT in an invariable manner.
Lorsque le niveau de tension de la source de courant est inférieur à N x VT, le noeud 23 est coupé de la borne de tension de la source de courant, de sorte que le noeud 23 est connecté à la masse par l'intermédiaire de la résistance chutrice 24 et ceci fait en sorte que la tension grille/source V Gs atteint la valeur Voe (sur la courbe 51 de la figure 5) Ensuite, puisque le transistor P-MOS 25 fonctionne dans une région linéaire L 51, il rend plus élevée la valeur du courant s'écoulant (courant linéaire IDSL) à travers la borne de tension interne 26 Une personne expérimentée dans la technique peut aisément comprendre qu'un tel résultat est produit par la propriété de la tension grille/source VGS du transistor P-MOS 25 La propriété est que plus il est amené de manière linéaire à des tensions négatives, plus il permet au courant de canal de s'écouler Dans ce cas, le courant drain/source IDSL du transistor P-MOS 25 augmentera jusqu'à ce qu'il atteigne When the voltage level of the current source is less than N x VT, the node 23 is cut off from the voltage terminal of the current source, so that the node 23 is connected to ground via the drop resistor 24 and this causes the gate / source voltage V Gs to reach the value Voe (on curve 51 in FIG. 5) Then, since the P-MOS transistor 25 operates in a linear region L 51, it makes more high the value of the current flowing (IDSL linear current) through the internal voltage terminal 26 A person skilled in the art can easily understand that such a result is produced by the property of the gate / source voltage VGS of the transistor P -MOS 25 The property is that the more it is brought linearly to negative voltages, the more it allows the channel current to flow In this case, the drain / source IDSL current of the P-MOS transistor 25 will increase up to what he achieves
une région de saturation 551 sur la courbe 51. a saturation region 551 on curve 51.
Au contraire, lorsque le niveau de la tension de la source de courant est plus élevé que N x VT, le potentiel du noeud 23 atteind la valeur Vcc N x VT, et la tension grille/source VGS du transistor P-MOS 25 atteint la valeur N x VT (sur la courbe 52 de la figure 5) puisque la tension à la borne de la source est Vcc Comme cette tension est suffisante pour faire fonctionner le transistor P-MOS 25 dans la région de saturation 552, il fait en sorte que presque aucun courant drain/source supplémentaire On the contrary, when the voltage level of the current source is higher than N x VT, the potential of the node 23 reaches the value Vcc N x VT, and the gate / source voltage VGS of the P-MOS transistor 25 reaches the value N x VT (on curve 52 of FIG. 5) since the voltage at the terminal of the source is Vcc As this voltage is sufficient to operate the P-MOS transistor 25 in the saturation region 552, it ensures that almost no additional drain / source current
(courant de saturation IDDS) ne s'écoule. (IDDS saturation current) does not flow.
En d'autres termes, lorsque le niveau de tension de la source de courant qui vient de l'extérieur est bas, la valeur du courant qui est appliquée aux cellules de mémoire à l'intérieur est augmentée en plaçant le transistor P-MOS dans la région linéaire Et, lorsque le niveau de tension de la source de courant est élevé, la valeur d'aucun courant n'est autorisée à s'écouler en raison du fonctionnement du transistor P- MOS 25 dans la région de saturation, de sorte qu'une tension interne stable sera In other words, when the voltage level of the current source coming from the outside is low, the value of the current which is applied to the memory cells inside is increased by placing the P-MOS transistor in the linear region And, when the voltage level of the current source is high, the value of no current is allowed to flow due to the operation of the P-MOS transistor 25 in the saturation region, so that a stable internal tension will
appliquée aux résistances 5, 6 de la figure 1. applied to resistors 5, 6 of FIG. 1.
Ici, la valeur de la chute de tension produite par l'unité de chute de tension 27 et la marge de restriction du courant par le transistor P- MOS 25 peuvent être ajustées par le nombre et l'étalonage des transistors correspondants. Bien que le transistor P-MOS 25 soit utilisé pour la régulation de courant dans le mode de réalisation de la présente invention, un transistor N-MOS peut également être utilisé. D'autre part, dans le cas o la température s'élève dans un circuit intégré, c'est le plus souvent parce que le niveau de la tension de la source de courant s'élève et que la résistance ou les lignes de résistances à l'intérieur du circuit sont surchauffées La présente invention conduira à la stabilisation de la tension de fonctionnement interne nécessaire pour les cellules de mémoire lorsque la tension de la source de courant s'élève et que la température s'élève. Comme cela est décrit ci-dessus, la présente invention à pour effet de réduire la consommation de courant non nécessaire et de maintenir la tension de fonctionnement interne sur une base stabilisée même dans le cas ou la tension de la source de courant externe et la température Here, the value of the voltage drop produced by the voltage drop unit 27 and the current restriction margin by the P-MOS transistor 25 can be adjusted by the number and calibration of the corresponding transistors. Although the P-MOS transistor 25 is used for current regulation in the embodiment of the present invention, an N-MOS transistor can also be used. On the other hand, in the case where the temperature rises in an integrated circuit, it is most often because the level of the voltage of the current source rises and that the resistance or the lines of resistances to The inside of the circuit is overheated. The present invention will lead to the stabilization of the internal operating voltage necessary for the memory cells when the voltage of the current source rises and the temperature rises. As described above, the present invention has the effect of reducing unnecessary power consumption and maintaining the internal operating voltage on a stabilized basis even in the case where the voltage of the external current source and the temperature
s'élèvent dans un réseau de cellules de RAM statique. rise in a network of static RAM cells.
La description précédente montre seulement un mode de The previous description only shows a mode of
réalisation préféré de la présente invention Différentes variantes sont évidentes pour les personnes expérimentées dans la technique sans quitter le champ de la présente preferred embodiment of the present invention Different variants are obvious to those skilled in the art without leaving the scope of the present
invention qui est seulement limité par les revendications invention which is only limited by the claims
annexées Par conséquent, le mode de réalisation montré et Therefore, the embodiment shown and
décrit est seulement illustratif et non restrictif. described is only illustrative and not restrictive.
Claims (5)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014828A KR920006985A (en) | 1990-09-19 | 1990-09-19 | Static load control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2666913A1 true FR2666913A1 (en) | 1992-03-20 |
| FR2666913B1 FR2666913B1 (en) | 1993-12-10 |
Family
ID=19303774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9014733A Expired - Fee Related FR2666913B1 (en) | 1990-09-19 | 1990-11-26 | CURRENT REGULATION CIRCUIT IN A STATIC RAM. |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH04132080A (en) |
| KR (1) | KR920006985A (en) |
| DE (1) | DE4037207A1 (en) |
| FR (1) | FR2666913B1 (en) |
| GB (1) | GB2248131A (en) |
| IT (1) | IT1250098B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001143476A (en) | 1999-11-15 | 2001-05-25 | Mitsubishi Electric Corp | Static semiconductor memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4319341A (en) * | 1979-04-25 | 1982-03-09 | Fujitsu Limited | Programming circuit for permanently storing data in a programmable read only memory |
| EP0098215A2 (en) * | 1982-06-30 | 1984-01-11 | Fujitsu Limited | Semiconductor memory device |
| EP0289893A2 (en) * | 1987-04-27 | 1988-11-09 | National Semiconductor Corporation | Bipmos decoder circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3004565C2 (en) * | 1980-02-07 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Integrated digital semiconductor circuit |
| JPS57162181A (en) * | 1981-03-31 | 1982-10-05 | Fujitsu Ltd | Semiconductor memory device |
| JPS58161195A (en) * | 1982-03-19 | 1983-09-24 | Fujitsu Ltd | Static type semiconductor storage device |
| US4758994A (en) * | 1986-01-17 | 1988-07-19 | Texas Instruments Incorporated | On chip voltage regulator for common collector matrix programmable memory array |
| US4874967A (en) * | 1987-12-15 | 1989-10-17 | Xicor, Inc. | Low power voltage clamp circuit |
| KR910004736B1 (en) * | 1988-12-15 | 1991-07-10 | 삼성전자 주식회사 | Power voltage control circuit of static memory device |
| JPH02177084A (en) * | 1988-12-27 | 1990-07-10 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
-
1990
- 1990-09-19 KR KR1019900014828A patent/KR920006985A/en not_active IP Right Cessation
- 1990-11-22 DE DE4037207A patent/DE4037207A1/en active Granted
- 1990-11-26 FR FR9014733A patent/FR2666913B1/en not_active Expired - Fee Related
- 1990-11-28 JP JP2323353A patent/JPH04132080A/en active Pending
-
1991
- 1991-05-28 GB GB9111468A patent/GB2248131A/en not_active Withdrawn
- 1991-09-18 IT ITRM910698A patent/IT1250098B/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4319341A (en) * | 1979-04-25 | 1982-03-09 | Fujitsu Limited | Programming circuit for permanently storing data in a programmable read only memory |
| EP0098215A2 (en) * | 1982-06-30 | 1984-01-11 | Fujitsu Limited | Semiconductor memory device |
| EP0289893A2 (en) * | 1987-04-27 | 1988-11-09 | National Semiconductor Corporation | Bipmos decoder circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920006985A (en) | 1992-04-28 |
| ITRM910698A0 (en) | 1991-09-18 |
| DE4037207A1 (en) | 1992-04-02 |
| FR2666913B1 (en) | 1993-12-10 |
| GB9111468D0 (en) | 1991-07-17 |
| ITRM910698A1 (en) | 1993-03-18 |
| IT1250098B (en) | 1995-03-30 |
| GB2248131A (en) | 1992-03-25 |
| JPH04132080A (en) | 1992-05-06 |
| DE4037207C2 (en) | 1993-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2677793A1 (en) | Circuit for producing an internal supply voltage | |
| EP0052553B1 (en) | Integrated current-source generator in cmos technology | |
| US5442277A (en) | Internal power supply circuit for generating internal power supply potential by lowering external power supply potential | |
| FR2755318A1 (en) | Voltage regulator circuit integrated into semiconductor integrated circuit | |
| FR2667409A1 (en) | SOURCE VOLTAGE CONTROL CIRCUIT. | |
| FR2670035A1 (en) | CIRCUIT FOR PRODUCING REFERENCE VOLTAGE OF A SEMICONDUCTOR MEMORY DEVICE. | |
| EP0718887B1 (en) | Calibration circuit for resistors | |
| FR2807847A1 (en) | LINEAR REGULATOR WITH LOW OVERVOLTAGE IN TRANSIENT REGIME | |
| FR2536607A1 (en) | INTERFACE CIRCUIT | |
| FR2637703A1 (en) | STABILIZED REGULATOR CIRCUIT WITH LOW OFF VOLTAGE | |
| TW199237B (en) | ||
| EP0708447B1 (en) | Memory insensitive to disturbances | |
| EP3627275B1 (en) | Electronic device capable of forming a temperature sensor or a current source for providing a current independently of the temperature | |
| FR2688952A1 (en) | DEVICE FOR GENERATING REFERENCE VOLTAGE. | |
| EP0700141B1 (en) | Temperature detector on an integrated circuit | |
| FR2680596A1 (en) | APPARATUS FOR AUTOMATICALLY TESTING AN OVERLOAD MODE OF A SEMICONDUCTOR MEMORY DEVICE. | |
| EP0750244B1 (en) | Negative voltage generating charge pump circuit | |
| EP0723160A1 (en) | Voltage detection circuit compensated for technology and for temperature | |
| EP0649079B1 (en) | Regulated voltage generating circuit of bandgap type | |
| EP0902437B1 (en) | High-voltage generating circuit for programming or erasing a memory | |
| EP0687967B1 (en) | Temperature stable current source | |
| FR2731111A1 (en) | DEVICE FOR PROTECTING RECHARGEABLE ELEMENTS AND MOSFET TRANSISTOR EQUIPPING THE DEVICE | |
| FR2747246A1 (en) | Static electricity protection circuit for use in CMOS applications | |
| FR2666913A1 (en) | CURRENT REGULATION CIRCUIT IN A STATIC RAM. | |
| EP0690573B1 (en) | Control circuit for putting a bias source into partial stand by |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090731 |